JP2009116625A - 集積回路装置のシミュレーション方法、集積回路装置及び電子機器 - Google Patents
集積回路装置のシミュレーション方法、集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP2009116625A JP2009116625A JP2007289003A JP2007289003A JP2009116625A JP 2009116625 A JP2009116625 A JP 2009116625A JP 2007289003 A JP2007289003 A JP 2007289003A JP 2007289003 A JP2007289003 A JP 2007289003A JP 2009116625 A JP2009116625 A JP 2009116625A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- circuit
- integrated circuit
- booster
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】昇圧動作により所定の電圧を生成する複数の昇圧回路を含む集積回路装置において、まず、複数の昇圧回路の記述を含むシミュレーション用のネットリストを作成する(ステップS10)。次に、少なくとも2つの昇圧回路の各々が昇圧動作を開始してから終了するまでの昇圧動作期間が重複しないように、当該昇圧回路の各々が昇圧動作をするタイミングを設定する記述を含むテスト入力情報を作成する(ステップS12)。最後に、テスト入力情報に基づいて、シミュレーション用のネットリストに対してシミュレーションを実行する(ステップS14)。
【選択図】図2
Description
昇圧動作により所定の電圧を生成する複数の昇圧回路を含む集積回路装置のシミュレーション方法であって、
前記複数の昇圧回路の記述を含むシミュレーション用のネットリストを作成するシミュレーション用ネットリスト作成ステップと、
少なくとも2つの前記昇圧回路の各々が昇圧動作を開始してから終了するまでの昇圧動作期間が重複しないように、当該昇圧回路の各々が昇圧動作をするタイミングを設定する記述を含むテスト入力情報を作成するテスト入力情報作成ステップと、
前記テスト入力情報に基づいて、前記シミュレーション用のネットリストに対してシミュレーションを実行するシミュレーション実行ステップと、を含むことを特徴とする。
前記集積回路装置は、前記複数の昇圧回路の各々に対して昇圧動作の開始を指示する複数の制御信号を生成する昇圧制御回路と、前記昇圧制御回路に前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路と、を含み、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記昇圧制御回路と前記パラメータ設定回路の記述を含む前記シミュレーション用のネットリストを作成し、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路に前記パラメータを設定する記述を含む前記テスト入力情報を作成することを特徴とする。
前記複数の昇圧回路の各々に対して昇圧動作の開始を指示する複数の制御信号を生成する昇圧制御回路モデルと、前記昇圧制御回路モデルが前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路モデルを作成するシミュレーションモデル作成ステップを含み、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路モデルに前記パラメータを設定する記述を含む前記テスト入力情報を作成し、
前記シミュレーション実行ステップにおいて、
前記昇圧制御回路モデルと前記パラメータ設定回路モデルを用いて前記シミュレーションを実行することを特徴とする。
前記テスト入力情報作成ステップにおいて、
すべての前記昇圧回路の前記昇圧動作期間が重複しないように、前記昇圧回路の各々が昇圧動作をするタイミングを設定する記述を含むテスト入力情報を作成することを特徴とする。
前記シミュレーション実行ステップにおいて、
少なくとも1つの前記昇圧回路が生成する電圧を理想電源による電圧に置き換えて前記シミュレーションを実行することを特徴とする。
前記シミュレーション用ネットリスト作成ステップにおいて、
前記少なくとも1つの前記昇圧回路が生成する電圧を前記理想電源による電圧に置き換える記述を含む前記シミュレーション用のネットリストを作成することを特徴とする。
前記テスト入力情報作成ステップにおいて、
前記少なくとも1つの前記昇圧回路の昇圧動作を禁止する設定の記述を含む前記テスト入力情報を作成することを特徴とする。
昇圧動作により所定の電圧を生成する複数の昇圧回路を含む集積回路装置のシミュレーション方法であって、
前記複数の昇圧回路の記述を含むシミュレーション用のネットリストを作成するシミュレーション用ネットリスト作成ステップと、
前記シミュレーション用のネットリストに対してシミュレーションを実行するシミュレーション実行ステップと、を含み、
前記シミュレーション実行ステップにおいて、
少なくとも1つの前記昇圧回路が生成する電圧を理想電源による電圧に置き換えて前記シミュレーションを実行することを特徴とする。
前記シミュレーション用ネットリスト作成ステップにおいて、
前記少なくとも1つの前記昇圧回路が生成する電圧を前記理想電源による電圧に置き換える記述を含む前記シミュレーション用のネットリストを作成することを特徴とする。
前記少なくとも1つの前記昇圧回路の昇圧動作を禁止する設定の記述を含むテスト入力情報を作成するテスト入力情報作成ステップを含み、
前記シミュレーション実行ステップにおいて、
前記テスト入力情報に基づいて、前記シミュレーションを実行することを特徴とする。
前記集積回路装置は、前記複数の昇圧回路の各々に対して昇圧動作の禁止を指示する複数の制御信号を生成する昇圧制御回路と、前記昇圧制御回路に前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路と、を含み、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記昇圧制御回路と前記パラメータ設定回路の記述を含む前記シミュレーション用のネットリストを作成し、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路に前記パラメータを設定する記述を含む前記テスト入力情報を作成することを特徴とする。
前記複数の昇圧回路の各々に対して昇圧動作の禁止を指示する複数の制御信号を生成する昇圧制御回路モデルと、前記昇圧制御回路モデルが前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路モデルを作成するシミュレーションモデル作成ステップを含み、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路モデルに前記パラメータを設定する記述を含む前記テスト入力情報を作成し、
前記シミュレーション実行ステップにおいて、
前記昇圧制御回路モデルと前記パラメータ設定回路モデルを用いて前記シミュレーションを実行することを特徴とする。
前記集積回路装置は、デジタル回路ブロックと、前記複数の昇圧回路を含むアナログ回路ブロックと、を含み、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記アナログ回路ブロックと前記デジタル回路ブロックを含む全体回路のシミュレーション用のネットリストを作成し、
前記シミュレーション実行ステップにおいて、
前記全体回路のシミュレーション用のネットリストに基づいて、前記全体回路のデジタルアナログ混在シミュレーションを実行することを特徴とする。
前記集積回路装置は、前記複数の昇圧回路を含む電源回路と、前記複数の昇圧回路のいずれかが昇圧した電源電圧に基づいて表示パネルのソース線を駆動するソース駆動回路と、前記複数の昇圧回路のいずれかが昇圧した電源電圧に基づいて前記表示パネルのゲート線を駆動するゲート駆動回路と、を含む表示ドライバであることを特徴とする。
上記のいずれかに記載された集積回路装置のシミュレーション方法を用いてシミュレーションされたことを特徴とする集積回路装置である。
上記に記載された集積回路装置と、
前記集積回路装置の処理対象となるデータの入力手段と、
前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
図1は、本実施の形態の集積回路装置のシミュレーション方法の対象となる集積回路装置の一例について説明するための図である。
図8は、本実施形態の集積回路装置のシミュレーション方法を適用するための設計環境の一例について説明するための図である。以下、図1を参照しながら図8について説明する。
図12に、本実施形態のシミュレーション方法を適用した集積回路装置の一例である表示ドライバの構成例を示す。なお、設計対象の集積回路装置は表示ドライバには限定されず、昇圧回路を含む種々の集積回路装置に対して本実施形態のシミュレーション方法を適用することができる。
図17に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器800は、マイクロコンピュータ(集積回路装置)810、入力部820、メモリ830、電源生成部840、LCD850、音出力部860、LCDドライバ(集積回路装置)870を含む。
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
Claims (16)
- 昇圧動作により所定の電圧を生成する複数の昇圧回路を含む集積回路装置のシミュレーション方法であって、
前記複数の昇圧回路の記述を含むシミュレーション用のネットリストを作成するシミュレーション用ネットリスト作成ステップと、
少なくとも2つの前記昇圧回路の各々が昇圧動作を開始してから終了するまでの昇圧動作期間が重複しないように、当該昇圧回路の各々が昇圧動作をするタイミングを設定する記述を含むテスト入力情報を作成するテスト入力情報作成ステップと、
前記テスト入力情報に基づいて、前記シミュレーション用のネットリストに対してシミュレーションを実行するシミュレーション実行ステップと、を含むことを特徴とする集積回路装置のシミュレーション方法。 - 請求項1において、
前記集積回路装置は、前記複数の昇圧回路の各々に対して昇圧動作の開始を指示する複数の制御信号を生成する昇圧制御回路と、前記昇圧制御回路に前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路と、を含み、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記昇圧制御回路と前記パラメータ設定回路の記述を含む前記シミュレーション用のネットリストを作成し、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路に前記パラメータを設定する記述を含む前記テスト入力情報を作成することを特徴とする集積回路装置のシミュレーション方法。 - 請求項1において、
前記複数の昇圧回路の各々に対して昇圧動作の開始を指示する複数の制御信号を生成する昇圧制御回路モデルと、前記昇圧制御回路モデルが前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路モデルを作成するシミュレーションモデル作成ステップを含み、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路モデルに前記パラメータを設定する記述を含む前記テスト入力情報を作成し、
前記シミュレーション実行ステップにおいて、
前記昇圧制御回路モデルと前記パラメータ設定回路モデルを用いて前記シミュレーションを実行することを特徴とする集積回路装置のシミュレーション方法。 - 請求項1乃至3のいずれかにおいて、
前記テスト入力情報作成ステップにおいて、
すべての前記昇圧回路の前記昇圧動作期間が重複しないように、前記昇圧回路の各々が昇圧動作をするタイミングを設定する記述を含むテスト入力情報を作成することを特徴とする集積回路装置のシミュレーション方法。 - 請求項1乃至4のいずれかにおいて、
前記シミュレーション実行ステップにおいて、
少なくとも1つの前記昇圧回路が生成する電圧を理想電源による電圧に置き換えて前記シミュレーションを実行することを特徴とする集積回路装置のシミュレーション方法。 - 請求項5において、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記少なくとも1つの前記昇圧回路が生成する電圧を前記理想電源による電圧に置き換える記述を含む前記シミュレーション用のネットリストを作成することを特徴とする集積回路装置のシミュレーション方法。 - 請求項5又は6において、
前記テスト入力情報作成ステップにおいて、
前記少なくとも1つの前記昇圧回路の昇圧動作を禁止する設定の記述を含む前記テスト入力情報を作成することを特徴とする集積回路装置のシミュレーション方法。 - 昇圧動作により所定の電圧を生成する複数の昇圧回路を含む集積回路装置のシミュレーション方法であって、
前記複数の昇圧回路の記述を含むシミュレーション用のネットリストを作成するシミュレーション用ネットリスト作成ステップと、
前記シミュレーション用のネットリストに対してシミュレーションを実行するシミュレーション実行ステップと、を含み、
前記シミュレーション実行ステップにおいて、
少なくとも1つの前記昇圧回路が生成する電圧を理想電源による電圧に置き換えて前記シミュレーションを実行することを特徴とする集積回路装置のシミュレーション方法。 - 請求項8において、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記少なくとも1つの前記昇圧回路が生成する電圧を前記理想電源による電圧に置き換える記述を含む前記シミュレーション用のネットリストを作成することを特徴とする集積回路装置のシミュレーション方法。 - 請求項8又は9において、
前記少なくとも1つの前記昇圧回路の昇圧動作を禁止する設定の記述を含むテスト入力情報を作成するテスト入力情報作成ステップを含み、
前記シミュレーション実行ステップにおいて、
前記テスト入力情報に基づいて、前記シミュレーションを実行することを特徴とする集積回路装置のシミュレーション方法。 - 請求項10において、
前記集積回路装置は、前記複数の昇圧回路の各々に対して昇圧動作の禁止を指示する複数の制御信号を生成する昇圧制御回路と、前記昇圧制御回路に前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路と、を含み、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記昇圧制御回路と前記パラメータ設定回路の記述を含む前記シミュレーション用のネットリストを作成し、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路に前記パラメータを設定する記述を含む前記テスト入力情報を作成することを特徴とする集積回路装置のシミュレーション方法。 - 請求項10において、
前記複数の昇圧回路の各々に対して昇圧動作の禁止を指示する複数の制御信号を生成する昇圧制御回路モデルと、前記昇圧制御回路モデルが前記複数の制御信号を生成するタイミングを指示するパラメータが設定されるパラメータ設定回路モデルを作成するシミュレーションモデル作成ステップを含み、
前記テスト入力情報作成ステップにおいて、
前記パラメータ設定回路モデルに前記パラメータを設定する記述を含む前記テスト入力情報を作成し、
前記シミュレーション実行ステップにおいて、
前記昇圧制御回路モデルと前記パラメータ設定回路モデルを用いて前記シミュレーションを実行することを特徴とする集積回路装置のシミュレーション方法。 - 請求項1乃至12のいずれかにおいて、
前記集積回路装置は、デジタル回路ブロックと、前記複数の昇圧回路を含むアナログ回路ブロックと、を含み、
前記シミュレーション用ネットリスト作成ステップにおいて、
前記アナログ回路ブロックと前記デジタル回路ブロックを含む全体回路のシミュレーション用のネットリストを作成し、
前記シミュレーション実行ステップにおいて、
前記全体回路のシミュレーション用のネットリストに基づいて、前記全体回路のデジタルアナログ混在シミュレーションを実行することを特徴とする集積回路装置のシミュレーション方法。 - 請求項1乃至13のいずれかにおいて、
前記集積回路装置は、前記複数の昇圧回路を含む電源回路と、前記複数の昇圧回路のいずれかが昇圧した電源電圧に基づいて表示パネルのソース線を駆動するソース駆動回路と、前記複数の昇圧回路のいずれかが昇圧した電源電圧に基づいて前記表示パネルのゲート線を駆動するゲート駆動回路と、を含む表示ドライバであることを特徴とする集積回路装置のシミュレーション方法。 - 請求項1乃至14のいずれかに記載された集積回路装置のシミュレーション方法を用いてシミュレーションされたことを特徴とする集積回路装置。
- 請求項15に記載された集積回路装置と、
前記集積回路装置の処理対象となるデータの入力手段と、
前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007289003A JP5071654B2 (ja) | 2007-11-06 | 2007-11-06 | 集積回路装置のシミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007289003A JP5071654B2 (ja) | 2007-11-06 | 2007-11-06 | 集積回路装置のシミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009116625A true JP2009116625A (ja) | 2009-05-28 |
JP5071654B2 JP5071654B2 (ja) | 2012-11-14 |
Family
ID=40783709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007289003A Expired - Fee Related JP5071654B2 (ja) | 2007-11-06 | 2007-11-06 | 集積回路装置のシミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071654B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391871A (ja) * | 1989-09-05 | 1991-04-17 | Fuji Xerox Co Ltd | Lsi回路シミュレーション方法 |
JP2000029562A (ja) * | 1998-07-10 | 2000-01-28 | Hitachi Ltd | 半導体集積回路及びクロック供給回路の設計方法 |
JP2001155047A (ja) * | 1999-11-26 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 論理シミュレーション処理装置及び方法 |
JP2005135168A (ja) * | 2003-10-30 | 2005-05-26 | Ricoh Co Ltd | 電源回路混在半導体回路装置のシミュレーション方法 |
JP2007058596A (ja) * | 2005-08-24 | 2007-03-08 | Seiko Epson Corp | 検証シミュレータ及び検証シミュレーション方法 |
JP2007086952A (ja) * | 2005-09-21 | 2007-04-05 | Nec Electronics Corp | 半導体集積回路の論理検証方法、設計方法、及び電圧発生回路マクロの論理モデルが記録された記録媒体 |
-
2007
- 2007-11-06 JP JP2007289003A patent/JP5071654B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391871A (ja) * | 1989-09-05 | 1991-04-17 | Fuji Xerox Co Ltd | Lsi回路シミュレーション方法 |
JP2000029562A (ja) * | 1998-07-10 | 2000-01-28 | Hitachi Ltd | 半導体集積回路及びクロック供給回路の設計方法 |
JP2001155047A (ja) * | 1999-11-26 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 論理シミュレーション処理装置及び方法 |
JP2005135168A (ja) * | 2003-10-30 | 2005-05-26 | Ricoh Co Ltd | 電源回路混在半導体回路装置のシミュレーション方法 |
JP2007058596A (ja) * | 2005-08-24 | 2007-03-08 | Seiko Epson Corp | 検証シミュレータ及び検証シミュレーション方法 |
JP2007086952A (ja) * | 2005-09-21 | 2007-04-05 | Nec Electronics Corp | 半導体集積回路の論理検証方法、設計方法、及び電圧発生回路マクロの論理モデルが記録された記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP5071654B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577154B2 (ja) | 検証シミュレータ及び検証シミュレーション方法 | |
KR102557894B1 (ko) | 스캔 드라이버 및 이를 포함하는 표시 장치 | |
JP2005266178A (ja) | 表示装置の駆動装置、表示装置、及び表示装置の駆動方法 | |
KR102473299B1 (ko) | 표시 장치 및 이의 구동 방법 | |
KR20180021967A (ko) | 리셋회로, 표시장치 및 그 구동방법 | |
JP6182914B2 (ja) | 電気光学装置及び電子機器 | |
US7116321B2 (en) | Display driver, electro-optical device and method of controlling display driver | |
JP2009116627A (ja) | 集積回路装置の設計方法、集積回路装置の設計支援システム、集積回路装置の設計支援プログラム、集積回路装置及び電子機器 | |
TW541514B (en) | Drive method of display element, and electronic equipment using the method | |
JP4561533B2 (ja) | 検証シミュレータ及び検証シミュレーション方法 | |
JP5071654B2 (ja) | 集積回路装置のシミュレーション方法 | |
JP6937548B2 (ja) | スキャンラインドライバ | |
JPWO2006085555A1 (ja) | 液晶表示装置の駆動回路および駆動方法 | |
JP2007058963A (ja) | シフトレジスタ、走査線駆動回路、マトリクス型装置、電気光学装置、電子機器 | |
CN117593979A (zh) | 栅极驱动器和具有栅极驱动器的显示装置 | |
KR20170079338A (ko) | 게이트 구동회로 및 이를 포함하는 표시장치 | |
US8487920B2 (en) | Voltage generators implementing boosting schemes for generating boosting voltages and related methods | |
JP4561666B2 (ja) | 検証シミュレータ及び検証シミュレーション方法 | |
KR102290414B1 (ko) | 구동부 및 이를 포함하는 표시장치 | |
JP2009116626A (ja) | 集積回路装置の設計方法、集積回路装置の設計支援システム、集積回路装置の設計支援プログラム、集積回路装置及び電子機器 | |
JP2006119409A (ja) | マトリクス装置の駆動回路、マトリクス装置、電気光学装置、電子機器 | |
US10410593B2 (en) | Display panel driving apparatus and display apparatus having the same | |
JP4561532B2 (ja) | 検証シミュレータ及び検証シミュレーション方法 | |
CN219534037U (zh) | 栅极驱动器 | |
JP3956980B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120725 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5071654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |