JP2009116148A - Light emitting device and electronic equipment - Google Patents

Light emitting device and electronic equipment Download PDF

Info

Publication number
JP2009116148A
JP2009116148A JP2007290459A JP2007290459A JP2009116148A JP 2009116148 A JP2009116148 A JP 2009116148A JP 2007290459 A JP2007290459 A JP 2007290459A JP 2007290459 A JP2007290459 A JP 2007290459A JP 2009116148 A JP2009116148 A JP 2009116148A
Authority
JP
Japan
Prior art keywords
potential
power supply
light emitting
supply line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007290459A
Other languages
Japanese (ja)
Inventor
Hiroaki Jo
宏明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007290459A priority Critical patent/JP2009116148A/en
Publication of JP2009116148A publication Critical patent/JP2009116148A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent reduction in quantity of emitted light in each unit circuit connected to a power supply line due to potential drop in the power supply line. <P>SOLUTION: This light emitting device 10 includes n unit circuits U1-Un. Each of a plurality of unit circuits U1-Un includes a current source transistor Tg for generating driving current Ids by receiving supply of electric power from a high potential side power supply line 16 and a light emitting element 23 for emitting light with the luminance corresponding to the driving current Ids. A gate of the current source transistor Tg in each of a plurality of unit circuits U1-Un is connected between a terminal 22 for supplying reference potential of a reference potential wire 18 and a low potential supply point C. Reference potential VREF is supplied to the terminal 22 for supplying reference potential from power supply circuits 14 and 15, and the electric potential lower than the reference potential VREF is supplied to the low potential supply point C. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、有機発光ダイオード(以下「OLED(Organic Light Emitting Diode」という)素子など各種の発光素子を利用した発光装置、及びそのような発光装置を備えた電子機器に関するものである。   The present invention relates to a light-emitting device using various light-emitting elements such as an organic light-emitting diode (hereinafter referred to as an “OLED (Organic Light Emitting Diode)) element, and an electronic apparatus including such a light-emitting device.

基板の上に、OLED素子などの発光素子と、これに電流を供給するためのトランジスタと、を含む単位回路を複数個配列した構成の発光装置が従来から提案されている(例えば、特許文献1参照)。
特許文献1の構成においては、基板の上には更に電源線が設けられ、その電源線に各単位回路がそれぞれ接続される。電源からの電力は、電源端子を介して電源線に供給される。各々の単位回路のトランジスタは電源線から電力の供給を受けて駆動電流を生成する。各々の単位回路の発光素子は、トランジスタで生成された駆動電流の供給を受けて発光する。このとき、電流は電源線から各単位回路へ向かって流れる。
特開平8-108568号公報
Conventionally, a light emitting device having a configuration in which a plurality of unit circuits including a light emitting element such as an OLED element and a transistor for supplying current to the substrate are arranged on a substrate has been proposed (for example, Patent Document 1). reference).
In the configuration of Patent Document 1, a power line is further provided on the substrate, and each unit circuit is connected to the power line. The power from the power supply is supplied to the power supply line via the power supply terminal. The transistors of each unit circuit receive a supply of power from the power supply line and generate a drive current. The light emitting element of each unit circuit emits light upon receiving a drive current generated by a transistor. At this time, current flows from the power supply line toward each unit circuit.
JP-A-8-108568

ここで、電源線自体は抵抗体であるため、各発光素子に対する駆動電流の供給に伴って電源線に電流が流れると、電源線において電位降下が生じる。電源端子から単位回路のトランジスタと電源線との接続点に至る電流の経路長が大きいほど、その電流経路の抵抗値も大きくなり、接続点で生じる電位降下量も大きくなる。そうすると、トランジスタで生成される駆動電流も大きく減少し、これにより発光素子の発光強度(輝度)が大きく減少してしまう。
すなわち、電源端子から単位回路のトランジスタに至る電流の経路長が大きいほど発光素子の発光強度が大きく減少するので、各単位回路における発光素子の発光強度にばらつきが生じてしまうという問題があった。
本発明はこのような事情に鑑みてなされたものであり、電源線に接続された各単位回路における発光素子の発光強度のばらつきを抑制するという課題の解決を目的としている。
Here, since the power supply line itself is a resistor, a potential drop occurs in the power supply line when a current flows through the power supply line as a driving current is supplied to each light emitting element. The longer the path length of the current from the power supply terminal to the connection point between the transistor of the unit circuit and the power supply line, the greater the resistance value of the current path, and the greater the potential drop at the connection point. As a result, the drive current generated by the transistor is also greatly reduced, and thereby the light emission intensity (luminance) of the light emitting element is greatly reduced.
That is, as the path length of the current from the power supply terminal to the transistor of the unit circuit is increased, the light emission intensity of the light emitting element is greatly reduced, resulting in a variation in the light emission intensity of the light emitting element in each unit circuit.
The present invention has been made in view of such circumstances, and an object of the present invention is to solve the problem of suppressing variations in light emission intensity of light emitting elements in each unit circuit connected to a power supply line.

以上の課題を解決するために、本発明に係る発光装置は、電源端子を介して電力が供給される高位側電源線に各々が接続される複数の単位回路(高位側電源線に接続された全ての複数の単位回路の他、そのうちの一部の複数の単位回路も含む)を備え、複数の単位回路の各々は、高位側電源線から電力の供給を受けて駆動電流を生成する電流源トランジスタと、電流源トランジスタによって生成される駆動電流に応じた輝度で発光する発光素子と、を備え、複数の単位回路の各々における電流源トランジスタのゲートは、基準電位線の第1電位供給点と第2電位供給点との間に接続され、電源端子から電流源トランジスタに至る電流経路の抵抗値が大きいほど、第1電位供給点から当該電流源トランジスタのゲートに至る電流経路の抵抗値は大きく、第1電位供給点には基準電位が供給され、第2電位供給点には、基準電位よりも低い電位が供給される。   In order to solve the above problems, a light emitting device according to the present invention includes a plurality of unit circuits (connected to a high-order power supply line) each connected to a high-order power supply line to which power is supplied via a power supply terminal. All of the plurality of unit circuits (including some of the unit circuits), and each of the plurality of unit circuits is supplied with electric power from the high-level power supply line and generates a drive current. A light emitting element that emits light with a luminance corresponding to a drive current generated by the current source transistor, and the gate of the current source transistor in each of the plurality of unit circuits is connected to the first potential supply point of the reference potential line The resistance value of the current path from the first potential supply point to the gate of the current source transistor increases as the resistance value of the current path connected between the second potential supply point and from the power supply terminal to the current source transistor increases. Listen, the first potential supply point is supplied a reference potential, the second potential supply point, a low potential is supplied than the reference potential.

この発明によれば、高位側電線線で生じる電位降下によって、単位回路の電流源トランジスタに供給される電源電位が減少した場合であっても、電流源トランジスタのゲートに供給される基準電位を電源電位の減少に応じて減少させることができる。これにより、電流源トランジスタで生成される駆動電流の減少を抑制でき、各単位回路における発光素子の発光強度(輝度)にばらつきが生じることを抑制できる。   According to this invention, even if the power supply potential supplied to the current source transistor of the unit circuit is reduced due to the potential drop that occurs in the high-order side wire, the reference potential supplied to the gate of the current source transistor is used as the power supply. It can be decreased according to the decrease in potential. As a result, a decrease in drive current generated by the current source transistor can be suppressed, and variations in the light emission intensity (luminance) of the light emitting element in each unit circuit can be suppressed.

上述した発光装置の具体的な態様としては、複数の単位回路の各々は、高位側電源線と低位側電源線との間に配置され、第2電位供給点に低位側電源線を接続するという態様であってもよい。この発明によれば、基準電位線における第2電位供給点の電位を低位側電源線の電位まで降下させることができる。   As a specific mode of the above-described light emitting device, each of the plurality of unit circuits is disposed between the high potential side power supply line and the low potential side power supply line and connects the low potential side power supply line to the second potential supply point. An aspect may be sufficient. According to the present invention, the potential of the second potential supply point in the reference potential line can be lowered to the potential of the lower power supply line.

また、上述した発光装置において、第2電位供給点と低位側電源線との間に抵抗体を設けることで、第2電位供給点と低位側電源線との間の電圧を所望の値に設定することもできる。また、上述した発光装置において、第2電位供給点と低位側電源線との間には、複数ビットの入力データに応じて第2電位供給点と低位側電源線との間の電圧を変更する電圧変更手段を設けることもできる。この発明によれば、高位側電源線における電位降下量が変動した場合にも、そのときの基準電位線の電位降下量を調整することができる。これにより、各単位回路の電流源トランジスタで生成される駆動電流のばらつき(発光素子の発光強度のばらつき)を抑制できる。   In the light emitting device described above, a resistor is provided between the second potential supply point and the lower power supply line, so that the voltage between the second potential supply point and the lower power supply line is set to a desired value. You can also In the light emitting device described above, the voltage between the second potential supply point and the lower power supply line is changed between the second potential supply point and the lower power supply line according to the input data of a plurality of bits. Voltage changing means can also be provided. According to the present invention, even when the potential drop amount in the higher power line varies, the potential drop amount of the reference potential line at that time can be adjusted. As a result, it is possible to suppress variations in driving current generated by the current source transistors of the unit circuits (variations in light emission intensity of the light emitting elements).

上述の電圧変更手段は、例えばデジタルデータの入力信号に応じたアナログ信号を出力するDA変換器で構成することもできる。この場合、DA変換器に入力される複数ビットのデジタルデータを制御して、DA変換器の出力である第2電位供給点と低位側電源線との間の電圧値を変更することができる。また、上述の電圧変更手段をトランジスタで構成することもできる。この場合、トランジスタのゲートへ供給される電圧を制御してトランジスタのオン抵抗を調整することによって、第2電位供給点と低位側電源線との間の電圧を変更することもできる。これにより、基準電位線の電位降下量を調整することができる。   The voltage changing means described above can be constituted by, for example, a DA converter that outputs an analog signal corresponding to an input signal of digital data. In this case, it is possible to change the voltage value between the second potential supply point, which is the output of the DA converter, and the lower power supply line by controlling the multi-bit digital data input to the DA converter. Further, the voltage changing means described above can be constituted by a transistor. In this case, the voltage between the second potential supply point and the lower power supply line can be changed by adjusting the on-resistance of the transistor by controlling the voltage supplied to the gate of the transistor. Thereby, the amount of potential drop of the reference potential line can be adjusted.

また、上述した発光装置において、基準電位供給配線の第1電位供給点と第2電位供給点との間には、低位側電源線との接続点が複数設けられ、各接続点と低位側電源線との間の抵抗値は、第1電位供給点から接続点に至る電流経路の抵抗値が大きいほど、第1電位供給点の電位と当該接続点の電位との電位差は大きくなるように、個別に設定するという態様であってもよい。この発明によれば、各電流源トランジスタのゲートに供給される基準電位の電位降下量を、各電流源トランジスタに供給される電源電位の電位降下量に精度良く近づけることができ、各単位回路の電流源トランジスタで生成される駆動電流のばらつき(発光素子の発光強度のばらつき)を一層抑制できる。   In the above-described light emitting device, a plurality of connection points to the lower power supply line are provided between the first potential supply point and the second potential supply point of the reference potential supply wiring, and each connection point and the lower power supply As the resistance value between the first potential supply point and the connection point increases, the resistance difference between the first potential supply point and the connection point increases as the resistance value of the current path from the first potential supply point to the connection point increases. It may be an aspect of setting individually. According to the present invention, the potential drop amount of the reference potential supplied to the gate of each current source transistor can be accurately approximated to the potential drop amount of the power supply potential supplied to each current source transistor. Variation in driving current generated by the current source transistor (variation in light emission intensity of the light emitting element) can be further suppressed.

次に、本発明に係る電子機器は、上述した発光装置を備えることが好ましい。このような電子機器としては、プリンタ、複写機、ファクシミリ、あるいは、画像を表示する表示装置、パーソナルコンピュータ、携帯電話機等が該当する。   Next, the electronic apparatus according to the present invention preferably includes the above-described light emitting device. Examples of such an electronic device include a printer, a copier, a facsimile, a display device that displays an image, a personal computer, a mobile phone, and the like.

<A:第1実施形態>
図1は、本発明の第1実施形態に係る発光装置を露光装置(光ヘッド)として利用した画像形成装置の部分的な構成を示す斜視図である。同図に示すように、画像形成装置は発光装置10と集光性レンズアレイ11と感光体ドラム12(像担持体)とを含む。発光装置10は、基板13の表面に直線状に配列された多数の発光素子(図1においては図示略)を含む。これらの発光素子は、用紙などの記録材に印刷されるべき画像の態様に応じて選択的に発光する。感光体ドラム12は、主走査方向に延在する回転軸に支持され、外周面を発光装置10に対向させた状態で副走査方向(記録材が搬送される方向)に回転する。
<A: First Embodiment>
FIG. 1 is a perspective view showing a partial configuration of an image forming apparatus using the light emitting apparatus according to the first embodiment of the present invention as an exposure apparatus (optical head). As shown in the figure, the image forming apparatus includes a light emitting device 10, a condensing lens array 11, and a photosensitive drum 12 (image carrier). The light emitting device 10 includes a large number of light emitting elements (not shown in FIG. 1) arranged linearly on the surface of the substrate 13. These light emitting elements selectively emit light according to the form of an image to be printed on a recording material such as paper. The photosensitive drum 12 is supported by a rotating shaft extending in the main scanning direction, and rotates in the sub-scanning direction (direction in which the recording material is conveyed) with the outer peripheral surface facing the light emitting device 10.

集光性レンズアレイ11は発光装置10と感光体ドラム12との間隙に配置される。この集光性レンズアレイ11は、各々の光軸を発光装置10に向けた姿勢でアレイ状に配列された多数の屈折率分布型レンズを含む。このような集光性レンズアレイ11としては、例えば日本板硝子株式会社から入手可能なSLA(セルフォック・レンズ・アレイ)がある(セルフォック/SELFOCは日本板硝子株式会社の登録商標)。   The condensing lens array 11 is disposed in the gap between the light emitting device 10 and the photosensitive drum 12. The condensing lens array 11 includes a large number of gradient index lenses arranged in an array with each optical axis directed to the light emitting device 10. An example of such a condensing lens array 11 is SLA (Selfoc Lens Array) available from Nippon Sheet Glass Co., Ltd. (Selfoc / SELFOC is a registered trademark of Nippon Sheet Glass Co., Ltd.).

発光装置10の各発光素子からの出射光は集光性レンズアレイ11の各屈折率分布型レンズを透過したうえで感光体ドラム12の表面に到達する。この露光によって感光体ドラム12の表面には所望の画像に応じた潜像(静電潜像)が形成される。   Light emitted from each light emitting element of the light emitting device 10 passes through each gradient index lens of the condensing lens array 11 and reaches the surface of the photosensitive drum 12. By this exposure, a latent image (electrostatic latent image) corresponding to a desired image is formed on the surface of the photosensitive drum 12.

図2は、発光装置10の電気的な構成を示すブロック図である。図2に示すように、発光装置10は、電源回路14及び15と、高位側電源線16と、低位側電源線(接地線)17と、基準電位線18と、n個の単位回路U(U〜U)と、駆動回路19と、が基板13の表面に配置された構造となっている。電源回路14及び15は、長尺状の基板13の長手方向両端部の近傍に配置されている。高位側電源線16及び低位側電源線17は主走査方向に沿って延在する。高位側電源線16の両端には電源端子20が設けられている。また、低位側電源線17の両端にも電源端子21が設けられている。高位側電源線16には電源端子20を介して電源回路14及び15から電源電位VELが供給される。低位側電源線17には電源端子21を介して電源回路14及び15から接地電位VCT(VEL>VCT)が供給される。また、基準電位線18は主走査方向に沿って延在し、その両端には基準電位供給用端子22が設けられている。基準電位線18には基準電位供給用端子22を介して電源回路14及び15から基準電位VREF(VEL>VREF>VCT)が供給される。単位回路U〜Uは、主走査方向に沿って配列され、その各々は、高位側電源線16及び低位側電源線17との間に配置される。 FIG. 2 is a block diagram illustrating an electrical configuration of the light emitting device 10. As shown in FIG. 2, the light emitting device 10 includes power supply circuits 14 and 15, a high power supply line 16, a low power supply line (ground line) 17, a reference potential line 18, and n unit circuits U ( U 1 to U n ) and the drive circuit 19 are arranged on the surface of the substrate 13. The power supply circuits 14 and 15 are arranged in the vicinity of both ends in the longitudinal direction of the long substrate 13. The high-side power line 16 and the low-side power line 17 extend along the main scanning direction. Power supply terminals 20 are provided at both ends of the higher power supply line 16. In addition, power terminals 21 are provided at both ends of the lower power line 17. The power supply potential VEL is supplied from the power supply circuits 14 and 15 to the higher power supply line 16 through the power supply terminal 20. A ground potential VCT (VEL> VCT) is supplied to the lower power supply line 17 from the power supply circuits 14 and 15 through the power supply terminal 21. The reference potential line 18 extends along the main scanning direction, and reference potential supply terminals 22 are provided at both ends thereof. A reference potential VREF (VEL>VREF> VCT) is supplied to the reference potential line 18 from the power supply circuits 14 and 15 through a reference potential supply terminal 22. The unit circuit U 1 ~U n, are arranged along the main scanning direction, each of which is disposed between the high-potential power supply line 16 and the low-potential power supply line 17.

図2に示すように、単位回路Uは、電流源トランジスタTgと、トランジスタTrと、発光素子23と、を含む。なお、他の単位回路U〜Uも単位回路Uと同様に構成されている。図2に示すように、発光素子23は、高位側電源線16と低位側電源線17との間に配置される。発光素子23は、駆動電流Idsに応じた階調となる素子である。本実施形態における発光素子23は、有機EL素子(ElectroLuminescent)材料で形成された発光層が陽極と陰極との間隙に介在するОLED素子であり、発光層に供給される駆動電流Idsの電流値に応じた輝度で発光する。 As shown in FIG. 2, the unit circuit U 1 includes a current source transistor Tg, a transistor Tr, and a light emitting element 23. Note that the same configuration as the other unit circuits U 2 ~U n be the unit circuit U 1. As shown in FIG. 2, the light emitting element 23 is disposed between the high-potential power supply line 16 and the low-potential power supply line 17. The light emitting element 23 is an element having a gradation corresponding to the drive current Ids. The light emitting element 23 in the present embodiment is an OLED element in which a light emitting layer formed of an organic EL element (ElectroLuminescent) material is interposed in a gap between an anode and a cathode, and has a current value of a drive current Ids supplied to the light emitting layer. Emits light with a corresponding brightness.

図2に示すように、電流源トランジスタTgは、高位側電源線16と発光素子23との間に配置されるPチャネル型のトランジスタ(典型的には薄膜トランジスタ)である。電流源トランジスタTgのソースは高位側電源線16と接続され、高位側電源線16から電源電位VELが供給される。図2に示すように、各単位回路U〜Uにおける電流源トランジスタTgのソースと高位側電源線16との接続点をそれぞれS〜Sとする。また、各単位回路U〜Uにおける電流源トランジスタTgのゲートは基準電位線18と接続される。電源電位VELと基準電位VREFの供給により、各電流源トランジスタTgは定電流源として機能する。 As shown in FIG. 2, the current source transistor Tg is a P-channel transistor (typically a thin film transistor) disposed between the high-potential power line 16 and the light emitting element 23. The source of the current source transistor Tg is connected to the high potential side power supply line 16, and the power supply potential VEL is supplied from the high potential side power supply line 16. As shown in FIG. 2, and each S 1 to S n to the connection point between the source and the high-potential power supply line 16 of the current source transistor Tg of each unit circuit U 1 ~U n. The gate of current source transistor Tg of each unit circuit U 1 ~U n is connected to a reference potential line 18. By supplying the power supply potential VEL and the reference potential VREF, each current source transistor Tg functions as a constant current source.

図2に示すように、トランジスタTrは、電流源トランジスタTgと発光素子23との間に配置されるトランジスタ(典型的には薄膜トランジスタ)である。駆動回路19は、画像形成装置の制御装置(例えばCPUやコントローラである。以下では「上位装置」という)から送られた階調データに応じた電位VdをトランジスタTrのゲートに供給する。本実施形態における階調データは、発光素子23に対して点灯(高階調)および消灯(低階調)の何れかを指定するデータである。トランジスタTrは、階調データに応じた電位Vdがゲートに供給されることでオン状態又はオフ状態の何れかに制御される。トランジスタTrがオン状態に変化すると、電流源トランジスタTgで生成された駆動電流Idsが発光素子23に供給され、これによって発光素子23は発光する。これに対し、トランジスタTrがオフ状態に変化すると、電流源トランジスタTgで生成された駆動電流Idsの電流値はゼロとなって発光素子23は消灯する。   As illustrated in FIG. 2, the transistor Tr is a transistor (typically a thin film transistor) disposed between the current source transistor Tg and the light emitting element 23. The drive circuit 19 supplies a potential Vd corresponding to gradation data sent from a control device (for example, a CPU or a controller; hereinafter referred to as “higher level device”) of the image forming apparatus to the gate of the transistor Tr. The gradation data in the present embodiment is data that designates either lighting (high gradation) or extinguishing (low gradation) for the light emitting element 23. The transistor Tr is controlled to be in an on state or an off state by the potential Vd corresponding to the gradation data being supplied to the gate. When the transistor Tr changes to the on state, the drive current Ids generated by the current source transistor Tg is supplied to the light emitting element 23, and thereby the light emitting element 23 emits light. On the other hand, when the transistor Tr changes to the OFF state, the current value of the drive current Ids generated by the current source transistor Tg becomes zero and the light emitting element 23 is turned off.

発光素子23の発光強度(輝度)は、定電流源である電流源トランジスタTgで生成される駆動電流Idsの電流値で決まる。電流源トランジスタTgは飽和領域で動作し、電流源トランジスタTgによって生成される駆動電流Idsは、次に示す式(1)で表される。
Ids=(μ*Cox/2)*(W/L)*(Vgs−Vth)*(1+Vds)・・(1)
上記式(1)において、μは電子の移動度、Coxは電流源トランジスタTgのゲート容量、Wは電流源トランジスタTgのチャネル幅、Lは電流源トランジスタTgのチャネル長、Vgsは電流源トランジスタTgのゲート・ソース間電圧、Vthは電流源トランジスタTgの閾値電圧、Vdsは電流源トランジスタTgのドレイン・ソース間電圧をそれぞれ表している。
The light emission intensity (luminance) of the light emitting element 23 is determined by the current value of the drive current Ids generated by the current source transistor Tg which is a constant current source. The current source transistor Tg operates in the saturation region, and the drive current Ids generated by the current source transistor Tg is expressed by the following equation (1).
Ids = (μ * Cox / 2) * (W / L) * (Vgs−Vth) 2 * (1 + Vds) (1)
In the above formula (1), μ is the electron mobility, Cox is the gate capacitance of the current source transistor Tg, W is the channel width of the current source transistor Tg, L is the channel length of the current source transistor Tg, and Vgs is the current source transistor Tg. , Vth represents the threshold voltage of the current source transistor Tg, and Vds represents the drain-source voltage of the current source transistor Tg.

各単位回路U〜Uにおける発光素子23の発光強度を等しくするためには、各単位回路U〜Uの電流源トランジスタTgで生成される駆動電流Idsの電流値を等しくする必要がある。そうすると、各単位回路U〜Uにおいて、電流源トランジスタTgで生成される駆動電流Idsの電流値に大きく影響を与える電流源トランジスタTgのゲート・ソース間電圧Vgsを一定にする必要がある。 In order to equalize the light emission intensity of the light emitting element 23 of each unit circuit U 1 ~U n is necessary to equalize the current value of the driving current Ids generated by the current source transistor Tg of each unit circuit U 1 ~U n is there. Then, in each unit circuit U 1 ~U n, it is necessary to set the gate-source voltage Vgs of the current source transistor Tg which greatly affects the current value of the driving current Ids generated by the current source transistor Tg constant.

ここで、基準電位線18に電流が流れない構成(対比例)を想定する。図3は、対比例における、高位側電源線16における主走査方向の各接続点S〜Sの位置と、各単位回路U〜Uの電流源トランジスタTgに供給される電源電位VEL及び基準電位VREFと、の関係を示す図である。高位側電源線16は抵抗体(図4の抵抗Rel)であるため、各発光素子23に対する駆動電流Idsの供給に伴って電流が高位側電源線16を流れると、高位側電源線16において電位降下が生じる。電源端子20から電流源トランジスタTgと高位側電源線16との接続点Sに至る電流の経路長が大きいほど、その電流経路における抵抗値も大きいため、接続点Sで生じる電位降下量も大きい。すなわち、図3に示すように、各接続点S〜Sの位置が高位側電源線16の両方の端部20からその延在方向の中央(電源端子20間の中点)に向かうにつれて電源電位VELは減少する。対比例においては、高位側電源線16の延在方向中央(電源端子20間の中点)に単位回路Un/2が接続されており、その単位回路Un/2の電流源トランジスタTgに供給される電源電位VELの減少量が最も大きい。図3に示すようにその減少量を△Vとする。一方、各電流源トランジスタTgのゲートにおけるインピーダンスは非常に大きいため、ゲートには殆ど電流が流れず、基準電位線18で電位降下は殆ど発生しない。そのため、図3に示すように各電流源トランジスタTgのゲートの電位はほぼ同電位となる。従って、基準電位線18に電流は流れない。 Here, a configuration (proportional) in which no current flows through the reference potential line 18 is assumed. 3, in the comparative example, the power supply potential VEL is supplied and the position of the connection point S 1 to S n in the main scanning direction in the high-potential power source line 16, the current source transistor Tg of each unit circuit U 1 ~U n It is a figure which shows the relationship with reference potential VREF. Since the high-order power supply line 16 is a resistor (resistor Rel in FIG. 4), if a current flows through the high-order power supply line 16 as the drive current Ids is supplied to each light emitting element 23, the potential on the high-order power supply line 16 A descent occurs. The greater the path length of the current from the power supply terminal 20 to the connection point S between the current source transistor Tg and the higher power supply line 16, the greater the resistance value in the current path, and the greater the potential drop at the connection point S. That is, as shown in FIG. 3, toward the connection points S 1 to S n central position of both the high-potential power supply line 16 from the end portion 20 of the extending direction of the (midpoint between the power supply terminal 20) The power supply potential VEL decreases. In contrast, the unit circuit Un / 2 is connected to the center in the extending direction of the high-side power line 16 (the middle point between the power supply terminals 20), and the current source transistor Tg of the unit circuit Un / 2 is connected to the unit circuit Un / 2. The amount of decrease in the supplied power supply potential VEL is the largest. As shown in FIG. 3, let the amount of decrease be ΔV. On the other hand, since the impedance at the gate of each current source transistor Tg is very large, almost no current flows through the gate and almost no potential drop occurs in the reference potential line 18. Therefore, as shown in FIG. 3, the gate potential of each current source transistor Tg is substantially the same. Accordingly, no current flows through the reference potential line 18.

以上のように、対比例においては、高位側電源線16では電位降下が発生するのに対して、基準電位線18では電位降下が発生しないから、図3に示すように各電流源トランジスタTgにおけるゲート・ソース間電圧Vgsが減少する。図3に示すように、電源端子20から接続点Sまでの距離が大きいほど、電流源トランジスタTgにおけるゲート・ソース間電圧Vgsが大きく減少し、電流源トランジスタTgで生成される駆動電流Idsの電流値が大きく減少してしまう。従って、各単位回路U〜Uにおける発光素子23の発光強度にばらつきが発生し、画像形成装置の形成する画像に階調のムラが発生する。
基板13は長尺状の板であるため、電源端子20から延びる高位側電源線16の主走査方向の距離が大きく、高位側電源線16で生じる電位降下量が大きい。そのため、画像形成装置の露光ヘッドに用いられる発光装置においては、発光素子23の発光強度にばらつきが生じ、画像形成装置の形成する画像に階調のムラが発生するという問題が特に顕著となる。
As described above, in contrast, a potential drop occurs in the high-order power supply line 16, whereas a potential drop does not occur in the reference potential line 18. Therefore, in each current source transistor Tg as shown in FIG. The gate-source voltage Vgs decreases. As shown in FIG. 3, as the distance from the power supply terminal 20 to the connection point S increases, the gate-source voltage Vgs in the current source transistor Tg decreases greatly, and the current of the drive current Ids generated by the current source transistor Tg. The value is greatly reduced. Thus, variation occurs in the light emission intensity of the light emitting element 23 of each unit circuit U 1 ~U n, unevenness in gradation occurs in the image formed by the image forming apparatus.
Since the substrate 13 is a long plate, the distance in the main scanning direction of the high-order power supply line 16 extending from the power supply terminal 20 is large, and the amount of potential drop generated in the high-order power supply line 16 is large. For this reason, in the light emitting device used for the exposure head of the image forming apparatus, the problem that the light emission intensity of the light emitting element 23 varies and the gradation formed in the image formed by the image forming apparatus becomes particularly significant.

ところで、高位側電源線16における電位降下によって電流源トランジスタTgのソースに供給される電源電位VELが減少しても、電流源トランジスタTgのゲートに供給される基準電位VREFも電源電位VELの減少に応じて減少すれば、電流源トランジスタTgのゲート・ソース間電圧Vgsの減少を抑制することができる。本実施形態はかかる点に着目したものである。本実施形態においては、基準電位VREFよりも低い電位が供給される箇所を基準電位線18に設けることによって基準電位供給配線18に電流が流れるようにし、基準電位線18において電位降下を発生させている。具体的な態様については、以下に説明する。   By the way, even if the power supply potential VEL supplied to the source of the current source transistor Tg decreases due to the potential drop in the high-potential power supply line 16, the reference potential VREF supplied to the gate of the current source transistor Tg also decreases the power supply potential VEL. If it decreases accordingly, the decrease in the gate-source voltage Vgs of the current source transistor Tg can be suppressed. The present embodiment focuses on this point. In the present embodiment, the reference potential line 18 is provided with a portion to which a potential lower than the reference potential VREF is provided so that a current flows through the reference potential supply wiring 18, and a potential drop is generated in the reference potential line 18. Yes. Specific embodiments will be described below.

図4は、高位側電源線16の延在方向の中央(電源端子20間の中点)付近の電気的な構成を模式的に示した図である。図4に示すように、各単位回路U(n/2)−1〜U(n/2)+1の電流源トランジスタTgのゲートと基準電位線18との接続点をゲート接続点G(n/2)−1〜G(n/2)+1としている。本実施形態においても、上述の対比例と同様に、高位側電源線16の延在方向中央(電源端子20間の中点)に単位回路Un/2が接続されている。本実施形態において、基準電位線18のうちの低電位供給点Cには抵抗体Rconを介して低位側電源線17が接続される。基準電位VREFは接地電位VCTよりも高位であるから、基準電位供給用端子22から低電位供給点C及び抵抗体Rconを経由して低位側電源線17へ電流Irefが流れる。基準電位線18は抵抗体(図4に示す抵抗Rref)であるため、基準電位線18に電流Irefが流れると、基準電位線18において電位降下が生じる。基準電位供給用端子22からの電流経路の抵抗値が大きいほど(低電位供給点Cに近いほど)、基準電位線18における電位降下量は大きい。 FIG. 4 is a diagram schematically showing an electrical configuration in the vicinity of the center (midpoint between the power supply terminals 20) in the extending direction of the high-order power supply line 16. As shown in FIG. 4, the connection point between the gate of the current source transistor Tg of each unit circuit U (n / 2) -1 to U (n / 2) +1 and the reference potential line 18 is the gate connection point G (n / 2) -1 to G (n / 2) +1 . Also in the present embodiment, the unit circuit Un / 2 is connected to the center in the extending direction of the high-order power supply line 16 (the middle point between the power supply terminals 20), as in the above-described comparison. In the present embodiment, the low potential power supply line 17 is connected to the low potential supply point C of the reference potential line 18 via the resistor Rcon. Since the reference potential VREF is higher than the ground potential VCT, the current Iref flows from the reference potential supply terminal 22 through the low potential supply point C and the resistor Rcon to the low potential side power supply line 17. Since the reference potential line 18 is a resistor (resistor Rref shown in FIG. 4), when the current Iref flows through the reference potential line 18, a potential drop occurs in the reference potential line 18. The larger the resistance value of the current path from the reference potential supply terminal 22 is (the closer to the low potential supply point C), the greater the potential drop in the reference potential line 18.

本実施形態においては、図4に示すように、基準電位線18のゲート接続点Gn/2(基準電位供給用端子22間の中点)の近傍に低電位供給点Cが設けられている。そうすると、図5に示すように、基準電位線18のゲート接続点Gn/2における電位降下量が最大となるように、基準電位供給用端子22からゲート接続点Gn/2にかけて基準電位線18の電位が降下する。本形態では、ゲート接続点Gn/2における電位がVREF−△Vとなるように抵抗体Rconの抵抗値が選定される。従って、図5に示すように、端部(単位回路U、単位回路U)における電流源トランジスタTgのゲート・ソース間電圧Vgsと中央(単位回路Un/2)における電流源トランジスタTgのゲート・ソース間電圧Vgsが一致する。 In the present embodiment, as shown in FIG. 4, a low potential supply point C is provided in the vicinity of the gate connection point G n / 2 of the reference potential line 18 (the midpoint between the reference potential supply terminals 22). . Then, as shown in FIG. 5, the reference potential line extends from the reference potential supply terminal 22 to the gate connection point G n / 2 so that the potential drop amount at the gate connection point G n / 2 of the reference potential line 18 is maximized. 18 potential drops. In this embodiment, the resistance value of the resistor Rcon is selected so that the potential at the gate connection point G n / 2 is VREF−ΔV. Therefore, as shown in FIG. 5, the gate-source voltage Vgs of the current source transistor Tg at the end (unit circuit U 1 , unit circuit U n ) and the current source transistor Tg at the center (unit circuit U n / 2 ). The gate-source voltage Vgs matches.

本実施形態の構成によれば、図5に示すように、高位側電源線16における電位降下に対応するように基準電位線18においても電位降下が発生する。これにより、各単位回路U〜Uの電流源トランジスタTgのゲートに略同電位の基準電位VREFが供給される対比例と比較して、各単位回路U〜Uにおけるゲート・ソース間電圧Vgsのばらつきが抑制される。従って、各単位回路U〜Uの電流源トランジスタTgで生成される駆動電流Idsの電流値のばらつき(発光素子23の発光強度のばらつき)が対比例と比較して抑制される。 According to the configuration of the present embodiment, as shown in FIG. 5, a potential drop also occurs in the reference potential line 18 so as to correspond to the potential drop in the higher power supply line 16. Thus, as compared with the comparative example in which the reference potential VREF of substantially the same potential to the gate of the current source transistor Tg of each unit circuit U 1 ~U n is supplied, between the gate and source of each unit circuit U 1 ~U n Variations in the voltage Vgs are suppressed. Therefore, variations in the current value of the driving current Ids generated by the current source transistor Tg of each unit circuit U 1 ~U n (variation in light emission intensity of the light emitting element 23) is suppressed as compared with the comparative example.

<B:第2実施形態>
第1実施形態の発光装置10においては、低電位供給点Cと低位側電源線17の間に抵抗体Rconが設けられていた。これに対して、第2実施形態の発光装置10においては、低電位供給点Cと低位側電源線17との間に、入力される複数ビットのデータに応じて低電位供給点Cと低位側電源線17との間の電圧を変更する電圧変更手段が設けられている点で第1実施形態の発光装置10と相違する。他の構成については、第1実施形態の構成と同じであるため、重複する部分については説明を省略する。
<B: Second Embodiment>
In the light emitting device 10 according to the first embodiment, the resistor Rcon is provided between the low potential supply point C and the low potential side power supply line 17. On the other hand, in the light emitting device 10 of the second embodiment, the low potential supply point C and the low potential side are provided between the low potential supply point C and the low potential power supply line 17 in accordance with the input data of a plurality of bits. It differs from the light emitting device 10 of the first embodiment in that voltage changing means for changing the voltage between the power line 17 and the power source line 17 is provided. Since other configurations are the same as the configurations of the first embodiment, description of overlapping portions will be omitted.

本形態では、電圧変更手段は、入力されるデジタルデータに応じたアナログ信号を出力するDA変換器で構成されている。図6は、低電位供給点Cと低位側電源線17との間に設けられたDA変換器24の概略構成を示す図である。図6に示すように、低電位供給点Cと低位側電源線17との間には、複数の抵抗体R1〜R4が直列に接続されている。抵抗体R1の両端間にはスイッチSw1が設けられ、抵抗体R2の両端間にはスイッチSw2が設けられ、抵抗体R3の両端間にはスイッチSw3が設けられている。ここで、抵抗体R1〜R3の各々の抵抗値r1〜r3は異なる。具体的には、各々の抵抗値は2のべき乗の相対比で表される(r1:r2:r3=1:2:4)。なお、各抵抗体R1〜R4の各々は単一の抵抗体で構成されてもよいし、複数の抵抗体から構成されていてもよい。   In this embodiment, the voltage changing means is composed of a DA converter that outputs an analog signal corresponding to input digital data. FIG. 6 is a diagram showing a schematic configuration of the DA converter 24 provided between the low potential supply point C and the lower power supply line 17. As shown in FIG. 6, a plurality of resistors R <b> 1 to R <b> 4 are connected in series between the low potential supply point C and the lower power supply line 17. A switch Sw1 is provided between both ends of the resistor R1, a switch Sw2 is provided between both ends of the resistor R2, and a switch Sw3 is provided between both ends of the resistor R3. Here, the resistance values r1 to r3 of the resistors R1 to R3 are different. Specifically, each resistance value is expressed as a relative ratio of powers of 2 (r1: r2: r3 = 1: 2: 4). In addition, each of each resistor R1-R4 may be comprised by the single resistor, and may be comprised from the some resistor.

DA変換器24には、複数のビットb(b1〜b3)のデジタルデータ(以下「調整データ」という)Dが制御回路(図示略)から入力される。ビットb1はスイッチSw1に供給され、ビットb2はスイッチSw2に供給され、ビットb3はスイッチSw3に供給される。スイッチSwは供給されるビットbの値に応じて切り替わる。本形態ではスイッチSwに供給されるビットbが「1」のときはスイッチSwはオンとなり、供給されるビットbが「0」のときはスイッチSwはオフとなる。スイッチSwがオンになると、そのスイッチSwに対応する抵抗体Rの両端間は短絡する。   Digital data (hereinafter referred to as “adjustment data”) D of a plurality of bits b (b1 to b3) is input to the DA converter 24 from a control circuit (not shown). Bit b1 is supplied to switch Sw1, bit b2 is supplied to switch Sw2, and bit b3 is supplied to switch Sw3. The switch Sw is switched according to the value of the supplied bit b. In this embodiment, the switch Sw is turned on when the bit b supplied to the switch Sw is “1”, and the switch Sw is turned off when the bit b supplied is “0”. When the switch Sw is turned on, both ends of the resistor R corresponding to the switch Sw are short-circuited.

低電位供給点Cと低位側電源線17との間の抵抗値は、抵抗体R1〜R3のうち調整データDに応じて選択された(両端間が短絡していない)抵抗体Rの抵抗値rと抵抗体R4の抵抗値r4とを合成した抵抗値となる。例えば、DA変換器24に入力される調整データDが、b1=1、b2=b3=0の場合は、スイッチSw1のみがオンとなって抵抗体R1の両端間は短絡し、低電位供給点Cと低位側電源線17との間の抵抗値は、抵抗体R2〜R4の各抵抗値r2〜r4を合成した抵抗値となる(6r1+R4)。   The resistance value between the low potential supply point C and the lower power line 17 is selected according to the adjustment data D among the resistors R1 to R3 (the resistance value of the resistor R is not short-circuited between both ends). This is a combined resistance value of r and the resistance value r4 of the resistor R4. For example, when the adjustment data D input to the DA converter 24 is b1 = 1 and b2 = b3 = 0, only the switch Sw1 is turned on and both ends of the resistor R1 are short-circuited, and the low potential supply point The resistance value between C and the lower power line 17 is a resistance value obtained by combining the resistance values r2 to r4 of the resistors R2 to R4 (6r1 + R4).

本実施形態の構成によれば、DA変換器24に入力する調整データDを制御することで、低電位供給点Cと低位側電源線17との間の抵抗値を多段階に調整することができ、低電位供給点Cと低位側電源線17との間の電圧値(DA変換器24から出力されるアナログ信号に相当)を調整することができる。これによって、基準電位線18における電位降下量を調整することができる。すなわち、各電流源トランジスタTgのゲートに供給される基準電位VREFの減少量を調整できる。
例えば、高位側電源線16における電位降下量が変化した場合にも、基準電位線18における電位降下量を高位側電源線16における電位降下量の変化に応じて調整することによって、各単位回路U〜Uの電流源トランジスタTgのゲート・ソース間電圧Vgsのばらつきを抑制できる。従って、各単位回路U〜Uの電流源トランジスタTgで生成される駆動電流Idsの電流値のばらつき(発光素子23の発光強度)を抑制できる。
According to the configuration of the present embodiment, by controlling the adjustment data D input to the DA converter 24, the resistance value between the low potential supply point C and the low potential power line 17 can be adjusted in multiple stages. The voltage value (corresponding to the analog signal output from the DA converter 24) between the low potential supply point C and the lower power supply line 17 can be adjusted. Thereby, the amount of potential drop in the reference potential line 18 can be adjusted. That is, the amount of decrease in the reference potential VREF supplied to the gate of each current source transistor Tg can be adjusted.
For example, even when the potential drop amount in the high power supply line 16 changes, the unit circuit U is adjusted by adjusting the potential drop amount in the reference potential line 18 according to the change in the potential drop amount in the high power supply line 16. the variation of the gate-source voltage Vgs of the current source transistor Tg of 1 ~U n can be suppressed. Therefore, variation in current value of the driving current Ids generated by the current source transistor Tg of each unit circuit U 1 ~U n (emission intensity of the light emitting element 23) can be suppressed.

なお、本実施形態においては、抵抗体R1〜R3の各々の抵抗値r1〜r3は異なるという態様であるが、これに限らず、例えば抵抗体R1〜R3の各々の抵抗値r1〜r3は同じでもよい。また、抵抗体R4の抵抗値r4についても、抵抗体R1〜R3の抵抗値r1〜r3と異なっていてもよいし、同じであってもよい。   In the present embodiment, the resistance values r1 to r3 of the resistors R1 to R3 are different from each other. However, the present invention is not limited to this. For example, the resistance values r1 to r3 of the resistors R1 to R3 are the same. But you can. Also, the resistance value r4 of the resistor R4 may be different from or the same as the resistance values r1 to r3 of the resistors R1 to R3.

なお、本実施形態においては、DA変換器24の構成として、図6に示されるような構成を例示しているが、これに限らず、DA変換器24は、入力される複数ビットのデータに応じて低電位供給点Cと低位側電源線17との間の電圧値を変更するものであればよい。例えば、DA変換器24は、各々の両端間にスイッチSwが設けられた複数の抵抗体Rが直列に接続されるという構成であってもよい。ただし、本形態に係るDA変換器24のように、直列に接続された複数の抵抗体R1〜R4のうちの複数の抵抗体R1〜R3の各両端間にスイッチSw1〜Sw3を設け、残りの抵抗体R4の両端間にはスイッチSwを設けないという構成によれば、少数の抵抗体Rで、低電位供給点Cと低位側電源線17との間の抵抗値の分解能を高める(抵抗値の変化の刻み幅を小さくする)ことができるという利点がある。   In the present embodiment, the configuration of the DA converter 24 is exemplified as shown in FIG. 6, but the DA converter 24 is not limited to this, and the DA converter 24 converts the input multi-bit data. Accordingly, the voltage value between the low potential supply point C and the lower power supply line 17 may be changed. For example, the DA converter 24 may have a configuration in which a plurality of resistors R each having a switch Sw provided between both ends thereof are connected in series. However, like the DA converter 24 according to the present embodiment, switches Sw1 to Sw3 are provided between both ends of the plurality of resistors R1 to R3 among the plurality of resistors R1 to R4 connected in series, and the rest According to the configuration in which the switch Sw is not provided between both ends of the resistor R4, the resolution of the resistance value between the low potential supply point C and the low-potential power line 17 is increased with a small number of resistors R (resistance value). This is advantageous in that the step size of the change in (1) can be reduced.

<C:第3実施形態>
第2実施形態の発光装置10においては、電圧変更手段の一例としてDA変換器24を用いるという構成が例示されていた。これに対して、第3実施形態の発光装置10においては、電圧変更手段の他の例としてトランジスタを用いる点で第2実施形態の発光装置10と相違する。他の構成については、上述の各実施形態の構成と同じであるため、重複する部分については説明を省略する。
<C: Third Embodiment>
In the light emitting device 10 of the second embodiment, a configuration in which the DA converter 24 is used as an example of the voltage changing unit is illustrated. On the other hand, the light emitting device 10 of the third embodiment is different from the light emitting device 10 of the second embodiment in that a transistor is used as another example of the voltage changing unit. Since other configurations are the same as the configurations of the above-described embodiments, description of overlapping portions will be omitted.

図7は、第3実施形態における、高位側電源線16の延在方向の中央付近の電気回路を模式的に示した図である。図7に示すように、低電位供給点Cと低位側電源線17との間にはトランジスタTsが設けられ、そのトランジスタTsのゲートにはゲート電位Vsが制御回路(図示略)から供給される。本実施形態においては、トランジスタTsのゲートに供給されるゲート電位Vsを制御してトランジスタTsのオン抵抗を変更することによって、低電位供給点Cと低位側電源線17との間の電圧を変更している。かかる構成によっても、低電位供給点Cと低位側電源線17との間の電圧を調整することができ、高位側電源線16における電位降下量の変化に応じて基準電位線18における電位降下量を調整することができる。   FIG. 7 is a diagram schematically showing an electric circuit near the center in the extending direction of the high-potential power line 16 in the third embodiment. As shown in FIG. 7, a transistor Ts is provided between the low potential supply point C and the low-potential power line 17, and a gate potential Vs is supplied to the gate of the transistor Ts from a control circuit (not shown). . In the present embodiment, the voltage between the low-potential supply point C and the low-potential power line 17 is changed by changing the on-resistance of the transistor Ts by controlling the gate potential Vs supplied to the gate of the transistor Ts. is doing. Also with this configuration, the voltage between the low potential supply point C and the lower power supply line 17 can be adjusted, and the potential drop amount in the reference potential line 18 according to the change in the potential drop amount in the high potential power supply line 16. Can be adjusted.

<D:変形例>
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
(1)変形例1
上述の各実施形態においては、発光素子23の一例として、OLED素子を取り上げたが、無機発光ダイオードやLED(Light Emitting Diode)であってもよい。要は、駆動電流に応じた発光輝度で発光するのであれば、どのような素子であってもよい。
<D: Modification>
The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible. Also, two or more of the modifications shown below can be combined.
(1) Modification 1
In each of the embodiments described above, an OLED element is taken up as an example of the light emitting element 23, but an inorganic light emitting diode or LED (Light Emitting Diode) may be used. In short, any element may be used as long as it emits light with light emission luminance corresponding to the drive current.

(2)変形例2
上述の各実施形態においては、基準電位線18に低位側電源線17が接続されているが、これに限らず、例えば図8に示すように、基準電位VREFよりも低い電位VLが供給される低電位供給配線25を基準電位線18に接続するという態様であってもよい。そのような態様であっても、高位側電源線16における電位降下に対応するように基準電位線18において電位降下を発生させることができる。なお、図8の態様においては、低電位供給配線25に供給される電位VLの値を調整することによって、基準電位線18における電位降下量を調整することもできる。また、基準電位線18と低電位供給配線25との接続点である低電位供給点Cと、低電位供給配線25との間に、抵抗体Rconを設けてもよいし、DA変換器24やトランジスタTsを設けてもよい。
(2) Modification 2
In each of the above-described embodiments, the low-potential power supply line 17 is connected to the reference potential line 18. However, the present invention is not limited to this, and for example, a potential VL lower than the reference potential VREF is supplied as shown in FIG. The low potential supply wiring 25 may be connected to the reference potential line 18. Even in such an aspect, a potential drop can be generated in the reference potential line 18 so as to correspond to the potential drop in the high-potential power supply line 16. In the embodiment of FIG. 8, the amount of potential drop in the reference potential line 18 can be adjusted by adjusting the value of the potential VL supplied to the low potential supply wiring 25. Further, a resistor Rcon may be provided between the low potential supply point C, which is a connection point between the reference potential line 18 and the low potential supply line 25, and the low potential supply line 25, the DA converter 24, A transistor Ts may be provided.

(3)変形例3
また、上述の各実施形態においては、高位側電源線16の両端から電源電位VELが供給されるという態様であるが、これに限らず、例えば図9に示すように、高位側電源線16の一方の端部のみに電源端子20を設け、電源端子20を介して電源回路14から電源電位VELを供給するという構成とすることもできる。
(3) Modification 3
In each of the above-described embodiments, the power supply potential VEL is supplied from both ends of the high-order power supply line 16. However, the present invention is not limited to this. For example, as shown in FIG. The power supply terminal 20 may be provided only at one end, and the power supply potential VEL may be supplied from the power supply circuit 14 via the power supply terminal 20.

この構成においては、図9に示すように、基準電位線18の一方の端部には基準電位供給用端子22が設けられ、基準電位供給用端子22を介して電源回路14から基準電位VREFが供給されると共に、他方の端部には低電位供給用端子26が設けられ、低電位供給用端子26を介して電源回路15から基準電位VREFよりも低い電位VLが供給されるという態様とすることもできる。かかる態様によれば、基準電位供給用端子22から低電位供給用端子26へ向かって電流が流れ、基準電位供給用端子26における電位降下量が最大となるように、基準電位供給用端子22から基準電位供給用端子26にかけて基準電位線18の電位が降下する。   In this configuration, as shown in FIG. 9, a reference potential supply terminal 22 is provided at one end of the reference potential line 18, and the reference potential VREF is supplied from the power supply circuit 14 via the reference potential supply terminal 22. In addition to being supplied, a low potential supply terminal 26 is provided at the other end, and a potential VL lower than the reference potential VREF is supplied from the power supply circuit 15 via the low potential supply terminal 26. You can also. According to this aspect, current flows from the reference potential supply terminal 22 toward the low potential supply terminal 26 so that the amount of potential drop at the reference potential supply terminal 26 is maximized. The potential of the reference potential line 18 drops toward the reference potential supply terminal 26.

図9に示すように、各単位回路U〜Uの電流源トランジスタTgのゲートは、基準電位線18の基準電位供給用端子22と低電位供給用端子26との間に接続されており、電源端子20から電流源トランジスタTgに至るまでの電流経路の抵抗値が大きいほど、基準電位供給用端子22から当該電流源トランジスタTgと基準電位線18との接続点に至るまでの電流経路の抵抗値は大きい。そうすると、高位側電源線16における電位降下に対応するように基準電位線18において電位降下が発生する。これにより、各単位回路U〜Uにおける電流源トランジスタTgのゲート・ソース間電圧Vgsのばらつきを抑制することができ、各電流源トランジスタTgで生成される駆動電流Idsのばらつき(発光素子23の発光強度のばらつき)を抑制できる。なお、かかる態様においては、低電位供給用端子26を介して基準電位線18に供給される電源回路15からの電位VLを調整することによって、基準電位線18における電位降下量を調整することもできる。 As shown in FIG. 9, the gate of the current source transistor Tg of each unit circuit U 1 ~U n is the reference potential supply terminal 22 of the reference potential line 18 is connected between the low potential supply terminal 26 As the resistance value of the current path from the power supply terminal 20 to the current source transistor Tg increases, the current path from the reference potential supply terminal 22 to the connection point between the current source transistor Tg and the reference potential line 18 increases. The resistance value is large. As a result, a potential drop occurs in the reference potential line 18 so as to correspond to the potential drop in the higher power supply line 16. Thus, variations in the gate-source voltage Vgs of the current source transistor Tg of each unit circuit U 1 ~U n can be suppressed, variations in the driving current Ids generated by the current source transistor Tg (light emitting element 23 Variation in emission intensity). In this aspect, the potential drop amount in the reference potential line 18 may be adjusted by adjusting the potential VL from the power supply circuit 15 supplied to the reference potential line 18 via the low potential supply terminal 26. it can.

(4)変形例4
上述の各実施形態において、基準電位線18を流れる電流Irefは、低電位供給点Cに流れ込み、低位側電源線17を通って電源端子21に向かって流れる。低位側電源線17は抵抗体(例えば図4に示す抵抗Rct)であるため、低位側電源線17に電流Irefが流れると、低位側電源線17において電位降下が生じる。低電位供給点Cからの電流経路の抵抗値が大きいほど(電源端子21に近いほど)、低位側電源線17における電位降下量は大きく、図10に示すように、低位側電源線17における電位は電源端子21に近いほど接地電位VCTに近づく。一方、図10に示すように、電源端子20から接続点Sまでの距離が大きいほど、高位側電源線16における電位降下量は大きい。そうすると、図10に示すように、各単位回路U〜Uにおける電流源トランジスタTgのドレイン・ソース間電圧Vdsは、電源端子20から接続点Sまでの距離が大きいほど減少する。上記式(1)から理解されるように、電流源トランジスタTgのドレイン・ソース間電圧Vdsが減少すると、その電流源トランジスタTgで生成される駆動電流Idsも減少する。その結果、各単位回路U〜Uにおける発光素子23の発光強度にばらつきを生じてしまう。
(4) Modification 4
In each of the embodiments described above, the current Iref flowing through the reference potential line 18 flows into the low potential supply point C, and flows toward the power supply terminal 21 through the low-potential power supply line 17. Since the lower power supply line 17 is a resistor (for example, the resistor Rct shown in FIG. 4), a potential drop occurs in the lower power supply line 17 when the current Iref flows through the lower power supply line 17. As the resistance value of the current path from the low potential supply point C is larger (closer to the power supply terminal 21), the potential drop amount in the lower power supply line 17 is larger, and as shown in FIG. Is closer to the ground potential VCT as it is closer to the power supply terminal 21. On the other hand, as shown in FIG. 10, the greater the distance from the power supply terminal 20 to the connection point S, the greater the potential drop in the higher power supply line 16. Then, as shown in FIG. 10, the drain-source voltage Vds of the current source transistor Tg of each unit circuit U 1 ~U n decreases as the distance from the power supply terminal 20 to the connection point S is large. As understood from the above equation (1), when the drain-source voltage Vds of the current source transistor Tg decreases, the drive current Ids generated by the current source transistor Tg also decreases. As a result, it occurs a variation in emission intensity of the light emitting element 23 of each unit circuit U 1 ~U n.

ここで、上記式(1)より、電流源トランジスタTgのドレイン・ソース間電圧Vdsが減少しても、電流源トランジスタTgのゲート・ソース間電圧Vgsを大きく設定すれば、電流源トランジスタTgで生成される駆動電流Idsの減少を抑制できるということが分かる。そこで、各電流源トランジスタTgのゲート・ソース間電圧Vgsの値が、各電流源トランジスタTgのドレイン・ソース間電圧Vdsの減少による駆動電流Idsの減少を補填できる程度の値となるように、基準電位線18における電位降下量を高位側電源線16における電位降下量よりも大きく設定するという態様とすることもできる。かかる態様によれば、各電流源トランジスタTgで生成される駆動電流Idsのばらつき(発光素子23の発光強度のばらつき)を一層抑制できる。   Here, according to the above equation (1), even if the drain-source voltage Vds of the current source transistor Tg decreases, if the gate-source voltage Vgs of the current source transistor Tg is set large, the current source transistor Tg generates It can be seen that the decrease in the drive current Ids can be suppressed. Therefore, the reference value is set so that the value of the gate-source voltage Vgs of each current source transistor Tg can be compensated for the decrease in the drive current Ids due to the decrease in the drain-source voltage Vds of each current source transistor Tg. The potential drop amount in the potential line 18 may be set larger than the potential drop amount in the higher power line 16. According to this aspect, it is possible to further suppress the variation in the drive current Ids generated by each current source transistor Tg (the variation in the light emission intensity of the light emitting element 23).

(5)変形例5
上述の各実施形態においては、低電位供給点Cにおいて基準電位線18と低位側電源線17とが接続されているが、これに限らず、例えば図11に示すように、基準電位供給用端子22と低電位供給点Cとの間に基準電位線18と低位側電源線17との接続点Zが複数設けられ、電源端子20から各接続点Zに至る電流経路の抵抗値が大きいほど接続点Zと低位側電源線17との間の電位差が大きくなるように、各接続点Zと低位側電源線17との間の抵抗値(例えば図11の抵抗体Rconの抵抗値)を個別に設定するという態様であってもよい。かかる態様によれば、各接続点Zと低位側電源線17との間の電圧を個別に調整することによって、各電流源トランジスタTgに供給される電源電位VELの減少量と基準電位VREFの減少量をほぼ同一の値とすることもできる。従って、各電流源トランジスタTgのゲート・ソース間電圧Vgsをほぼ同一の値とすることができ、各単位回路U〜Uにおける発光素子22の発光強度(輝度)にばらつきが生じることを一層抑制できる。図11の態様においては、各接続点Zと低位側電源線17との間に抵抗体Rconが設けられているが、これに限らず、例えば上述のDA変換器24やトランジスタTsなどを設けることができ、種々の変更や組み合わせが可能である。
(5) Modification 5
In each of the embodiments described above, the reference potential line 18 and the lower power supply line 17 are connected at the low potential supply point C. However, the present invention is not limited to this. For example, as shown in FIG. 22 and the low potential supply point C are provided with a plurality of connection points Z between the reference potential line 18 and the lower power supply line 17, and the connection increases as the resistance value of the current path from the power supply terminal 20 to each connection point Z increases. In order to increase the potential difference between the point Z and the lower power supply line 17, the resistance value between each connection point Z and the lower power supply line 17 (for example, the resistance value of the resistor Rcon in FIG. 11) is individually set. It may be an aspect of setting. According to this aspect, by individually adjusting the voltage between each connection point Z and the lower power supply line 17, the amount of decrease in the power supply potential VEL and the decrease in the reference potential VREF supplied to each current source transistor Tg. It is also possible to make the quantities approximately the same value. Therefore, the gate-source voltage Vgs of the current source transistor Tg can be substantially the same value, that variation in the emission intensity of the light emitting element 22 (luminance) of each unit circuit U 1 ~U n more Can be suppressed. In the aspect of FIG. 11, the resistor Rcon is provided between each connection point Z and the lower power line 17, but not limited thereto, for example, the above-described DA converter 24, transistor Ts, and the like are provided. Various modifications and combinations are possible.

(6)変形例6
例えば、高位側電源線16における電源電位VELの減少量が、基準電位VREFと接地電位VCTとの電位差に相当するという可能性もある。そのような場合であっても、抵抗体Rconなどを介さずに低位側電源線17を基準電位線18に接続するという態様によれば、高位側電源線16における電位降下に対応するように基準電位線18において電位降下を発生させることができる。
(6) Modification 6
For example, there is a possibility that the amount of decrease in the power supply potential VEL in the higher power supply line 16 corresponds to the potential difference between the reference potential VREF and the ground potential VCT. Even in such a case, according to the aspect in which the lower power supply line 17 is connected to the reference potential line 18 without using the resistor Rcon or the like, the reference is made so as to correspond to the potential drop in the higher power supply line 16. A potential drop can be generated in the potential line 18.

(7)変形例7
基準電位線18における電位降下を高位側電源線16における電位降下に対応させるために、基準電位線18において基準電位供給用端子22から各ゲート接続点Gに至るまでの電流経路の抵抗値を個別に設定するという態様とすることもできる。抵抗値の設定に際しては、基準電位線18に抵抗体を挿入するという態様であってもよいし、別途に抵抗体を設けずに基準電位線18自体の太さなどを変更するという態様であってもよい。
(7) Modification 7
In order to make the potential drop in the reference potential line 18 correspond to the potential drop in the higher power supply line 16, the resistance value of the current path from the reference potential supply terminal 22 to each gate connection point G in the reference potential line 18 is individually set. It can also be set as the aspect of setting to. The resistance value may be set by inserting a resistor in the reference potential line 18 or by changing the thickness of the reference potential line 18 without providing a separate resistor. May be.

(8)変形例8
上述の各実施形態においては、高位側電源線16及び基準電位線18にそれぞれ供給される電源電位VEL及び基準電位VREFは、同じ電源回路から供給されるという態様であるが、これに限らず、例えば電源電位VEL及び基準電位VREFは、別々の電源回路からそれぞれ供給されるという態様であってもよい。
(8) Modification 8
In each of the above-described embodiments, the power supply potential VEL and the reference potential VREF supplied to the higher power supply line 16 and the reference potential line 18 are supplied from the same power supply circuit. For example, the power supply potential VEL and the reference potential VREF may be supplied from separate power supply circuits.

(9)変形例9
上述の各実施形態においては、各単位回路U〜Uは、電流源トランジスタTgと、電流源トランジスタTgで生成された電流を発光素子23に供給するか否かを切り替えるトランジスタTrと、発光素子23と、を備えているが、これに限らず、例えば単位回路UはトランジスタTrを備えずに、電流源トランジスタTgと発光素子23とを備えるという態様であってもよい。かかる態様の発光装置10は、原稿などの読取対象に光を照射するライン型の光ヘッド(照明装置)としてスキャナなどの画像読取装置に採用することもできる。
(9) Modification 9
In the embodiments described above, each of the unit circuits U 1 ~U n includes a transistor Tr for switching the current source transistor Tg, whether to supply the current generated by current source transistor Tg to the light emitting element 23, light emission However, the present invention is not limited to this. For example, the unit circuit U may include the current source transistor Tg and the light emitting element 23 without including the transistor Tr. The light emitting device 10 having such a configuration can also be employed in an image reading device such as a scanner as a line-type optical head (illumination device) that irradiates light to a reading target such as a document.

(10)変形例10
上述の各実施形態においては、電流源トランジスタTg及びトランジスタTrは、高位側電源線16と発光素子23との間に配置されているが、これに限らず、例えば電流源トランジスタTg及びトランジスタTrの両方又は何れか一方を発光素子23と低位側電源線17との間に配置してもよい。また、上述の各実施形態においては、トランジスタTrは、電流源トランジスタTgと発光素子23との間に配置されているが、これに限らず、例えば高位側電源線16と電流源トランジスタTgとの間にトランジスタTrを配置してもよい。また、発光素子23と低位側電源線17との間に電流源トランジスタTg及びトランジスタTrの両方を配置した態様において、トランジスタTrは、発光素子23と電流源トランジスタTgとの間に配置してもよいし、電流源トランジスタTgと低位側電源線17との間に配置してもよい。
(10) Modification 10
In each of the above-described embodiments, the current source transistor Tg and the transistor Tr are disposed between the high-potential power line 16 and the light emitting element 23. However, the present invention is not limited to this. For example, the current source transistor Tg and the transistor Tr Both or any one of them may be disposed between the light emitting element 23 and the lower power line 17. In each of the above-described embodiments, the transistor Tr is disposed between the current source transistor Tg and the light emitting element 23. However, the present invention is not limited to this. For example, the high-potential power supply line 16 and the current source transistor Tg A transistor Tr may be disposed between them. Further, in the aspect in which both the current source transistor Tg and the transistor Tr are disposed between the light emitting element 23 and the lower power supply line 17, the transistor Tr may be disposed between the light emitting element 23 and the current source transistor Tg. Alternatively, it may be arranged between the current source transistor Tg and the lower power supply line 17.

<E:電子機器>
次に、図12を参照して、本発明に係る電子機器のひとつの態様である画像形成装置について説明する。この画像形成装置は、ベルト中間転写体方式を利用したタンデム型のフルカラー画像形成装置である。
<E: Electronic equipment>
Next, with reference to FIG. 12, an image forming apparatus which is one aspect of the electronic apparatus according to the invention will be described. This image forming apparatus is a tandem type full color image forming apparatus using a belt intermediate transfer body system.

この画像形成装置では、各々が同様の構成である4個の発光装置10K,10C,10M,10Yが、各々の構成が同様である4個の感光体ドラム(像担持体)110K,110C,110M,110Yの像形成面110に対向する位置にそれぞれ配置されている。発光装置10K,10C,10M,10Yは、上記の各形態に係る発光装置10と同様の構成である。   In this image forming apparatus, four light emitting devices 10K, 10C, 10M, and 10Y each having the same configuration are provided with four photosensitive drums (image carriers) 110K, 110C, and 110M having the same configuration. , 110Y are arranged at positions facing the image forming surface 110. The light emitting devices 10K, 10C, 10M, and 10Y have the same configuration as the light emitting device 10 according to each of the above embodiments.

図12に示すように、この画像形成装置には、駆動ローラ121と従動ローラ122とが設けられており、これらのローラ121,122には無端の中間転写ベルト120が巻回されて、矢印に示すようにローラ121,122の周囲を回転させられる。図示しないが、中間転写ベルト120に張力を与えるテンションローラなどの張力付与手段を設けてもよい。   As shown in FIG. 12, this image forming apparatus is provided with a driving roller 121 and a driven roller 122. An endless intermediate transfer belt 120 is wound around these rollers 121 and 122, and an arrow indicates. As shown, the periphery of the rollers 121 and 122 is rotated. Although not shown, tension applying means such as a tension roller that applies tension to the intermediate transfer belt 120 may be provided.

この中間転写ベルト120の周囲には、外周面に感光層を有する4個の感光体ドラム110K,110C,110M,110Yが互いに所定の間隔をおいて配置される。添字「K」,「C」,「M」,「Y」はそれぞれ黒、シアン、マゼンタ、イエローの顕像を形成するために使用されることを意味している。他の部材についても同様である。感光体ドラム110K,110C,110M,110Yは、中間転写ベルト120の駆動と同期して回転駆動される。   Around the intermediate transfer belt 120, four photosensitive drums 110K, 110C, 110M, and 110Y each having a photosensitive layer on the outer peripheral surface are arranged at a predetermined interval. The subscripts “K”, “C”, “M”, and “Y” mean that they are used to form black, cyan, magenta, and yellow visible images, respectively. The same applies to other members. The photosensitive drums 110K, 110C, 110M, and 110Y are rotationally driven in synchronization with the driving of the intermediate transfer belt 120.

各感光体ドラム110(K,C,M,Y)の周囲には、コロナ帯電器111(K,C,M,Y)と、発光装置10(K,C,M,Y)と、現像器114(K,C,M,Y)とが配置されている。コロナ帯電器111(K,C,M,Y)は、これに対応する感光体ドラム110(K,C,M,Y)の像形成面110A(外周面)を一様に帯電させる。発光装置10A(K,C,M,Y)は、各感光体ドラムの帯電した像形成面110Aに静電潜像を書き込む。各発光装置10A(K,C,M,Y)においては、感光体ドラム110(K,C,M,Y)の母線(主走査方向)に沿って複数の発光素子20が配列する。静電潜像の書き込みは、複数の発光素子20によって感光体ドラム110(K,C,M,Y)に光を照射することにより行う。現像器114(K,C,M,Y)は、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラム110(K,C,M,Y)に顕像(すなわち可視像)を形成する。   Around each photosensitive drum 110 (K, C, M, Y), there is a corona charger 111 (K, C, M, Y), a light emitting device 10 (K, C, M, Y), and a developing unit. 114 (K, C, M, Y) are arranged. The corona charger 111 (K, C, M, Y) uniformly charges the image forming surface 110A (outer peripheral surface) of the corresponding photosensitive drum 110 (K, C, M, Y). The light emitting device 10A (K, C, M, Y) writes an electrostatic latent image on the charged image forming surface 110A of each photosensitive drum. In each light emitting device 10A (K, C, M, Y), a plurality of light emitting elements 20 are arranged along the bus (main scanning direction) of the photosensitive drum 110 (K, C, M, Y). The electrostatic latent image is written by irradiating the photosensitive drum 110 (K, C, M, Y) with light by the plurality of light emitting elements 20. The developing device 114 (K, C, M, Y) has a visible image (that is, a visible image) on the photosensitive drum 110 (K, C, M, Y) by attaching toner as a developer to the electrostatic latent image. ).

このような4色の単色顕像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各顕像は、中間転写ベルト120上に順次に一次転写されることによって中間転写ベルト120上で重ね合わされ、この結果としてフルカラーの顕像が形成される。中間転写ベルト120の内側には、4つの一次転写コロトロン(転写器)112(K,C,M,Y)が配置されている。一次転写コロトロン112(K,C,M,Y)は、感光体ドラム110(K,C,M,Y)の近傍にそれぞれ配置されており、感光体ドラム110(K,C,M,Y)から顕像を静電的に吸引することにより、感光体ドラムと一次転写コロトロンの間を通過する中間転写ベルト120に顕像を転写する。   The black, cyan, magenta, and yellow developed images formed by the four-color single-color image forming stations are superimposed on the intermediate transfer belt 120 by being sequentially primary-transferred onto the intermediate transfer belt 120. As a result, a full-color visible image is formed. Four primary transfer corotrons (transfer devices) 112 (K, C, M, Y) are arranged inside the intermediate transfer belt 120. The primary transfer corotron 112 (K, C, M, Y) is disposed in the vicinity of the photosensitive drum 110 (K, C, M, Y), and the photosensitive drum 110 (K, C, M, Y). The electrostatic image is electrostatically attracted from the toner image to transfer the visible image to the intermediate transfer belt 120 passing between the photosensitive drum and the primary transfer corotron.

最終的に画像を形成する対象(記録材)としてのシート102は、ピックアップローラ103によって、給紙カセット101から1枚ずつ給送されて、駆動ローラ121に接した中間転写ベルト120と二次転写ローラ126の間のニップに送られる。中間転写ベルト120上のフルカラーの顕像は、二次転写ローラ126によってシート102の片面に一括して二次転写され、定着部である定着ローラ対127を通ることでシート102上に定着される。この後、シート102は、排紙ローラ対128によって、装置上部に形成された排紙カセット上へ排出される。   A sheet 102 as an object (recording material) on which an image is to be finally formed is fed one by one from the sheet feeding cassette 101 by the pickup roller 103 and is subjected to secondary transfer with the intermediate transfer belt 120 in contact with the driving roller 121. Sent to the nip between the rollers 126. The full-color visible image on the intermediate transfer belt 120 is secondarily transferred to one side of the sheet 102 by the secondary transfer roller 126 and fixed on the sheet 102 through the fixing roller pair 127 as a fixing unit. . Thereafter, the sheet 102 is discharged onto a paper discharge cassette formed in the upper part of the apparatus by a paper discharge roller pair 128.

次に、図13を参照して、本発明に係る画像形成装置の他の形態について説明する。この画像形成装置は、ベルト中間転写体方式を利用したロータリ現像式のフルカラー画像形成装置である。図13に示すように、感光体ドラム110の周囲には、コロナ帯電器168と、ロータリ式の現像ユニット161と、上記の実施形態に係る発光装置10と、中間転写ベルト169とが設けられている。   Next, another embodiment of the image forming apparatus according to the present invention will be described with reference to FIG. This image forming apparatus is a rotary developing type full-color image forming apparatus using a belt intermediate transfer body system. As shown in FIG. 13, a corona charger 168, a rotary development unit 161, the light emitting device 10 according to the above-described embodiment, and an intermediate transfer belt 169 are provided around the photosensitive drum 110. Yes.

コロナ帯電器168は、感光体ドラム110の外周面を一様に帯電させる。発光装置10は、感光体ドラム110の帯電させられた像形成面(外周面)に静電潜像を書き込む。この発光装置10においては、感光体ドラム110の母線(主走査方向)に沿って複数の発光素子32が配列する。静電潜像の書き込みは、これらの発光素子32から感光体ドラム110に光を照射することにより行う。   The corona charger 168 uniformly charges the outer peripheral surface of the photosensitive drum 110. The light emitting device 10 writes an electrostatic latent image on the charged image forming surface (outer peripheral surface) of the photosensitive drum 110. In the light emitting device 10, a plurality of light emitting elements 32 are arranged along the bus line (main scanning direction) of the photosensitive drum 110. The electrostatic latent image is written by irradiating the photosensitive drum 110 with light from these light emitting elements 32.

現像ユニット161は、4つの現像器163Y,163C,163M,163Kが90°の角間隔をおいて配置されたドラムであり、軸161aを中心にして反時計回りに回転可能である。現像器163Y,163C,163M,163Kは、それぞれイエロー、シアン、マゼンタ、黒のトナーを感光体ドラム110に供給して、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラム110に顕像(すなわち可視像)を形成する。   The developing unit 161 is a drum in which four developing units 163Y, 163C, 163M, and 163K are arranged at an angular interval of 90 °, and can rotate counterclockwise about the shaft 161a. The developing units 163Y, 163C, 163M, and 163K supply yellow, cyan, magenta, and black toner to the photosensitive drum 110, respectively, and attach the toner as a developer to the electrostatic latent image, thereby the photosensitive drum 110. A visible image (ie, a visible image) is formed.

無端の中間転写ベルト169は、駆動ローラ170a、従動ローラ170b、一次転写ローラ166およびテンションローラに巻回されて、これらのローラの周囲を矢印に示す向きに回転させられる。一次転写ローラ166は、感光体ドラム110から顕像を静電的に吸引することにより、感光体ドラム110と一次転写ローラ166の間を通過する中間転写ベルト169に顕像を転写する。   The endless intermediate transfer belt 169 is wound around a driving roller 170a, a driven roller 170b, a primary transfer roller 166, and a tension roller, and is rotated around these rollers in a direction indicated by an arrow. The primary transfer roller 166 transfers the visible image to the intermediate transfer belt 169 that passes between the photosensitive drum 110 and the primary transfer roller 166 by electrostatically attracting the visible image from the photosensitive drum 110.

具体的には、感光体ドラム110の最初の1回転で、発光装置10によりイエロー(Y)像のための静電潜像が書き込まれて現像器163Yにより同色の顕像が形成され、さらに中間転写ベルト169に転写される。また、次の1回転で、発光装置10Aによりシアン(C)像のための静電潜像が書き込まれて現像器163Cにより同色の顕像が形成され、イエローの顕像に重なり合うように中間転写ベルト169に転写される。そして、このようにして感光体ドラム110が4回転する間に、イエロー、シアン、マゼンタ、黒の顕像が中間転写ベルト169に順次に重ね合わせられ、この結果としてフルカラーの顕像が転写ベルト169上に形成される。最終的に画像を形成する対象としてのシートの両面に画像を形成する場合には、中間転写ベルト169に表面と裏面の同色の顕像を転写し、次に中間転写ベルト169に表面と裏面の次の色の顕像を転写する形式で、フルカラーの顕像を中間転写ベルト169上に形成する。   Specifically, in the first rotation of the photosensitive drum 110, an electrostatic latent image for a yellow (Y) image is written by the light emitting device 10, and a developed image of the same color is formed by the developing device 163Y. The image is transferred to the transfer belt 169. Further, in the next rotation, the electrostatic latent image for the cyan (C) image is written by the light emitting device 10A, and a developed image of the same color is formed by the developing device 163C, and the intermediate transfer is performed so as to overlap the yellow developed image. Transferred to the belt 169. Then, while the photosensitive drum 110 rotates four times in this way, the yellow, cyan, magenta, and black visible images are sequentially superimposed on the intermediate transfer belt 169, and as a result, a full-color visible image becomes a transfer belt 169. Formed on top. When images are finally formed on both sides of a sheet as an object on which an image is to be formed, the same color images of the front and back surfaces are transferred to the intermediate transfer belt 169, and then the front and back surfaces are transferred to the intermediate transfer belt 169. A full-color visible image is formed on the intermediate transfer belt 169 in such a manner that the visible image of the next color is transferred.

画像形成装置には、シートが通過させられるシート搬送路174が設けられている。シートは、給紙カセット178から、ピックアップローラ179によって1枚ずつ取り出され、搬送ローラによってシート搬送路174を進行させられ、駆動ローラ170aに接した中間転写ベルト169と二次転写ローラ171の間のニップを通過する。二次転写ローラ171は、中間転写ベルト169からフルカラーの顕像を一括して静電的に吸引することにより、シートの片面に顕像を転写する。二次転写ローラ171は、図示しないクラッチにより中間転写ベルト169に接近および離間させられるようになっている。そして、シートにフルカラーの顕像を転写する時に二次転写ローラ171は中間転写ベルト169に当接させられ、中間転写ベルト169に顕像を重ねている間は二次転写ローラ171から離される。   The image forming apparatus is provided with a sheet conveyance path 174 through which a sheet passes. The sheets are picked up one by one from the paper feed cassette 178 by the pick-up roller 179, advanced through the sheet transport path 174 by the transport roller, and between the intermediate transfer belt 169 and the secondary transfer roller 171 in contact with the drive roller 170a. Pass through the nip. The secondary transfer roller 171 transfers the developed image to one side of the sheet by electrostatically attracting a full-color developed image from the intermediate transfer belt 169 collectively. The secondary transfer roller 171 can be moved closer to and away from the intermediate transfer belt 169 by a clutch (not shown). The secondary transfer roller 171 is brought into contact with the intermediate transfer belt 169 when a full-color visible image is transferred onto the sheet, and is separated from the secondary transfer roller 171 while the visible image is superimposed on the intermediate transfer belt 169.

以上のようにして画像が転写されたシートは定着器172に搬送され、定着器172の加熱ローラ172aと加圧ローラ172bの間を通過させられることにより、シート上の顕像が定着する。定着処理後のシートは、排紙ローラ対176に引き込まれて矢印Fの向きに進行する。両面印刷の場合には、シートの大部分が排紙ローラ対176を通過した後、排紙ローラ対176が逆方向に回転させられ、矢印Gで示すように両面印刷用搬送路175に導入される。そして、二次転写ローラ171により顕像がシートの他面に転写され、再び定着器172で定着処理が行われた後、排紙ローラ対176でシートが排出される。   The sheet on which the image has been transferred as described above is conveyed to the fixing device 172 and is passed between the heating roller 172a and the pressure roller 172b of the fixing device 172, whereby the visible image on the sheet is fixed. The sheet after the fixing process is drawn into the discharge roller pair 176 and proceeds in the direction of arrow F. In the case of double-sided printing, after most of the sheet passes through the paper discharge roller pair 176, the paper discharge roller pair 176 is rotated in the reverse direction and introduced into the double-sided printing conveyance path 175 as indicated by an arrow G. The Then, the visible image is transferred to the other surface of the sheet by the secondary transfer roller 171, the fixing process is performed again by the fixing device 172, and then the sheet is discharged by the discharge roller pair 176.

図12および図13に例示した画像形成装置は、OLED素子を発光素子23として採用した光源(露光手段)を利用しているので、レーザ走査光学系を用いた場合よりも装置が小型化される。なお、以上に例示した以外の電子写真方式の画像形成装置にも本発明の発光装置10を採用することができる。例えば、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置や、モノクロの画像を形成する画像形成装置にも本発明に係る発光装置10を応用することが可能である。   Since the image forming apparatus illustrated in FIGS. 12 and 13 uses a light source (exposure means) employing an OLED element as the light emitting element 23, the apparatus is made smaller than when a laser scanning optical system is used. . Note that the light-emitting device 10 of the present invention can also be employed in electrophotographic image forming apparatuses other than those exemplified above. For example, the light emitting device according to the present invention is also applied to an image forming apparatus that directly transfers a visible image from a photosensitive drum to a sheet without using an intermediate transfer belt, and an image forming apparatus that forms a monochrome image. 10 can be applied.

本発明に係る発光装置の用途は感光体の露光に限定されない。例えば、本発明の発光装置は、原稿などの読取対象に光を照射するライン型の光ヘッド(照明装置)としてスキャナなどの画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはQRコード(登録商標)のような二次元画像コードを読む二次元画像コードリーダがある。また、複数の発光素子(特に発光素子)を面状に配列した発光装置は、液晶パネルの背面側に配置されるバックライトユニットとしても採用される。また、複数の単位回路を行列状に配列した発光装置は各種の電子機器の表示装置として採用される。   The use of the light emitting device according to the present invention is not limited to exposure of a photoreceptor. For example, the light emitting device of the present invention is employed in an image reading device such as a scanner as a line type optical head (illumination device) that irradiates a reading target such as an original with light. As this type of image reading apparatus, there is a scanner, a copying machine or a reading part of a facsimile, a barcode reader, or a two-dimensional image code reader for reading a two-dimensional image code such as a QR code (registered trademark). In addition, a light-emitting device in which a plurality of light-emitting elements (particularly light-emitting elements) are arranged in a planar shape is also employed as a backlight unit disposed on the back side of a liquid crystal panel. A light emitting device in which a plurality of unit circuits are arranged in a matrix is employed as a display device for various electronic devices.

第1実施形態に係る画像形成装置の部分的な構成を示す斜視図である。1 is a perspective view showing a partial configuration of an image forming apparatus according to a first embodiment. 同実施形態に係る発光装置10の電気的な構成を示すブロック図である。It is a block diagram which shows the electrical structure of the light-emitting device 10 which concerns on the embodiment. 高位側電源線16の位置と、各単位回路U〜Uの駆動トランジスタTswに供給される電源電圧VEL及びゲート電圧VELと、の関係を示す図である。It is a diagram illustrating the position of the high-potential power supply line 16, and a power supply voltage VEL and gate voltage VEL is supplied to the drive transistor Tsw of each unit circuit U 1 ~U n, the relationship. 高位側電源線16の延在方向の中央(電源端子20間の中点)付近の電気的な構成を模式的に示した図である。FIG. 6 is a diagram schematically showing an electrical configuration near the center (midpoint between power supply terminals 20) in the extending direction of the high-order power supply line 16. 各電流源トランジスタに供給される電源電位VELと基準電位VREFとの関係を示す図である。It is a figure which shows the relationship between the power supply potential VEL supplied to each current source transistor, and the reference potential VREF. 第2実施形態に係るDA変換器24の概略構成を示す図である。It is a figure which shows schematic structure of the DA converter 24 which concerns on 2nd Embodiment. 第3実施形態に係る発光装置10において、高位側電源線16の延在方向の中央(電源端子20間の中点)付近の電気的な構成を模式的に示した図である。In the light-emitting device 10 which concerns on 3rd Embodiment, it is the figure which showed typically the electrical structure of the center (midpoint between the power supply terminals) of the extension direction of the high power supply line 16 vicinity. 変形例2に係る発光装置10において、高位側電源線16の延在方向の中央(電源端子20間の中点)付近の電気的な構成を模式的に示した図である。FIG. 10 is a diagram schematically showing an electrical configuration in the vicinity of the center (midpoint between power supply terminals 20) in the extending direction of a high-order power supply line 16 in a light emitting device 10 according to Modification 2. 変形例3に係る発光装置10において、高位側電源線16の延在方向の中央(電源端子20間の中点)付近の電気的な構成を模式的に示した図である。FIG. 11 is a diagram schematically showing an electrical configuration in the vicinity of the center (midpoint between power supply terminals 20) in the extending direction of a high-order power supply line 16 in a light emitting device 10 according to Modification 3. 各電流源トランジスタに供給される電源電位VELと基準電位VREFと接地電位VCTとの関係を示す図である。It is a figure which shows the relationship between the power supply potential VEL supplied to each current source transistor, the reference potential VREF, and the ground potential VCT. 変形例5に係る発光装置10において、高位側電源線16の延在方向の中央(電源端子20間の中点)付近の電気的な構成を模式的に示した図である。FIG. 11 is a diagram schematically showing an electrical configuration in the vicinity of the center (midpoint between power supply terminals 20) in the extending direction of the high-order power supply line 16 in the light emitting device 10 according to Modification Example 5. 本発明に係る電子機器の具体例(画像形成装置)を示す斜視図である。It is a perspective view which shows the specific example (image forming apparatus) of the electronic device which concerns on this invention. 本発明に係る電子機器の具体例(画像形成装置)を示す斜視図である。It is a perspective view which shows the specific example (image forming apparatus) of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

10……発光装置、16……高位側電源線、17……低位側電源線、18……基準電位線、20……電源端子、21……電源端子、22……基準電位供給用端子、23……発光素子、24……DA変換器U〜U……単位回路、Tg……電流源トランジスタ、Tr……トランジスタ(スイッチ)、Ts……トランジスタ、S〜S……接続点、G〜G……ゲート接続点、Ids……駆動電流。 DESCRIPTION OF SYMBOLS 10 ... Light-emitting device, 16 ... High side power line, 17 ... Low side power line, 18 ... Reference potential line, 20 ... Power supply terminal, 21 ... Power supply terminal, 22 ... Reference potential supply terminal, 23... Light emitting element, 24... DA converter U 1 to U n ... Unit circuit, Tg... Current source transistor, Tr ... Transistor (switch), Ts ... Transistor, S 1 to S n. Point, G 1 to G n ... Gate connection point, Ids... Drive current.

Claims (8)

電源端子を介して電力が供給される高位側電源線に各々が接続される複数の単位回路を備えた発光装置であって、
前記複数の単位回路の各々は、
前記高位側電源線から電力の供給を受けて駆動電流を生成する電流源トランジスタと、
前記電流源トランジスタによって生成される駆動電流に応じた輝度で発光する発光素子と、を備え、
前記複数の単位回路の各々における電流源トランジスタのゲートは、基準電位線の第1電位供給点と第2電位供給点との間に接続され、
前記電源端子から前記電流源トランジスタに至る電流経路の抵抗値が大きいほど、前記第1電位供給点から当該電流源トランジスタのゲートに至る電流経路の抵抗値は大きく、
前記第1電位供給点には基準電位が供給され、前記第2電位供給点には、前記基準電位よりも低い電位が供給されることを特徴とする発光装置。
A light-emitting device including a plurality of unit circuits each connected to a high-order power supply line to which power is supplied via a power supply terminal,
Each of the plurality of unit circuits is
A current source transistor that receives a supply of power from the high-level power supply line and generates a drive current;
A light emitting element that emits light with a luminance according to the drive current generated by the current source transistor,
A gate of a current source transistor in each of the plurality of unit circuits is connected between a first potential supply point and a second potential supply point of a reference potential line;
The larger the resistance value of the current path from the power supply terminal to the current source transistor, the larger the resistance value of the current path from the first potential supply point to the gate of the current source transistor,
A light emitting device, wherein a reference potential is supplied to the first potential supply point, and a potential lower than the reference potential is supplied to the second potential supply point.
前記複数の単位回路の各々は、前記高位側電源線と前記低位側電源線との間に配置され、
前記第2電位供給点には、前記低位側電源線が接続されることを特徴とする請求項1に記載の発光装置。
Each of the plurality of unit circuits is disposed between the high-order power supply line and the low-order power supply line,
The light emitting device according to claim 1, wherein the lower power supply line is connected to the second potential supply point.
前記第2電位供給点と前記低位側電源線との間には、抵抗体が設けられていることを特徴とする請求項2に記載の発光装置。   The light emitting device according to claim 2, wherein a resistor is provided between the second potential supply point and the lower power supply line. 前記第2電位供給点と前記低位側電源線との間には、前記第2電位供給点と前記低位側電源線との間の電圧を変更するための電圧変更手段が設けられていることを特徴とする請求項2に記載の発光装置。   Voltage changing means for changing a voltage between the second potential supply point and the lower power supply line is provided between the second potential supply point and the lower power supply line. The light-emitting device according to claim 2. 前記電圧変更手段は、前記第2電位供給点と前記低位側電源線との間の電圧を複数ビットの入力データに応じて変更することを特徴とする請求項4に記載の発光装置。   5. The light emitting device according to claim 4, wherein the voltage changing unit changes a voltage between the second potential supply point and the lower power supply line according to input data of a plurality of bits. 前記電圧変更手段は、トランジスタで構成され、
前記トランジスタのゲートへ供給される電圧を制御することによって、前記第2電位供給点と前記低位側電源線との間の電圧を変更することを特徴とする請求項4に記載の発光装置。
The voltage changing means is composed of a transistor,
5. The light emitting device according to claim 4, wherein a voltage between the second potential supply point and the lower power supply line is changed by controlling a voltage supplied to the gate of the transistor. 6.
前記基準電位供給配線において、前記第1電位供給点と前記第2電位供給点との間には、前記低位側電源線との接続点が複数設けられ、
前記各接続点と前記低位側電源線との間の抵抗値は、前記第1電位供給点から前記接続
点に至る電流経路の抵抗値が大きいほど、前記第1電位供給点の電位と当該接続点の電位との電位差は大きくなるように、個別に設定されていることを特徴とする請求項3から6の何れか1項に記載の発光装置。
In the reference potential supply wiring, a plurality of connection points to the lower power supply line are provided between the first potential supply point and the second potential supply point.
The resistance value between each of the connection points and the lower-side power supply line is such that the larger the resistance value of the current path from the first potential supply point to the connection point, the higher the potential of the first potential supply point and the connection. The light emitting device according to any one of claims 3 to 6, wherein the light emitting device is individually set so that a potential difference with respect to a potential of a point is increased.
請求項1から7の何れか1項に記載の発光装置を具備する電子機器。
The electronic device which comprises the light-emitting device of any one of Claim 1 to 7.
JP2007290459A 2007-11-08 2007-11-08 Light emitting device and electronic equipment Withdrawn JP2009116148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007290459A JP2009116148A (en) 2007-11-08 2007-11-08 Light emitting device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007290459A JP2009116148A (en) 2007-11-08 2007-11-08 Light emitting device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2009116148A true JP2009116148A (en) 2009-05-28

Family

ID=40783339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007290459A Withdrawn JP2009116148A (en) 2007-11-08 2007-11-08 Light emitting device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2009116148A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104361858A (en) * 2014-11-12 2015-02-18 京东方科技集团股份有限公司 Voltage-driven pixel circuit, display panel and driving method of voltage-driven pixel circuit
CN104505027A (en) * 2015-01-08 2015-04-08 京东方科技集团股份有限公司 Power circuit, array substrate and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104361858A (en) * 2014-11-12 2015-02-18 京东方科技集团股份有限公司 Voltage-driven pixel circuit, display panel and driving method of voltage-driven pixel circuit
US9875686B2 (en) 2014-11-12 2018-01-23 Boe Technology Group Co., Ltd. Voltage driving pixel circuit, display panel and driving method thereof
CN104505027A (en) * 2015-01-08 2015-04-08 京东方科技集团股份有限公司 Power circuit, array substrate and display device
US10186202B2 (en) 2015-01-08 2019-01-22 Boe Technology Group Co., Ltd. Power supply circuit, array substrate, and display device

Similar Documents

Publication Publication Date Title
US8125506B2 (en) Electro-optical device and electronic apparatus
JP4432920B2 (en) Signal transmission method, drive circuit, electro-optical device, and electronic apparatus
JP4277875B2 (en) Exposure head and image forming apparatus
JP4360375B2 (en) Electro-optical device, electronic apparatus, and driving method
JP6036936B2 (en) Optical writing apparatus and image forming apparatus
JP5130804B2 (en) Light emitting device and image forming apparatus
US9254678B2 (en) Optical print head having first and second power lines and image forming apparatus
JP2009116148A (en) Light emitting device and electronic equipment
JP4371138B2 (en) Optical head, control method thereof, and image forming apparatus.
JP2009204794A (en) Electro-optical device and electronic equipment
JP2008055817A (en) Electro-optic device, driving circuit, and electronic device
JP2009117689A (en) Light-emitting device and electronic instrument
JP2009115888A (en) Light emitting device and electronic equipment
JP4752412B2 (en) Optical head, driving method thereof, and image forming apparatus
JP2008238633A (en) Optical head, method for driving the same, and image forming apparatus
JP2007230004A (en) Electro-optics apparatus and electronic instrument
JP2010188534A (en) Light emitting device, driving method thereof, image forming apparatus, and electronic device
JP2007253501A (en) Drive circuit for light-emitting element, drive control method for the drive circuit, display unit equipped with the drive circuit for light-emitting element, and electric appliance equipped with the display unit
JP2011000844A (en) Light emitting device, drive circuit, driving method, electronic equipment and image forming apparatus
JP2009008783A (en) Light emitting device and electronic equipment
JP2010258065A (en) Light-emitting device and electronic apparatus
JP2010173163A (en) Light emitting device, method for driving the same, and electronic apparatus
JP2008080608A (en) Exposure head, image formation device, and exposure method
JP2006208752A (en) Driving circuit, light emitting device, electronic equipment, and data line driving method
JP2008091402A (en) Light emitting device and image forming device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110201