JP2009112010A - データ処理装置及び方法 - Google Patents
データ処理装置及び方法 Download PDFInfo
- Publication number
- JP2009112010A JP2009112010A JP2008278955A JP2008278955A JP2009112010A JP 2009112010 A JP2009112010 A JP 2009112010A JP 2008278955 A JP2008278955 A JP 2008278955A JP 2008278955 A JP2008278955 A JP 2008278955A JP 2009112010 A JP2009112010 A JP 2009112010A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data symbols
- symbol
- order
- symbols
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
- H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Hardware Redundancy (AREA)
- Communication Control (AREA)
Abstract
【課題】ＤＶＢ−Ｔ２として知られる、地上デジタルビデオ放送規格のさらなる発展に従い、データ送信のためのさらなるモードを提供する。
【解決手段】データ処理装置は、送信する入力データシンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングする。データシンボルがサブキャリア信号にインタリーブされる。アドレスのセットは、アドレス生成部によって規定される。アドレス生成部は、線形フィードバックシフトレジスタと、置換回路とを有する。線形フィードバックシフトレジスタのための生成多項式及び置換コードが、レジスタステージのコンテンツの順序を置換するために提供される。置換コードは、典型的な無線チャネルを介した通信性能を最適化するためのシミュレーション分析によって確立される。１Ｋ動作モードに、インタリーバが提供される。ＤＶＢ−Ｔ２等のＤＶＢ規格を含む、約１０００のサブキャリア信号にインタリーブできる。
【選択図】図５
【解決手段】データ処理装置は、送信する入力データシンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングする。データシンボルがサブキャリア信号にインタリーブされる。アドレスのセットは、アドレス生成部によって規定される。アドレス生成部は、線形フィードバックシフトレジスタと、置換回路とを有する。線形フィードバックシフトレジスタのための生成多項式及び置換コードが、レジスタステージのコンテンツの順序を置換するために提供される。置換コードは、典型的な無線チャネルを介した通信性能を最適化するためのシミュレーション分析によって確立される。１Ｋ動作モードに、インタリーバが提供される。ＤＶＢ−Ｔ２等のＤＶＢ規格を含む、約１０００のサブキャリア信号にインタリーブできる。
【選択図】図５
Description
本発明は、入力シンボルを、ＯＦＤＭ（Orthogonal Frequency Division Multiplexed:直交周波数分割多重）シンボルのサブキャリア信号にマッピングするデータ処理装置に関する。本発明はまた、インタリーバメモリへのシンボルの書き込み／インタリーバメモリからのシンボルの読み出しの際に用いられるアドレス生成部にも関する。
本発明はまた、ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信されたシンボルを、出力シンボルストリームにマッピングするデータ処理装置にも関する。
本発明の実施の形態は、ＯＦＤＭ送信装置／受信装置を提供し得る。
ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）規格は、直交周波数分割多重（ＯＦＤＭ）を利用して、ビデオ画像及び音声を表すデータを、放送無線通信信号を介して受信装置に送信する。ＤＶＢ−Ｔ規格には、２つの周知のモードがあり、これらは２Ｋモード及び８Ｋモードとして知られている。２Ｋモードは２０４８のサブキャリアを提供し、一方、８Ｋモードは８１９２のサブキャリアを提供する。同様に、ＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld）規格には、４Ｋモードが提供され、この４Ｋモードにおいては、サブキャリアの数は４０９６である。
ＤＶＢ−Ｔ又はＤＶＢ−Ｈを用いて送信されるデータの品位を改善するために、入力データシンボルがＯＦＤＭシンボルのサブキャリア信号にマッピングされるように、入力データシンボルをインタリーブするためのシンボルインタリーバが設けられる。このようなシンボルインタリーバは、アドレス生成部と共に、インタリーバメモリを有する。アドレス生成部は、各入力シンボルについてアドレスを生成する。各アドレスは、データシンボルがマッピングされるＯＦＤＭシンボルのサブキャリア信号のうちの１つを示す。２Ｋモード及び８Ｋモードの場合、ＤＶＢ−Ｔ規格では、マッピングのためのアドレスを生成する構成が開示されている。同様に、ＤＶＢ−Ｈ規格の４Ｋモードの場合、マッピングのためのアドレスを生成する構成が提供されており、また、このマッピングを実行するためのアドレス生成部が、下記特許文献１において開示されている。このアドレス生成部は、擬似乱数ビット列を生成する線形フィードバックシフトレジスタと、置換回路とを有する。置換回路は、アドレスを生成するために、線形フィードバックシフトレジスタの保持データの順序を置換する。アドレスは、入力データシンボルをＯＦＤＭシンボルのサブキャリアにマッピングするために、インタリーバメモリに格納された入力データシンボルを搬送するためのＯＦＤＭシンボルのサブキャリア信号のうちの１つを示す情報を提供する。同様に、受信装置におけるアドレス生成部は、データシンボルを読み出して出力データストリームを形成するために、ＯＦＤＭシンボルのサブキャリアから受信したデータシンボルを格納するためのインタリーバメモリのアドレスを生成するように構成される。
ＤＶＢ−Ｔ２として知られる、地上ディジタルビデオ放送規格のさらなる発展に従い、データ送信のためのさらなるモードが提案されている。
本発明の一態様によれば、データ処理装置が提供される。当該データ処理装置は、送信すべき入力データシンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングするように構成される。当該データ処理装置は、前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための所定の数のデータシンボルをインタリーバメモリに読み込み、当該データシンボルを前記インタリーバメモリから前記サブキャリア信号に読み出してマッピングを実行するインタリーバを具備する。前記読み出しは、前記読み込みの順序とは異なる順序で行われ、この順序はアドレスのセットにより規定される。これにより、前記データシンボルが前記サブキャリア信号にインタリーブされる。前記アドレスのセットは、アドレス生成部によって規定され、アドレスは、前記入力データシンボル毎に生成され、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示す。
前記アドレス生成部は、線形フィードバックシフトレジスタと、置換回路と、制御部とを有する。前記線形フィードバックシフトレジスタは、所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビット列を生成する。前記置換回路は、前記ＯＦＤＭシンボルの前記サブキャリア信号のうちの１つのアドレスを形成するために、前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを置換コードに従って置換する。
前記制御部は、アドレスチェック回路と共に動作して、生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する。当該データ処理装置は、前記所定の最大有効アドレスが１０２４以下であり、前記線形フィードバックシフトレジスタは９段のレジスタ段、及び当該各レジスタ段のための生成多項式
を有し、前記置換コードは、以下の表
２Ｋモード及び８Ｋモードを提供するＤＶＢ−Ｔ規格、並びに４Ｋモードを提供するＤＶＢ−Ｈ規格は周知であるが、ＤＶＢ−Ｔ２規格のために、１Ｋモードが提案されている。８Ｋモードは、ＤＶＢ送信装置間の伝搬遅延を許容するのに十分なガードインターバルを有する単一周波数ネットワークを確立するための構成を提供するのに対し、２Ｋモードは、携帯用途において利点を提供することで知られている。これは、２Ｋシンボルのインターバルは、８Ｋシンボルのインターバルの４分の１しかないため、より頻繁にチャネル推定を更新することができ、受信装置が、ドップラー効果及び他の効果によるチャネルにおける時間的変動をより正確に追跡できるからである。したがって、２Ｋモードは携帯用途に適している。しかしながら、ＤＶＢ−Ｔ２規格に従うＯＦＤＭ通信システムは、移動体用途等、受信装置が通信チャネルにおいてより大きな時間的変動で動作する必要があるような、さらに厳しい環境において通信することの必要性が提唱されている。そのため、１Ｋモードが提案された。ただし、１Ｋモードでは、多重周波数ネットワークが必要とされるため、放送システムを提供するための送信装置の構成が複雑となる。また、１Ｋモードを提供するためには、ＯＦＤＭシンボルのサブキャリア信号に入力データシンボルをマッピングするためのシンボルインタリーバが設けられなければならない。
本発明の実施形態は、送信するデータシンボルを、約１０００のサブキャリア信号を有するＯＦＤＭシンボルにマッピングするためのシンボルインタリーバとして動作可能なデータ処理装置を提供することができる。一実施形態では、前記サブキャリア信号の数は、実質的に７００〜１０２４の値である。さらに、前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有してもよい。前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリア信号の数に依存する。したがって、例えば、ＤＶＢ−Ｔ２、ＤＶＢ−Ｔ又はＤＶＢ−Ｈ等のＤＶＢ規格のために、１Ｋモードを提供することができる。
送信すべきデータシンボルを、ＯＦＤＭシンボルの約１０００のサブキャリア信号にマッピングすることは、線形フィードバックシフトレジスタのための適切な生成多項式及び置換順序を確立するために、シミュレーション分析及びテストが必要とされるという技術的課題を呈する。これは、誤り訂正符号化方式の性能を最適化するために、マッピングには、入力データストリームからの連続したシンボルが、出来る限り大きく周波数分離されるように、シンボルをサブキャリア信号にインタリーブすることが必要とされるからである。
ＤＶＢ−Ｔ２のために提案された、ＬＤＰＣ／ＢＣＨ符号化等の誤り訂正符号化方式は、通信により生じるシンボル値のノイズ及び劣化が非相関であるときに、より良好に動作する。地上放送チャネルは、相関フェージングにより、時間領域及び周波数領域の両方において悪影響を受ける可能性がある。したがって、符号化されたシンボルを、ＯＦＤＭシンボルの別々のサブキャリア信号にできるだけ分離することにより、誤り訂正符号化方式の性能を向上させることができる。
後に説明するように、シミュレーション性能分析から、上記のような線形フィードバックシフトレジスタのための生成多項式と置換順序との組み合わせが、良好な性能を提供することが発見された。さらに、線形フィードバックシフトレジスタのための生成多項式のタップ及び置換順序を変更することによって２Ｋモード、４Ｋモード及び８Ｋモードのそれぞれについてアドレスを生成することができる構成を提供することにより、１６Ｋモードのためのシンボルインタリーバを費用効果的に実現することができる。さらに、送信装置及び受信装置は、生成多項式及び置換順序を変更することにより、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード及び１６Ｋモードの間で変更されることができる。これは、ソフトウェアにおいて（又は埋込信号によって）実行されることができ、これにより、柔軟性のある実施態様が提供される。
アドレスが所定の最大有効アドレスを超える場合、次のアドレスが有効アドレスとなる可能性を低減するために、線形フィードバックシフトレジスタの保持データからアドレスを形成するために用いられる付加的なビットを、トグル回路によって生成してもよい。このビットは各アドレスによって１〜０の間で変化する。一例では、付加的なビットは最上位ビットである。
一例では、上記の置換コードを用いて、連続したＯＦＤＭシンボルに対するインタリーブを実行するためのアドレスを生成する。他の例では、上記の置換コードは、入力データシンボルにおける連続したデータビット又は順序の近いデータビットが、ＯＦＤＭシンボルの同じサブキャリア信号にマッピングされる可能性を低減するように変更される複数の置換コードのうちの１つである。一実施形態では、連続したＯＦＤＭシンボル間でインタリーブを実行するために、異なる置換コードが用いられる。連続したＯＦＤＭシンボルに対して異なる置換コードを用いることにより、データ処理装置が、データシンボルを並び順でメモリに読み込み、アドレス生成部によって生成されたアドレスのセットに従ってデータシンボルをメモリから読み出すことだけで、入力データシンボルを各ＯＦＤＭシンボルのサブキャリア信号にインタリーブする場合に利点を提供することができる。
本発明の種々の態様及び特徴が、添付の特許請求の範囲において規定される。本発明のさらなる態様は、ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したシンボルを、出力シンボルストリームにマッピングするデータ処理装置及び方法、並びに送信装置及び受信装置を含む。
これより、本発明の実施形態を、添付の図面を参照して、例示としてのみ説明する。図面において、同様の部分には対応する参照符号が付される。
既に提案したように、ＤＶＢ−Ｔ２規格において利用可能なモードは、１Ｋモード、１６Ｋモード、及び３２Ｋモードを含むように拡大適用されるべきである。以下の説明は、本発明の実施形態の技術によるシンボルインタリーバの動作を説明するために提供されるが、このシンボルインタリーバは他のモード及び他のＤＶＢ規格と共に用いることができることを理解されたい。
図１は、ＤＶＢ−Ｔ２規格に従って、例えばビデオ画像及び音声信号を送信するために用いることができる符号化ＯＦＤＭ（Coded OFDM:ＣＯＦＤＭ）送信装置の例示的なブロック図を示す。図１では、プログラムソースが、ＣＯＦＤＭ送信装置によって送信されるべきデータを生成する。ビデオ符号化部２、音声符号化部４及びデータ符号化部６が、送信されるべきビデオデータ、音声データ及び他のデータを生成し、これらのデータはプログラムマルチプレクサ１０に供給される。プログラムマルチプレクサ１０の出力は、ビデオデータ、音声データ及び他のデータを送信するために必要な他の情報と多重化された多重化ストリームを形成する。マルチプレクサ１０は、接続チャネル１２上にストリームを提供する。種々の異なるブランチＡ、Ｂ等に供給される多数のこのような多重化ストリームがあり得る。簡潔にするために、ブランチＡのみを説明する。
図１に示すように、ＣＯＦＤＭ送信装置２０は、多重適応化／エネルギー拡散ブロック２２においてストリームを受信する。多重適応化／エネルギー拡散ブロック２２は、データをランダム化し、適切なデータを、ストリームの誤り訂正符号化を実行する前方誤り訂正符号化部２４に供給する。ビットインタリーバ２６は、符号化されたデータビットをインタリーブするために設けられる。この符号化されたデータビットは、ＤＶＢ−Ｔ２の例の場合、ＬＤＰＣ（Low Density Parity Check：低密度パリティチェック）／ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号化部の出力である。ビットインタリーバ２６からの出力は、ビットコンステレーションマッピング部２８に供給される。ビットコンステレーションマッピング部２８は、ビットのグループを、符号化データビットを搬送するために用いられるコンステレーションポイントにマッピングする。ビットコンステレーションマッピング部２８からの出力は、実成分及び仮想成分を表すコンステレーションポイントラベルである。コンステレーションポイントラベルは、用いられる変調方式に応じて、２つ以上のビットから形成されたデータシンボルを表す。これらはデータセルと呼ばれる。これらのデータセルは、タイムインタリーバ３０を通過する。タイムインタリーバ３０は、複数のＬＤＰＣ符号語から得られたデータセルをインタリーブする。
データセルは、図１においてブランチＢ等によって生成されたデータセルと共に、他のチャネル３１を介して、フレームビルダ３２によって受信される。その後、フレームビルダ３２は、多数のデータセルを、ＣＯＦＤＭシンボルで搬送されるべきシーケンスに形成する。ここで、ＣＯＦＤＭシンボルは、複数のデータセルを有し、各データセルはサブキャリアのうちの１つにマッピングされる。サブキャリアの数は、システムの動作モードに依存して、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ又は３２Ｋ等があり、これらは、例えば以下の表の例に従って、それぞれ異なる数のサブキャリアを提供する。
したがって、一例では、１Ｋモードの場合のサブキャリアの数は７５６である。ＤＶＢ−Ｔ２システムの場合、ＯＦＤＭシンボル当たりのサブキャリアの数は、パイロットキャリア及び他の予備のキャリアの数に依存して変化する。したがって、ＤＶＢ−Ｔ２では、ＤＶＢ−Ｔとは異なり、データを搬送するためのサブキャリアの数は固定されない。放送業者は、１Ｋ、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、３２Ｋの動作モードのうちの１つを選択することができる。これらの動作モードは、ＯＦＤＭシンボル当たりのデータのための、或る範囲のサブキャリアをそれぞれ提供することができる。これらの動作モードのそれぞれについて、利用可能なサブキャリアの最大数は、それぞれ１０２４、２０４８、４０９６、８１９２、１６３８４、３２７６８である。ＤＶＢ−Ｔ２では、物理層フレームは、多数のＯＦＤＭシンボルからなる。典型的には、フレームは、１つ又は複数のプリアンブル又はＰ２ＯＦＤＭシンボルで開始され、これらの次に、ＯＦＤＭシンボルを搬送する複数のペイロードが続く。この物理層フレームの終端は、フレームクローズシンボルによってマークされる。各動作モードについて、サブキャリアの数は各シンボルのタイプによって異なり得る。さらに、サブキャリアの数は、帯域幅の拡大が選択されたか否か、トーンリザベーションが可能となっているか否か、及び、どのパイロットサブキャリアパターンが選択されたかに応じてそれぞれ異なり得る。したがって、ＯＦＤＭシンボル当たりの特定の数のサブキャリアを一般化することは難しい。しかしながら、周波数インタリーバは、各モードについて、サブキャリアの数が、所与のモードの場合のサブキャリアの最大利用可能数以下であるいかなるシンボルもインタリーブすることができる。例えば、１Ｋモードでは、インタリーバは、サブキャリアの数が１０２４以下のシンボルに対して動作し、１６Ｋモードでは、サブキャリアの数が１６３８４以下のシンボルに対して動作する。
その後、各ＣＯＦＤＭシンボルで搬送されるべきデータセルのシーケンスは、シンボルインタリーバ３３に送られる。その後、ＣＯＦＤＭシンボルビルダブロック３７によって、パイロット信号及び埋込信号形成部３６によって供給されたパイロット信号及び同期信号が挿入され、ＣＯＦＤＭシンボルが生成される。その後、ＯＦＤＭ変調部３８が、時間領域においてＯＦＤＭシンボルを形成し、このＯＦＤＭシンボルは、シンボル間にガードインターバルを生成するためのガード挿入処理部４０に供給され、その後、ディジタル−アナログ変換部４２に供給され、最後に、ＲＦフロントエンド４４内のＲＦ増幅部に供給され、その結果、ＣＯＦＤＭ送信装置によってアンテナ４６から放送される。
［１Ｋモードの提供］
例えば、新たな１Ｋモードを生成するために、いくつかの要素が定義されるべきであり、そのうちの１つは１Ｋシンボルインタリーバ３３である。図２において、ビットコンステレーションマッピング部２８、シンボルインタリーバ３３及びフレームビルダ３２が、より詳細に示される。
例えば、新たな１Ｋモードを生成するために、いくつかの要素が定義されるべきであり、そのうちの１つは１Ｋシンボルインタリーバ３３である。図２において、ビットコンステレーションマッピング部２８、シンボルインタリーバ３３及びフレームビルダ３２が、より詳細に示される。
上述したように、本発明の実施形態は、ＯＦＤＭサブキャリア信号に対するデータシンボルの準最適マッピングを提供する装置を提供する。例示的な技術によれば、シミュレーション分析により検証された置換コード及び生成多項式に従って、ＣＯＦＤＭサブキャリア信号に対する入力データシンボルの最適なマッピングを達成するために、シンボルインタリーバが提供される。
図２に示すように、本発明の実施形態の技術を例示的に説明するために、ビットコンステレーションマッピング部２８及びフレームビルダ３２のより詳細な例示的な説明が提供される。ビットインタリーバ２６からチャネル６２を介して受信されたデータビットは、変調方式により提供されるシンボル当たりのビット数に応じてグループ化され、データセルにマッピングされるビットのセットとなる。このビットのグループは、データワードを形成し、データチャネル６４を介して、並行してマッピング処理部６６に供給される。その後、マッピング処理部６６は、事前に割り当てられたマッピングに従って、データシンボルのうちの１つを選択する。コンステレーションポイントは、フレームビルダ３２への入力のセットのうちの１つとして出力チャネル２９に提供される実成分及び仮想成分によって、表現される。
フレームビルダ３２は、ビットコンステレーションマッピング部２８からチャネル２９を介して、他のチャネル３１からのデータセルと共にデータセルを受信する。各ＣＯＦＤＭシンボルのセルは、多数のＣＯＦＤＭセルシーケンスからなるフレームを構築した後、アドレス生成部１０２によって生成された書き込みアドレス及び読み出しアドレスに従って、インタリーバメモリ１００に書き込まれ、インタリーバメモリ１００から読み出される。適切なアドレスを生成することにより、書き込み及び読み出しの順序に従って、データセルのインタリーブが達成される。アドレス生成部１０２及びインタリーバメモリ１００の動作は、図３、図４及び図５を参照して、より詳細に説明される。その後、インタリーブされたデータセルは、パイロット信号／埋込信号形成部３６から受信されたパイロット信号及び同期シンボルと結合されてＯＦＤＭシンボルビルダ３７に供給され、ＣＯＦＤＭシンボルを形成し、このＣＯＦＤＭシンボルは、上述のようにＯＦＤＭ変調部３８に供給される。
［インタリーバ］
図３は、シンボルをインタリーブするための本発明の実施形態の技術を説明する、シンボルインタリーバ３３の部分の一例を提供する。図３では、フレームビルダ３２からの入力データセルがインタリーバメモリ１００に書き込まれる。データセルは、アドレス生成部１０２によりチャネル１０４を介して供給された書き込みアドレスに従って、インタリーバメモリ１００に書き込まれ、アドレス生成部１０２によりチャネル１０６を介して供給された読み出しアドレスに従って、インタリーバメモリ１００から読み出される。アドレス生成部１０２は、以下に説明するように、ＣＯＦＤＭシンボルが奇数であるか偶数であるかに応じて、書き込みアドレス及び読み出しアドレスを生成する。ＣＯＦＤＭシンボルが奇数であるか偶数であるかは、チャネル１０８から供給された信号により、選択されたモードに応じて識別される。選択されたモードは、チャネル１１０から供給された信号により識別される。上述のように、モードは、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、３２Ｋモードのうちの１つであり得る。インタリーバメモリ１００の例示的な実施態様を提供する図４を参照して以下に説明するように、書き込みアドレス及び読み出しアドレスは、奇数ＯＦＤＭシンボルと偶数ＯＦＤＭシンボルとについて別々に生成される。
図３は、シンボルをインタリーブするための本発明の実施形態の技術を説明する、シンボルインタリーバ３３の部分の一例を提供する。図３では、フレームビルダ３２からの入力データセルがインタリーバメモリ１００に書き込まれる。データセルは、アドレス生成部１０２によりチャネル１０４を介して供給された書き込みアドレスに従って、インタリーバメモリ１００に書き込まれ、アドレス生成部１０２によりチャネル１０６を介して供給された読み出しアドレスに従って、インタリーバメモリ１００から読み出される。アドレス生成部１０２は、以下に説明するように、ＣＯＦＤＭシンボルが奇数であるか偶数であるかに応じて、書き込みアドレス及び読み出しアドレスを生成する。ＣＯＦＤＭシンボルが奇数であるか偶数であるかは、チャネル１０８から供給された信号により、選択されたモードに応じて識別される。選択されたモードは、チャネル１１０から供給された信号により識別される。上述のように、モードは、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、３２Ｋモードのうちの１つであり得る。インタリーバメモリ１００の例示的な実施態様を提供する図４を参照して以下に説明するように、書き込みアドレス及び読み出しアドレスは、奇数ＯＦＤＭシンボルと偶数ＯＦＤＭシンボルとについて別々に生成される。
送信装置図４に示す例では、上側部分において、送信装置におけるインタリーバ３３のインタリーバメモリ１００の動作が説明され、、下側部分において、受信装置におけるデインタリーバのデインタリーバメモリ３４０の動作が説明される。インタリーバメモリ１００及びデインタリーバメモリ３４０は、動作の理解を容易にするために、共に図４に示される。図４に示すように、インタリーバメモリ１００とデインタリーバ３４０メモリとの間の、他の装置及び通信チャネルを介した通信の表現は簡略化され、インタリーバメモリ１００とデインタリーバメモリ３４０との間の部分１４０として表現される。以下において、インタリーバメモリ１００の動作を説明する。
図４は、４つの入力データセルを、ＣＯＦＤＭシンボルの４つのサブキャリア信号にインタリーブする例のみを示すが、図４において説明される技術は、１Ｋモードの場合の７５６、２Ｋモードの場合の１５１２、４Ｋモードの場合の３０２４、８Ｋモードの場合の６０４８、１６Ｋモードの場合の１２０９６、及び３２Ｋモードの場合の２４１９２等、より多くの数のサブキャリアに拡大適用され得ることは理解されるであろう。
図４に示すインタリーバメモリ１００の入力アドレス及び出力アドレスの指定は、奇数シンボルの場合と、偶数シンボルの場合とについて示される。偶数ＣＯＦＤＭシンボルの場合、データセルは入力チャネルから取得され、アドレス生成部１０２によってＣＯＦＤＭシンボル毎に生成されたアドレスのシーケンス１２０に従ってインタリーバメモリ１２４．１に書き込まれる。この書き込みアドレスは、上述のように、インタリーブが書き込みアドレスのシャッフルによって達成されるように、偶数シンボルに適用される。したがって、各インタリーブされたシンボルについて、ｙ（ｈ（ｑ））＝ｙ’（ｑ）である。
奇数シンボルの場合、インタリーバメモリ１２４．１と同じインタリーバメモリ１２４．２が用いられる。しかし、図４に示すように、奇数シンボルの場合、書き込み順序１３２は、前の偶数シンボル１２６の読み出しに用いられるアドレスシーケンスと同じアドレスシーケンスである。この特徴により、奇数シンボルインタリーバ及び偶数シンボルインタリーバの実施態様は、所与のアドレスに対する読み出し動作が書き込み動作の前に行われる場合、１つのインタリーバメモリ１００のみを用いることができる。奇数シンボルの場合にインタリーバメモリ１２４に書き込まれたデータセルは、その後、次の偶数ＣＯＦＤＭシンボルの場合に、アドレス生成部１０２によって生成されたシーケンス１３４で読み出され、以下同様に処理される。したがって、シンボルにつき１つのアドレスだけが生成され、奇数／偶数ＣＯＦＤＭシンボルについての書き込み及び読み出しは並行して実行される。
要約すると、図４に表現されるように、すべてのアクティブなサブキャリアについてアドレスのセットＨ（ｑ）が計算されると、入力ベクトルＹ’＝（ｙ０’、ｙ１’、ｙ２’…ｙＮｍａｘ−１’）が処理されて、インタリーブされたベクトルＹ’＝（ｙ０、ｙ１、ｙ２…ｙＮｍａｘ−１）が生成される。このインタリーブされたベクトルＹ’＝（ｙ０、ｙ１、ｙ２…ｙＮｍａｘ−１）は、以下の式によって定義される。
偶数シンボルの場合：ｙＨ（ｑ）＝ｙ’ｑ（ｑ＝０，…，Ｎｍａｘ−１）
奇数シンボルの場合：ｙｑ＝ｙ’Ｈ（ｑ）（ｑ＝０，…，Ｎｍａｘ−１）
偶数シンボルの場合：ｙＨ（ｑ）＝ｙ’ｑ（ｑ＝０，…，Ｎｍａｘ−１）
奇数シンボルの場合：ｙｑ＝ｙ’Ｈ（ｑ）（ｑ＝０，…，Ｎｍａｘ−１）
言い換えれば、偶数ＯＦＤＭシンボルの場合、入力ワードは、置換された順序でメモリに書き込まれ、並び順で読み出されるが、奇数シンボルの場合、並び順で書き込まれ、置換された順序で読み出される。上記の場合、置換Ｈ（ｑ）は、以下の表によって定義される。
図４に示すように、デインタリーバメモリ３４０は、インタリーバ３３のアドレス生成部１０２と等価のアドレス生成部によって生成された、アドレス生成部１０２により生成されたアドレスのセットと同じアドレスのセットを、書き込みアドレスと読み出しアドレスとを逆転させて適用することにより、インタリーバ１００によって適用されたインタリーブを逆転させる。したがって、偶数シンボルの場合、書き込みアドレス３４２は並び順であり、読み出しアドレス３４４は、アドレス生成部によって提供される。これに対して、奇数シンボルの場合、書き込み順序３４６は、アドレス生成部によって生成されたアドレスのセットから規定され、読み出し順序３４８は並び順である。
［１Ｋモードにおけるアドレス生成］
１Ｋモードにおける置換関数Ｈ（ｑ）の生成に用いられるアルゴリズムの概略ブロック図が、図５に示される。
１Ｋモードにおける置換関数Ｈ（ｑ）の生成に用いられるアルゴリズムの概略ブロック図が、図５に示される。
１Ｋモードにおけるアドレス生成部１０２の実施態様が、図５に示されている。図５では、９段のレジスタ段２００と、生成多項式に従ってシフトレジスタ段２００に接続されたｘｏｒゲート２０２とにより、線形フィードバックシフトレジスタが形成される。したがって、レジスタ段２００の保持データに従って、レジスタ段Ｒ［０］及びレジスタ段Ｒ［４］の保持データを以下の生成多項式に従ってｘｏｒ演算することにより、シフトレジスタの次のビットがｘｏｒゲート２０２の出力から提供される。
生成多項式に従って、レジスタ段２００の保持データから、擬似ランダムビット列が生成される。しかしながら、上述したように、１Ｋモード用のアドレスを生成するために、置換回路２１０が設けられ、この置換回路２１０は、その出力において、シフトレジスタ２００内のビットの順序を順序Ｒ’ｉ［ｎ］から順序Ｒｉ［ｎ］に効果的に置換する。その後、置換回路２１０の出力からの９個のビットは、接続チャネル２１２に供給される。接続チャネル２１２には、チャネル２１４を介して、トグル回路２１８によって提供された最上位ビットが加えられる。したがって、チャネル２１２上では１０ビットのアドレスが生成される。しかし、アドレスの信頼性を保証するために、アドレスチェック回路２１６が、生成されたアドレスを分析して、アドレスが所定の最大値を超えているか否かを判断する。この所定の最大値は、用いられているモードに対して利用可能であり、ＣＯＦＤＭシンボル内のデータシンボルについて利用可能なサブキャリア信号の最大数に相当し得る。しかしながら、１Ｋモードにおけるインタリーバは、他のモードに用いることもできる、アドレス生成部１０２を、有効アドレスの最大数に従って調整することにより、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード及び３２Ｋモードに用いることもできる。
生成されたアドレスが所定の最大値を超える場合、アドレスチェック回路２１６により制御信号が生成され、接続チャネル２２０を介して制御部２２４に供給される。この場合、生成されたアドレスは廃棄され、特定のシンボルのために新たなアドレスが再生成される。
１Ｋモードの場合、ＬＦＳＲ（Linear Feedback Shift Register：線形フィードバックシフトレジスタ）を用いて、（Ｎｒ−１）のビットワードＲ’ｉが定義される。ここで、Ｎｒ＝ｌｏｇ２Ｍｍａｘであり、Ｍｍａｘ＝１０２４である。
このシーケンスを生成するために用いられる多項式は以下の通りである。
式中、ｉは０〜Ｍｍａｘ−１の間で変化する。
Ｒ’ｉワードが生成されると、Ｒ’ｉワードは置換されて、Ｒｉと呼ばれる別の（Ｎｒ−１）のビットワードが生成される。Ｒｉは、以下に示すビット置換によってＲ’ｉから導き出される。
すなわち１Ｋモードの場合、例えばＲ’ｉのビット番号８が、Ｒｉのビット位置番号４へ移動されることを意味する。
その後、アドレスＨ（ｑ）が、以下の式によりＲｉから導き出される。
上記の式のうち、
の部分は、図５において、トグルブロックＴ２１８によって示されている。
その後、生成されたアドレスが許容可能なアドレスの範囲内にあるか否かを検証するために、Ｈ（ｑ）に対してアドレスチェックが実行される。例えば、１Ｋモードにおいて、（Ｈ（ｑ）＜Ｎｍａｘ）の場合（ここで、Ｎｍａｘ＝７５６）、アドレスは有効である。アドレスが有効でない場合、制御部はそれを通知され、指数ｉを増分することにより、新たなＨ（ｑ）を生成しようと試みる。
トグルブロックの役割は、１行内でＮｍａｘを超えるアドレスを２度生成しないことを確実にすることである。実際、Ｎｍａｘを超える値が生成された場合、これは、アドレスＨ（ｑ）の最上位ビット（Most Significant Bit：ＭＳＢ）（すなわち、トグルビット）が１であることを意味する。そこで、生成される次の値は、０に設定されたＭＳＢを有し、これにより有効なアドレスが生成されることが保証される。
以下の式は、以上の挙動をまとめて、このアルゴリズムのループ構造を理解し易くするためのものである。
以下に説明するように、アドレス生成部の一実施形態において、上述した置換コードは、すべてのＯＦＤＭシンボルのためのアドレスを生成するために用いられる。別の例では、置換コードのセットが、連続したシンボルに対して循環されるように、置換コードがシンボル間で変化してもよい。このために、ＯＦＤＭシンボルが奇数であるか偶数であるかを示す情報を提供する制御線１０８、及び、現在のモードを示す情報を提供する制御線１１０を用いて、置換コードが選択される。複数の置換コードが循環されるこの例示的な形式は、後述するように、奇数インタリーバのみが用いられる例に特に適している。異なる置換コードを用いるべきであるということを示す信号が、制御線１１１を介して提供される。一実施形態では、可能な置換コードが、置換回路２１０に予め格納されている。別の実施形態では、制御部２２４が、ＯＦＤＭシンボルのために用いる新たな置換コードを供給する。
［１Ｋモードにおけるアドレス生成部のための分析］
上記で説明した、１Ｋモードにおけるアドレス生成部１０２のための生成多項式及び置換コードの選択は、以下のインタリーバの相対的な性能のシミュレーション分析によって確認される。インタリーバの相対的な性能は、連続したシンボルを分離するインタリーバの相対的な能力、すなわち「インタリーブ品質」を用いて評価されてきた。上述のように、単一のインタリーバメモリを用いるためには、インタリーブを奇数シンボル及び偶数シンボルの両方に対して効果的に実行しなければならない。インタリーバ品質の相対的な測定値は、（複数のサブキャリアにおける）距離Ｄを定義することによって求められる。インタリーバの入力において距離≦Ｄであり、インタリーバの出力において距離≧Ｄであるサブキャリアの数を特定するために、以下の式に示す基準Ｃが選択される。その後、各距離Ｄについてのサブキャリアの数は、その相対的な距離に関して重み付けされる。基準Ｃは、奇数ＣＯＦＤＭシンボル及び偶数ＣＯＦＤＭシンボルの両方において評価される。Ｃを最小とすることにより、優れた品質のインタリーバが実現される。
上記で説明した、１Ｋモードにおけるアドレス生成部１０２のための生成多項式及び置換コードの選択は、以下のインタリーバの相対的な性能のシミュレーション分析によって確認される。インタリーバの相対的な性能は、連続したシンボルを分離するインタリーバの相対的な能力、すなわち「インタリーブ品質」を用いて評価されてきた。上述のように、単一のインタリーバメモリを用いるためには、インタリーブを奇数シンボル及び偶数シンボルの両方に対して効果的に実行しなければならない。インタリーバ品質の相対的な測定値は、（複数のサブキャリアにおける）距離Ｄを定義することによって求められる。インタリーバの入力において距離≦Ｄであり、インタリーバの出力において距離≧Ｄであるサブキャリアの数を特定するために、以下の式に示す基準Ｃが選択される。その後、各距離Ｄについてのサブキャリアの数は、その相対的な距離に関して重み付けされる。基準Ｃは、奇数ＣＯＦＤＭシンボル及び偶数ＣＯＦＤＭシンボルの両方において評価される。Ｃを最小とすることにより、優れた品質のインタリーバが実現される。
式中、Ｎｅｖｅｎ（ｄ）及びＮｏｄｄ（ｄ）はそれぞれ、偶数シンボル及び奇数シンボルにおける、インタリーバの出力において、サブキャリア間の間隔がｄ以内のままである複数のサブキャリアである。
上記で特定された、１ＫモードにおいてＤ＝５である場合のインタリーバの分析が図６に示される。図６（ａ）は偶数ＣＯＦＤＭシンボルの場合であり、図６（ｂ）は奇数ＣＯＦＤＭシンボルの場合である。上記の分析に従って、１Ｋモードの場合の上記で特定した置換コードについてのＣの値は、Ｃ＝２４であり、すなわち、上記の式によれば、出力において間隔が５以下である重み付けされたシンボルのサブキャリアの数は、２４であった。
偶数ＣＯＦＤＭシンボルの場合の、別の置換コードについての対応する分析が図６（ｃ）に提供され、奇数ＣＯＦＤＭシンボルの場合の対応する分析が図６（ｄ）に提供される。図６（ａ）及び図６（ｂ）において示された結果との比較から分かるように、シンボル間の間隔がＤ＝１、Ｄ＝２等の小さい距離であることを示す成分がより多く存在し、図６（ａ）及び図６（ｂ）に示された結果と比較して、上記で特定された１Ｋモードのシンボルインタリーバの場合の置換コードが、優れた品質のインタリーバを生成することを示している。
［置換コードの変形例］
上記で特定した基準Ｃによって判断される、良好な品質を有するシンボルインタリーバを提供するために、以下の１０個のコード（［ｎ］Ｒｉビット位置、ｎ＝１〜１０）が設定された。
上記で特定した基準Ｃによって判断される、良好な品質を有するシンボルインタリーバを提供するために、以下の１０個のコード（［ｎ］Ｒｉビット位置、ｎ＝１〜１０）が設定された。
［受信装置］
図７は、本発明の実施形態の技術と共に用いることができる受信装置の例を説明するための図である。図７に示すように、ＣＯＦＤＭ信号は、アンテナ３００によって受信され、チューナ３０２によって復調され、アナログ−ディジタル変換部３０４によってディジタル形式に変換される。ガードインターバル除去処理部３０６は、周知の技術により、高速フーリエ変換（Fast Fourier Transform：ＦＦＴ）処理部３０８をチャネル推定／補正処理部３１０と共に用いて、埋込−信号復号部３１１と協働して、受信されたＣＯＦＤＭシンボルからデータが再生される前に、ＣＯＦＤＭシンボルからガードインターバルを除去する。復調されたデータは、マッピング部３１２から再生され、シンボルデインタリーバ３１４に供給される。シンボルデインタリーバ３１４は、受信したデータシンボルを逆マッピングして、デインタリーブされたデータを有する出力データストリームを再生成するように動作する。
図７は、本発明の実施形態の技術と共に用いることができる受信装置の例を説明するための図である。図７に示すように、ＣＯＦＤＭ信号は、アンテナ３００によって受信され、チューナ３０２によって復調され、アナログ−ディジタル変換部３０４によってディジタル形式に変換される。ガードインターバル除去処理部３０６は、周知の技術により、高速フーリエ変換（Fast Fourier Transform：ＦＦＴ）処理部３０８をチャネル推定／補正処理部３１０と共に用いて、埋込−信号復号部３１１と協働して、受信されたＣＯＦＤＭシンボルからデータが再生される前に、ＣＯＦＤＭシンボルからガードインターバルを除去する。復調されたデータは、マッピング部３１２から再生され、シンボルデインタリーバ３１４に供給される。シンボルデインタリーバ３１４は、受信したデータシンボルを逆マッピングして、デインタリーブされたデータを有する出力データストリームを再生成するように動作する。
図８に示すように、シンボルデインタリーバ３１４は、図７に示したデータ処理装置に設けられ、インタリーバメモリ５４０及びアドレス生成部５４２を有する。インタリーバメモリ５４０は、図４に示したものと同様であり、上述したように、アドレス生成部５４２により生成されたアドレスのセットを利用することによってデインタリーブするように動作する。アドレス生成部５４２は、図８に示すように形成され、各ＣＯＦＤＭサブキャリア信号から再生されたデータシンボルを出力データストリームにマッピングするために、対応するアドレスを生成するように構成される。
図７に示すＣＯＦＤＭ受信装置の残りの部分には、誤りを訂正し、ソースデータの推定値を再生するための誤り訂正符号化部３１８が設けられる。
本発明の実施形態の技術によって提供される、受信装置及び送信装置両方にとっての利点の１つは、受信装置及び送信装置において動作するシンボルインタリーバ及びシンボルデインタリーバは、生成多項式及び置換順序を変更することにより、１Ｋモード、２Ｋモード、４Ｋモード、８Ｋモード、１６Ｋモード、及び３２Ｋモードの間で切り替わることができることである。したがって、図８に示すアドレス生成部５４２は、モードを示す情報が供給される入力５４４と、奇数ＣＯＦＤＭシンボル／偶数ＣＯＦＤＭシンボルが存在するか否かを示す情報が供給される入力５４６とを有する。これにより、図５に示すようなアドレス生成部を有する、図３及び図８に示すようなシンボルインタリーバ及びデインタリーバを形成することができるため、柔軟性のある実施態様が提供される。したがって、アドレス生成部は、各モードについて指示される生成多項式及び置換順序を変更することにより、種々の異なるモードに適応することができる。例えば、これは、ソフトウェアの変更を用いることにより達成される。或いは、他の実施形態では、受信は、埋込−信号処理部３１１においてＤＶＢ−Ｔ２のモードを示す埋込信号を検出することができ、この信号を用いて、検出されたモードに従うシンボルデインタリーバを自動的に構成することができる。
［奇数インタリーバの最適な使用］
図４に示すように、２つのシンボルインタリーブ処理により、インタリーブ中に用いられるメモリの量を低減することができる。２つのシンボルインタリーブ処理のうち１つは偶数ＣＯＦＤＭシンボルのための処理であり、もう１つは奇数ＣＯＦＤＭシンボルのための処理である。図４に示す例において、奇数シンボルの書き込み順序は、偶数シンボルの読み出し順序と同じである。したがって、奇数シンボルがメモリから読み出されるときに、偶数シンボルを当該読み出された場所に書き込むことができ、その後、偶数シンボルがメモリから読み出されると、奇数シンボルを当該読み出された場所に書き込むことができる。
図４に示すように、２つのシンボルインタリーブ処理により、インタリーブ中に用いられるメモリの量を低減することができる。２つのシンボルインタリーブ処理のうち１つは偶数ＣＯＦＤＭシンボルのための処理であり、もう１つは奇数ＣＯＦＤＭシンボルのための処理である。図４に示す例において、奇数シンボルの書き込み順序は、偶数シンボルの読み出し順序と同じである。したがって、奇数シンボルがメモリから読み出されるときに、偶数シンボルを当該読み出された場所に書き込むことができ、その後、偶数シンボルがメモリから読み出されると、奇数シンボルを当該読み出された場所に書き込むことができる。
上述のように、また例えば図９（ａ）及び図９（ｂ）に示すように、（上記で定義した基準Ｃを用いた）インタリーバの性能の実験的な分析の結果、ＤＶＢ−Ｔの２Ｋシンボルインタリーバ及び８Ｋシンボルインタリーバ、並びにＤＶＢ−Ｈの４Ｋシンボルインタリーバのために設計されたインタリーブ方式は、偶数シンボルよりも奇数シンボルに対して良好に動作することが発見された。したがって、例えば、図９（ａ）及び図９（ｂ）によって示されるようなインタリーバの性能の評価結果から、奇数インタリーバは偶数インタリーバよりも良好に動作することが明らかになった。これは、偶数シンボルのインタリーバの結果を示す図９（ａ）と、奇数シンボルのインタリーバの結果を示す図９（ｂ）とを比較することによって分かる。インタリーバの入力において隣接していた複数のサブキャリアの、インタリーバの出力においての平均距離が、偶数シンボルのインタリーバの場合よりも、奇数シンボルのインタリーバの場合に大きいことが分かる。
当然のことながら、シンボルインタリーバを実装するために必要とされるインタリーバメモリの量は、ＣＯＦＤＭキャリアシンボルにマッピングされるデータシンボルの数に依存する。したがって、１６Ｋモードのシンボルインタリーバは、３２Ｋモードのシンボルインタリーバを実装するのに必要なメモリの半分を必要とする。同様に、８Ｋモードのシンボルインタリーバを実装するのに必要とされるメモリの量は、１６Ｋモードのインタリーバを実装するのに必要なメモリの量の半分である。したがって、ＯＦＤＭシンボル当たりの搬送可能なデータシンボルの最大数を設定する或るモードのシンボルインタリーバを実装するように構成された送信装置又は受信装置は、その所与の最大モードにおけるＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下のサブキャリアを提供する任意の他のモードにおいて、２つの奇数インタリーブ処理を実行するのに十分なメモリを有する。例えば、３２Ｋインタリーバを有する受信装置又は送信装置は、各自の１６Ｋメモリをそれぞれ有する２つの１６Ｋ奇数インタリーブ処理に対応するのに十分なメモリを有する。
したがって、奇数インタリーブ処理のより良好な性能を得るために、複数の動作モードに対応可能なシンボルインタリーバを構成することができるので、最大モードにおけるサブキャリアの数、つまりＯＦＤＭシンボル当たりのサブキャリアの最大数の半数以下のサブキャリアを有するモードにおいては、奇数シンボルインタリーブ処理だけが用いられる。したがって、この最大モードは、最大メモリサイズを設定する。例えば、３２Ｋモードが可能な送信装置／受信装置において、よりキャリアの少ない（すなわち、１６Ｋ、８Ｋ、４Ｋまたは１Ｋ）モードで動作するとき、別個の奇数シンボルインタリーブ処理及び偶数シンボルインタリーブ処理を用いるのではなく、２つの奇数インタリーブ処理を用いる。
奇数インタリーブモードのみにおいて入力データシンボルをＯＦＤＭシンボルのサブキャリアにインタリーブする、図３に示したシンボルインタリーバ３３の応用例が、図１０に示されている。シンボルインタリーバ３３．１は、アドレス生成部１０２．１が、奇数インタリーブ処理のみを実行するように適合されたこと以外は、図３に示すシンボルインタリーバ３３と全く同じである。図１０に示す例では、シンボルインタリーバ３３．１は、ＯＦＤＭシンボル当たりの搬送可能なデータシンボルの数が、ＯＦＤＭシンボル当たりのサブキャリアの数が最大である動作モードにおいて１つのＯＦＤＭシンボルが搬送できる最大数の半数以下であるモードで動作している。したがって、シンボルインタリーバ３３．１は、インタリーバメモリ１００を分割するように構成されている。図１０に示す例では、インタリーバメモリ１００は、２つの部分４０１、４０２に分割されている。図１０は、データシンボルが、奇数インタリーブ処理を用いてＯＦＤＭシンボルにマッピングされるモードで動作するシンボルインタリーバ３３．１の例として、インタリーバメモリ４０１、４０２のそれぞれの拡大図を示している。この拡大図は、図４において示された送信側における４つのシンボルＡ、Ｂ、Ｃ、Ｄとして表現された奇数インタリーブモードを示す。したがって、図１０に示すように、連続した第１のセットのデータシンボル及び第２のセットのデータシンボルについて、これらのデータシンボルは、上述のように、並び順でインタリーバメモリ４０１、４０２に書き込まれ、アドレス生成部１０２によって生成されたアドレスに従う、置換された順序で読み出される。したがって、図１０に示すように、連続した第１のセットのデータシンボル及び第２のセットのデータシンボルに対して奇数インタリーブ処理が実行されるように、インタリーバメモリは２つの部分に分割される。シンボルインタリーバはもはや、奇数モード及び偶数モードのインタリーブの場合のように、シンボルインタリーバメモリの同じ部分を再利用することはできないため、第１のセットのデータシンボルは、インタリーバメモリの第１の部分４０１に書き込まれ、第２のセットのデータシンボルは、インタリーバメモリの第２の部分４０２に書き込まれる。
図８にも示したが、奇数インタリーブ処理のみで動作するように応用された受信装置におけるインタリーバの対応する例を、図１１に示す。図１１に示すように、インタリーバメモリ５４０は、２つの部分４１０、４１２に分割され、アドレス生成部５４２は、データシンボルの連続したセットについて、データシンボルを、メモリの各部分４１０、４１２に書き込み、これらの各部分４１０、４１２からデータシンボルを読み出して、奇数インタリーブ処理のみを実行するように応用されている。したがって、図１０に示した送信装置に対応して、図１１は、受信装置において実行され、拡大図として図４に示された、インタリーブメモリの第１の部分４１０及び第２の部分４１２のそれぞれに対して動作するインタリーブ処理のマッピングを示す。したがって、データシンボルの第１のセットは、例えば書き込みシーケンス１、３、０、２として示されるように、アドレス生成部５４２により生成されたアドレスにより規定された、データシンボルの置換された書き込み順序で、インタリーブメモリの第１の部分４１０に書き込まれる。図示するように、その後、データシンボルが、インタリーバメモリの第１の部分４１０から並び順で読み出され、したがって元の順序Ａ、Ｂ、Ｃ、Ｄを再生する。
同様に、連続したＯＦＤＭシンボルから再生された後続の第２のセットのデータシンボルが、アドレス生成部５４２により生成されたアドレスに従って、置換された順序でインタリーバメモリの第２の部分４１２に書き込まれ、並び順で出力データストリームに読み出される。
一実施形態では、受信装置は、インタリーバメモリの第１の部分４１０に書き込むために第１のセットのデータシンボルに対して生成されたアドレスを、第２のセットのデータシンボルをインタリーバメモリ４１２に書き込むために再利用することができる。同様に、送信装置は、インタリーバの第１の部分のために第１のセットのデータシンボルに対して生成されたアドレスも、メモリの第２の部分に並び順で書き込まれた第２のセットのデータシンボルを読み出すために再利用することができる。
［オフセットを有する奇数インタリーバ］
単一の奇数のみのインタリーバではなく、奇数のみのインタリーバのシーケンスを用いることにより、２つの奇数インタリーバを用いるインタリーバの性能をさらに向上させることができる。これは、インタリーバに入力されるあらゆるデータビットが常に同じＯＦＤＭシンボルのサブキャリアを変調してしまうことがなくなるからである
単一の奇数のみのインタリーバではなく、奇数のみのインタリーバのシーケンスを用いることにより、２つの奇数インタリーバを用いるインタリーバの性能をさらに向上させることができる。これは、インタリーバに入力されるあらゆるデータビットが常に同じＯＦＤＭシンボルのサブキャリアを変調してしまうことがなくなるからである
奇数のみのインタリーバのシーケンスは、以下のいずれかによって実現され得る。
・データキャリアの数を法として、インタリーバアドレスにオフセットを追加すること、又は
・インタリーバにおいて置換コードのシーケンスを用いること
・データキャリアの数を法として、インタリーバアドレスにオフセットを追加すること、又は
・インタリーバにおいて置換コードのシーケンスを用いること
［オフセットの追加］
データキャリアの数を法として、インタリーバアドレスにオフセットを追加することにより、ＯＦＤＭシンボルが効果的にシフト及びラップラウンドされるので、インタリーバに入力されるあらゆるデータビットが、常に同じＯＦＤＭシンボルのキャリアを変調するわけではなくなる。したがって、アドレス生成部は、オプションとして、出力チャネルＨ（ｑ）上でアドレス生成部により生成されたアドレスにおいてオフセットを生成するオフセット生成部を有してもよい。
データキャリアの数を法として、インタリーバアドレスにオフセットを追加することにより、ＯＦＤＭシンボルが効果的にシフト及びラップラウンドされるので、インタリーバに入力されるあらゆるデータビットが、常に同じＯＦＤＭシンボルのキャリアを変調するわけではなくなる。したがって、アドレス生成部は、オプションとして、出力チャネルＨ（ｑ）上でアドレス生成部により生成されたアドレスにおいてオフセットを生成するオフセット生成部を有してもよい。
オフセットは、各シンボルを変化させる。例えば、このオフセットは循環的なシーケンスであってもよい。この循環的なシーケンスは、例えば長さ４であってよく、例えば素数からなってもよい。例えば、このようなシーケンスは
０、４１、９７、１５７
であってもよい。
０、４１、９７、１５７
であってもよい。
さらに、オフセットはランダムシーケンスであってもよい。このランダムシーケンスは、類似のＯＦＤＭシンボルインタリーバの別の生成部、又は何らかの他の手段によって生成されてもよい。
［置換シーケンスの利用］
図５に示すように、制御線１１１は、アドレス生成部１０２の制御部２２４から置換回路２１０に延びている。上述のように、一実施形態では、アドレス生成部は、連続したＯＦＤＭシンボルに対し、置換コードのセットからの異なる置換コードを適用することができる。インタリーバのアドレス生成部において置換コードのシーケンスを用いることにより、インタリーバに入力されるあらゆるデータビットが、ＯＦＤＭシンボルにおいて常に同じサブキャリアを変調してしまう可能性が低減する。
図５に示すように、制御線１１１は、アドレス生成部１０２の制御部２２４から置換回路２１０に延びている。上述のように、一実施形態では、アドレス生成部は、連続したＯＦＤＭシンボルに対し、置換コードのセットからの異なる置換コードを適用することができる。インタリーバのアドレス生成部において置換コードのシーケンスを用いることにより、インタリーバに入力されるあらゆるデータビットが、ＯＦＤＭシンボルにおいて常に同じサブキャリアを変調してしまう可能性が低減する。
例えば、これは循環的なシーケンスであり得る。これにより、一連の置換コードのセットにおける異なる置換コードが、連続したＯＦＤＭシンボルに対して用いられ、その後繰り返される。この循環的なシーケンスは、例えば、２又は４の長さであり得る。１６Ｋシンボルインタリーバの例の場合、ＯＦＤＭシンボルを通して循環する２つの置換コードのシーケンスは例えば、以下のようになり得る。
８ ４ ３ ２ ０ １１ １ ５ １２ １０ ６ ７ ９
７ ９ ５ ３ １１ １ ４ ０ ２ １２ １０ ８ ６
８ ４ ３ ２ ０ １１ １ ５ １２ １０ ６ ７ ９
７ ９ ５ ３ １１ １ ４ ０ ２ １２ １０ ８ ６
一方、４つの置換コードのシーケンスは以下のようになり得る。
８ ４ ３ ２ ０ １１ １ ５ １２ １０ ６ ７ ９
７ ９ ５ ３ １１ １ ４ ０ ２ １２ １０ ８ ６
６ １１ ７ ５ ２ ３ ０ １ １０ ８ １２ ９ ４
５ １２ ９ ０ ３ １０ ２ ４ ６ ７ ８ １１ １
８ ４ ３ ２ ０ １１ １ ５ １２ １０ ６ ７ ９
７ ９ ５ ３ １１ １ ４ ０ ２ １２ １０ ８ ６
６ １１ ７ ５ ２ ３ ０ １ １０ ８ １２ ９ ４
５ １２ ９ ０ ３ １０ ２ ４ ６ ７ ８ １１ １
１つの置換コードから別の置換コードへの切り替えは、制御チャネル１０８を介して通知される奇数／偶数信号における変更に応じて達成することができる。これに応じて、制御部２２４は、制御線１１１を介して、置換コード回路２１０において置換コードを変更する。
１Ｋシンボルインタリーバの例では、２つの置換コードは以下のようになり得る。
４ ３ ２ １ ０ ５ ６ ７ ８
３ ２ ５ ０ １ ４ ７ ８ ６
４ ３ ２ １ ０ ５ ６ ７ ８
３ ２ ５ ０ １ ４ ７ ８ ６
一方、４つの置換コードは以下のようになり得る。
４ ３ ２ １ ０ ５ ６ ７ ８
３ ２ ５ ０ １ ４ ７ ８ ６
７ ５ ３ ８ ２ ６ １ ４ ０
１ ６ ８ ２ ５ ３ ４ ０ ７
４ ３ ２ １ ０ ５ ６ ７ ８
３ ２ ５ ０ １ ４ ７ ８ ６
７ ５ ３ ８ ２ ６ １ ４ ０
１ ６ ８ ２ ５ ３ ４ ０ ７
２Ｋ、４Ｋ、及び８Ｋキャリアのモードの場合、又は０．５Ｋキャリアのモードの場合にも、シーケンスの他の組み合わせが可能であり得る。例えば、０．５Ｋ、２Ｋ、４Ｋ及び８Ｋについての以下の置換コードは、シンボルの良好な非相関性を提供し、循環的に用いられて、アドレス生成部により各モードについて生成されたアドレスに対するオフセットを生成することができる。
２Ｋモード：
０ ７ ５ １ ８ ２ ６ ９ ３ ４＊
４ ８ ３ ２ ９ ０ １ ５ ６ ７
８ ３ ９ ０ ２ １ ５ ７ ４ ６
７ ０ ４ ８ ３ ６ ９ １ ５ ２
４Ｋモード：
７ １０ ５ ８ １ ２ ４ ９ ０ ３ ６＊
６ ２ ７ １０ ８ ０ ３ ４ １ ９ ５
９ ５ ４ ２ ３ １０ １ ０ ６ ８ ７
１ ４ １０ ３ ９ ７ ２ ６ ５ ０ ８
８Ｋモード：
５ １１ ３ ０ １０ ８ ６ ９ ２ ４ １ ７＊
１０ ８ ５ ４ ２ ９ １ ０ ６ ７ ３ １１
１１ ６ ９ ８ ４ ７ ２ １ ０ １０ ５ ３
８ ３ １１ ７ ９ １ ５ ６ ４ ０ ２ １０
２Ｋモード：
０ ７ ５ １ ８ ２ ６ ９ ３ ４＊
４ ８ ３ ２ ９ ０ １ ５ ６ ７
８ ３ ９ ０ ２ １ ５ ７ ４ ６
７ ０ ４ ８ ３ ６ ９ １ ５ ２
４Ｋモード：
７ １０ ５ ８ １ ２ ４ ９ ０ ３ ６＊
６ ２ ７ １０ ８ ０ ３ ４ １ ９ ５
９ ５ ４ ２ ３ １０ １ ０ ６ ８ ７
１ ４ １０ ３ ９ ７ ２ ６ ５ ０ ８
８Ｋモード：
５ １１ ３ ０ １０ ８ ６ ９ ２ ４ １ ７＊
１０ ８ ５ ４ ２ ９ １ ０ ６ ７ ３ １１
１１ ６ ９ ８ ４ ７ ２ １ ０ １０ ５ ３
８ ３ １１ ７ ９ １ ５ ６ ４ ０ ２ １０
上に示した置換コードでは、最初の２つを２シーケンスのサイクルにおいて用いることができ、一方、４つすべてを４シーケンスのサイクルにおいて用いることができる。さらに、アドレス生成部におけるオフセットを提供して、インタリーブされたシンボル（いくつかは上記と共通である）における良好な非相関性を生成するための、いくつかのさらなる循環する４つの置換コードのシーケンスを以下に提供する。
０．５Ｋモード：
３ ７ ４ ６ １ ２ ０ ５
４ ２ ５ ７ ３ ０ １ ６
５ ３ ６ ０ ４ １ ２ ７
６ １ ０ ５ ２ ７ ４ ３
２Ｋモード：
０ ７ ５ １ ８ ２ ６ ９ ３ ４＊
３ ２ ７ ０ １ ５ ８ ４ ９ ６
４ ８ ３ ２ ９ ０ １ ５ ６ ７
７ ３ ９ ５ ２ １ ０ ６ ４ ８
４Ｋモード：
７ １０ ５ ８ １ ２ ４ ９ ０ ３ ６＊＊
６ ２ ７ １０ ８ ０ ３ ４ １ ９ ５
１０ ３ ４ １ ２ ７ ０ ６ ８ ５ ９
０ ８ ９ ５ １０ ４ ６ ３ ２ １ ７
８Ｋモード：
５ １１ ３ ０ １０ ８ ６ ９ ２ ４ １ ７＊
８ １０ ７ ６ ０ ５ ２ １ ３ ９ ４ １１
１１ ３ ６ ９ ２ ７ ４ １０ ５ １ ０ ８
１０ ８ １ ７ ５ ６ ０ １１ ４ ２ ９ ３
＊これらはＤＶＢ−Ｔ規格における置換コードである
＊＊これらはＤＶＢ−Ｈ規格における置換コードである
０．５Ｋモード：
３ ７ ４ ６ １ ２ ０ ５
４ ２ ５ ７ ３ ０ １ ６
５ ３ ６ ０ ４ １ ２ ７
６ １ ０ ５ ２ ７ ４ ３
２Ｋモード：
０ ７ ５ １ ８ ２ ６ ９ ３ ４＊
３ ２ ７ ０ １ ５ ８ ４ ９ ６
４ ８ ３ ２ ９ ０ １ ５ ６ ７
７ ３ ９ ５ ２ １ ０ ６ ４ ８
４Ｋモード：
７ １０ ５ ８ １ ２ ４ ９ ０ ３ ６＊＊
６ ２ ７ １０ ８ ０ ３ ４ １ ９ ５
１０ ３ ４ １ ２ ７ ０ ６ ８ ５ ９
０ ８ ９ ５ １０ ４ ６ ３ ２ １ ７
８Ｋモード：
５ １１ ３ ０ １０ ８ ６ ９ ２ ４ １ ７＊
８ １０ ７ ６ ０ ５ ２ １ ３ ９ ４ １１
１１ ３ ６ ９ ２ ７ ４ １０ ５ １ ０ ８
１０ ８ １ ７ ５ ６ ０ １１ ４ ２ ９ ３
＊これらはＤＶＢ−Ｔ規格における置換コードである
＊＊これらはＤＶＢ−Ｈ規格における置換コードである
２Ｋ、４Ｋ及び８Ｋモードでのアドレス生成部及び対応するインタリーバの例が、欧州特許出願第０４２５１６６７．４号に開示されており、その内容は参照として本明細書に援用される。０．５Ｋモードのためのアドレス生成部は、係属中の英国特許出願第０７２２５５３．５号に開示されている。
本発明の範囲から逸脱することなく、上述した実施形態に対して種々の変更が行われてもよい。特に、本発明の態様を表すために用いられた生成多項式及び置換順序の例示的な表現は、限定を意図しておらず、等価な形式の生成多項式及び置換順序に拡大適用される。
当然のことながら、図１に示す送信装置及び図７に示す受信装置は、例示の目的のみで提供され、限定を意図していない。例えば、ビットインタリーバ及びマッピング部及びデマッピング部に対するシンボルインタリーバ及びデインタリーバの位置は変更され得ることが理解されるであろう。当然のことながら、インタリーバはｖ−ビットベクトルの代わりにＩ／Ｑシンボルをインタリーブし得るが、インタリーバ及びデインタリーバの効果は、その相対位置を変更しても同様の効果を達成することができる。受信装置において、同様の変更を行ってもよい。したがって、インタリーバ及びデインタリーバは異なるデータタイプに対して動作してもよく、例示的な上記実施形態において記載した位置とは異なる位置に配置してもよい。
上述したように、特定のモードの実施態様を参照して説明したインタリーバの置換コード及び生成多項式を、そのモードでのキャリアの数に従って所定の許容されるアドレスの最大数を変更することにより、他のモードに等しく適用することができる。
上述のように、本発明の実施形態は、ＤＶＢ−Ｔ、ＤＶＢ−Ｔ２及びＤＶＢ−Ｈ等のＤＶＢ規格で用いられ、これらは本明細書に参照として援用される。例えば、本発明の実施形態は、ＤＶＢ−Ｈ規格に従って、ハンドヘルド端末において動作する送信装置又は受信装置において用いられてもよい。このハンドヘルド端末は、例えば、携帯電話（第２世代、第３世代又はより高次の世代のいずれか）又は個人情報端末又はタブレット型パーソナルコンピュータに組み込まれてもよい。このようなハンドヘルド端末は、建物の中、又は例えば自動車若しくは電車での高速移動中に、ＤＶＢ−Ｈ又はＤＶＢ−Ｔ／ＤＶＢ−Ｔ２に互換性のある信号を受信可能であってもよい。このハンドヘルド端末は、電池、電気の幹線、又は低圧直流電源によって電力供給されてもよく、又は自動車のバッテリによって電力供給されてもよい。ＤＶＢ−Ｈによって提供されるサービスは、音声、メッセージ、インターネットの閲覧、ラジオ、静止画及び／又は動画、テレビジョンサービス、双方向サービス、ビデオオンデマンド又はニアビデオオンデマンド及びオプション等であり得る。これらのサービスは、互いに組み合わさって動作してもよい。本発明の他の例示的な実施形態は、ヨーロッパ電気通信標準化協会（European Telecommunications Standards Institute：ＥＴＳＩ）規格ＥＮ３０２ ７５５に従って指定されたＤＶＢ−Ｔ２において用いられる。本発明の他の例示的な実施形態は、ＤＶＢ−Ｃ２として知られているケーブル送信規格で用いられる。しかしながら、本明細書はＤＶＢでの利用に限定されず、他の固定及び移動体の両方の送信又は受信用の規格に拡大適用されてもよいことは理解されるであろう。
Claims (42)
- 送信すべき入力データシンボルを、直交周波数分割多重（Orthogonal Frequency Division Multiplexed: ＯＦＤＭ）シンボルの所定の数のサブキャリア信号にマッピングするデータ処理装置であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための、所定の数の入力データシンボルをインタリーバメモリに読み込み、当該入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記サブキャリア信号に読み出して、前記入力データシンボルを当該サブキャリア信号にインタリーブしてマッピングを実行するインタリーバと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するアドレス生成部とを具備し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
データ処理装置。 - 請求項１に記載のデータ処理装置であって、
前記所定の最大有効アドレスは、７００〜１０２４の値である
データ処理装置。 - 請求項１に記載のデータ処理装置であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
データ処理装置。 - 請求項１に記載のデータ処理装置であって、
前記インタリーバは、偶数ＯＦＤＭシンボルについては、前記アドレス生成部によって生成された前記アドレスのセットに従って前記入力データシンボルを前記インタリーバメモリに読み込み、並び順で前記メモリから読み出すことによって、当該入力データシンボルの前記サブキャリア信号へのマッピングを実行し、奇数ＯＦＤＭシンボルについては、前記入力データシンボルを並び順で前記インタリーバメモリに読み込み、前記アドレス生成部によって生成された前記アドレスのセットに従って前記インタリーバメモリから読み出すことによって、当該入力データシンボルの前記サブキャリア信号へのマッピングを実行する
データ処理装置。 - 請求項１に記載のデータ処理装置であって、
前記置換回路は、前記アドレスを生成するために、前記レジスタ段の前記ビットの順序を置換する前記置換コードを、前記ＯＦＤＭシンボル毎に変更する
データ処理装置。 - 請求項５に記載のデータ処理装置であって、
前記置換回路は、連続したＯＦＤＭシンボルに対し、異なる置換コードのシーケンスを循環させる
データ処理装置。 - 請求項６に記載のデータ処理装置であって、
前記置換コードのシーケンスは、
データ処理装置。 - 請求項６又は７に記載のデータ処理装置であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号は、複数の動作モードのうちの任意の動作モードのＯＦＤＭ信号におけるサブキャリア信号の最大数の半数以下であり、
前記入力データシンボルは、偶数ＯＦＤＭシンボルにマッピングするための第１のセットの入力データシンボルと、奇数ＯＦＤＭシンボルにマッピングするための第２のセットの入力データシンボルとを有し、
前記データ処理装置は、前記第１のセットの入力データシンボル及び第２のセットの入力データシンボルの両方を、奇数インタリーブ処理に従ってインタリーブし、
前記奇数インタリーブ処理は、
前記第１のセットの入力データシンボルの並び順に従って、当該第１のセットの入力データシンボルを前記インタリーバメモリの第１の部分に書き込み、
前記置換コードのシーケンスのうちの１つの置換コードにより生成された前記アドレスのセットによって規定された順序に従って、前記第１のセットの入力データシンボルを前記インタリーバメモリの第１の部分から前記偶数ＯＦＤＭシンボルの前記サブキャリア信号に読み出し、
前記第２のセットの入力データシンボルの並び順に従って、当該第２のセットの入力データシンボルを前記インタリーバメモリの第２の部分に書き込み、
前記置換コードのシーケンスのうちの別の置換コードにより生成された前記アドレスのセットによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリの第２の部分から前記奇数ＯＦＤＭシンボルの前記サブキャリア信号に読み出すことを含む
データ処理装置。 - 送信すべき入力データシンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングするデータ処理装置を有する、ＯＦＤＭを用いてデータを送信する送信装置であって、
前記データ処理装置は、
前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための、所定の数の入力データシンボルをインタリーバメモリに読み込み、当該入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記サブキャリア信号に読み出して、前記入力データシンボルを当該サブキャリア信号にインタリーブしてマッピングを実行するインタリーバと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するアドレス生成部とを具備し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
送信装置。 - 請求項９に記載の送信装置であって、
ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）規格、ＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld）規格、又はＤＶＢ−Ｔ２（Digital Video Broadcasting-Terrestrial2）規格を含むディジタルビデオ放送規格に従ってデータを送信する
送信装置。 - 送信すべき入力データシンボルを、ＯＦＤＭシンボルの所定の数のサブキャリア信号にマッピングするマッピング方法であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号にマッピングするための所定の数の入力データシンボルをインタリーバメモリに読み込むステップと、
前記読み込まれた入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記サブキャリア信号に読み出して、前記入力データシンボルを前記サブキャリア信号にインタリーブしてマッピングを実行するステップと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて置換順序に従って置換することで前記アドレスを生成するステップと、
生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
マッピング方法。 - 請求項１１に記載のマッピング方法であって、
前記所定の最大有効アドレスは、７００〜１０２４の値である
マッピング方法。 - 請求項１１に記載のマッピング方法であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
マッピング方法。 - 請求項１１に記載のマッピング方法であって、
前記入力データシンボルを前記インタリーバメモリに読み込むステップ、及びマッピングを実行するステップは、
偶数ＯＦＤＭシンボルについて、前記アドレス生成部によって生成された前記アドレスのセットに従って、前記入力データシンボルを前記インタリーバメモリに読み込み、並び順に従って、前記入力データシンボルを前記インタリーバメモリから読み出すステップと、
奇数ＯＦＤＭシンボルについて、並び順に従って、前記入力データシンボルを前記インタリーバメモリに読み込み、前記アドレス生成部によって生成された前記アドレスのセットに従って、前記入力データシンボルを前記インタリーバメモリから読み出すステップとを含む
マッピング方法。 - 請求項１１に記載のマッピング方法であって、
前記アドレスを生成するステップは、前記アドレスを生成するために、前記レジスタ段の前記ビットの順序を置換する前記置換コードを、前記ＯＦＤＭシンボル毎に変更するステップを含む
マッピング方法。 - 請求項１５に記載のマッピング方法であって、
前記置換コードを前記ＯＦＤＭシンボル毎に変更するステップは、連続したＯＦＤＭシンボルに対し、異なる置換コードのシーケンスを循環させるステップを含む
マッピング方法。 - 請求項１６に記載のマッピング方法であって、
前記置換コードのシーケンスは、
マッピング方法。 - 請求項１６又は１７に記載のマッピング方法であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号は、複数の動作モードのうちの任意の動作モードのＯＦＤＭ信号におけるサブキャリア信号の最大数の半数以下であり、
前記マッピング方法は、さらに、
前記入力データシンボルを、偶数ＯＦＤＭシンボルにマッピングするための第１のセットの入力データシンボルと、奇数ＯＦＤＭシンボルにマッピングするための第２のセットの入力データシンボルとに分割するステップと、
前記第１のセットの入力データシンボル及び前記第２のセットの入力データシンボルの両方を、奇数インタリーブ処理に従ってインタリーブするステップとを具備し、
前記奇数インタリーブ処理は、
前記第１のセットの入力データシンボルの並び順に従って、当該第１のセットの入力データシンボルを前記インタリーバメモリの第１の部分に書き込み、
前記置換コードのシーケンスのうちの１つの置換コードにより生成された前記アドレスのセットによって規定された順序に従って、前記第１のセットの入力データシンボルを前記インタリーバメモリの第１の部分から前記偶数ＯＦＤＭシンボルの前記サブキャリア信号に読み出し、
前記第２のセットの入力データシンボルの並び順に従って、当該第２のセットの入力データシンボルを前記インタリーバメモリの第２の部分に書き込み、
前記置換コードのシーケンスのうちの別の置換コードにより生成された前記アドレスのセットによって規定された順序に従って、前記第２のセットの入力データシンボルを前記インタリーバメモリの第２の部分から前記奇数ＯＦＤＭシンボルのサブキャリア信号に読み出すことを含む
マッピング方法。 - ＯＦＤＭシンボルの所定の数のサブキャリア信号を介して入力データシンボルを送信する送信方法であって、
前記所定の数のサブキャリア信号にマッピングするための、所定の数の入力データシンボルを受信するステップと、
前記前記受信された所定の数の入力データシンボルをインタリーバメモリに読み込むステップと、
前記読み込まれた入力データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記メモリから前記サブキャリア信号に読み出して、前記入力データシンボルを前記サブキャリア信号にインタリーブしてマッピングを実行するステップと、
前記入力データシンボル毎に、当該入力データシンボルがマッピングされる前記サブキャリア信号のうちの１つを示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて、置換順序に従って置換することで前記アドレスを生成するステップと、
前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、１０２４であり、
前記線形フィードバックシフトレジスタは、１３段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
送信方法。 - 請求項１９に記載の送信方法であって、
前記送信は、ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、又はＤＶＢ−Ｔ２規格を含むディジタルビデオ放送規格に従って実行される
送信方法。 - ＯＦＤＭシンボルのサブキャリア信号にインタリーブされたデータシンボルを送信する際に用いられ、当該データシンボル毎に、当該データシンボルがマッピングされるサブキャリア信号を示すアドレスのセットを生成するアドレス生成装置であって、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを具備し、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
アドレス生成装置。 - ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したデータシンボルを出力シンボルストリームにマッピングするデータ処理装置であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した所定の数のデータシンボルをインタリーバメモリに読み込み、当該データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するデインタリーバと、
前記受信されたデータシンボル毎に、当該受信されたデータシンボルが前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するアドレス生成部とを具備し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
データ処理装置。 - 請求項２２に記載のデータ処理装置であって、
前記所定の最大有効アドレスは、７００〜１０２４の値である
データ処理装置。 - 請求項２２に記載のデータ処理装置であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
データ処理装置。 - 請求項２２に記載のデータ処理装置であって、
前記デインタリーバは、偶数ＯＦＤＭシンボルについては、前記サブキャリア信号から受信した前記データシンボルを並び順に従って前記インタリーバメモリに読み込み、当該データシンボルを、前記アドレス生成部によって生成された前記アドレスのセットに従って前記インタリーバメモリから前記出力シンボルストリームに読み出すことによって、前記データシンボルを前記出力シンボルストリームにマッピングし、奇数ＯＦＤＭシンボルについては、前記データシンボルを、前記アドレス生成部によって生成されたアドレスのセットに従って前記インタリーバメモリに読み込み、当該データシンボルを、並び順に従って、前記インタリーバメモリから前記出力シンボルストリームに読み出すことによって、前記サブキャリア信号から受信したデータシンボルを前記出力シンボルストリームにマッピングするように構成される
データ処理装置。 - 請求項２２に記載のデータ処理装置であって、
前記置換回路は、前記アドレスを生成するために、前記レジスタ段の前記ビットの順序を置換する前記置換コードを、前記ＯＦＤＭシンボル毎に変更する
データ処理装置。 - 請求項２６に記載のデータ処理装置であって、
前記置換回路は、連続したＯＦＤＭシンボルに対し、異なる置換コードのシーケンスを循環させる
データ処理装置。 - 請求項２７に記載のデータ処理装置であって、
前記置換コードは、
データ処理装置。 - 請求項２７又は２８に記載のデータ処理装置であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号は、複数の動作モードのうちの任意の動作モードのＯＦＤＭ信号におけるサブキャリア信号の最大数の半数以下であり、
前記入力データシンボルは、偶数ＯＦＤＭシンボルから受信された第１のセットの入力データシンボルと、奇数ＯＦＤＭシンボルから受信された第２のセットの入力データシンボルとを有し、
前記データ処理装置は、前記第１のセットの入力データシンボル及び第２のセットの入力データシンボルの両方を、奇数インタリーブ処理に従ってデインタリーブし、
前記奇数インタリーブ処理は、
前記置換コードのシーケンスのうちの１つの置換コードにより生成された前記アドレスのセットによって規定された順序に従って、前記偶数ＯＦＤＭシンボルから受信した前記第１のセットのデータシンボルを前記インタリーバメモリの第１の部分に書き込み、
前記第１のセットのデータシンボルの並び順に従って、当該第１のセットのデータシンボルを前記インタリーバメモリの第１の部分から前記出力シンボルストリームに読み出し、
前記置換コードのシーケンスのうちの別の置換コードにより生成された前記アドレスのセットによって規定された順序に従って、前記奇数ＯＦＤＭシンボルから受信した前記第２のセットのデータシンボルを前記インタリーバメモリの第２の部分に書き込み、
前記第２のセットのデータシンボルの並び順に従って、当該第２のセットのデータシンボルを前記インタリーバメモリの第２の部分から前記出力シンボルストリームに読み出すことを含む
データ処理装置。 - ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したデータシンボルを、出力シンボルストリームにマッピングするデータ処理装置を有する、ＯＦＤＭ変調された信号からデータを受信する受信装置であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した所定の数のデータシンボルをインタリーバメモリに読み込み、当該データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するデインタリーバと、
前記受信されたデータシンボル毎に、当該受信されたデータシンボルが前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するアドレス生成部とを具備し、
前記アドレス生成部は、
所定数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
前記サブキャリア信号のうちの１つの前記アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを、置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを有し、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
受信装置。 - 請求項３０に記載の受信装置であって、
ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、又はＤＶＢ−Ｔ２規格を含むディジタルビデオ放送規格に従って変調されたデータを受信する
受信装置。 - ＯＦＤＭシンボルのサブキャリア信号にインタリーブされたデータシンボルを受信する際に用いられ、当該受信されたデータシンボル毎に、当該受信されたデータシンボルが前記インタリーバメモリから前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するアドレス生成装置であって、
所定の数のレジスタ段を有し、生成多項式に従って擬似ランダムビットシーケンスを生成する線形フィードバックシフトレジスタと、
アドレスを生成するために、前記レジスタ段の保持データを受信して、当該レジスタ段に存在するビットを置換順序に従って置換する置換回路と、
アドレスチェック回路と共に動作して、生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成する制御部とを具備し、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
アドレス生成部。 - ＯＦＤＭシンボルの所定の数のサブキャリア信号から受信したデータシンボルを出力シンボルストリームにマッピングするマッピング方法であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した所定の数のデータシンボルをインタリーバメモリに読み込むステップと、
前記データシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するステップと、
受信されたデータシンボル毎に、当該受信されたデータシンボルが前記インタリーブメモリから前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて、置換順序に従って置換することで前記アドレスを生成するステップと、
前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、１０２４であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
マッピング方法。 - 請求項３３に記載のマッピング方法であって、
前記所定の最大有効アドレスは、７００〜１０２４の値である
マッピング方法。 - 請求項３３に記載のマッピング方法であって、
前記ＯＦＤＭシンボルは、既知のシンボルを搬送するように構成されたパイロットサブキャリアを有し、
前記所定の最大有効アドレスは、前記ＯＦＤＭシンボルに存在する前記パイロットサブキャリアの数に依存する
マッピング方法。 - 請求項３３に記載のマッピング方法であって、
前記データシンボルを前記インタリーバメモリに読み込むステップ、及び前記マッピングを実行するステップは、
偶数ＯＦＤＭシンボルについて、並び順に従って、前記データシンボルを前記インタリーバメモリに読み込み、前記アドレス生成部によって生成されたアドレスのセットに従って、前記読み込まれたデータシンボルを前記インタリーバメモリから読み出すステップと、
奇数ＯＦＤＭシンボルについて、前記アドレス生成部によって生成されたアドレスのセットに従って、前記データシンボルを前記インタリーバメモリに読み込み、並び順に従って、前記読み込まれたデータシンボルを前記インタリーバメモリから読み出すステップとを含む
マッピング方法。 - 請求項３３に記載のマッピング方法であって、
前記アドレスを生成するステップは、前記アドレスを生成するために、前記レジスタ段の前記ビットの順序を置換する置換コードを、前記ＯＦＤＭシンボル毎に変更するステップを含む
マッピング方法。 - 請求項３７に記載のマッピング方法であって、
前記置換コードを前記ＯＦＤＭシンボル毎に変更するステップは、連続したＯＦＤＭシンボルに対し、異なる置換コードのシーケンスを循環させるステップを含む
マッピング方法。 - 請求項３８に記載のマッピング方法であって、
前記置換コードのシーケンスは、
マッピング方法。 - 請求項３７記載のマッピング方法であって、
前記ＯＦＤＭシンボルの前記サブキャリア信号は、複数の動作モードのうちの任意の動作モードのＯＦＤＭ信号におけるサブキャリア信号の最大数の半数以下であり、
前記マッピング方法は、さらに、
偶数ＯＦＤＭシンボルから第１のセットのデータシンボルを受信するステップと、
奇数ＯＦＤＭシンボルから第２のセットのデータシンボルを受信するステップと、
前記ＯＦＤＭシンボルのサブキャリア信号から受信した前記データシンボルを、インタリーバメモリに読み込むステップと、
前記データシンボルを前記インタリーバメモリから前記出力シンボルストリームに読み出して、奇数インタリーブ処理に従ってマッピングを実行するステップとを具備し、
前記奇数インタリーブ処理は、
前記置換コードのシーケンスのうちの１つの置換コードにより生成されたアドレスのセットによって規定された順序に従って、前記偶数ＯＦＤＭシンボルの前記サブキャリア信号から受信した前記第１のセットのデータシンボルを前記インタリーバメモリの第１の部分に書き込み、
前記第１のセットのデータシンボルの並び順に従って、当該第１のセットのデータシンボルを前記インタリーバメモリの第１の部分から前記出力シンボルストリームに読み出し、
前記置換コードのシーケンスのうちの別の置換コードにより生成されたアドレスのセットによって規定された順序に従って、前記偶数ＯＦＤＭシンボルの前記サブキャリア信号から受信した前記第２のセットのデータシンボルを前記インタリーバメモリの第２の部分に書き込み、
前記第２のセットのデータシンボルの並び順に従って、当該第２のセットのデータシンボルを前記インタリーバメモリの第２の部分から前記出力シンボルストリームに読み出すことを含む
マッピング方法。 - ＯＦＤＭ変調されたシンボルからデータを受信する方法であって、
出力シンボルストリームを生成するために、前記ＯＦＤＭシンボルの所定の数のサブキャリア信号から、所定の数のデータシンボルを受信するステップと、
前記ＯＦＤＭシンボルの前記サブキャリア信号から受信した前記所定の数のデータシンボルをインタリーバメモリに読み込むステップと、
前記読み込まれたデータシンボルを、前記読み込みの順序とは異なる、アドレスのセットによって規定された順序で前記インタリーバメモリから前記出力シンボルストリームに読み出して、前記データシンボルを前記サブキャリア信号からデインタリーブしてマッピングを実行するステップと、
前記受信されたデータシンボル毎に、当該受信されたデータシンボルが前記出力シンボルストリームにマッピングされるサブキャリア信号を示すアドレスのセットを生成するステップとを具備し、
前記アドレスのセットを生成するステップは、
所定数のレジスタ段を有する線形フィードバックシフトレジスタを用いて、生成多項式に従って、擬似ランダムビットシーケンスを生成するステップと、
前記レジスタ段の保持データを受信し、当該レジスタ段に存在するビットを、置換回路を用いて、置換順序に従って置換することで前記アドレスを生成するステップと、
前記生成されたアドレスが所定の最大有効アドレスを超えるとき、アドレスを再生成するステップとを含み、
前記所定の最大有効アドレスは、１０２４以下であり、
前記線形フィードバックシフトレジスタは、９段のレジスタ段及び当該線形フィードバックシフトレジスタのための生成多項式
前記置換順序は、以下の表
マッピング方法。 - 請求項４１に記載のマッピング方法であって、前記ＯＦＤＭシンボルの前記サブキャリア信号から前記データシンボルを受信するステップは、ＤＶＢ−Ｔ規格、ＤＶＢ−Ｈ規格、又はＤＶＢ−Ｔ２規格を含むディジタルビデオ放送規格に従って実行される
マッピング方法。
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0721270A GB2454194A (en) | 2007-10-30 | 2007-10-30 | Address generation polynomial and permutation matrix for DVB-T2 1k OFDM sub-carrier mode interleaver |
| GB0721269.9A GB2454193B (en) | 2007-10-30 | 2007-10-30 | Data processing apparatus and method |
| GB0721269.9 | 2007-10-30 | ||
| GB0721270.7 | 2007-10-30 | ||
| GB0722645A GB2455071A (en) | 2007-10-30 | 2007-11-19 | Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode |
| GB0722645.9 | 2007-11-19 | ||
| GB0722728A GB2454267A (en) | 2007-10-30 | 2007-11-20 | DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise |
| GB0722728.3 | 2007-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009112010A true JP2009112010A (ja) | 2009-05-21 |
| JP5248983B2 JP5248983B2 (ja) | 2013-07-31 |
Family
ID=40097846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008278955A Active JP5248983B2 (ja) | 2007-10-30 | 2008-10-29 | データ処理装置及び方法 |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US8170091B2 (ja) |
| EP (2) | EP2056471B1 (ja) |
| JP (1) | JP5248983B2 (ja) |
| KR (2) | KR101461676B1 (ja) |
| AT (2) | ATE443376T1 (ja) |
| AU (1) | AU2008237590B2 (ja) |
| DE (2) | DE602008000382D1 (ja) |
| DK (2) | DK2056471T3 (ja) |
| EA (1) | EA014413B1 (ja) |
| ES (2) | ES2332836T3 (ja) |
| GB (2) | GB2454317B (ja) |
| PL (2) | PL2056471T3 (ja) |
| PT (2) | PT2056471E (ja) |
| TW (2) | TWI442731B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009112011A (ja) * | 2007-10-30 | 2009-05-21 | Sony United Kingdom Ltd | データ処理方法及び装置 |
| EP2398232A2 (en) | 2010-06-15 | 2011-12-21 | Funai Electric Co., Ltd. | Television signal receiver |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2454193B (en) | 2007-10-30 | 2012-07-18 | Sony Corp | Data processing apparatus and method |
| US8885761B2 (en) | 2003-03-25 | 2014-11-11 | Sony Corporation | Data processing apparatus and method |
| US8179954B2 (en) | 2007-10-30 | 2012-05-15 | Sony Corporation | Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard |
| ES2407505T3 (es) | 2007-10-30 | 2013-06-12 | Sony Corporation | Aparato y método de procesamiento de datos |
| GB2460459B (en) * | 2008-05-30 | 2012-07-11 | Sony Corp | Data processing apparatus and method |
| EP3011732B1 (en) | 2013-06-19 | 2020-04-08 | LG Electronics Inc. | Method and apparatus for transmitting/receiving broadcast signals |
| GB2515801A (en) | 2013-07-04 | 2015-01-07 | Sony Corp | Transmitter and receiver and methods of transmitting and receiving |
| CN103532892A (zh) * | 2013-09-27 | 2014-01-22 | 中国石油集团东方地球物理勘探有限责任公司 | 一种海洋石油勘探声学定位应答器通信编码方法 |
| MX2018005575A (es) | 2015-11-10 | 2018-08-01 | Sony Corp | Aparato de procesamiento de datos, y metodo de procesamiento de datos. |
| WO2018187902A1 (en) | 2017-04-10 | 2018-10-18 | Qualcomm Incorporated | An efficient interleaver design for polar codes |
| CN110838890B (zh) * | 2019-10-25 | 2022-02-08 | 晶晨半导体(上海)股份有限公司 | 解交织方法及装置 |
| CN113259277B (zh) * | 2021-05-18 | 2023-02-28 | 成都图迅科技有限公司 | 一种5g上行pusch接收机信道估计方法 |
| US20220385307A1 (en) * | 2021-05-21 | 2022-12-01 | Samsung Electronics Co., Ltd. | Interleaver design and pairwise codeword distance distribution enhancement for turbo autoencoder |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10207695A (ja) * | 1997-01-16 | 1998-08-07 | Nec Ic Microcomput Syst Ltd | 疑似乱数発生回路 |
| EP1463255A1 (en) * | 2003-03-25 | 2004-09-29 | Sony United Kingdom Limited | Interleaver for mapping symbols on the carriers of an OFDM system |
| WO2006069392A1 (en) * | 2004-12-22 | 2006-06-29 | Qualcomm Incorporated | Pruned bit-reversal interleaver |
| JP2007528169A (ja) * | 2004-03-10 | 2007-10-04 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置 |
| US20070250742A1 (en) * | 2006-04-11 | 2007-10-25 | Sharp Laboratories Of America, Inc. | Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB722553A (en) | 1952-06-09 | 1955-01-26 | Johannes Ditzel | Improvements in or relating to feed or delivery devices for strip material |
| BR9603962A (pt) | 1995-02-01 | 1997-10-07 | Philips Electronics Nv | Processos de transmissão e de recepção de dados protegidas contra erros sistema de transmissão para transmissão de dados protegida contra erros e seções de transmissão e de recepção |
| DK1239596T3 (da) * | 1995-02-01 | 2006-04-10 | Koninkl Philips Electronics Nv | Fremgangsmåde til fejlbeskyttet transmission, fremgangsmåde til fejlbeskyttet modtagelse af data og transmissionssystem til transmission af data |
| US6353900B1 (en) * | 1998-09-22 | 2002-03-05 | Qualcomm Incorporated | Coding system having state machine based interleaver |
| GB9821385D0 (en) | 1998-10-01 | 1998-11-25 | British Broadcasting Corp | Improvements relating to measuring channel state from a received signal and discriminating digital values from a received signal,suitable for use in cofdm |
| US6625234B1 (en) * | 1998-12-10 | 2003-09-23 | Nortel Networks Limited | Efficient implementations of proposed turbo code interleavers for third generation code division multiple access |
| US6314534B1 (en) * | 1999-03-31 | 2001-11-06 | Qualcomm Incorporated | Generalized address generation for bit reversed random interleaving |
| CA2344117C (en) | 2000-04-12 | 2009-06-30 | Her Majesty The Queen In Right Of Canada As Represented By The Minister Of Industry | Method and system for tiered digital television terrestrial broadcasting services using multi-bit-stream frequency interleaved ofdm |
| US7170849B1 (en) | 2001-03-19 | 2007-01-30 | Cisco Systems Wireless Networking (Australia) Pty Limited | Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data |
| GB0110907D0 (en) * | 2001-05-03 | 2001-06-27 | British Broadcasting Corp | Improvements in decoders for many carrier signals, in particular in DVB-T recievers |
| CN100542157C (zh) * | 2002-08-13 | 2009-09-16 | 诺基亚公司 | 符号交织 |
| US8179954B2 (en) | 2007-10-30 | 2012-05-15 | Sony Corporation | Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard |
| GB2454193B (en) | 2007-10-30 | 2012-07-18 | Sony Corp | Data processing apparatus and method |
| GB2454196B (en) | 2007-10-30 | 2012-10-10 | Sony Corp | Data processsing apparatus and method |
| KR100505694B1 (ko) * | 2003-07-09 | 2005-08-02 | 삼성전자주식회사 | 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법 |
| AU2005267809B2 (en) * | 2004-07-29 | 2010-02-11 | Qualcomm Incorporated | System and method for interleaving |
| KR100608913B1 (ko) * | 2004-11-10 | 2006-08-09 | 한국전자통신연구원 | 직교주파수분할다중(ｏｆｄｍ) 송신기에서의 인터리빙장치 및 방법 |
| TWI241779B (en) * | 2004-12-24 | 2005-10-11 | Univ Nat Sun Yat Sen | Symbol deinterleaver for digital video broadcasting system |
| US7395461B2 (en) * | 2005-05-18 | 2008-07-01 | Seagate Technology Llc | Low complexity pseudo-random interleaver |
| US7657818B2 (en) | 2005-06-22 | 2010-02-02 | Adaptive Spectrum And Signal Alignment, Inc. | Dynamic minimum-memory interleaving |
| US8306137B2 (en) | 2007-10-30 | 2012-11-06 | Sony Corporation | Data processing apparatus and method for use in a 0.5K mode interleaver in a digital video broadcasting standard including DVB-Terrestrial2 |
| ES2407505T3 (es) | 2007-10-30 | 2013-06-12 | Sony Corporation | Aparato y método de procesamiento de datos |
| GB2460459B (en) | 2008-05-30 | 2012-07-11 | Sony Corp | Data processing apparatus and method |
| US7945746B2 (en) * | 2008-06-02 | 2011-05-17 | Newport Media, Inc. | Memory sharing of time and frequency de-interleaver for ISDB-T receivers |
-
2008
- 2008-10-22 DE DE602008000382T patent/DE602008000382D1/de active Active
- 2008-10-22 PL PL08253420T patent/PL2056471T3/pl unknown
- 2008-10-22 DK DK08253420T patent/DK2056471T3/da active
- 2008-10-22 GB GB0819374.0A patent/GB2454317B/en not_active Expired - Fee Related
- 2008-10-22 PL PL08253428T patent/PL2056472T3/pl unknown
- 2008-10-22 ES ES08253420T patent/ES2332836T3/es active Active
- 2008-10-22 TW TW097140457A patent/TWI442731B/zh not_active IP Right Cessation
- 2008-10-22 TW TW097140458A patent/TWI427954B/zh active
- 2008-10-22 PT PT08253420T patent/PT2056471E/pt unknown
- 2008-10-22 AT AT08253420T patent/ATE443376T1/de active
- 2008-10-22 PT PT08253428T patent/PT2056472E/pt unknown
- 2008-10-22 GB GB0819397.1A patent/GB2454318B/en not_active Expired - Fee Related
- 2008-10-22 DE DE602008000145T patent/DE602008000145D1/de active Active
- 2008-10-22 DK DK08253428.0T patent/DK2056472T3/da active
- 2008-10-22 AT AT08253428T patent/ATE451753T1/de active
- 2008-10-22 EP EP08253420A patent/EP2056471B1/en active Active
- 2008-10-22 ES ES08253428T patent/ES2336632T3/es active Active
- 2008-10-22 EP EP08253428A patent/EP2056472B1/en active Active
- 2008-10-23 US US12/256,746 patent/US8170091B2/en not_active Expired - Fee Related
- 2008-10-29 JP JP2008278955A patent/JP5248983B2/ja active Active
- 2008-10-29 AU AU2008237590A patent/AU2008237590B2/en active Active
- 2008-10-29 EA EA200802075A patent/EA014413B1/ru not_active IP Right Cessation
- 2008-10-30 KR KR1020080107335A patent/KR101461676B1/ko active IP Right Grant
- 2008-10-30 KR KR1020080107331A patent/KR101520486B1/ko active IP Right Grant
-
2011
- 2011-12-30 US US13/341,532 patent/US8320484B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10207695A (ja) * | 1997-01-16 | 1998-08-07 | Nec Ic Microcomput Syst Ltd | 疑似乱数発生回路 |
| EP1463255A1 (en) * | 2003-03-25 | 2004-09-29 | Sony United Kingdom Limited | Interleaver for mapping symbols on the carriers of an OFDM system |
| JP2007528169A (ja) * | 2004-03-10 | 2007-10-04 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置 |
| WO2006069392A1 (en) * | 2004-12-22 | 2006-06-29 | Qualcomm Incorporated | Pruned bit-reversal interleaver |
| US20070250742A1 (en) * | 2006-04-11 | 2007-10-25 | Sharp Laboratories Of America, Inc. | Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system |
Non-Patent Citations (3)
| Title |
|---|
| JPN7012004926; 'Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ （ＤＶＢ）； Ｆｒａｍｅ ｓｔｒｕｃｔｕｒｅ ｃｈａｎｎｅｌ ｃｏｄｉｎｇ ａｎｄ ｍｏｄｕｌａｔｉｏｎ ｆｏｒ ａ ｓｅｃｏｎｄ ｇｅｎｅｒａｔ' Ｄｒａｆｔ ＥＴＳＩ ＥＮ ３０２ ７５５ Ｖ１．１．１ , 200810, ｐｐ．８７-８８ * |
| JPN7012004928; ＹＯＳＳＩ ＳＥＧＡＬ， ＯＬＩＶＩＥＲ ＳＥＬＬＥＲ， ＤＡＶＥ ＷＩＬＬＩＡＭＳ ｅｔ ａｌ．: '"ＩＥＥＥ ８０２．１６ ＴＧ４ ＯＦＤＭ ＰＨＹ Ｐｒｏｐｏｓａｌ ｆｏｒ ｔｈｅ ８０２．１６ｂ ＰＨＹ Ｌａｙｅｒ"' ＩＥＥＥ ８０２．１６．４ｃ-０１／２０ , 20010304, ｐｐ．１，１４-２８ * |
| JPN7012004929; 'Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ （ＤＶＢ）； Ｆｒａｍｉｎｇ ｓｔｒｕｃｔｕｒｅ， ｃｈａｎｎｅｌ ｃｏｄｉｎｇ ａｎｄ ｍｏｄｕｌａｔｉｏｎ ｆｏｒ ｄｉｇｉｔａｌ ｔｅｒｒｅ' ＥＴＳＩ ＥＮ ３００ ７４４ Ｖ１．５．１ , 200411, ｐｐ．１９-２１ * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009112011A (ja) * | 2007-10-30 | 2009-05-21 | Sony United Kingdom Ltd | データ処理方法及び装置 |
| EP2398232A2 (en) | 2010-06-15 | 2011-12-21 | Funai Electric Co., Ltd. | Television signal receiver |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5252553B2 (ja) | データ処理装置及び方法 | |
| JP5253092B2 (ja) | データ処理装置及び方法 | |
| JP5248983B2 (ja) | データ処理装置及び方法 | |
| JP5392905B2 (ja) | データ処理装置及びデータ処理方法 | |
| JP5371374B2 (ja) | データ処理方法及び装置 | |
| US10044540B2 (en) | Data processing apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5248983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |