JP2009109819A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2009109819A
JP2009109819A JP2007283158A JP2007283158A JP2009109819A JP 2009109819 A JP2009109819 A JP 2009109819A JP 2007283158 A JP2007283158 A JP 2007283158A JP 2007283158 A JP2007283158 A JP 2007283158A JP 2009109819 A JP2009109819 A JP 2009109819A
Authority
JP
Japan
Prior art keywords
substrate
display device
color filter
display
filter layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007283158A
Other languages
Japanese (ja)
Inventor
Yuichi Inoue
雄一 井ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007283158A priority Critical patent/JP2009109819A/en
Publication of JP2009109819A publication Critical patent/JP2009109819A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Optical Filters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of attaining cost reduction of the display device, by reducing the amount of used liquid crystal layer and improving the yield by preventing short-circuiting between wirings. <P>SOLUTION: In the display device 1c which includes a color filter layer 33 provided at a display area 3a of a first substrate 3, a pixel electrode 35 formed and arranged on the color filter layer 33, a second substrate 4 disposed facing a pixel electrode 35 side of the first substrate 3, and a liquid crystal layer LC, held in between the first substrate 3 and the second substrate 4, the color filter layer 33 is extended in a peripheral region 3b, at the periphery of the display area 3a on the first substrate 3. In the peripheral region 3b, filters 33r, 33g, 33b constituting the color filter layer 33 are stacked. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、画素回路が設けられた基板上にカラーフィルタ層を設けてなる液晶表示装置に関する。   The present invention relates to a liquid crystal display device in which a color filter layer is provided on a substrate provided with a pixel circuit.

2枚の基板間に液晶層を狭持してなる表示装置(液晶表示装置)には、開口率の向上と製造プロセスの削減とを目的として、画素電極を駆動するための画素回路とカラーフィルタとを同一の基板上に設けたCOA(カラーフィルタ・オン・アレイ)またはCOT(カラーフィルタ・オン・TFT)と呼ばれる構造がある。図12は、このような構造を説明するための要部断面図である。   In a display device (liquid crystal display device) having a liquid crystal layer sandwiched between two substrates, a pixel circuit and a color filter for driving a pixel electrode for the purpose of improving the aperture ratio and reducing the manufacturing process Are provided on the same substrate as a COA (color filter on array) or COT (color filter on TFT). FIG. 12 is a cross-sectional view of a main part for explaining such a structure.

この図に示すように、表示装置における駆動側の第1基板201上には、表示領域201aとこれを囲む周辺領域201bとが設定され、さらに周辺領域201bに接する外周側に実装領域201cが設定されている。表示領域201a内には、マトリックス状に画素が配列され、薄膜トランジスタTrを備えた画素回路が各画素に配置されている。そして、外周領域201bおよび実装領域201cには、表示領域201aの画素回路に接続された引出配線203が配線されている。   As shown in this figure, on the first substrate 201 on the driving side in the display device, a display area 201a and a peripheral area 201b surrounding it are set, and a mounting area 201c is set on the outer peripheral side in contact with the peripheral area 201b. Has been. In the display area 201a, pixels are arranged in a matrix and a pixel circuit including a thin film transistor Tr is disposed in each pixel. In the outer peripheral area 201b and the mounting area 201c, lead-out wirings 203 connected to the pixel circuits in the display area 201a are wired.

また、表示領域201a上には、薄膜トランジスタTrを備えた画素回路を覆う状態で、各画素毎に各色フィルタ205r,205g,205bをパターニングしてなるカラーフィルタ層205が設けられている。このような構成のカラーフィルタ層205は層間絶縁膜を兼ねたものであり、各画素に設けられた薄膜トランジスタTrに達する接続孔が設けられている。そして、各色フィルタ205r,205g,205b上には、接続孔を介して薄膜トランジスタTrに接続された画素電極207がパターン形成され、これを覆う状態で配向膜(図示省略)が設けられている。   Further, a color filter layer 205 is provided on the display area 201a by patterning the color filters 205r, 205g, and 205b for each pixel so as to cover the pixel circuit including the thin film transistor Tr. The color filter layer 205 having such a structure also serves as an interlayer insulating film, and is provided with a connection hole reaching the thin film transistor Tr provided in each pixel. On each color filter 205r, 205g, 205b, the pixel electrode 207 connected to the thin film transistor Tr through the connection hole is patterned, and an alignment film (not shown) is provided so as to cover the pixel electrode 207.

このような第1基板201の画素電極207の形成面側には、第2基板301が対向配置されている。この第2基板301の第1基板201に向かう面上には共通電極303が設けられ、これを覆う状態で配向膜(図示省略)が設けられている。   The second substrate 301 is disposed so as to face the pixel electrode 207 forming surface side of the first substrate 201. A common electrode 303 is provided on the surface of the second substrate 301 facing the first substrate 201, and an alignment film (not shown) is provided so as to cover the common electrode 303.

そして、これらの基板201−301間に、液晶層LCが挟持されている。この液晶層LCは、基板201−301の周縁間に設けたシール剤305によって基板201−301間に封止されている。   A liquid crystal layer LC is sandwiched between the substrates 201-301. The liquid crystal layer LC is sealed between the substrates 201-301 by a sealing agent 305 provided between the peripheral edges of the substrates 201-301.

以上のような構成の表示装置においては、各色フィルタ205r,205g,205bの端部間に形成される溝部を埋めるように有機絶縁層を設ける構成が提案されている。これにより、カラーフィルタ層205上の画素電極207と、カラーフィルタ層205下の薄膜トランジスタTrを有する画素回路との間の電気容量が小さく抑えられ、クロストークや表示ムラを防止できるとしている(下記特許文献1参照)。   In the display device configured as described above, a configuration in which an organic insulating layer is provided so as to fill a groove formed between the end portions of the color filters 205r, 205g, and 205b has been proposed. As a result, the electric capacitance between the pixel electrode 207 on the color filter layer 205 and the pixel circuit having the thin film transistor Tr below the color filter layer 205 can be reduced, and crosstalk and display unevenness can be prevented (the following patents). Reference 1).

特開2006−53419号公報JP 2006-53419 A

しかしながら上述した構成の表示装置においては、図12に示すように、表示領域201aにおけるセルギャップg1に対して、カラーフィルタ層205が設けられていない周辺領域201bにおけるセルギャップg2が大きくなる。この周辺領域201bは表示に寄与しないいわゆる額縁部分であるにもかかわらず、液晶層LCの使用量を大幅に増加させる要因部分となっている。   However, in the display device configured as described above, as shown in FIG. 12, the cell gap g2 in the peripheral region 201b where the color filter layer 205 is not provided is larger than the cell gap g1 in the display region 201a. Although the peripheral area 201b is a so-called frame portion that does not contribute to display, it is a factor that greatly increases the amount of liquid crystal layer LC used.

また、引出配線203を露出させた状態で、画素電極の形成などが行われるため、引出配線203間に導電性の異物の付着によるショートが発生し易い。   In addition, since pixel electrodes are formed with the extraction wiring 203 exposed, a short circuit due to adhesion of conductive foreign matter is likely to occur between the extraction wirings 203.

そこで本発明は、液晶層の使用量の削減を図ることでコストダウンを実現できるとともに、配線間のショートを防止して歩留まりの向上を図ることが可能な表示装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a display device that can realize cost reduction by reducing the amount of liquid crystal layer used and can improve yield by preventing short-circuiting between wirings. .

このような目的を達成するための本発明の表示装置は、第1基板の表示領域に設けられたカラーフィルタ層、カラーフィルタ層上に配列形成された画素電極、第1基板の画素電極側に対向配置された第2基板、これらの第1基板と第2基板との間に挟持された液晶層とを備えた表示装置において、第1基板上における前記表示領域の周囲に、前記カラーフィルタ層が延設されていることを特徴としている。   In order to achieve such an object, a display device of the present invention includes a color filter layer provided in a display area of a first substrate, pixel electrodes arrayed on the color filter layer, and a pixel electrode side of the first substrate. In a display device including a second substrate disposed oppositely and a liquid crystal layer sandwiched between the first substrate and the second substrate, the color filter layer is disposed around the display region on the first substrate. Is characterized by being extended.

このような構成の表示装置では、表示領域の周囲に延設したカラーフィルタ層によって、表示領域の周囲においてのセルギャップが狭められ、狭められた分だけ液晶層の使用量が削減される。しかも、表示領域の周囲に引き出された配線が、カラーフィルタ層によって覆われるため、異物による配線間のショートが防止される。   In the display device having such a configuration, the cell gap around the display region is narrowed by the color filter layer extending around the display region, and the usage amount of the liquid crystal layer is reduced by the narrowed portion. In addition, since the wiring drawn out around the display area is covered with the color filter layer, a short circuit between the wirings due to foreign matter is prevented.

以上説明したように本発明によれば、液晶層の使用量の削減を図ることで表示装置のコストダウンを実現できると共に、配線間のショートを防止して歩留まりの向上を図ることが可能になる。   As described above, according to the present invention, it is possible to reduce the amount of the liquid crystal layer used, thereby reducing the cost of the display device and preventing the short circuit between the wirings and improving the yield. .

以下、本発明の表示装置の各実施形態を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the display device of the present invention will be described in detail with reference to the drawings.

<表示装置の構成>
図1(1)は実施形態の表示装置の構成を示す平面図であり、図1(2)は図1(1)におけるA−A’部の概略断面図である。尚、図1(1)においては、説明のために構成要素の一部を切り欠いた図面となっている。
<Configuration of display device>
FIG. 1A is a plan view showing the configuration of the display device of the embodiment, and FIG. 1B is a schematic cross-sectional view taken along line AA ′ in FIG. In FIG. 1 (1), a part of the constituent elements is cut out for the sake of explanation.

これらの図に示す表示装置1aは、アクティブマトリックス型の液晶表示装置であり、ガラス基板や他の透明材料等を用いて構成された第1基板3と第2基板4との間に、液晶層LCを狭持してなる。この表示装置1aが、従来の表示装置と異なるところは、第1基板3上に設けたカラーフルタ層33の構成にあり、他の構成は同様であって良い。   The display device 1a shown in these drawings is an active matrix type liquid crystal display device, and a liquid crystal layer is interposed between a first substrate 3 and a second substrate 4 formed using a glass substrate or other transparent material. Hold the LC. This display device 1a is different from the conventional display device in the configuration of the color filter layer 33 provided on the first substrate 3, and the other configurations may be the same.

すなわち、第1基板3は、中央部に設定された表示領域3aと、その周囲に設けられた周辺領域3bと、周辺領域3bから延設された部分であってICチップや回路基板などの外部回路5が実装される実装領域3cを備えている。   That is, the first substrate 3 is a display region 3a set at the center, a peripheral region 3b provided around the display region 3a, and a portion extending from the peripheral region 3b, and is an external part such as an IC chip or a circuit board. A mounting area 3c on which the circuit 5 is mounted is provided.

このうち、表示領域3aには、マトリックス状に複数の画素が配列され、薄膜トランジスタTrを備えた画素回路が各画素毎に配置されている。そして、外周領域3bおよび実装領域3cには、表示領域3aの画素回路に接続された引出配線31が配線されている。尚、画素回路およびこれに接続される配線等の回路構成は、以降に説明する。   Among these, in the display area 3a, a plurality of pixels are arranged in a matrix, and a pixel circuit including a thin film transistor Tr is arranged for each pixel. In the outer peripheral region 3b and the mounting region 3c, lead-out wirings 31 connected to the pixel circuits in the display region 3a are wired. The circuit configuration of the pixel circuit and wiring connected thereto will be described later.

また、表示領域3a上には、薄膜トランジスタTrを備えた画素回路を覆う状態で、各画素毎に各色のカラーフィルタ、すなわち赤色フィルタ33r、緑色フィルタ33g、および青色フィルタ33bをパターニングしてなるカラーフィルタ層33が設けられている。このような各色フィルタ33r,33g,33bは、画素間において端部を積層させて設けられており、一枚のカラーフィルタ層33を構成している。尚、各色フィルタ33r,33g,33bは、隣接する画素間で共通に設けられていても良く、例えば垂直方向に配列された画素間で共通のストライプ状であっても良い。   On the display area 3a, a color filter formed by patterning a color filter of each color, that is, a red filter 33r, a green filter 33g, and a blue filter 33b, for each pixel in a state of covering a pixel circuit including the thin film transistor Tr. A layer 33 is provided. Each of such color filters 33r, 33g, and 33b is provided by stacking end portions between pixels, and constitutes a single color filter layer 33. Note that the color filters 33r, 33g, and 33b may be provided in common between adjacent pixels, for example, may be in the form of a stripe common between pixels arranged in the vertical direction.

以上各色フィルタ33r,33g,33bからなるカラーフィルタ層33は、表面平坦な層間絶縁膜を兼ねたものであり、下層の画素回路による凹凸を埋め込む膜厚で形成されていることとする。またこのようなカラーフィルタ層33には、各画素において薄膜トランジスタTrに達する接続孔33aが設けられている。   The color filter layer 33 composed of the color filters 33r, 33g, and 33b serves as an interlayer insulating film having a flat surface, and is formed with a film thickness that fills the unevenness of the lower pixel circuit. The color filter layer 33 is provided with a connection hole 33a that reaches the thin film transistor Tr in each pixel.

そして特に、このカラーフィルタ層33は、表示領域3a上だけではなく、その周囲の周辺領域3b上にまで延設されているところが特徴的である。周辺領域3bにおいてカラーフィルタ層33は、各色フィルタ33r,33g,33bを積層させた構成となっていることが好ましい。これは、以降に説明するカラーフィルタ層33の作製手順において、各色フィルタ33r,33g,33bを順次パターン形成する際に積層させることによって得られる。このような構成においては、上層に位置するフィルタ程、幅が狭くなるように設定することが好ましい。これにより各色フィルタ33r,33g,33bを積層形成する際のパターンずれの影響を防止できる。   In particular, the color filter layer 33 is characterized in that it extends not only on the display area 3a but also on the peripheral area 3b around it. In the peripheral region 3b, the color filter layer 33 preferably has a configuration in which the color filters 33r, 33g, and 33b are stacked. This is obtained by stacking the color filters 33r, 33g, and 33b when sequentially forming the patterns in the procedure for manufacturing the color filter layer 33 described below. In such a configuration, it is preferable to set the filter so as to be narrower in the upper layer. As a result, it is possible to prevent the influence of pattern deviation when the color filters 33r, 33g, and 33b are stacked.

尚、カラーフルタ層33は、表示領域3aを囲む周辺領域3bの全域に延設されていることが好ましい。また、カラーフルタ層33は、周辺領域3bの全域において積層構造である必要はなく、例えば液晶層LCを表示領域3aに速やかに注入するための開口として、周辺領域3bの一部に単層部分を設けても良い。また、周辺領域3bにおける各色フィルタ33r,33g,33bの積層順は、特に限定されることはなく、以降に説明する製造工程における各色フィルタ33r,33g,33bの作製順になる。   The color filter layer 33 is preferably extended over the entire peripheral area 3b surrounding the display area 3a. Further, the color filter layer 33 does not need to have a laminated structure in the entire peripheral region 3b. For example, the color filter layer 33 has a single layer portion in a part of the peripheral region 3b as an opening for quickly injecting the liquid crystal layer LC into the display region 3a. May be provided. The order in which the color filters 33r, 33g, and 33b are stacked in the peripheral region 3b is not particularly limited, and is the order in which the color filters 33r, 33g, and 33b are manufactured in the manufacturing process described below.

また、次に説明するカラーフィルタ層33上の画素電極35と、カラーフィルタ層33下の画素回路(薄膜トランジスタTrを有する)との間の電気容量を小さく抑えてクロストークや表示ムラを防止することを目的として、各色フィルタ33r,33g,33b間の溝部を埋めるように有機絶縁層を設けても良い。   Further, the cross capacitance and display unevenness can be prevented by suppressing the electric capacity between the pixel electrode 35 on the color filter layer 33 described below and the pixel circuit (having the thin film transistor Tr) below the color filter layer 33. For this purpose, an organic insulating layer may be provided so as to fill a groove between the color filters 33r, 33g, and 33b.

以上のような構成のカラーフィルタ層33上の表示領域3aには、例えばITO(Indium Tin Oxide)のような透明導電性材料からなる画素電極35がパターン形成されている。各画素電極35は、各画素に対応してパターン形成されており、カラーフィルタ層33に設けられた接続孔33aを介して薄膜トランジスタTrに接続されている。   A pixel electrode 35 made of a transparent conductive material such as ITO (Indium Tin Oxide) is patterned in the display region 3a on the color filter layer 33 having the above configuration. Each pixel electrode 35 is formed in a pattern corresponding to each pixel, and is connected to the thin film transistor Tr through a connection hole 33 a provided in the color filter layer 33.

また、第1基板3の画素電極35の形成面側には、第2基板4が対向配置されている。この第2基板4における第1基板3に向かう面上には、周辺領域3bに対応する位置に遮光膜41がパターン形成されている。つまり、この遮光膜41は、カラーフィルタ層33における各色フィルタ33r,33g,33bの積層部を覆う状態で設けられている。   In addition, the second substrate 4 is disposed opposite to the surface of the first substrate 3 where the pixel electrode 35 is formed. On the surface of the second substrate 4 facing the first substrate 3, a light shielding film 41 is formed in a pattern corresponding to the peripheral region 3b. That is, the light shielding film 41 is provided in a state of covering the stacked portion of the color filters 33r, 33g, and 33b in the color filter layer 33.

また第2基板4上には、この遮光膜41を覆う状態でITOのような透明導電性材料からなる共通電極43が設けられ、さらに共通電極43を覆う状態で配向膜(図示省略)が設けられている。   On the second substrate 4, a common electrode 43 made of a transparent conductive material such as ITO is provided so as to cover the light shielding film 41, and an alignment film (not shown) is provided so as to cover the common electrode 43. It has been.

そして、これらの基板3−4間には、ここでの図示は省略したスペーサを挟持させることによって表示領域3aを所定のセルギャップg1に保ち、そのセルギャップG1に保たれた間隔に液晶層LCが挟持されている。この液晶層LCは、基板3−4の周縁間に設けたシール剤45によって基板3−4間に封止されている。   The display region 3a is maintained at a predetermined cell gap g1 by sandwiching a spacer (not shown) between these substrates 3-4, and the liquid crystal layer LC is maintained at the interval maintained in the cell gap G1. Is pinched. The liquid crystal layer LC is sealed between the substrates 3-4 by a sealing agent 45 provided between the peripheral edges of the substrates 3-4.

尚、ここでは、例えばセルギャップg1が4μm程度であり、各色フィルタ33r,33g,33bのそれぞれの膜厚が2μm程度であることとする。これにより、各色フィルタ33r,33g,33bの積層部が、セルギャップg1と略同一高さとなり、周辺領域3bにおけるセルギャップg2がほぼg2=0となり、各色フィルタ33r,33g,33bの積層部がスペーサとして用いられるようになる。   Here, for example, the cell gap g1 is about 4 μm, and the film thicknesses of the color filters 33r, 33g, 33b are about 2 μm. As a result, the stacked portions of the color filters 33r, 33g, and 33b are substantially the same height as the cell gap g1, the cell gap g2 in the peripheral region 3b is approximately g2 = 0, and the stacked portions of the color filters 33r, 33g, and 33b are It will be used as a spacer.

このような構成の表示装置1aは、2枚の偏光板間に配置され、第1基板3側に設けたバックライトからの光を液晶層LCのスイッチングによって第2基板4側から取り出して表示が行われる。   The display device 1a having such a configuration is disposed between two polarizing plates, and displays light by taking out light from a backlight provided on the first substrate 3 side from the second substrate 4 side by switching of the liquid crystal layer LC. Done.

<表示装置の回路構成>
次に図2に基づいて、上述した実施形態の液晶表示装置の回路構成の一例を説明する。尚、図1を用いて説明した実施形態において共通する構成要素には同一の符号を付して説明を行う。
<Circuit configuration of display device>
Next, an example of the circuit configuration of the liquid crystal display device of the above-described embodiment will be described with reference to FIG. In addition, the same code | symbol is attached | subjected and demonstrated to the common component in embodiment described using FIG.

図2は、アクティブマトリックス駆動の液晶表示装置の回路構成を示す図であり、図1を用いて説明した表示領域1aに適用される。先にも説明したように、表示装置1aの第1基板3側には、表示領域3aとその周辺領域3bとが設定されている。表示領域3aには、複数の走査線31sと複数の信号線31dとが縦横に配線されており、それぞれの交差部に対応して1つの画素が設けられた画素アレイ部として構成されている。また、表示領域3aには、走査線31s(または信号線31d)と平行に共通配線Vcomが配線されている。   FIG. 2 is a diagram illustrating a circuit configuration of an active matrix liquid crystal display device, which is applied to the display region 1a described with reference to FIG. As described above, the display area 3a and the peripheral area 3b are set on the first substrate 3 side of the display device 1a. In the display area 3a, a plurality of scanning lines 31s and a plurality of signal lines 31d are wired vertically and horizontally, and are configured as a pixel array section in which one pixel is provided corresponding to each intersection. In the display area 3a, a common wiring Vcom is wired in parallel with the scanning line 31s (or the signal line 31d).

一方、周辺領域3bには、走査線31sを走査駆動する走査線駆動回路36と、輝度情報に応じた映像信号(すなわち入力信号)を信号線31dに供給する信号線駆動回路37とが配置されている。   On the other hand, a scanning line driving circuit 36 that scans and drives the scanning line 31s and a signal line driving circuit 37 that supplies a video signal (that is, an input signal) corresponding to luminance information to the signal line 31d are arranged in the peripheral region 3b. ing.

各画素には、例えばスイッチング素子としての薄膜トランジスタTrおよび保持容量Csからなる画素回路が設けられ、さらにこの画素回路に接続された画素電極35が設けられている。   Each pixel is provided with, for example, a pixel circuit including a thin film transistor Tr as a switching element and a storage capacitor Cs, and further, a pixel electrode 35 connected to the pixel circuit is provided.

以上までの構成においては、画素電極35がカラーフィルタ層からなる絶縁膜上に配列され、それ以外の配線および回路はカラーフィルタ層からなる絶縁膜下に設けられる。   In the above configuration, the pixel electrodes 35 are arranged on the insulating film made of the color filter layer, and other wirings and circuits are provided under the insulating film made of the color filter layer.

そして各画素回路を構成する薄膜トランジスタTrは、ゲートが走査線31sに接続され、ソース/ドレインの一方が信号線31dに接続され、ソース/ドレインの他方が保持容量Csと画素電極35とに接続されている。また容量素子Csのもう一方の電極が、共通配線Vcomに接続されている。尚、ここでの図示は省略しているが、先に図1を用いて説明したように、共通配線Vcomに接続された共通電極が、各画素に設けられた画素電極35に対向して配置され、これらの画素電極35と共通電極との間に液晶層が挟持された構成となっている。   In the thin film transistor Tr constituting each pixel circuit, the gate is connected to the scanning line 31s, one of the source / drain is connected to the signal line 31d, and the other of the source / drain is connected to the storage capacitor Cs and the pixel electrode 35. ing. The other electrode of the capacitive element Cs is connected to the common wiring Vcom. Although not shown here, as described above with reference to FIG. 1, the common electrode connected to the common wiring Vcom is arranged to face the pixel electrode 35 provided in each pixel. The liquid crystal layer is sandwiched between the pixel electrode 35 and the common electrode.

そして、薄膜トランジスタTrを介して信号線31dから書き込まれた映像信号が保持容量Csに保持され、保持された信号量に応じた電圧が画素電極35に供給される構成となっている。   Then, the video signal written from the signal line 31d via the thin film transistor Tr is held in the holding capacitor Cs, and a voltage corresponding to the held signal amount is supplied to the pixel electrode 35.

ここで、走査線31sおよび信号線31dの一部は、表示領域3aに設けた画素回路と、周辺領域3bに設けた駆動回路36,37とを接続する引出配線として配線されることになる。また、これらの駆動回路36,37からは、周辺領域3bに隣接して設けられた実装領域に引出配線が延設されることになる。   Here, a part of the scanning line 31s and the signal line 31d is wired as an extraction wiring for connecting the pixel circuit provided in the display region 3a and the drive circuits 36 and 37 provided in the peripheral region 3b. Further, from these drive circuits 36 and 37, the lead-out wiring is extended to the mounting region provided adjacent to the peripheral region 3b.

以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域3bには、画素回路の変更に応じて必要な駆動回路を追加しても良い。   The configuration of the pixel circuit as described above is merely an example, and a capacitor element may be provided in the pixel circuit as necessary, or a plurality of transistors may be provided to configure the pixel circuit. Further, a necessary drive circuit may be added to the peripheral region 3b according to the change of the pixel circuit.

<製造方法>
図3および図4は、上述した表示装置1aの製造方法を示す断面工程図である。この図に示すように実施形態の表示装置1aは、従来の表示装置と同様の製造手順で得ることができる。
<Manufacturing method>
3 and 4 are cross-sectional process diagrams illustrating a method of manufacturing the display device 1a described above. As shown in this figure, the display device 1a of the embodiment can be obtained by a manufacturing procedure similar to that of a conventional display device.

すなわち、先ず図3(1)に示すように、第1基板3の表示領域3a上に薄膜トランジスタTrおよびここでの図示を省略した容量素子からなる画素回路を形成する。ここで形成する薄膜トランジスタTrは、ボトムゲート型およびトップゲート型のどちらであっても良い。また、この画素回路の形成と同一工程で、第1基板3の周辺領域3b〜実装領域3cに、画素回路に接続された引出配線31を形成する。尚、周辺領域3bには、さらに上述した走査線駆動回路や信号線駆動回路なども形成する。   That is, first, as shown in FIG. 3A, a pixel circuit including a thin film transistor Tr and a capacitance element not shown here is formed on the display region 3a of the first substrate 3. The thin film transistor Tr formed here may be either a bottom gate type or a top gate type. In the same process as the formation of the pixel circuit, the lead-out wiring 31 connected to the pixel circuit is formed in the peripheral region 3b to the mounting region 3c of the first substrate 3. In the peripheral region 3b, the above-described scanning line driving circuit, signal line driving circuit, and the like are further formed.

次に、図3(2)に示すように、第1基板3上にネガ型の第1レジスト材料51を塗布し、露光光hのパターン照射とその後の現像処理とを行う。   Next, as shown in FIG. 3B, a negative first resist material 51 is applied on the first substrate 3, and pattern irradiation with exposure light h and subsequent development processing are performed.

これにより、図3(3)に示すように、第1レジスト材料51をパターニングしてなる例えば青色フィルタ33bを、表示領域3aおよび周辺領域3bにパターン形成する。この際、表示領域3aの青色フィルタ33bには、薄膜トランジスタTrに達する接続孔33aが設けられるようにする。   As a result, as shown in FIG. 3C, for example, a blue filter 33b formed by patterning the first resist material 51 is patterned in the display region 3a and the peripheral region 3b. At this time, the blue filter 33b in the display area 3a is provided with a connection hole 33a reaching the thin film transistor Tr.

次に、図3(4)に示すように、第1基板3上に青色フィルタ33bを覆う状態で、ネガ型の第2レジスト材料52を塗布し、露光光hのパターン照射とその後の現像処理とを行う。   Next, as shown in FIG. 3 (4), a negative second resist material 52 is applied on the first substrate 3 so as to cover the blue filter 33b, and pattern irradiation with exposure light h and subsequent development processing are performed. And do.

これにより、図3(5)に示すように、第2レジスト材料52をパターニングしてなる例えば緑色フィルタ33gを、表示領域3aおよび周辺領域3bにパターン形成する。この際、表示領域3aにおいては、青色フィルタ33bが形成された画素とは異なる画素に緑色フィルタ33gを形成し、緑色フィルタ33gに薄膜トランジスタTrに達する接続孔33aが設けられるようにする。また、周辺領域3bにおいては、青色フィルタ33bに積層して緑色フィルタ33gを形成する。   As a result, as shown in FIG. 3 (5), for example, a green filter 33g obtained by patterning the second resist material 52 is patterned in the display region 3a and the peripheral region 3b. At this time, in the display area 3a, the green filter 33g is formed in a pixel different from the pixel in which the blue filter 33b is formed, and the connection hole 33a reaching the thin film transistor Tr is provided in the green filter 33g. In the peripheral region 3b, the green filter 33g is formed by being stacked on the blue filter 33b.

その後、図4(1)に示すように、第1基板3上に青色フィルタ33bおよび緑色フィルタ33gを覆う状態で、ネガ型の第3レジスト材料53を塗布し、露光光hのパターン照射とその後の現像処理とを行う。   Thereafter, as shown in FIG. 4A, a negative third resist material 53 is applied on the first substrate 3 so as to cover the blue filter 33b and the green filter 33g. Development processing.

これにより、図4(2)に示すように、第3レジスト材料53をパターニングしてなる例えば赤色フィルタ33rを、表示領域3aおよび周辺領域3bにパターン形成する。この際、表示領域3aにおいては、青色フィルタ33bおよび緑色フィルタ33gが形成された画素とは異なる画素に赤色フィルタ33rを形成し、赤色フィルタ33rに薄膜トランジスタTrに達する接続孔33aが設けられるようにする。また、周辺領域3bにおいては、緑色フィルタ33gに積層して赤色フィルタ33rを形成する。   Thereby, as shown in FIG. 4B, for example, a red filter 33r formed by patterning the third resist material 53 is formed in a pattern in the display region 3a and the peripheral region 3b. At this time, in the display area 3a, the red filter 33r is formed in a pixel different from the pixel in which the blue filter 33b and the green filter 33g are formed, and the connection hole 33a reaching the thin film transistor Tr is provided in the red filter 33r. . In the peripheral region 3b, the red filter 33r is formed by being stacked on the green filter 33g.

以上により、表示領域3aに各色フィルタ33r,33g,33bを配列し、周辺領域3bに各色フィルタ33r,33g,33bを積層させてなるカラーフィルタ層33を得る。尚、各色フィルタ33r,33g,33bの作製順が特に限定されることはなく、上述した順とは異なる順であって良い。   As described above, the color filter layer 33 is obtained by arranging the color filters 33r, 33g, and 33b in the display area 3a and laminating the color filters 33r, 33g, and 33b in the peripheral area 3b. Note that the order in which the color filters 33r, 33g, and 33b are manufactured is not particularly limited, and may be different from the order described above.

その後は、図4(3)に示すように、表示領域3aにおけるカラーフルタ層33上に、各画素に対応させて薄膜トランジスタTrに接続させた画素電極35を形成する。またこれらの画素電極35を覆う配向膜を形成する。   Thereafter, as shown in FIG. 4C, the pixel electrode 35 connected to the thin film transistor Tr corresponding to each pixel is formed on the color filter layer 33 in the display region 3a. Further, an alignment film that covers these pixel electrodes 35 is formed.

そして、図1に示したように、第1基板3における画素電極35および配向膜の形成面側に、遮光膜41、共通電極43、および配向膜がこの順に設けられた第2基板4を対向配置する。この際、ここでの図示を省略したスペーサを挟持させることで表示領域3aを所定のセルギャップg1に保つ。尚、セルギャップg1が4μm程度であり、各色フィルタ33r,33g,33bのそれぞれの膜厚が2μm程度であれば、各色フィルタ33r,33g,33bの積層部もスペーサとして用いられる。   Then, as shown in FIG. 1, the second substrate 4 in which the light shielding film 41, the common electrode 43, and the alignment film are provided in this order on the pixel substrate 35 and the alignment film forming surface side of the first substrate 3 is opposed to the second substrate 4. Deploy. At this time, the display region 3a is kept at a predetermined cell gap g1 by sandwiching a spacer not shown here. If the cell gap g1 is about 4 μm and the film thicknesses of the color filters 33r, 33g, and 33b are about 2 μm, the stacked portions of the color filters 33r, 33g, and 33b are also used as spacers.

また、第1基板3と第2基板4との周縁にシール剤45を挟持させて基板3−4間を封止した状態とする。この状態においてシール剤45の開口部から液晶材料を基板3−4間に注入して、開口を封止して表示装置1aを完成させる。   In addition, the sealing agent 45 is sandwiched between the peripheral edges of the first substrate 3 and the second substrate 4, and the space between the substrates 3-4 is sealed. In this state, a liquid crystal material is injected between the openings of the sealant 45 between the substrates 3-4, and the openings are sealed to complete the display device 1a.

以上説明した実施形態の表示装置1aによれば、表示領域3aの周囲の周辺領域3bにまで延設したカラーフィルタ層33によって、表示に寄与しない周辺領域3bにおいてのセルギャップg2が狭められ、狭められた分だけ液晶層LCの使用量が削減される。特に、周辺領域3bにおいては、各色フィルタ3r,3g,3bを積層させたことから、周辺領域3bにおいてのセルギャップg2を狭める効果が高く、液晶層LCの使用量を十分に削減することが可能である。   According to the display device 1a of the embodiment described above, the cell gap g2 in the peripheral region 3b that does not contribute to display is narrowed and narrowed by the color filter layer 33 extending to the peripheral region 3b around the display region 3a. The use amount of the liquid crystal layer LC is reduced by the amount. In particular, since the color filters 3r, 3g, and 3b are stacked in the peripheral region 3b, the effect of narrowing the cell gap g2 in the peripheral region 3b is high, and the usage amount of the liquid crystal layer LC can be sufficiently reduced. It is.

しかも、表示領域3aから周辺領域3bに引き出された引出配線31が、カラーフィルタ層33によって覆われるため、異物による引出配線31間のショートが防止される。また引出配線31と共通電極43との間に異物が挟持されることによるショートも防止される。   In addition, since the lead-out lines 31 drawn from the display area 3a to the peripheral area 3b are covered with the color filter layer 33, a short circuit between the lead-out lines 31 due to foreign matters is prevented. Further, a short circuit due to foreign matter being sandwiched between the lead-out wiring 31 and the common electrode 43 is also prevented.

以上の結果、図1の表示装置1aによれば、液晶層の使用量の削減を図ることで表示装置のコストダウンを実現できると共に、配線間のショートを防止して歩留まりの向上を図ることが可能になる。   As a result, according to the display device 1a of FIG. 1, it is possible to reduce the cost of the display device by reducing the usage amount of the liquid crystal layer, and to prevent the short circuit between the wirings and improve the yield. It becomes possible.

尚、セルギャップg1の値と、各色フィルタ33r,33g,33bのそれぞれの膜厚とから、図1に示したように周辺領域3bにおけるセルギャップg2>0となった場合であっても、各色フィルタ33r,33g,33bの積層部は、液晶層LCの流動性を保ちながらも表示領域3aにおけるセルギャップg1の変形を最小限に止めるための予備的なスペーサ(いわゆるサブ柱)として機能するようになる。   Even if the cell gap g2> 0 in the peripheral region 3b as shown in FIG. 1 from the value of the cell gap g1 and the film thickness of each of the color filters 33r, 33g, 33b, each color. The stacked portion of the filters 33r, 33g, and 33b functions as a preliminary spacer (so-called sub-pillar) for minimizing the deformation of the cell gap g1 in the display region 3a while maintaining the fluidity of the liquid crystal layer LC. become.

<変形例−1>
図5には、周辺領域3bにおける各色フィルタ33r,33g,33bの積層状態を変更した表示装置1bの要部断面図を示す。この図5に示すように、周辺領域3bにおける各色フィルタ33r,33g,33bの積層状態は、最上層の色フィルタ(ここでは赤色フィルタ33r)のみ、下層の色フィルタ33g,33bよりも狭い幅で形成されていても良い。
<Modification-1>
FIG. 5 shows a cross-sectional view of the main part of the display device 1b in which the stacked state of the color filters 33r, 33g, 33b in the peripheral region 3b is changed. As shown in FIG. 5, the stacked state of the color filters 33r, 33g, and 33b in the peripheral region 3b is such that only the uppermost color filter (here, the red filter 33r) is narrower than the lower color filters 33g and 33b. It may be formed.

このような構成とすることにより、図1の構成と比較して、表示に寄与することのない周辺領域3bにおいて、カラーフィルタ層33の体積を増加させ、液晶層LCの使用量をさらに削減する効果が高くなる。尚、周辺領域3bにおける各色フィルタ33r,33g,33bの幅を同一とすれば、さらに液晶層LCの使用量を削減する効果が高くなる。   By adopting such a configuration, the volume of the color filter layer 33 is increased in the peripheral region 3b that does not contribute to the display, and the usage amount of the liquid crystal layer LC is further reduced as compared with the configuration of FIG. Increases effectiveness. If the widths of the color filters 33r, 33g, and 33b in the peripheral region 3b are made the same, the effect of further reducing the usage amount of the liquid crystal layer LC is enhanced.

<変形例−2>
図6には、周辺領域3bにおける各色フィルタ33r,33g,33bの積層状態を変更した表示装置1cの要部断面図を示す。この図6に示すように、周辺領域における各色フィルタ33r,33g,33bの積層状態は、3層構造に限定されることはなく、2層であっても良い。
<Modification-2>
FIG. 6 shows a cross-sectional view of the main part of the display device 1c in which the stacked state of the color filters 33r, 33g, 33b in the peripheral region 3b is changed. As shown in FIG. 6, the laminated state of the color filters 33r, 33g, and 33b in the peripheral region is not limited to the three-layer structure, and may be two layers.

このような構造とすることにより、シール剤45の開口から基板3−4間に注入される液晶層LCが、表示領域3a内に速やかに導入されるようになる。このような構成の場合、周辺領域3bに延設されるカラーフィルタ層33の幅を可能な範囲で大きくすることにより液晶層LCの使用量を削減する効果が高くなり、また配線間のショートを防止する効果も高くなる。   With such a structure, the liquid crystal layer LC injected between the substrate 3-4 through the opening of the sealant 45 is quickly introduced into the display region 3a. In such a configuration, by increasing the width of the color filter layer 33 extending in the peripheral region 3b as much as possible, the effect of reducing the amount of use of the liquid crystal layer LC is enhanced, and a short circuit between the wirings is prevented. The effect to prevent becomes high.

尚、本発明は、周辺領域3bにカラーフィルタ層33が延設されていれば、液晶層の使用量の削減を図る効果および配線間のショートを防止する効果が得られる。このため、周辺領域3bのカラーフィルタ層33は、各色フィルタ33r,33g,33bのうちの何れかの単層構造であっても良い。   In the present invention, if the color filter layer 33 is extended in the peripheral region 3b, the effect of reducing the amount of the liquid crystal layer used and the effect of preventing a short circuit between the wirings can be obtained. For this reason, the color filter layer 33 in the peripheral region 3b may have any single layer structure among the color filters 33r, 33g, and 33b.

また本発明は、反射型の液晶表示装置にも適用可能であり同様の効果を得ることができる。この場合、液晶層LCに対してカラーフィルタ層33よりも外側になる位置に反射層を設ける構成とする。   The present invention can also be applied to a reflective liquid crystal display device, and the same effect can be obtained. In this case, a reflective layer is provided at a position outside the color filter layer 33 with respect to the liquid crystal layer LC.

<適用例>
以上説明した本発明に係る液晶表示装置は、図7〜図11に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
<Application example>
The liquid crystal display device according to the present invention described above is input to various electronic devices shown in FIGS. 7 to 11, such as digital cameras, notebook personal computers, mobile terminal devices such as mobile phones, video cameras, and the like. The video signal generated or the video signal generated in the electronic device can be applied to a display device of an electronic device in any field for displaying as an image or a video. An example of an electronic device to which the present invention is applied will be described below.

図7は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。   FIG. 7 is a perspective view showing a television to which the present invention is applied. The television according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and is created by using the display device according to the present invention as the video display screen unit 101.

図8は、本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。   8A and 8B are diagrams showing a digital camera to which the present invention is applied. FIG. 8A is a perspective view seen from the front side, and FIG. 8B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and is manufactured by using the display device according to the present invention as the display unit 112.

図9は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。   FIG. 9 is a perspective view showing a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like. It is produced by using.

図10は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。   FIG. 10 is a perspective view showing a video camera to which the present invention is applied. The video camera according to this application example includes a main body 131, a lens 132 for shooting an object on a side facing forward, a start / stop switch 133 at the time of shooting, a display unit 134, and the like. It is manufactured by using such a display device.

図11は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。   FIG. 11 is a diagram showing a mobile terminal device to which the present invention is applied, for example, a mobile phone, in which (A) is a front view in an opened state, (B) is a side view thereof, and (C) is in a closed state. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. The mobile phone according to this application example includes an upper housing 141, a lower housing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub display 145, a picture light 146, a camera 147, and the like. And the sub display 145 is manufactured by using the display device according to the present invention.

実施形態の表示装置を説明する図である。It is a figure explaining the display apparatus of embodiment. 実施形態の表示装置における回路構成の一例を示す図である。It is a figure which shows an example of the circuit structure in the display apparatus of embodiment. 実施形態の表示装置の製造方法を示す図(その1)である。It is a figure (the 1) which shows the manufacturing method of the display apparatus of embodiment. 実施形態の表示装置の製造方法を示す図(その2)である。It is FIG. (2) which shows the manufacturing method of the display apparatus of embodiment. 実施形態の表示装置の変形例-1を説明する図である。It is a figure explaining the modification-1 of the display apparatus of embodiment. 実施形態の表示装置の変形例−2を説明する図である。It is a figure explaining the modification-2 of the display apparatus of an embodiment. 本発明が適用されるテレビを示す斜視図である。It is a perspective view which shows the television to which this invention is applied. 本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。It is a figure which shows the digital camera to which this invention is applied, (A) is the perspective view seen from the front side, (B) is the perspective view seen from the back side. 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。1 is a perspective view showing a notebook personal computer to which the present invention is applied. 本発明が適用されるビデオカメラを示す斜視図である。It is a perspective view which shows the video camera to which this invention is applied. 本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the portable terminal device to which this invention is applied, for example, a mobile telephone, (A) is the front view in the open state, (B) is the side view, (C) is the front view in the closed state , (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. 従来の表示装置の構成を示す要部断面図である。It is principal part sectional drawing which shows the structure of the conventional display apparatus.

符号の説明Explanation of symbols

1a,1b,1c…表示装置、3…第1基板、3a…表示領域、3b…周辺領域、5…第2基板、31…引出配線、33…カラーフィルタ層、33r…赤色フィルタ、33g…緑色フィルタ、33b…青色フィルタ、35…画素電極、LC…液晶層、Tr…薄膜トランジスタ(画素回路)   1a, 1b, 1c ... display device, 3 ... first substrate, 3a ... display region, 3b ... peripheral region, 5 ... second substrate, 31 ... lead wiring, 33 ... color filter layer, 33r ... red filter, 33g ... green Filter 33b Blue filter 35 Pixel electrode LC Liquid crystal layer Tr Thin film transistor (pixel circuit)

Claims (6)

第1基板の表示領域に設けられたカラーフィルタ層と、
前記カラーフィルタ層上に配列形成された画素電極と、
前記第1基板の画素電極側に対向配置された第2基板と、
前記第1基板と第2基板との間に挟持された液晶層とを備えた表示装置において、
前記第1基板上における前記表示領域の周囲に、前記カラーフィルタ層が延設されている
ことを特徴とする表示装置。
A color filter layer provided in the display area of the first substrate;
Pixel electrodes arranged on the color filter layer;
A second substrate opposed to the pixel electrode side of the first substrate;
In a display device comprising a liquid crystal layer sandwiched between the first substrate and the second substrate,
The display device, wherein the color filter layer extends around the display area on the first substrate.
請求項1記載の表示装置において、
前記第1基板の表示領域には、各画素に対応して画素回路が設けられ、
前記第1基板における前記表示領域の周囲には、前記画素回路に接続された引出配線が設けられ、
前記カラーフィルタ層は、前記画素回路および前記引出配線を覆う状態で設けられている
ことを特徴とする表示装置。
The display device according to claim 1,
The display area of the first substrate is provided with a pixel circuit corresponding to each pixel,
Around the display area of the first substrate, a lead-out line connected to the pixel circuit is provided,
The color filter layer is provided in a state of covering the pixel circuit and the extraction wiring.
請求項1記載の表示装置において、
前記カラーフィルタ層は、前記表示領域の各画素に対応して各色フィルタをパターニングしてなる
ことを特徴とする表示装置。
The display device according to claim 1,
The color filter layer is formed by patterning each color filter corresponding to each pixel of the display region.
請求項3記載の表示装置において、
前記各色フィルタは、前記表示領域の周囲で積層されている
ことを特徴とする表示装置。
The display device according to claim 3, wherein
Each of the color filters is stacked around the display area.
請求項4記載の表示装置において、
前記表示領域の周囲で前記各色フィルタを積層させた積層部は、上層に向かって幅が狭くなるように形成されている
ことを特徴とする表示装置。
The display device according to claim 4, wherein
The display device, wherein the stacked portion in which the color filters are stacked around the display area is formed so that the width becomes narrower toward the upper layer.
前記1記載の表示装置において、
前記表示領域の周囲に対応する前記第2基板側には、遮光膜が設けられている
ことを特徴とする表示装置。
In the display device according to 1 above,
A light-shielding film is provided on the second substrate side corresponding to the periphery of the display area.
JP2007283158A 2007-10-31 2007-10-31 Display device Pending JP2009109819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007283158A JP2009109819A (en) 2007-10-31 2007-10-31 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007283158A JP2009109819A (en) 2007-10-31 2007-10-31 Display device

Publications (1)

Publication Number Publication Date
JP2009109819A true JP2009109819A (en) 2009-05-21

Family

ID=40778355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007283158A Pending JP2009109819A (en) 2007-10-31 2007-10-31 Display device

Country Status (1)

Country Link
JP (1) JP2009109819A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010281925A (en) * 2009-06-03 2010-12-16 Hitachi Displays Ltd Liquid crystal display

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153797A (en) * 1996-09-26 1998-06-09 Toshiba Corp Liquid crystal display device
JP2001142060A (en) * 1999-11-15 2001-05-25 Toshiba Corp Liquid crystal display device
JP2001142061A (en) * 1999-11-16 2001-05-25 Toshiba Corp Active matrix type liquid crystal display device
JP2001175198A (en) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2002049057A (en) * 2000-08-02 2002-02-15 Toshiba Corp Liquid crystal display device
JP2003029269A (en) * 2001-07-17 2003-01-29 Toshiba Corp Liquid crystal display device and method of manufacturing liquid crystal display device
JP2003035909A (en) * 2001-07-24 2003-02-07 Toshiba Corp Method for manufacturing plane display element and plane display element
JP2003066435A (en) * 2001-08-29 2003-03-05 Toshiba Corp Liquid crystal display device and its manufacturing method
JP2003107444A (en) * 2001-09-28 2003-04-09 Toshiba Corp Liquid crystal display device
JP2003172937A (en) * 2001-12-06 2003-06-20 Fuji Photo Film Co Ltd Liquid crystal display element
JP2003215556A (en) * 2002-01-25 2003-07-30 Toshiba Corp Liquid crystal display device
JP2004302297A (en) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp Liquid crystal display panel

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153797A (en) * 1996-09-26 1998-06-09 Toshiba Corp Liquid crystal display device
JP2001142060A (en) * 1999-11-15 2001-05-25 Toshiba Corp Liquid crystal display device
JP2001142061A (en) * 1999-11-16 2001-05-25 Toshiba Corp Active matrix type liquid crystal display device
JP2001175198A (en) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2002049057A (en) * 2000-08-02 2002-02-15 Toshiba Corp Liquid crystal display device
JP2003029269A (en) * 2001-07-17 2003-01-29 Toshiba Corp Liquid crystal display device and method of manufacturing liquid crystal display device
JP2003035909A (en) * 2001-07-24 2003-02-07 Toshiba Corp Method for manufacturing plane display element and plane display element
JP2003066435A (en) * 2001-08-29 2003-03-05 Toshiba Corp Liquid crystal display device and its manufacturing method
JP2003107444A (en) * 2001-09-28 2003-04-09 Toshiba Corp Liquid crystal display device
JP2003172937A (en) * 2001-12-06 2003-06-20 Fuji Photo Film Co Ltd Liquid crystal display element
JP2003215556A (en) * 2002-01-25 2003-07-30 Toshiba Corp Liquid crystal display device
JP2004302297A (en) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp Liquid crystal display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010281925A (en) * 2009-06-03 2010-12-16 Hitachi Displays Ltd Liquid crystal display
US8823906B2 (en) 2009-06-03 2014-09-02 Japan Display Inc. Manufacturing method of liquid crystal display device
US9036116B2 (en) 2009-06-03 2015-05-19 Japan Display Inc. Liquid crystal display device

Similar Documents

Publication Publication Date Title
TWI629623B (en) Display device
JP3158445B2 (en) Electro-optical device, electronic apparatus using the same, and method of manufacturing electro-optical device
JP4251286B2 (en) Display device
TWI399600B (en) Display device
JP5454872B2 (en) Liquid crystal devices and electronic equipment
TW201339694A (en) Display device, method of manufacturing the same, and electronic device
JPH06138488A (en) Liquid crystal display device
JP4301227B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and condenser
US8212982B2 (en) Liquid crystal display unit and electronic device
JP5610710B2 (en) Liquid crystal devices and electronic devices
JP2010072512A (en) Electro-optical device and electronic equipment, and method for manufacturing electro-optical device
JP5213616B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP2009025332A (en) Liquid crystal device and electronic apparatus
JP2008257014A (en) Liquid crystal display device and method for manufacturing liquid crystal display device
JP2004157148A (en) Liquid crystal display device and electronic equipment
JP5242969B2 (en) Liquid crystal display
JP2009109819A (en) Display device
JP5593593B2 (en) Liquid crystal panel and display device
JP2008058792A (en) Electro-optical device
JP2006301476A (en) Electrooptical device and its manufacturing method, and electronic equipment
JPH06138489A (en) Liquid crystal display device
JP3767607B2 (en) Electro-optical device and electronic apparatus
JP5864321B2 (en) Liquid crystal display device and electronic device
JP2005043804A (en) Display device, active matrix substrate, and electronic appliance
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100817

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120301