JP2009109530A - 低パワーソース駆動装置 - Google Patents

低パワーソース駆動装置 Download PDF

Info

Publication number
JP2009109530A
JP2009109530A JP2007278410A JP2007278410A JP2009109530A JP 2009109530 A JP2009109530 A JP 2009109530A JP 2007278410 A JP2007278410 A JP 2007278410A JP 2007278410 A JP2007278410 A JP 2007278410A JP 2009109530 A JP2009109530 A JP 2009109530A
Authority
JP
Japan
Prior art keywords
bias
bias current
driving device
gate line
tgate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007278410A
Other languages
English (en)
Other versions
JP4897647B2 (ja
Inventor
Seichu Yo
政忠 葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Priority to JP2007278410A priority Critical patent/JP4897647B2/ja
Publication of JP2009109530A publication Critical patent/JP2009109530A/ja
Application granted granted Critical
Publication of JP4897647B2 publication Critical patent/JP4897647B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 本発明は低パワーソース駆動装置であって、液晶駆動装置に応用される低パワーソース駆動技術を新規に提案するものである。
【解決手段】 本発明はタイミング制御デジタル回路が異なるデジタル信号の組合わせを生じることにより、ダイナミック調整のソース駆動装置バイアス回路が前記デジタル信号の組合わせによりブロック毎にソース駆動装置のバイアス電流を調整することで、同時にガンマ電圧レベルの出力とパワー消耗の低下を達成し、またバイアス電流のブロック数の増加に伴い、パワー消耗を更に低下させることができる。
【選択図】 図3

Description

本発明はソース駆動装置に関し、特にソース駆動装置のバイアス電流をブロック毎に調整すると同時に、ガンマ電圧レベルの出力とパワー消耗の低下を達成させるソース駆動装置に関する。
中小サイズの液晶ディスプレイは携帯情報端末や携帯電話の様な各種ハンドタイプの電子製品に広く使用されているが、ハンドタイプの電子製品の発展に伴い、液晶ディスプレイサイズへのニーズはますます高まり、電池の使用時間が殊の外重要になっている。パワー消耗はハンドタイプの電子製品の重要指標であり、低パワー消耗は電池の使用時間が長いことを意味し、ハンドタイプの電子製品の内部部品のパワー消耗が少なければ、直接且つ効率的に電池の使用時間を延ばすことができる。
液晶ディスプレイの駆動装置には主に二種類の駆動部品が有り、それぞれ駆動水平軸のソース駆動装置(Source Driver)と垂直軸のゲート駆動装置(Gate Driver)である。なお、現行の薄膜トランジスター液晶ディスプレイ(TFT-LCD)の製造技術は解析度が向上し、サイズが大きくなる趨勢にあり、部材の構造も一層精密且つ複雑となり、表示パネルは水平及び垂直配列となっている信号ライン(Data Line)、ゲートライン(Gate Line)の他に、さらに構造が複雑な薄膜トランジスター(TFT)や共通ライン(Common Line)などの部品も含む。
シングルチップの液晶駆動装置はハンドタイプの電子製品内部に散見される電子部品であり、そのパワー消耗はハンドタイプの電子製品の中で重要な比率を占めている。ハンドタイプの電子製品メーカーは全力を尽くして該シングルチップの液晶駆動装置のパワー消耗を低下させており、従来の液晶駆動装置のパワー消耗を分析すると、ソース駆動装置のパワー消耗が全体の50%以上を占めている。
図1、図2では、現行の液晶駆動装置及びその駆動方法において、液晶駆動装置10はゲートライン時間Tgate(あるゲートラインの時間)内に精確なアナログガンマ(Gamma)電圧レベルを出力するために、ソース駆動装置11に一つの十分且つ固定したバイアス電流Isource_biasを提供して、液晶表示パネル20の信号ライン21上のチャネル負荷(source channel loading)22の電圧Vsource_channelを速やかに指定したガンマ電圧レベルまで上昇又は低下させることができ、この上昇又は低下に要する時間をTrf_sourceと仮定する。また、該ゲートライン時間Tgate内に薄膜トランジスターモノマー負荷(TFT cell loading)23に十分な反応時間を留保して、前記薄膜トランジスターモノマー負荷23内の貯蔵容量CTFTの電圧レベルVTFTを指定したガンマ電圧レベルまで上昇又は低下させ、この上昇又は低下に要する時間をTrf_TFTと仮定する。こうして、方程式:Tgate = Trf_source + Trf_TFT が導き出せる。
従来ゲートライン時間Tgate内に精確なアナログガンマ電圧レベルを出力するのは前記ソース駆動装置11の機能であるが、液晶表示パネル20のサイズの拡大化に伴い、各ゲートライン時間Tgateを短縮させる。このためソース駆動装置11は出力電流の駆動能力を高めて短縮されたゲートライン時間Tgateに合わせる必要がある。従来、ソース駆動装置11のバイアス電流Isource_biasを上げて効率的且つ直接出力電流の駆動能力を高めることができるものの、ソース駆動装置11のバイアス電流Isource_biasを上げると液晶駆動装置10のパワー消耗を急激に高めることとなる。
上記の従来の駆動装置及び方法には以下の欠点がある。
1.前記薄膜トランジスターモノマー負荷23内の貯蔵容量CTFTに留保している電圧レベルVTFTが、指定したガンマ電圧レベルまで上昇又は低下する時間Trf_TFT内に、依然としてソース駆動装置11にTrf_source時間内に等しいバイアス電流Isource_biasを供給している。しかし、このとき液晶表示パネル20のソースチャネル負荷22の電圧Vsource_channel が既に99%のVgammaのように指定したガンマ電圧レベルに達している。従って、このときソース駆動装置11はやはり固定したバイアス電流Isource_biasを入力すると、パワー消耗を招くだけである。
2.ソースチャネルの電圧が指定したガンマ電圧レベルまで上昇又は低下する時間Trf_TFT内に、前記ソース駆動装置11に固定のバイアス電流Isource_biasを供給する。図2では、僅か前1/4のTrf_ source時間内に、ソースチャネル負荷22の電圧Vsource_channelは激烈な一時的変化を遂げ、余剰のTrf_sourceとTrf_TFT時間に、固定のバイアス電流Isource_biasを入力すると、パワー消耗を招くだけである。
そこで、上記の欠点を解決解消するために、本発明の主たる目的はガンマ電圧レベルの出力を達成するのと同時に、液晶駆動装置のパワー消耗をも低下させることにある。
上記の理由により、本発明は液晶駆動装置に使用される低パワーソース駆動装置技術を提示して、ソース駆動装置のバイアス電流をブロック毎に調整すると同時に、ガンマ電圧レベルの出力とパワー消耗の低下を達成する。また、ソース駆動装置のバイアス電流のブロック数が増えるに伴い、パワー消耗をなお一層低下させることができる。
本発明は低パワーソース駆動装置であって、液晶表示パネルの信号ライン上のソースチャネル負荷並びに薄膜トランジスターモノマー負荷を駆動する液晶駆動装置に使用され、前記ソース駆動装置は、ゲートライン時間内に前記液晶表示パネル負荷の要求により、異なるデジタル信号の組合わせを生じ、且つ前記デジタル信号の組合わせが同一時間内に僅かに一つの1であるデジタル信号のロジックレベルを有するタイミング制御デジタル回路と、前記デジタル信号の組合せによって異なるアナログレベルのバイアス電流を生じるダイナミック調整のソース駆動装置バイアス回路と、前記バイアス電流を利用して対応する出力駆動能力を生じ、液晶表示パネルの負荷がゲートライン時間内に、指定したガンマ電圧レベルまで上昇又は低下させることができる複数のソース駆動装置とを含む。
前記デジタル信号の組合わせが少なくとも二桁の信号の組合せであって、前記ダイナミック調整のソース駆動装置バイアス回路が前記デジタル信号の組合わせによって少なくとも二つのアナログレベルのバイアス電流を生じて、各ゲートライン時間の開始ごとに正常なバイアス電流を生じ、前記ソース駆動装置に十分な駆動能力を生じさせ、液晶表示パネルの負荷電圧を指定したガンマ電圧レベルまで上昇又は低下させ、且つ余剰のゲートライン時間で低目のバイアス電流を生じると、前記ソース駆動装置は安定した駆動能力を生じる。各ゲートライン時間の終了に近づくほど、前記ダイナミック調整のソース駆動装置バイアス回路が生じるバイアス電流が小さくなる。
本発明の別途実施態様は、複数のガンマ駆動装置と複数のデジタル/アナログ転換装置で前記ソース駆動装置と置き換えて、前記ガンマ駆動装置の数と前記液晶表示パネルのグレーレベル数が同じで、前記のバイアス電流を利用して、現そうとするグレーレベル電圧をそれぞれ生じ、さらに前記デジタル/アナログ転換装置は必要なグレーレベル電圧を前記ソースチャネル負荷に出力し、液晶表示パネルの負荷はゲートライン時間内に指定したガンマ電圧レベルまで上昇又は低下させることができる。
前記ガンマ駆動装置はさらに、複数のガンマプレ駆動装置が各ガンマプレ駆動装置の間に位置する抵抗と構成して前記バイアス電流を利用して、現わそうとするグレーレベル電圧をそれぞれ分圧して生じさせる。
本発明の長所はゲートライン時間内にソース駆動装置のバイアス電流をブロック毎に調整することで、同時にガンマ電圧レベルの出力とパワー消耗の低下を達成し、本発明で低ソース駆動装置の約20%ものパワー消耗を低下させることが出来る。また、バイアス電流のブロック数が増えるに伴い、パワー消耗をなお一層低下させることができる。
本発明に関連した詳細な内容及び技術説明は実際に実施例でもって説明するが、前記実施例は例示説明用に過ぎず、これを以って本発明実施の制限と解釈すべきでない旨理解しておかねばならない。
図3で示すように、本発明は低パワーソース駆動装置であって、液晶駆動装置100に使用され、それによって液晶表示パネル200の信号ライン210上のソースチャネル負荷220並びに薄膜トランジスターモノマー負荷230を駆動する駆動装置で、タイミング制御デジタル回路120はゲートライン時間Tgate内に前記液晶表示パネル200の負荷要求により、異なるデジタル信号の組合せAP0~APXを生じ、且つ前記デジタル信号の組合せAP0~APXが同一時間内に僅かに一つの1であるデジタル信号のロジックレベルを有する。また、ダイナミック調整のソース駆動装置バイアス回路130は前記デジタル信号の組合せAP0~APXによって異なるアナログレベルのバイアス電流Isource_biasを生じ、デジタル信号AP0のロジックレベルが1である場合、前記ダイナミック調整のソース駆動装置バイアス回路130の最高のバイアス電流Isource_biasを代表して使用し、デジタル信号APXのロジックレベルが1である場合、ダイナミック調整のソース駆動装置バイアス回路130の最低のバイアス電流を代表して使用する。そして、複数のソース駆動装置110は前記バイアス電流Isource_biasが前記ソース駆動装置110が入力するソース電圧レベルVsource_level_1 を制御して対応する出力駆動能力を生じ、液晶表示パネル200のソースチャネル負荷220と薄膜トランジスターモノマー負荷230をゲートライン時間Tgate内に指定したガンマ電圧レベルまで上昇又は低下させることができる。
このほか、本発明の説明と合せて、前記ソース駆動装置110の出力端に前記液晶表示パネル200のソースチャネル負荷220の等価ソースチャネル抵抗Rsource_channel_1~Rsource_channel_Nと等価ソースチャネル容量Csource_channel_1~ Csource_channel_N、並びに薄膜トランジスターモノマー負荷230の等価モノマー抵抗RTFT_ 1~ RTFT_Nと等価貯蔵容量C TFT_ 1~ CTFT_Nに接続する。
本発明のデジタル信号の組合せAP0~APXは、少なくとも二桁信号の組合せであって、また前記ダイナミック調整のソース駆動装置バイアス回路130が前記デジタル信号の組合せAP0~APXによって少なくとも二つのアナログレベルのバイアス電流Isource_bias を生じ、各ゲートライン時間Tgateの開始毎に正常なバイアス電流Isource_bias を生じ、前記ソース駆動装置110に充分な駆動能力を生じさせ、液晶表示パネル200のソースチャネル負荷220の電圧Vsource_channel を、指定したガンマ電圧レベルまで上昇又は低下させ、且つ余剰のゲートライン時間Tgateで低目のバイアス電流Isource_bias を生じると、前記ソース駆動装置110は安定した駆動能力を生じる。さらに各ゲートライン時間Tgateの終了に近づくほど、前記ダイナミック調整のソース駆動装置バイアス回路130が生じるバイアス電流Isource_biasは小さくなる。
図4は本発明に基づく第一実施例であり、前記タイミング制御デジタル回路120はゲートライン時間Tgate内に、AP0~AP1の二桁信号の組合せを生じる。本実施例で、あるゲートライン時間Tgate内に前記ソース駆動装置110のバイアス電流Isource_biasを二ブロックに分け、それぞれ前記液晶表示パネル200の信号ライン210上のソースチャネル負荷220の電圧Vsource_channel を速やかに、指定したガンマ電圧レベルの時間Trf_sourceまで上昇又は低下させ、また前記薄膜トランジスターモノマー負荷230内の貯蔵容量C TFTの電圧レベルVTFTを指定したガンマ電圧レベルに要する時間Trf_TFTまで上昇又は低下させることができる。Trf_source時間内に、前記タイミング制御デジタル回路120はデジタル信号AP0のロジックレベル1とし、それにより前記ダイナミック調整のソース駆動装置バイアス回路130に高めのバイアス電流Isource_bias (IAP0) を生じさせることで、ソース駆動装置110には充分な駆動能力が生じ、液晶表示パネル200のソースチャネル負荷220の電圧Vsource_channelを99%のガンマ電圧レベルのように、指定したガンマ電圧レベルまで上昇又は低下させる。
余剰のTrf_TFT時間内に、前記タイミング制御デジタル回路120がデジタル信号AP1のロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路130に低めのバイアス電流Isource_bias (IAP1) を生じさせることにより、ソース駆動装置110に安定的な駆動能力が生じ、前記薄膜トランジスターモノマー負荷230の電圧レベルVTFTを99%のガンマ電圧レベルのように、指定したガンマ電圧レベルまで上昇又は低下させる。
前記ソースチャネル負荷220と薄膜トランジスターモノマー負荷230の電圧Vsource_channel とVTFT及びソース駆動装置110のバイアス電流Isource_biasの波形図は図5に示すように、本実施例のソース駆動装置110のパワー消耗(又は平均電流)P1と従来のソース駆動装置11のパワー消耗(又は平均電流)P0との比率はおよそP1/P0= (IAP0×Trf_source + IAP1×Trf_TFT )/(IAP0× Tgate)である。
例示すると、Rsource_channelが8 KOhm、Csource_channelが12pF、RTFTが15 MOhm、C TFTが0.5 pFであるとすると、ゲートライン時間Tgateは50uSであり、またソース電圧を0.5Vから4.5Vに上げると、I AP0は77.1 nA、 Trf_sourceは27.2uS、 I AP1は48.7nA、Trf_TFTは22.8uSとなり、前記算式よりP1/P0 = 83.2%が求められる。
図6は本発明に基づく第二実施例であり、前記タイミング制御デジタル回路120はゲートライン時間Tgate内にAP0~AP2の三桁のデジタル信号の組合せを生じる。本実施例で、ゲートライン時間Tgate内に前記ソース駆動装置110のバイアス電流Isource_biasを三ブロックに区分し、前記ソースチャネル負荷220の電圧Vsource_channelを、指定したガンマ電圧レベルの時間Trf_sourceまで上昇又は低下させると、(3/5)×Trf_sourceと(2/5)×Trf_sourceに分かれ、また前記薄膜トランジスターモノマー負荷230内の貯蔵容量C TFTの電圧レベルVTFTを、指定したガンマ電圧レベルの時間Trf_sourceまで上昇又は低下させる。(3/5)×Trf_source時間内に、前記タイミング制御デジタル回路120はデジタル信号AP0のロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路130に高めのバイアス電流Isource_bias (IAP0) を生じさせることにより、ソース駆動装置110に充分な駆動能力が生じ、液晶表示パネル200のソースチャネル負荷220の電圧Vsource_channelを81.2%のガンマ電圧レベルのように、指定したガンマ電圧レベルまで上昇又は低下させる。(2/5)×Trf_source時間内に、前記タイミング制御デジタル回路120がデジタル信号AP1のロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路130に二番目に高いバイアス電流Isource_bias (IAP1)を生じさせ、液晶表示パネル200のソースチャネル負荷220の電圧Vsource_channelを99%のガンマ電圧レベルのように、指定したガンマ電圧レベルまで上昇又は低下させる。
余剰のTrf_TFT時間内に、前記タイミング制御デジタル回路120がデジタル信号AP2のロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路130に低めのバイアス電流Isource_bias (IAP2) を生じさせることにより、ソース駆動装置110に安定的な駆動能力が生じ、薄膜トランジスターモノマー負荷230の電圧レベルVTFTを99%のガンマ電圧レベルのように、指定したガンマ電圧レベルまで上昇又は低下させる。
前記ソースチャネル負荷220と薄膜トランジスターモノマー負荷230の電圧Vsource_channel とVTFT及びソース駆動装置110のバイアス電流Isource_biasの波形図が図7に示すように、本実施例のソース駆動装置110のパワー消耗(又は平均電流)P2と従来のソース駆動装置11のパワー消耗(又は平均電流)P0との比率はおよそP2/P0= (IAP0×(3/5)×Trf_source+IAP1×(2/5)×Trf_source+ IAP2×Trf_TFT )/(I AP0× Tgate)である。
例示すると、Rsource_channelが8 KOhm、Csource_channelが12pF、RTFTが15 MOhm、C TFTが0.5 pFであるとすると、ゲートライン時間Tgateは50uSであり、またソース電圧を0.5Vから4.5Vに上げると、I AP0は77.1 nA、 Trf_sourceは27.2uS、 I AP1は57.3nA、I AP2は48.8nA、Trf_TFTは22.8uSとなり、前記算式よりP2/P0 =77.9%が求められる。
こうして類推すると、ゲートライン時間Tgate内に、本発明は前記ソース駆動装置110のバイアス電流Isource_biasは図3に示すように複数ブロックに分かれる。ゲートライン時間Tgateの開始において、前記タイミング制御デジタル回路120はデジタル信号AP0のロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路130に高めのバイアス電流Isource_biasを生じさせることにより、ソース駆動装置110に充分な駆動能力が生じ、液晶表示パネル200のソースチャネル負荷220の電圧Vsource_channelを、指定したガンマ電圧レベルまで上昇又は低下させる。ゲートライン時間Tgateの最終において、前記タイミング制御デジタル回路120がデジタル信号APXのロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路130に最低のバイアス電流Isource_biasを生じさせることにより、ソース駆動装置110に安定的な駆動能力が生じ、薄膜トランジスターモノマー負荷230の電圧レベルVTFTを、指定したガンマ電圧レベルまで上昇又は低下させる。
上記の実施構造では各ソースチャネルにはそれぞれのソース駆動装置110があり、本発明の精神並びにカテゴリーから外れない状況下で、本発明の別途実施態様では複数のガンマ駆動装置と複数のデジタル/アナログ転換装置の組合せで前記ソース駆動装置110と置き換えることができる。本発明の第三実施例では前記実施例と異なり、各ソースチャネルはそれぞれのソース駆動装置110がなく、採用した方式は、各同様のグレーレベルのソースチャネルが同一ソース駆動装置によって推し進められ、こうしたソース駆動装置をガンマ駆動装置と呼ぶ。
図8に示すように、本実施例は前記液晶駆動装置300に使用され、液晶表示パネル400の信号ライン410上のソースチャネル負荷420並びに薄膜トランジスターモノマー負荷430を駆動する駆動装置で、タイミング制御デジタル回路320とダイナミック調整のソース駆動装置バイアス回路330及び複数のガンマ駆動装置310を含み、前記ガンマ駆動装置310の数は現わそうとするグレーレベルの数と同じで、例えばM個のグレーレベルにはM個のガンマ駆動装置310を有し、前記ガンマ駆動装置310は前記バイアス電流Isource_biasに制御され、これに対応して入力されるガンマ電圧レベルVgamma_level_1~Vgamma_level_Mはこれに対応してグレーレベル電圧G1~GMを出力する。
前記グレーレベル電圧G1~GMはさらに、複数のソース駆動装置となるデジタル/アナログ転換装置340がデジタル選択データ(GS00~GS0Y,...,GSN0~GSNY)に基づいて適切なグレーレベル電圧G1~GMを伝送し、前記液晶表示パネル400の負荷(ソースチャネル負荷420と薄膜トランジスターモノマー負荷430)の電圧をゲートライン時間Tgate内に、指定したガンマ電圧レベルまで上昇又は低下させる。
前記タイミング制御デジタル回路320はゲートライン時間Tgate内に前記液晶表示パネル400の負荷要求により、異なるデジタル信号の組合せAP0~APXを生じ、且つ前記デジタル信号の組合せAP0~APXが同一時間内に僅かに一つの1であるデジタル信号のロジックレベルを有する。また、前記ダイナミック調整のソース駆動装置バイアス回路330は前記デジタル信号の組合せAP0~APXによって異なるアナログレベルのバイアス電流Isource_biasを生じ、デジタル信号AP0のロジックレベルが1である場合、前記ダイナミック調整のソース駆動装置バイアス回路330の最高のバイアス電流Isource_biasを代表して使用する。
本実施例の操作方法は前述した技術と同様で、ゲートライン時間Tgate内に、前記ガンマ駆動装置310のバイアス電流Isource_biasを複数ブロックに分ける。ゲートライン時間Tgateの開始において、前記タイミング制御デジタル回路320はデジタル信号AP0のロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路330に高めのバイアス電流Isource_biasを生じさせることにより、各ガンマ駆動装置310に充分な駆動能力が生じ、液晶表示パネル400のソースチャネル負荷420の電圧Vsource_channelを、指定したガンマ電圧レベルで上昇又は低下させる。ゲートライン時間Tgateの最終において、前記タイミング制御デジタル回路320がデジタル信号APXのロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路330に最低のバイアス電流Isource_biasを生じさせることにより、各ガンマ駆動装置310に安定的な駆動能力が生じ、薄膜トランジスターモノマー負荷430の電圧レベルVTFTを、指定したガンマ電圧レベルまで上昇又は低下させる。
図9で本発明の第四実施例を示しているが、本実施例が前記の実施例と異なる点は、前記ガンマ駆動装置310では数個のガンマプレ駆動装置311が各ガンマプレ駆動装置311の間にある抵抗312(R1~Rk)とで構成され、つまり各同じグレーレベルのソースチャネルは同一の抵抗分圧器とソース駆動装置によって推し進められる。
前記電圧駆動ポイントは前記ガンマプレ駆動装置311と抵抗312の分圧で生じるが、電圧駆動ポイントの数は現わそうとするグレーレベルの数と同じである。前記ガンマプレ駆動装置311の数(1〜Z)と分圧された抵抗312のサイズ数 (R1~Rk)は工程により決められる。前記ガンマプレ駆動装置311は前記バイアス電流Isource_biasに制御され、入力したガンマプレ電圧レベルVga_pre_level_1~ V ga_pre_level_Zにプレ電圧レベルGpre1~ GpreZ を出力させ、前記抵抗312を通じて必要なグレーレベル電圧G1~GMが分圧して生じる。
前記グレーレベル電圧G1~GMでは、さらに複数のソース駆動装置となるデジタル/アナログ転換装置340がデジタル選択データ(GS00~GS0Y,...,GSN0~GSNY)に基づいて適切なグレーレベル電圧G1~GMを伝送し、前記液晶表示パネル400の負荷(ソースチャネル負荷420と薄膜トランジスターモノマー負荷430)をゲートライン時間Tgate内に、指定したガンマ電圧レベルまで上昇又は低下させる。
前記タイミング制御デジタル回路320はゲートライン時間Tgate内に、前記液晶表示パネル400の負荷要求により、異なるデジタル信号の組合せAP0~APXを生じ、且つ前記デジタル信号の組合せAP0~APXが同一時間内に僅かに一つの1であるデジタル信号のロジックレベルを有する。また、前記ダイナミック調整のソース駆動装置バイアス回路330は前記デジタル信号の組合せAP0~APXによって異なるアナログレベルのバイアス電流Isource_biasを生じ、デジタル信号AP0のロジックレベルが1である場合、前記ダイナミック調整のソース駆動装置バイアス回路330の最高のバイアス電流Isource_biasを代表して使用する。
本実施例の操作方法はゲートライン時間Tgate内に、前記ガンマプレ駆動装置311のバイアス電流Isource_biasを複数ブロックに分ける。ゲートライン時間Tgateの開始において、前記タイミング制御デジタル回路320はデジタル信号AP0のロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路330に高めのバイアス電流Isource_biasを生じさせることにより、各ガンマプレ駆動装置311に充分な駆動能力が生じ、液晶表示パネル400のソースチャネル負荷420の電圧Vsource_channelを、指定したガンマ電圧レベルまで上昇又は低下させる。ゲートライン時間Tgateの最終において、前記タイミング制御デジタル回路320がデジタル信号APXのロジックレベルを1とし、前記ダイナミック調整のソース駆動装置バイアス回路330に最低のバイアス電流Isource_biasを生じさせることにより、各ガンマプレ駆動装置311に安定的な駆動能力が生じ、薄膜トランジスターモノマー負荷430の電圧レベルVTFTを、指定したガンマ電圧レベルまで上昇又は低下させる。
以上の記述は本発明の好ましい実施例に過ぎず、これをもって本発明の実施範囲を限定するものではない。即ち、本発明が請求する特許範囲において為された均一的変更若しくは修正についても、全て本発明による技術の範囲内とする。
従来のソース駆動装置が液晶ディスプレイ負荷を駆動させる概略図。 図1のソースチャネル負荷と薄膜トランジスターモノマー負荷の電圧、及びソース駆動装置のバイアス電流の波形図。 本発明のソース駆動装置が液晶ディスプレイ負荷を駆動させる概略図。 本発明の第一実施例の概略図。 図4のソースチャネル負荷と薄膜トランジスターモノマー負荷の電圧、及びソース駆動装置のバイアス電流の波形図。 本発明の第二実施例の概略図。 図6のソースチャネル負荷と薄膜トランジスターモノマー負荷の電圧、及びソース駆動装置のバイアス電流の波形図。 本発明の第三実施例の概略図。 本発明の第四実施例の概略図。
符号の説明
10、100、300 液晶駆動装置
11、110 ソース駆動装置
120、320 タイミング制御デジタル回路
130、330 ダイナミック調整のソース駆動装置バイアス回路
20、200、400 液晶表示パネル
21、210、410 信号ライン
22、220、420 ソースチャネル負荷
23、230、430 薄膜トランジスターモノマー負荷
310 ガンマ駆動装置
311 ガンマプレ駆動装置
312 抵抗
340 デジタル/アナログ転換装置

Claims (9)

  1. 低パワーソース駆動装置であって、液晶駆動装置が液晶表示パネルの負荷を駆動するのに使用され、
    ゲートライン時間(Tgate)内に異なるデジタル信号の組合わせ(AP0~APX)を生じ、且つ前記デジタル信号の組合わせ(AP0~APX)が同一時間内に僅かに一つの1であるデジタル信号のロジックレベルを有するタイミング制御デジタル回路と、
    前記デジタル信号の組合せ(AP0~APX)によって異なるアナログレベルのバイアス電流(Isource bias)を生じるダイナミック調整のソース駆動装置バイアス回路と、
    前記バイアス電流(Isource bias)に制御され、対応する出力駆動能力を生じ、液晶表示パネルの負荷がゲートライン時間(Tgate)内に、指定したガンマ電圧レベルまで上昇又は低下させることができる複数のソース駆動装置とを含むことを特徴とする低パワーソース駆動装置。
  2. 前記デジタル信号の組合わせ(AP0~APX)が少なくとも二桁の信号の組合せであって、前記ダイナミック調整のソース駆動装置バイアス回路が前記デジタル信号の組合わせ(AP0~APX)によって二つのアナログレベルのバイアス電流(Isource bias)を生じて、各ゲートライン時間(Tgate)の開始毎に正常なバイアス電流(Isource bias)を生じ、前記ソース駆動装置に十分な駆動能力を生じさせ、前記液晶表示パネルの負荷電圧を指定したガンマ電圧レベルまで上昇又は低下させ、且つ余剰のゲートライン時間(Tgate)で低目のバイアス電流(Isource bias)を生じさせると、前記ソース駆動装置は安定した駆動能力を生じることを特徴とする請求項1に記載する低パワーソース駆動装置。
  3. 各ゲートライン時間(Tgate)の終了に近づくほど、前記ダイナミック調整のソース駆動装置バイアス回路が生じるバイアス電流(Isource bias)が小さくなることを特徴とする請求項2に記載する低パワーソース駆動装置。

  4. 低パワーソース駆動装置であって、液晶駆動装置が液晶表示パネルの負荷を駆動するのに使用され、
    ゲートライン時間(Tgate)内に異なるデジタル信号の組合わせ(AP0~APX)を生じ、且つ前記デジタル信号の組合わせ(AP0~APX)が同一時間内に僅かに一つの1であるデジタル信号のロジックレベルを有するタイミング制御デジタル回路と、
    前記デジタル信号の組合せ(AP0~APX)によって異なるアナログレベルのバイアス電流(Isource bias)を生じるダイナミック調整のソース駆動装置バイアス回路と、
    前記バイアス電流(Isource bias)に制御され、現わそうとするグレーレベル電圧(G1~GM)をそれぞれ生じさせ、さらに複数のデジタル/アナログ転換装置が必要なグレーレベル電圧(G1~GM)を出力し、前記液晶表示パネルの負荷をゲートライン時間(Tgate)内に指定したガンマ電圧レベルまで上昇又は低下させる複数のガンマ駆動装置と
    を含むことを特徴とする低パワーソース駆動装置。
  5. 前記デジタル信号の組合わせ(AP0~APX)が少なくとも二桁の信号の組合せであって、前記ダイナミック調整のソース駆動装置バイアス回路が前記デジタル信号の組合わせ(AP0~APX)によって二つのアナログレベルのバイアス電流(Isource bias)を生じて、各ゲートライン時間(Tgate)開始ごとに正常なバイアス電流(Isource bias)を生じさせ、前記ガンマ駆動装置に十分な駆動能力を生じさせ、前記液晶表示パネルの負荷電圧を指定したガンマ電圧レベルまで上昇又は低下させ、且つ余剰のゲートライン時間(Tgate)で低目のバイアス電流(Isource bias)を生じると、前記ガンマ駆動装置は安定した駆動能力を生じることを特徴とする請求項4に記載する低パワーソース駆動装置。
  6. 各ゲートライン時間(Tgate)の終了に近づくほど、前記ダイナミック調整のソース駆動装置バイアス回路が生じるバイアス電流(Isource bias)が小さくなることを特徴とする請求項5に記載する低パワーソース駆動装置。
  7. 前記ガンマ駆動装置はさらに複数のガンマプレ駆動装置が各ガンマプレ駆動装置の間に位置する抵抗と構成して前記バイアス電流(Isource bias)に制御されて、現わそうとするグレーレベル電圧(G1~GM)がそれぞれ分圧して生じることを特徴とする請求項4に記載する低パワーソース駆動装置。
  8. 前記デジタル信号の組合わせ(AP0~APX)が少なくとも二桁の信号の組合せであって、前記ダイナミック調整のソース駆動装置バイアス回路が前記デジタル信号の組合わせ(AP0~APX)によって二つのアナログレベルのバイアス電流(Isource bias)を生じて、各ゲートライン時間(Tgate)開始ごとに正常なバイアス電流(Isource bias)を生じさせ、前記ガンマプレ駆動装置に十分な駆動能力を生じさせ、前記液晶表示パネルの負荷電圧を指定したガンマ電圧レベルまで上昇又は低下させ、且つ余剰のゲートライン時間(Tgate)で低目のバイアス電流(Isource bias)を生じさせると、前記ガンマプレ駆動装置は安定した駆動能力を生じることを特徴とする請求項7に記載する低パワーソース駆動装置。
  9. 各ゲートライン時間(Tgate)の終了に近づくほど、前記ダイナミック調整のソース駆動装置バイアス回路が生じるバイアス電流(Isource bias)が小さくなることを特徴とする請求項7に記載する低パワーソース駆動装置。
JP2007278410A 2007-10-26 2007-10-26 低パワーソース駆動装置 Active JP4897647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007278410A JP4897647B2 (ja) 2007-10-26 2007-10-26 低パワーソース駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007278410A JP4897647B2 (ja) 2007-10-26 2007-10-26 低パワーソース駆動装置

Publications (2)

Publication Number Publication Date
JP2009109530A true JP2009109530A (ja) 2009-05-21
JP4897647B2 JP4897647B2 (ja) 2012-03-14

Family

ID=40778116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278410A Active JP4897647B2 (ja) 2007-10-26 2007-10-26 低パワーソース駆動装置

Country Status (1)

Country Link
JP (1) JP4897647B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513537A (ja) * 2001-12-18 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶ディスプレイ用列ドライバ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513537A (ja) * 2001-12-18 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶ディスプレイ用列ドライバ

Also Published As

Publication number Publication date
JP4897647B2 (ja) 2012-03-14

Similar Documents

Publication Publication Date Title
CN101388179B (zh) 显示装置以及显示装置驱动电路
US6100879A (en) System and method for controlling an active matrix display
CN101364388B (zh) 应用于液晶显示器的新集成直流转换器
US7362321B2 (en) Method of driving image display, driving device for image display, and image display
JP2015111303A (ja) ディスプレイパネル及びその駆動回路
CN107274850B (zh) 一种显示驱动电路及其驱动方法、显示装置
US11581341B2 (en) Liquid crystal display device
US20040178984A1 (en) Liquid crystal display and method for driving the same
KR102552947B1 (ko) 디스플레이 장치 및 그 구동방법
US20180293928A1 (en) Driving circuit and liquid crystal display device thereof
US7133018B2 (en) Super twist nematic liquid crystal display driver for reducing power consumption
KR100683519B1 (ko) 액정 패널의 충전 특성 보상회로 및 충전 특성 보상방법
CN109509449B (zh) 电流调节电路、驱动电路及显示装置
JP7131748B2 (ja) 表示パネルの駆動回路、表示パネルの駆動方法及び表示パネル
CN101231399B (zh) 液晶过激驱动精确度调整方法与装置
KR20150047961A (ko) Dcdc 컨버터, 이를 구비한 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP4897647B2 (ja) 低パワーソース駆動装置
CN109634339B (zh) 电压调整电路及电压调整方法
TWI379277B (ja)
KR20070069274A (ko) 액정표시장치
KR20090054754A (ko) 저전력 소스 구동 장치
KR101594061B1 (ko) 온도 특성 보상을 위한 구동전압 생성회로 및 이를 구비한 액정표시장치
KR100830096B1 (ko) 액정표시장치 및 그 구동방법
US20090128535A1 (en) Low power source driving device
KR20080057931A (ko) 감마전압 생성장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4897647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250