JP7131748B2 - 表示パネルの駆動回路、表示パネルの駆動方法及び表示パネル - Google Patents

Description

〔関連出願の相互参照〕
本出願は、２０１７年８月７に中国特許庁に提出された中国特許出願２０１７１０６６５９７３．０の優先権を主張し、その全ての内容が援用により本出願に取り込まれる。

本発明は、表示技術に関し、特に、表示パネルの駆動回路、表示パネルの駆動方法及び表示パネルに関する。

現在、表示技術は、テレビジョン、携帯電話及び公開情報ディスプレイで広く使用されている。画像を表示するためのフラットパネルディスプレイは、そのスリム且つ省エネルギーの特性のため、大きく推し進められている。通信業の継続的な発展に伴い、ディスプレイ製品の機能がますます強力になっており、元の単一表示機能から音声、データ、イメージ、音楽及びマルチメディアの多機能一体型に進化してきた。ディスプレイ製品の機能がますます強力になるにつれて、ディスプレイ製品の消費電力も増加している。従って、ディスプレイ製品の消費電力を削減することにより、ディスプレイ製品の市場競争力を強化するのは、ディスプレイ製品の発展傾向になっている。

従って、本開示の一例は、表示パネルの駆動回路である。前記表示パネルの駆動回路は、オン電圧調整回路を含むことが可能である。前記オン電圧調整回路は、制御サブ回路と、スイッチング及び分圧サブ回路とを含むことが可能である。前記スイッチング及び分圧サブ回路は、スイッチングサブ回路と、基本分圧サブ回路とを含むことが可能である。

前記スイッチングサブ回路は、制御端子と、第１入力端子と、第２入力端子と、出力端子とを含むことが可能である。前記スイッチングサブ回路の制御端子は、対応する解像度の制御信号を入力するように構成されることが可能であり、前記スイッチングサブ回路の第１入力端子は、前記制御サブ回路の出力端子に電気的に接続されることか可能であり、前記第２入力端子は、グランド電力供給信号をアクセスするように構成されることが可能であり、前記スイッチングサブ回路の出力端子は、分圧帰還ノードに電気的に接続されることか可能である。前記スイッチングサブ回路は、前記制御信号の制御下で、前記制御サブ回路の出力端子により出力される信号の分圧を実行して前記対応する解像度の分圧帰還信号を形成し、前記分圧帰還信号を前記分圧帰還ノードに出力するように構成されることが可能である。

前記制御サブ回路は、第１入力端子と、第２入力端子と、前記出力端子とを含むことが可能である。前記制御サブ回路の第１入力端子は、前記分圧帰還ノードに電気的に接続されることが可能であり、前記制御サブ回路の第２入力端子は、初期レベル信号を入力するように構成されることが可能であり、前記制御サブ回路の出力端子は、前記スイッチング及び分圧サブ回路の第１入力端子に電気的に接続され、且つ前記対応する解像度のオン電圧信号を出力するように構成されることが可能である。

前記表示パネルの駆動回路は、複数のカスケード接続されたシフトレジスタを更に含むことが可能である。前記オン電圧調整回路は、ピクセルスイッチをオンするための前記初期レベル信号を前記表示パネルの現解像度にマッチングするオン電圧信号に調整し、前記オン電圧信号を前記複数のカスケード接続されたシフトレジスタの各々の基準レベル信号端子に出力するように構成されることが可能である。前記複数のカスケード接続されたシフトレジスタの各々は、前記表示パネルが駆動走査を実行する場合、前記基準レベル信号端子における前記オン電圧信号に基づいて、前記表示パネルの現解像度に対応する走査信号を対応して接続されるゲートラインに入力するように構成されることが可能である。

前記スイッチングサブ回路は、第３抵抗器と、第４抵抗器と、第１スイッチングトランジスタと、第２スイッチングトランジスタとを含むことが可能である。前記第３抵抗器の一端子は、前記第４抵抗器の一端子に電気的に接続され、且つ前記制御サブ回路の出力端子により出力される信号をアクセスするように構成されることが可能である。前記第３抵抗器の他端子は、前記第１スイッチングトランジスタのソース電極に電気的に接続されることが可能である。前記第１スイッチングトランジスタのゲート電極は、前記第４抵抗器の他端子及び前記第２スイッチングトランジスタのドレイン電極にそれぞれ電気的に接続されることが可能である。前記第１スイッチングトランジスタのドレイン電極は、前記分圧帰還ノードに電気的に接続されることが可能である。前記第２スイッチングトランジスタのゲートは、前記対応する解像度の制御信号を入力するように構成されることが可能であり、前記第２スイッチングトランジスタのソースは、前記グランド電力供給信号をアクセスするように構成されることが可能である。

前記スイッチングサブ回路は、第１分圧抵抗器と、第５スイッチングトランジスタとを含むことが可能である。前記第１分圧抵抗器の一端子は、前記制御サブ回路の出力端子により出力される信号をアクセスするように構成されることが可能である。前記第１分圧抵抗器の他端子は、前記第５スイッチングトランジスタのソース電極に電気的に接続されることが可能である。前記第５スイッチングトランジスタのゲート電極は、前記対応する解像度の制御信号を入力するように構成され、前記第５スイッチングトランジスタのドレイン電極は、前記分圧帰還ノードに電気的に接続されることが可能である。

前記基本分圧サブ回路は、第１抵抗器と、第２抵抗器とを含むことが可能である。前記第１抵抗器の一端子は、前記制御サブ回路の出力端子により出力される信号をアクセスするように構成されることが可能であり、前記第１抵抗器の他端子は、前記分圧帰還ノードに電気的に接続されることが可能である。前記第２抵抗器の一端子は、前記分圧帰還ノードに電気的に接続されることが可能であり、前記第２抵抗器の他端子は、前記グランド電力供給信号をアクセスするように構成されることが可能である。

前記制御サブ回路は、分圧帰還処理サブ回路と、電圧調整サブ回路とを含むことが可能である。前記分圧帰還処理サブ回路の第１制御端子は、パルス制御信号を入力するように構成されることが可能であり、前記分圧帰還処理サブ回路の第２制御端子は、基準信号を入力するように構成されることが可能であり、前記分圧帰還処理サブ回路の第１入力端子は、前記初期レベル信号を入力するように構成されることが可能であり、前記分圧帰還処理サブ回路の第２入力端子は、前記分圧帰還ノードに電気的に接続されることが可能であり、前記分圧帰還処理サブ回路の出力端子は、前記電圧調整サブ回路の入力端子に電気的に接続されることが可能である。前記パルス制御信号、前記基準信号及び前記分圧帰還信号の制御下で、前記分圧帰還処理サブ回路は、前記初期レベル信号の帰還を実行して対応するカップリング充電信号を形成し、前記対応するカップリング充電信号を前記電圧調整サブ回路の第１入力端子に出力するように構成されることが可能である。

前記電圧調整サブ回路の第２入力端子は、前記初期レベル信号を入力するように構成されることが可能であり、前記電圧調整サブ回路の出力端子は、電圧調整後に前記オン電圧信号を出力するように構成されることが可能であり、前記電圧調整サブ回路は、前記カップリング充電信号に基づいて前記初期レベル信号の電圧調整を実行して前記対応する解像度のオン電圧信号を形成し、前記オン電圧信号を出力するように構成されることが可能である。

前記オン電圧調整回路は、複数のスイッチングサブ回路を含むことが可能である。前記複数のスイッチングサブ回路の各々は、異なる解像度に対応することが可能である。

前記表示パネルの駆動回路は、共通電圧調整回路を更に含むことが可能である。前記共通電圧調整回路は、共通電圧を提供するための電力供給信号を前記表示パネルの対応する解像度にマッチングする共通電圧信号に調整し、前記共通電圧信号を出力するように構成されることが可能である。前記共通電圧調整回路は、共通電圧スイッチングサブ回路を含むことが可能である。前記共通電圧スイッチングサブ回路の制御端子は、前記現解像度に対応するスイッチング制御信号を入力するように構成されることが可能であり、前記共通電圧スイッチングサブ回路の第１入力端子は、前記電力供給信号をアクセスするように構成されることが可能であり、前記共通電圧スイッチングサブ回路の第２入力端子は、前記グランド電力供給信号に接続するように構成されることが可能であり、前記共通電圧スイッチングサブ回路の出力端子は、前記対応する解像度の共通電圧信号を出力するように構成されることが可能である。前記スイッチング制御信号の制御下で、前記共通電圧スイッチングサブ回路は、前記電力供給信号を前記対応する解像度の共通電圧信号に調整し、前記共通電圧信号を出力するように構成されることが可能である。

前記共通電圧スイッチングサブ回路は、第７抵抗器と、第８抵抗器と、第３スイッチングトランジスタと、第４スイッチングトランジスタとを含むことが可能である。前記第７抵抗器の一端子は、前記電力供給信号をアクセスするように構成され、前記第７抵抗器の他端子は、前記第３スイッチングトランジスタのソース電極に電気的に接続されることが可能である。前記第３スイッチングトランジスタのゲート電極は、前記第８抵抗器の一端子及び前記第４スイッチングトランジスタのドレイン電極にそれぞれ電気的に接続されることが可能である。前記第３スイッチングトランジスタのドレイン電極は、前記対応する解像度の共通電圧信号を出力するように構成されることが可能である。前記第８抵抗器の他端子は、前記電力供給信号をアクセスするように構成されることが可能である。前記第４スイッチングトランジスタのゲート電極は、前記対応する解像度のスイッチング制御信号を入力するように構成され、前記第４スイッチングトランジスタのソース電極は、前記グランド電力供給信号に電気的に接続されることが可能である。

前記共通電圧スイッチングサブ回路は、第２分圧抵抗器と、第１６スイッチングトランジスタとを含むことが可能である。前記第２分圧抵抗器は、前記電力供給信号をアクセスするように構成されることが可能である。前記第２分圧抵抗器の他端子は、前記第１６スイッチングトランジスタのソース電極に電気的に接続されることが可能である。前記第１６スイッチングトランジスタのゲート電極は、前記対応する解像度のスイッチング制御信号を入力するように構成されることが可能である。前記第１６スイッチングトランジスタのドレイン電極は、前記対応する解像度の共通電圧信号を出力するように構成されることが可能である。

前記共通電圧調整回路は、初期電圧サブ回路を更に含むことが可能である。前記初期電圧サブ回路の第１入力端子は、前記電力供給信号をアクセスするように構成されることが可能であり、前記初期電圧サブ回路の第２入力端子は、前記グランド電力供給信号に電気的に接続されることが可能であり、前記初期電圧サブ回路の出力端子は、前記対応する解像度の共通電圧信号を出力するように構成されることが可能である。前記初期電圧サブ回路は、前記電力供給信号の分圧を実行し、前記対応する解像度の共通電圧信号を出力するように構成されることが可能である。

前記初期電圧サブ回路は、第１５抵抗器と、第１６抵抗器とを含むことが可能である。前記第１５抵抗器の第１端子は、前記電力供給信号をアクセスするように構成されることが可能であり、前記第１５抵抗器の他端子は、前記第１６抵抗器の一端子に電気的に接続され、且つ前記対応する解像度の共通電圧信号を出力するように構成されことが可能であり、前記第１６抵抗器の他端子は、前記グランド電力供給信号をアクセスするように構成されることが可能である。

前記共通電圧調整回路は、出力サブ回路を更に含むことが可能である。前記出力サブ回路の第１入力端子は、前記共通電圧スイッチングサブ回路の出力端子及び前記初期電圧サブ回路の出力端子にそれぞれ電気的に接続されることが可能であり、前記出力サブ回路の第２入力端子は、その出力端子に電気的に接続されることが可能である。前記出力サブ回路は、前記共通電圧スイッチングサブ回路及び前記初期電圧サブ回路により出力される前記共通電圧信号の電流増幅を実行してから増幅された共通電圧信号を出力するように構成されることが可能である。

前記出力サブ回路は、オペアンプを含むことが可能である。前記オペアンプの第１入力端子は、前記初期電圧サブ回路の出力端子及び前記共通電圧スイッチングサブ回路の出力端子にそれぞれ電気的に接続されることが可能であり、前記オペアンプの第２入力端子は、その出力端子に電気的に接続されることが可能である。前記共通電圧調整回路は、複数の共通電圧スイッチングサブ回路を含むことが可能である。前記共通電圧スイッチングサブ回路の各々は、異なる解像度に対応することが可能である。

本開示の別の例は、表示パネルである。前記表示パネルは、本開示の一実施例に係る駆動回路を含むことが可能である。シフトレジスタ及び前記電圧調整回路は、前記表示パネルの周辺領域に位置することが可能である。

本開示の別の例は、前記駆動回路の駆動方法である。前記駆動方法は、前記初期レベル信号を前記制御サブ回路の第２入力端子に提供するステップと、前記表示パネルの対応する解像度の制御信号を前記スイッチングサブ回路に提供して、前記表示パネルの対応する解像度にマッチングするオン電圧信号が前記オン電圧調整回路からシフトレジスタの各々の基準レベル信号端子に出力されるステップとを含むことが可能である。

本発明と見なされる主題は、本明細書の終末での請求項に特に指摘され且つ明確に請求される。本発明の前述の及び他の目的、特徴並びに利点は、添付図面を結合しながら進められる次の詳細な記述からより明らかになるであろう。図面中、

本開示の一実施例に係るオン電圧調整回路の概略的な回路図である。

本開示の一実施例に係るオン電圧調整回路の概略的な回路図である。

本開示の一実施例に係るオン電圧調整回路の概略的な回路図である。

本開示の一実施例に係るカップリング電圧の影響下のピクセル電圧の概略的な波形図である。

本開示の一実施例に係る共通電圧調整回路の概略的な回路図である。

本開示の一実施例に係る共通電圧調整回路の概略的な回路図である。

本開示の一実施例に係るオン電圧信号及び共通電圧信号を調整するための駆動回路のタイミング図である。

本開示の一実施例に係る駆動方法のフローチャートである。

本開示の技術方案の分野における通常の知識を有する者によるより良い理解を提供するために、以下では、添付図面及び実施例を参照しながら本開示を更に詳細に説明する。本開示の説明全般にわたって、図１～５を参照する。図面を参照する時、全般にわたって示される同様の構造及び要素は、同様の参照番号で表す。

本開示の実施例におけるトランジスタは、薄膜トランジスタ、電界効果トランジスタ又は同じ特性を持つ他の装置である。本開示の実施例におけるトランジスタは、回路におけるその機能に基づいて、主にスイッチトランジスタである。スイッチトランジスタのソース電極とドレイン電極とは対称となるため、本開示の実施例において、そのソース電極とドレイン電極とは交換可能である。

なお、本明細書の説明において、用語「第１」及び「第２」は、説明のみを目的としており、相対的な重要性又は示された技術特徴の数量に対する言及を指示又は暗示するものと解釈してはならない。このため、用語「第１」及び「第２」により定義される特徴は、一つ以上の特徴を明示的に又は暗示的に含むことが可能である。特に明確に定義されていない限り、本開示の説明において、「複数」の意味は、２つ以上である。

本明細書の説明において、用語「一実施例」、「幾つかの実施例」及び「例示的な実施例」、「例」、「具体的な例」、又は「幾つかの例」等への言及は、当該実施例又は例に関連して説明される具体的特徴、構造、材料又は特性が、本開示の少なくとも一つの実施例又は例に含まれることを意図する。これらの用語の概略的な表現は、必ずしも同一の実施例又は例を指すものではない。更に、説明された前記具体的特徴、構造、材料又は特性は、いかなる適切な方式で一つ以上の実施例又は例に含まれることが可能である。

通常、表示画面の各部は、その物理的な解像度に応じて画像を表示する。しかし、携帯電話のような携帯型表示応用では、バッテリの寿命を延長するために、表示解像度を適切に下げることでき、これにより表示及びシステム消費電力を削減する。

本開示の一例は、表示パネルの駆動回路である。前記駆動回路は、オン電圧調整回路及び複数のカスケード接続されたシフトレジスタを含む。

表示パネルの切り替わる現解像度に応じて、前記オン電圧調整回路は、ピクセルスイッチをオンするための初期レベル信号を前記表示パネルの現解像度にマッチングするオン電圧信号に調整し、前記オン電圧信号をシフトレジスタの各々の基準レベル信号端子に出力するために用いられる。前記基準レベル信号端子の信号に応じて、シフトレジスタの各々は、前記表示パネルが駆動走査を実行する時、前記表示パネルの現解像度に対応する走査信号を対応して接続されるゲートラインに入力するために用いられる。

上記のような駆動回路に前記オン電圧調整回路を含むことにより、前記表示パネルが異なる表示解像度に切り替わった時、前記ピクセルスイッチのオン電圧が調整され、前記シフトレジスタの駆動電圧が低下し、これにより前記シフトレジスタの消費電力を削減する。前記シフトレジスタは、主に動的消費電力を使用するため、関連要素は、下記式（１）で表されるとおりである。

ここで、ｆは、前記シフトレジスタにおけるクロック信号ＣＬＫの充放電周波数である。前記周波数の減少は、データ損失の問題を引き起こすことが可能である。Ｃは、前記ＣＬＫの負荷容量であり、前記シフトレジスタの構造設計が設定された後変更できない。Ｖは、ＣＬＫ電圧変化の大きさ、即ち、ＶＧＨ－ＶＧＬである。従って、前記ＶＧＨを調整することにより、消費電力削減を達成でき、且つ省エネルギー効果が比較的に明らかである。前記表示パネルの解像度がより低い解像度に切り替わった時、ピクセルの充電時間が延長され、充電電流を低下させることができる。即ち、基準と同じ充電率を満たす時、ピクセルスイッチのオン電圧、即ち、前記シフトレジスタにより出力される走査信号の電圧を適切に低下させ、前記シフトレジスタ並びに前記表示パネルの消費電力を削減する。

一実施例において、図１ａ及び図１ｂに示すように、当該駆動回路において、前記オン電圧調整回路は、オン電圧調整回路を含む。前記オン電圧調整回路は、制御サブ回路と、スイッチング及び分圧サブ回路とを含む。前記制御回路は、分圧帰還処理サブ回路Ｋ１と、電圧調整サブ回路Ｋ２とを含む。前記スイッチング及び分圧サブ回路は、スイッチングサブ回路０１を含む。スイッチングサブ回路０１の制御端子は、対応する解像度の制御信号を入力するために用いられる。前記制御信号は、前記表示パネルの解像度が異なる解像度、例えば、２Ｋ又は４Ｋに切り替わった時、対応するスイッチングトランジスタをオンすることができる。スイッチングサブ回路０１の第１入力端子は、初期レベル信号ＶＩＮをアクセスするために用いられる。スイッチングサブ回路０１の第２入力端子は、グランド電力供給信号ＶＳＳをアクセスするために用いられる。スイッチングサブ回路０１の出力端子は、分圧帰還ノードＶＦＢに電気的に接続される。スイッチングサブ回路０１は、前記制御信号の制御下で、初期レベル信号Ｖｉｎの分圧を実行して対応する解像度の分圧帰還信号を形成し、前記分圧帰還信号を分圧帰還ノードＶＦＢに出力するために用いられる。

一実施例において、分圧帰還処理サブ回路Ｋ１の第１制御端子は、パルス制御信号ＯＳＣを入力するために用いられる。分圧帰還処理サブ回路Ｋ１の第２制御端子は、基準信号ＲＥＦを入力するために用いられる。分圧帰還処理サブ回路Ｋ１の第１入力端子は、前記初期レベル信号Ｖｉｎを入力するために用いられる。分圧帰還処理サブ回路Ｋ１の第２入力端子は、分圧帰還ノードＶＦＢに電気的に接続される。分圧帰還処理サブ回路Ｋ１の出力端子は、電圧調整サブ回路Ｋ２の第１入力端子に電気的に接続される。パルス制御信号ＯＳＣ、基準信号ＲＥＦ及び前記分圧帰還信号の制御下で、前記分圧帰還処理サブ回路Ｋ１は、初期レベル信号Ｖｉｎの分圧及び帰還を実行して、対応するカップリング充電信号ＤＲＶＰを形成し、対応するカップリング充電信号ＤＲＶＰを電圧調整サブ回路Ｋ２の第１入力端子に出力するために用いられる。

一実施例において、電圧調整サブ回路Ｋ２の第２入力端子は、初期レベル信号Ｖｉｎを入力するために用いられる。電圧調整サブ回路Ｋ２の出力端子は、調整されたオン電圧信号ＶＧＨを出力するために用いられる。電圧調整サブ回路Ｋ２は、カップリング充電信号ＤＲＶＰに応じて初期レベル信号Ｖｉｎの電圧調整を実行して、前記対応する解像度のオン電圧信号ＶＧＨを形成し、ＶＧＨを出力するために用いられる。

一実施例において、分圧帰還処理サブ回路Ｋ１及び電圧調整サブ回路Ｋ２は、図１ａ及び図１ｂに示すような回路構造を有する。出力端子ＯＵＴは、前記対応する解像度のオン電圧信号ＶＧＨを出力するために用いられる。オン電圧信号ＶＧＨは、分圧帰還ノードＶＦＢの電圧信号によって決定される。分圧帰還ノードＶＦＢの電圧信号と基準信号ＲＥＦとの比較結果は、トランジスタＮ１がオンになるか否かを決定することにより、カップリング充電電圧ＤＲＶＰがキャパシタＣ１５及びＣ１７にカップリングして出力端子ＯＵＴを充電するかどうかに影響を与え、それに応じて、オン電圧信号ＶＧＨの調整された電圧を決定する。

一実施例において、図１ｃに示すように、当該オン電圧調整回路における分圧のための回路構造が抵抗器Ｒ１及びＲ２のみを含む時、オン電圧信号ＶＧＨ＝１．２＊（１＋Ｒ１／Ｒ２）である。係数１．２は、回路において実際に使用される部品の各々のパラメータに基づいて、対応して調整されることが可能である。分圧のための回路構造が図１ａ及び図１ｂに示すとおりであり、且つ表示パネルの解像度が切り替わった時、上記の計算式におけるＲ１及びＲ２による分圧の計算は、別の抵抗器に並列に接続されるＲ１とＲ２の間の分圧に基づくように変更されるべきである。例えば、図１ａに示すような回路構造において、前記表示パネルが４ｋ解像度に切り替わった時、前記計算式におけるＲ１とＲ２の分圧は、並列に接続されるＲ１及びＲ３とＲ２の分圧に変更されるべきである。前記分圧帰還処理サブ回路及び前記電圧調整サブ回路の回路構造及び機能は、先行技術における回路構造及び機能と類似しているため、ここでは、詳細に説明しない。本開示の一実施例に係る駆動回路において、分圧帰還ノードＶＦＢの電圧信号は、スイッチングサブ回路の分圧機能を通じて調整される。そして、前記分圧帰還処理サブ回路及び前記電圧調整サブ回路を通じて、最後の出力端子ＯＵＴは、本表示パネルの解像度にマッチングする対応する解像度の調整されたオン電圧信号ＶＧＨを出力し、これにより消費電力を削減する。

一実施例において、図１ａ及び図１ｂに示すように、前記駆動回路において、前記オン電圧調整回路は、基本分圧サブ回路０２を更に含むことが可能である。基本分圧サブ回路０２の第１入力端子は、初期レベル信号Ｖｉｎをアクセスするために用いられる。基本分圧サブ回路０２の第２入力端子は、グランド電力供給信号ＶＳＳに電気的に接続される。基本分圧サブ回路０２の出力端子は、分圧帰還ノードＶＦＢに電気的に接続される。基本分圧サブ回路０２は、初期レベル信号Ｖｉｎの分圧を実行し、対応する解像度の分圧帰還信号を出力するために用いられる。一実施例において、基本分圧サブ回路０２は、第１抵抗器Ｒ１と、第２抵抗器Ｒ２とを含むことが可能である。第１抵抗器Ｒ１の一端子は、初期レベル信号Ｖｉｎをアクセスするために用いられる。基本分圧サブ回路０２の他端子は、分圧帰還ノードＶＦＢに電気的に接続される。第２抵抗器Ｒ２の一端子は、分圧帰還ノードＶＦＢに電気的に接続される。第２抵抗器Ｒ２の他端子は、グランド電力供給信号ＶＳＳに電気的に接続される。

一実施例において、図１ａに示すように、駆動回路において、スイッチングサブ回路は、第３抵抗器Ｒ３と、第４抵抗器Ｒ４と、第１スイッチングトランジスタＱ１と、第２スイッチングトランジスタＱ２とを含むことが可能である。第３抵抗器Ｒ３の一端子は、第４抵抗器Ｒ４の一端子に電気的に接続され、且つ初期レベル信号ＶＧＨをアクセスするために用いられる。第３抵抗器Ｒ３の他端子は、第１スイッチングトランジスタＱ１のソース電極に電気的に接続される。第１スイッチングトランジスタＱ１のゲート電極は、第４抵抗器Ｒ４の他端子及び第２スイッチングトランジスタＱ２のドレイン電極にそれぞれ電気的に接続される。第１スイッチングトランジスタＱ１のドレイン電極は、分圧帰還ノードＶＦＢに電気的に接続される。第２スイッチングトランジスタＱ２のゲート電極は、対応する解像度の制御信号を入力するために用いられる。第２スイッチングトランジスタＱ２のソース電極は、グランド電力供給信号ＶＳＳに電気的に接続される。

一実施例において、図１ｂに示すように、駆動回路において、スイッチングサブ回路は、第１分圧抵抗器Ｒ１１と、第５スイッチングトランジスタＱ５とを含むことが可能である。第１分圧抵抗器Ｒ１１の一端子は、初期レベル信号ＶＧＨをアクセスするために用いられる。第１分圧抵抗器Ｒ１１の他端子は、第５スイッチングトランジスタＱ５のソース電極に電気的に接続される。第５スイッチングトランジスタＱ５のゲート電極は、対応する解像度の制御信号を入力するために用いられる。第５スイッチングトランジスタＱ５のドレイン電極は、分圧帰還ノードＶＦＢに電気的に接続される。

上記のように、図１ａにおけるスイッチングサブ回路は、２つのトランジスタ及び２つの抵抗器を含む。図１ｂにおけるスイッチングサブ回路は、一つのトランジスタ及び一つの抵抗器を含む。図１ａは、対応する解像度の制御信号の電圧値が小さい状況に適する。図１ｂは、対応する解像度の制御信号の電圧値が大きい状況に適する。その理由は以下のとおりである。図１ｂに示すように、４ｋ制御信号は、直接にＱ５のゲート電極に電気的に接続される。集積回路により４ｋ制御信号が送出される時、前記集積回路は、論理レベルを送出する。論理レベル１に対応する最大電圧値は、５Ｖであることが可能である。Ｑ５のソース電極は、Ｒ１１を介してＶＧＨに電気的に接続され、通常、前記ＶＧＨは、５Ｖより大きい。従って、Ｑ５は常にオフのまま保たれ、当該回路は動作しない。従って、Ｑ５のゲート電極は、より大きい電圧信号に電気的に接続される必要がある。

一実施例において、駆動回路において、オン電圧調整回路は、複数のスイッチングサブ回路を含むことが可能である。各スイッチングサブ回路は、異なる解像度に対応する。図１ａ及び図１ｂの両方とも、例として２つのスイッチングサブ回路を用いて示されている。実際の応用において、表示パネルは、実際必要に応じて複数の解像度に切り替わることが可能である。従って、多数のスイッチングサブ回路が提供されることが可能であり、その数はここで限定されない。

図１ａに示すような電圧調整回路の回路構造を例として、表示パネルの解像度が切り替わった時、本開示の一実施例に係る駆動回路は、対応する解像度のオン電圧信号を出力することができる。次に、更なる詳細について説明する。

一実施例において、２Ｋ制御信号及び４Ｋ制御信号の両方とも低レベルにある時、スイッチングトランジスタＱ４及びＱ２は、オフになる。一方、スイッチングトランジスタＱ３及びＱ１もオフになる。初期レベル信号Ｖｉｎは、分圧のための直列に接続される抵抗器Ｒ１及びＲ２を介して分圧帰還ノードＶＦＢの電圧信号を制御する。そして、前記分圧帰還処理サブ回路及び前記電圧調整サブ回路の動作下で、８Ｋ解像度に対応する必要なオン電圧信号ＶＧＨ（ＶＧＨ_８ｋ）が出力される。

一実施例において、前記２Ｋ制御信号が低レベルにあり、且つ前記４ｋ制御信号が高レベルにある時、スイッチングトランジスタＱ４及びＱ３はオフになり、スイッチングトランジスタＱ２及びＱ１は、オンになる。Ｒ１は、Ｒ３に並列に接続される。初期レベル信号ＶＧＨは、分圧のための並列に接続される抵抗器Ｒ１、Ｒ３、及び抵抗器Ｒ２を介して分圧帰還ノードＶＦＢの電圧信号を制御する。そして、分圧帰還処理サブ回路Ｋ１及び電圧調整サブ回路Ｋ２の動作下で、４ｋ解像度に対応する必要なオン電圧信号ＶＧＨ（ＶＧＨ_４Ｋ）が出力される。

一実施例において、４Ｋ制御信号が低レベルにあり、且つ２Ｋ制御信号が高レベルにある時、スイッチングトランジスタＱ１及びＱ２はオフになり、スイッチングトランジスタＱ３及びＱ４はオンになる。Ｒ１は、Ｒ５に並列に電気的に接続される。初期レベル信号ＶＧＨは、分圧のための並列に接続される抵抗器Ｒ１、Ｒ５、及び抵抗器Ｒ２を介して分圧帰還ノードＶＦＢの電圧信号を制御する。そして、分圧帰還処理サブ回路Ｋ１及び電圧調整サブ回路Ｋ２の動作下で、２Ｋ解像度に対応する必要なオン電圧ＶＧＨ（ＶＧＨ_２Ｋ）が出力される。

本開示の一実施例に係る駆動回路において、前記抵抗器、前記スイッチングトランジスタ及び他の部品の動作によりオン電圧信号ＶＧＨの動的実時間調整を実現することができる。一実施例において、２Ｋ制御信号及び４ｋ制御信号は、表示システム又はタイミングコントローラ（ＴＣＯＮ）により提供されることが可能である。電圧関係は、ＶＧＨ_８Ｋ>ＶＧＨ_４ｋ>ＶＧＨ_２Ｋである。このように、解像度が低下された時、前記シフトレジスタの消費電力が削減されることができる。抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５及びＲ６の振幅は、前記表示パネルのＶＧＨに対する電圧要求に基づいて決定されることが可能であり、ここでは、限定されない。

一実施例において、表示パネルがピクセルを充電した後、ピクセル保持電圧は、ピクセルのカップリング電圧の影響を受ける。ピクセル電圧の偏差量ｄＶｐとＶＧＨとの関係は、下記式（２）で表される。

Ｃ_ｇｓ、Ｃ_ｇｄ、Ｃ_ＬＣ、Ｃ_ｓｔは、それぞれピクセルスイッチングトランジスタのゲート電極とソース電極の間の寄生容量、前記ピクセルスイッチングトランジスタのゲート電極とドレイン電極の間の寄生容量、前記表示パネルにおけるピクセル液晶容量及びピクセル蓄電容量である。

図２は、本開示の一実施例に係るカップリング電圧の影響下のピクセル電圧の概略的な波形図である。図２に示すように、走査信号Gateが閉じられた時、ピクセル電圧Ｖｐｉｘｅｌは、カップリング容量Ｃ_ｇｓの影響を受けて偏差する。偏差量ｄＶｐは、上記の式（２）によって決定される。表示パネルの正常な表示輝度を確保するために、ｄＶｐ量だけ共通電圧Ｖｃｏｍも下げることにより、前記表示パネルにおける液晶層の電圧がターゲット電圧にあることを確保する必要がある。従って、異なる解像度の切り替えの際に表示パネルの消費電力を削減するために、前記オン電圧調整回路は、オン電圧信号ＶＧＨを調整し、式（２）から分かるように、ｄＶｐも対応して変化する。このように、前記表示パネルにおける液晶層上の電圧が前記ターゲット電圧にあることを確保するように、共通電圧Ｖｃｏｍも調整される必要がある。

一実施例において、前記駆動回路は、共通電圧調整回路を更に含むことが可能である。前記表示パネルの切り替わる現解像度に基づいて、前記共通電圧調整回路は、共通電圧を提供するための電力供給信号を前記表示パネルの現解像度にマッチングする共通電圧信号に調整し、前記共通電圧信号を出力するために用いられる。

本開示の一実施例に係る駆動回路において、図３ａ及び図３ｂに示すように、前記共通電圧調整回路は、共通電圧スイッチングサブ回路０４を含むことが可能である。共通電圧スイッチングサブ回路０４の制御端子は、対応する解像度の制御信号を入力するために用いられる。前記制御信号は、表示パネルが異なる解像度、例えば、２ｋ又は４ｋ等に切り替わった時、対応するスイッチングトランジスタをオンするために用いられるものを指す。共通電圧スイッチングサブ回路０４の第１入力端子は、電力供給信号ＡＶＤＤをアクセスするために用いられる。共通電圧スイッチングサブ回路０４の第２入力端子は、グランド電力供給信号ＶＳＳをアクセスするために用いられる。共通電圧スイッチングサブ回路０４の出力端子は、対応する解像度の共通電圧信号Ｖｃｏｍを出力するために用いられる。前記スイッチング制御信号の制御下で、共通電圧スイッチングサブ回路０４は、電力供給信号ＡＶＤＤを対応する解像度の共通電圧信号Ｖｃｏｍに調整し、共通電圧信号Ｖｃｏｍを出力するために用いられる。

本開示の一実施例に係る駆動回路において、図３ａ及び図３ｂに示すように、共通電圧調整回路は、初期電圧サブ回路０５を更に含むことが可能である。初期電圧サブ回路０５の第１入力端子は、電力供給信号ＡＶＤＤをアクセスするために用いられる。初期電圧サブ回路０５の第２入力端子は、グランド電力供給信号ＶＳＳに電気的に接続される。初期電圧サブ回路０５の出力端子は、対応する解像度の共通電圧信号Ｖｃｏｍを出力するために用いられる。初期電圧サブ回路０５は、電力供給信号ＡＶＤＤの分圧を実行し、それに応じて、対応する解像度の共通電圧信号Ｖｃｏｍを出力するために用いられる。

一実施例において、初期電圧サブ回路０５は、第１５抵抗器Ｒ１５と、第１６抵抗器Ｒ１６とを含む。第１５抵抗器Ｒ１５の一端子は、電力供給信号ＡＶＤＤをアクセスするために用いられる。第１５抵抗器Ｒ１５の他端子は、第１６抵抗器Ｒ１６の一端子に電気的に接続され、且つ前記対応する解像度の共通電圧信号Ｖｃｏｍを出力するために用いられる。第１６抵抗器Ｒ１６の他端子は、グランド電力供給信号ＶＳＳに電気的に接続される。

本開示の一実施例に係る駆動回路において、図３ａに示すように、共通電圧スイッチングサブ回路は、第７抵抗器Ｒ７と、第８抵抗器Ｒ８と、第３スイッチングトランジスタＱ１１と、第４スイッチングトランジスタＱ１２とを含むことが可能である。第７抵抗器Ｒ７の一端子は、電力供給信号ＡＶＤＤをアクセスするために用いられる。第７抵抗器Ｒ７の他端子は、第３スイッチングトランジスタＱ１１のソース電極に電気的に接続される。第３スイッチングトランジスタＱ１１のゲート電極は、第８抵抗器Ｒ８の一端子及び第４スイッチングトランジスタＱ１２のドレイン電極にそれぞれ電気的に接続される。第３スイッチングトランジスタＱ１１のドレイン電極は、対応する解像度の共通電圧信号Ｖｃｏｍを出力するために用いられる。第８抵抗器Ｒ８の他端子は、電力供給信号ＡＶＤＤをアクセスするために用いられる。第４スイッチングトランジスタＱ１２のゲート電極は、対応する解像度のスイッチング制御信号を入力するために用いられる。第４スイッチングトランジスタＱ１２のソース電極は、グランド電力供給信号ＶＳＳに電気的に接続される。

本開示の一実施例に係る駆動回路において、図３ｂに示すように、共通電圧スイッチングサブ回路は、第２分圧抵抗器Ｒ１２と、第１６スイッチングトランジスタＱ１６とを含むことが可能である。第２分圧抵抗器Ｒ１２の一端子は、電力供給信号ＡＶＤＤをアクセスするために用いられる。第２分圧抵抗器Ｒ１２の他端子は、第１６スイッチングトランジスタＱ１６のソース電極に電気的に接続される。第１６スイッチングトランジスタＱ１６のゲート電極は、対応する解像度のスイッチング制御信号を入力するために用いられる。第１６スイッチングトランジスタＱ１６のドレイン電極は、前記対応する解像度の共通電圧信号を出力するために用いられる。

本開示の一実施例に係る駆動回路において、図３ａ及び３ｂに示すように、共通電圧調整回路は、出力サブ回路０３を更に含むことが可能である。出力サブ回路０３の第１入力端子は、共通電圧スイッチングサブ回路０４の出力端子及び初期電圧サブ回路０５の出力端子にそれぞれ電気的に接続される。出力サブ回路０３の第２入力端子は、その出力端子に電気的に接続される。出力サブ回路０３は、共通電圧スイッチングサブ回路０４及び初期電圧サブ回路０５により出力される共通電圧信号Ｖｃｏｍの電流増幅を実行してから、共通電圧信号Ｖｃｏｍを出力するために用いられる。

本開示の一実施例に係る駆動回路において、図３ａ及び図３ｂに示すように、出力サブ回路０３は、オペアンプＹを含むことが可能である。オペアンプＹの第１入力端子は、初期電圧サブ回路０５の出力端子及び共通電圧スイッチングサブ回路０４の出力端子にそれぞれ電気的に接続される。オペアンプＹの第２入力端子は、その出力端子に電気的に接続される。前記オペアンプの第１入力端子は、正入力端子である。前記オペアンプの第２入力端子は、負入力端子である。フォロワとして、前記オペアンプは、前記初期電圧サブ回路の出力端子及び前記共通電圧スイッチングサブ回路の出力端子から出力される共通電圧信号の電流増幅を実行するために用いられ、これにより前記共通電圧信号の駆動能力を向上させる。

本開示の一実施例に係る駆動回路において、共通電圧調整回路は、複数の共通電圧スイッチングサブ回路を含むことが可能である。前記共通電圧スイッチングサブ回路の各々は、一つの解像度に対応する。図３ａ及び図３ｂの両方ともにおいて、説明用の例として、２つのスイッチングサブ回路が示されている。実際の応用において、表示パネルは、実際必要に応じて複数の解像度に切り替わることが可能である。従って、複数の対応する共通電圧スイッチングサブ回路が提供されることが可能であり、スイッチングサブ回路の数は、ここで限定されない。

一実施例において、オン電圧信号ＶＧＨの変化による共通電圧Ｖｃｏｍにおけるピクセルのカップリング電圧ｄＶｐの影響を補償するために、同時に共通電圧Ｖｃｏｍを適宜調整する必要がある。次は、図３ａに示す共通電圧調整回路の回路構造で示されている。本開示の一実施例に係る駆動回路は、前記表示パネルの切り替わる対応する解像度の共通電圧信号を出力することができる。前記方法は、具体的に次のステップを含む。

一実施例において、２Ｋ制御信号及び４ｋ御信号の両方とも低レベルにある時、スイッチングトランジスタＱ１４及びＱ１２は、オフになり、スイッチングトランジスタＱ１３及びＱ１１もオフになる。共通電圧信号Ｖｃｏｍは、分圧のための抵抗器Ｒ１５及び抵抗器Ｒ１６により制御される。このように、８Ｋ解像度に対応する共通電圧信号Ｖｃｏｍ（Ｖｃｏｍ_８ｋ）が出力されることができる。

一実施例において、前記２Ｋ制御信号が低レベルにあり、且つ前記４ｋ制御信号が高レベルにある時、スイッチングトランジスタＱ１４及びＱ１３は、オフになり、スイッチングトランジスタＱ１２及びＱ１１は、オンになる。Ｒ５及びＲ７は、並列に電気的に接続される。共通電圧信号Ｖｃｏｍは、分圧のための並列に接続される抵抗器Ｒ５、Ｒ７、及び抵抗器Ｒ６により制御される。このように、４Ｋ解像度に対応する共通電圧信号Ｖｃｏｍ（Ｖｃｏｍ_４ｋ）が出力されることができる。

一実施例において、前記４Ｋ制御信号が低レベルにあり、且つ前記２Ｋ制御信号が高レベルにある時、スイッチングトランジスタＱ１１及びＱ１２は、オフになり、スイッチングトランジスタＱ１３及びＱ１４は、オンになる。抵抗器Ｒ５は、抵抗器Ｒ９に並列に電気的に接続される。共通電圧信号Ｖｃｏｍは、分圧のための並列に接続される抵抗器Ｒ５、Ｒ９、及びＲ６により制御される。このように、２Ｋ解像度に対応する共通電圧信号Ｖｃｏｍ（Ｖｃｏｍ_２Ｋ）が出力されることができる。

本開示の一実施例に係る駆動回路において、抵抗器及びスイッチングトランジスタの組み合わせの動作で共通電圧信号Ｖｃｏｍの動的実時間調整を実現することができる。一実施例において、表示システム又はタイミングコントローラ（ＴＣＯＮ）により２Ｋ制御信号及び４ｋ制御信号を提供することができる。抵抗器Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９及びＲ１０の大きさは、表示パネルの共通電圧Ｖｃｏｍに対しる要求に基づいて決定されることができ、ここで限定されない。

図４は、本開示の一実施例に係るオン電圧信号及び共通電圧信号を調整するための駆動回路のタイミング図である。３つの解像度、即ち、８ｋ、４ｋ及び２Ｋ解像度の間の切り替え替を例として、対応して、初期レベル信号ＶＧＨ及び共通電圧信号Ｖｃｏｍの各々は、３つの異なる電圧にそれぞれ調整されることができる。前記４Ｋ制御信号及び前記２Ｋ制御信号の３つの状態００、１０及び０１から選択することにより、信号が切り替わることができるが、０は、低レベルを表し、１は、高レベルを表す。

表１は、表示パネルの解像度が低下された時、初期レベル信号ＶＧＨの減少によるシフトレジスタの消費電力の削減を示している。

本開示の別の例は、表示パネルである。前記表示パネルは、本開示の一実施例に係る駆動回路を含む。前記表示パネルは、携帯電話、フラットパネルＰＣ、テレビジョン、ディスプレイ、ノートＰＣ、デジタルフォトフレーム、ナビゲータ又は他の表示機能付き製品又は部品であることが可能である。前記表示パネルの課題解決の原理は、前記駆動回路に類似しているため、前記表示パネルの実施は、前記駆動回路の実施を参照することができ、ここでは繰り返し説明しない。

本開示の一実施例に係る表示パネルにおいて、シフトレジスタ及び電圧調整回路は、前記表示パネルの周辺領域に位置することが可能である。前記シフトレジスタの回路及び前記電圧調整回路で使用されるスイッチングトランジスタは、前記表示パネルのピクセルスイッチのスイッチングトランジスタと同期的に製造されることが可能であり、これにより製造工程を簡略化し、製造コストを削減する。

図５は、本開示の一実施例に係る駆動回路の駆動方法である。前記方法は、下記のステップを含む。

ステップＳ１０１で、表示パネルの切り替わる現解像度に基づいて、ピクセルスイッチをオンするための初期レベル信号を前記表示パネルの現解像度にマッチングするオン電圧信号に調整し、前記オン電圧信号を前記シフトレジスタの各々の基準レベル信号端子に出力する。

ステップＳ１０２で、前記表示パネルが駆動走査を実行する時、前記基準レベル信号端子からの信号に基づいて、前記シフトレジスタの各々は、前記表示パネルの現解像度に対応する走査信号を対応して接続されるゲートラインに入力する。

本開示の一実施例に係る駆動方法において、前記表示パネルの表示解像度が切り替わった時、同時に前記ピクセルスイッチのオン電圧を調整することにより、前記シフトレジスタの駆動電圧及び消費電力を低下させる。

本開示の一実施例によれば、表示パネルの駆動回路、表示パネルの駆動方法及び表示パネルを提供する。前記駆動回路は、オン電圧調整回路及び複数のカスケード接続されたシフトレジスタを含む。前記オン電圧調整回路は、ピクセルスイッチをオンするための初期レベル信号を前記表示パネルの現解像度にマッチングするオン電圧信号に調整し、前記オン電圧信号を前記シフトレジスタの各々の基準レベル信号端子に出力するために用いられる。前記基準レベル信号端子からの信号に基づいて、前記シフトレジスタの各々は、前記表示パネルが駆動走査を実行する時、前記表示パネルの現解像度に対応する走査信号を対応して接続されるゲートラインに入力するために用いられる。このようにして、前記駆動回路にオン電圧調整回路を設けることにより、表示パネルが異なる表示解像度の間で切り替わる時、前記ピクセルスイッチのオン電圧が同時に調整される。このように、前記シフトレジスタの駆動電圧及び消費電力を低下させることができる。表示パネルがより低い解像度に切り替わった時、ピクセルの充電時間が延長され、充電電流を減少できる。従って、基準と同じ充電率を満たす時、前記ピクセルスイッチのオン電圧、即ち、前記シフトレジスタにより出力される走査信号の電圧を適切に低下させることにより、前記シフトレジスタの消費電力並びに前記表示パネルの消費電力を削減する。

以上、本開示の様々な実施例の記述を説明の目的で提示したが、網羅的であること、又は開示された実施例に限定されることが意図されない。記述された実施例の範囲及び精神から逸脱せずに行われる多様な変更及び変化は、当業者にとって明らかであろう。ここで使用された用語は、実施例の原理、実際応用又は市場で見つかる技術に対する技術改善を最適に解釈するか、或いは、本分野の他の当業者がここで開示される実施例を理解可能にするために選ばれたものである。

Claims (19)

1. 表示パネルの駆動回路であって、オン電圧調整回路を含み、
   前記オン電圧調整回路は、制御サブ回路と、スイッチング及び分圧サブ回路とを含み、
   前記スイッチング及び分圧サブ回路は、スイッチングサブ回路と、基本分圧サブ回路とを含み、
   前記スイッチングサブ回路は、制御端子と、第１入力端子と、第２入力端子と、出力端子とを含み、前記スイッチングサブ回路の制御端子は、対応する解像度の制御信号を入力するように構成され、前記スイッチングサブ回路の第１入力端子は、前記制御サブ回路の出力端子に電気的に接続され、前記第２入力端子は、グランド電力供給信号をアクセスするように構成され、前記スイッチングサブ回路の出力端子は、分圧帰還ノードＶＦＢに電気的に接続され、
   前記スイッチングサブ回路は、前記制御信号の制御下で、前記制御サブ回路の出力端子により出力される信号の分圧を実行して前記対応する解像度の分圧帰還信号を形成し、前記分圧帰還信号を前記分圧帰還ノードＶＦＢに出力するように構成され、
   前記制御サブ回路は、第１入力端子と、第２入力端子と、第３入力端子と、前記出力端子とを含み、前記制御サブ回路の第１入力端子は、前記分圧帰還ノードＶＦＢに電気的に接続され、前記制御サブ回路の第２入力端子は、初期レベル信号Ｖｉｎを入力するように構成され、前記制御サブ回路の第３入力端子は、基準信号ＲＥＦを入力するように構成され、前記制御サブ回路の出力端子は、前記スイッチング及び分圧サブ回路の第１入力端子に電気的に接続され、且つ前記対応する解像度のオン電圧信号を出力するように構成されることを特徴とする駆動回路。
2. 複数のカスケード接続されたシフトレジスタを更に含み、
   前記オン電圧調整回路は、ピクセルスイッチをオンするための前記初期レベル信号Ｖｉｎを前記表示パネルの現解像度にマッチングするオン電圧信号に調整し、前記オン電圧信号を前記複数のカスケード接続されたシフトレジスタの各々の基準レベル信号端子に出力するように構成され、
   前記複数のカスケード接続されたシフトレジスタの各々は、前記表示パネルが駆動走査を実行する場合、前記基準レベル信号端子における前記オン電圧信号に基づいて、前記表示パネルの現解像度に対応する走査信号を対応して接続されるゲートラインに入力するように構成されることを特徴とする請求項１に記載の駆動回路。
3. 前記スイッチングサブ回路は、
   第３抵抗器と、
   第４抵抗器と、
   第１スイッチングトランジスタと、
   第２スイッチングトランジスタと
   を含み、
   前記第３抵抗器の一端子は、前記第４抵抗器の一端子に電気的に接続され、且つ前記制御サブ回路の出力端子により出力される信号をアクセスするように構成され、前記第３抵抗器の他端子は、前記第１スイッチングトランジスタのソース電極に電気的に接続され、
   前記第１スイッチングトランジスタのゲート電極は、前記第４抵抗器の他端子及び前記第２スイッチングトランジスタのドレイン電極にそれぞれ電気的に接続され、前記第１スイッチングトランジスタのドレイン電極は、前記分圧帰還ノードＶＦＢに電気的に接続され、
   前記第２スイッチングトランジスタのゲートは、前記対応する解像度の制御信号を入力するように構成され、前記第２スイッチングトランジスタのソースは、前記グランド電力供給信号をアクセスするように構成されることを特徴とする請求項１に記載の駆動回路。
4. 前記スイッチングサブ回路は、
   第１分圧抵抗器と、
   第５スイッチングトランジスタと
   を含み、
   前記第１分圧抵抗器の一端子は、前記制御サブ回路の出力端子により出力される信号をアクセスするように構成され、前記第１分圧抵抗器の他端子は、前記第５スイッチングトランジスタのソース電極に電気的に接続され、
   前記第５スイッチングトランジスタのゲート電極は、前記対応する解像度の制御信号を入力するように構成され、前記第５スイッチングトランジスタのドレイン電極は、前記分圧帰還ノードＶＦＢに電気的に接続されることを特徴とする請求項１に記載の駆動回路。
5. 前記基本分圧サブ回路は、
   第１抵抗器と、
   第２抵抗器とを含み、
   前記第１抵抗器の一端子は、前記制御サブ回路の出力端子により出力される信号をアクセスするように構成され、前記第１抵抗器の他端子は、前記分圧帰還ノードＶＦＢに電気的に接続され、
   前記第２抵抗器の一端子は、前記分圧帰還ノードＶＦＢに電気的に接続され、前記第２抵抗器の他端子は、前記グランド電力供給信号をアクセスするように構成されることを特徴とする請求項１に記載の駆動回路。
6. 前記制御サブ回路は、
   分圧帰還処理サブ回路と、
   電圧調整サブ回路と
   を含み、
   前記分圧帰還処理サブ回路の第１制御端子は、パルス制御信号ＯＳＣを入力するように構成され、前記分圧帰還処理サブ回路の第２制御端子は、前記基準信号ＲＥＦを入力するように構成され、前記分圧帰還処理サブ回路の第１入力端子は、前記初期レベル信号Ｖｉｎを入力するように構成され、前記分圧帰還処理サブ回路の第２入力端子は、前記分圧帰還ノードＶＦＢに電気的に接続され、前記分圧帰還処理サブ回路の出力端子は、前記電圧調整サブ回路の入力端子に電気的に接続され、前記パルス制御信号ＯＳＣ、前記基準信号ＲＥＦ及び前記分圧帰還信号の制御下で、前記分圧帰還処理サブ回路は、前記初期レベル信号Ｖｉｎの帰還を実行して対応するカップリング充電信号を形成し、前記対応するカップリング充電信号を前記電圧調整サブ回路の第１入力端子に出力するように構成され、
   前記電圧調整サブ回路の第２入力端子は、前記初期レベル信号Ｖｉｎを入力するように構成され、前記電圧調整サブ回路の出力端子は、電圧調整後に前記オン電圧信号を出力するように構成され、前記電圧調整サブ回路は、前記カップリング充電信号に基づいて前記初期レベル信号Ｖｉｎの電圧調整を実行して前記対応する解像度のオン電圧信号を形成し、前記オン電圧信号を出力するように構成されることを特徴とする請求項１乃至５のいずれか１項に記載の駆動回路。
7. 前記オン電圧調整回路は、複数のスイッチングサブ回路を含み、前記複数のスイッチングサブ回路の各々は、異なる解像度に対応することを特徴とする請求項１乃至６のいずれか１項に記載の駆動回路。
8. 共通電圧調整回路を更に含み、
   前記共通電圧調整回路は、共通電圧を提供するための電力供給信号を前記表示パネルの対応する解像度にマッチングする共通電圧信号に調整し、前記共通電圧信号を出力するように構成されることを特徴とする請求項１乃至７のいずれか１項に記載の駆動回路。
9. 前記共通電圧調整回路は、共通電圧スイッチングサブ回路を含み、
   前記共通電圧スイッチングサブ回路の制御端子は、現解像度に対応するスイッチング制御信号を入力するように構成され、前記共通電圧スイッチングサブ回路の第１入力端子は、前記電力供給信号をアクセスするように構成され、前記共通電圧スイッチングサブ回路の第２入力端子は、前記グランド電力供給信号に接続するように構成され、前記共通電圧スイッチングサブ回路の出力端子は、前記対応する解像度の共通電圧信号を出力するように構成され、前記スイッチング制御信号の制御下で、前記共通電圧スイッチングサブ回路は、前記電力供給信号を前記対応する解像度の共通電圧信号に調整し、前記共通電圧信号を出力するように構成されることを特徴とする請求項８に記載の駆動回路。
10. 前記共通電圧スイッチングサブ回路は、
    第７抵抗器と、
    第８抵抗器と、
    第３スイッチングトランジスタと、
    第４スイッチングトランジスタと
    を含み、
    前記第７抵抗器の一端子は、前記電力供給信号をアクセスするように構成され、前記第７抵抗器の他端子は、前記第３スイッチングトランジスタのソース電極に電気的に接続され、
    前記第３スイッチングトランジスタのゲート電極は、前記第８抵抗器の一端子及び前記第４スイッチングトランジスタのドレイン電極にそれぞれ電気的に接続され、前記第３スイッチングトランジスタのドレイン電極は、前記対応する解像度の共通電圧信号を出力するように構成され、
    前記第８抵抗器の他端子は、前記電力供給信号をアクセスするように構成され、
    前記第４スイッチングトランジスタのゲート電極は、前記対応する解像度のスイッチング制御信号を入力するように構成され、前記第４スイッチングトランジスタのソース電極は、前記グランド電力供給信号に電気的に接続されることを特徴とする請求項９に記載の駆動回路。
11. 前記共通電圧スイッチングサブ回路は、第２分圧抵抗器と、第１６スイッチングトランジスタとを含み、
    前記第２分圧抵抗器は、前記電力供給信号をアクセスするように構成され、前記第２分圧抵抗器の他端子は、前記第１６スイッチングトランジスタのソース電極に電気的に接続され、
    前記第１６スイッチングトランジスタのゲート電極は、前記対応する解像度のスイッチング制御信号を入力するように構成され、前記第１６スイッチングトランジスタのドレイン電極は、前記対応する解像度の共通電圧信号を出力するように構成されることを特徴とする請求項９に記載の駆動回路。
12. 前記共通電圧調整回路は、初期電圧サブ回路を更に含み、
    前記初期電圧サブ回路の第１入力端子は、前記電力供給信号をアクセスするように構成され、前記初期電圧サブ回路の第２入力端子は、前記グランド電力供給信号に電気的に接続され、前記初期電圧サブ回路の出力端子は、前記対応する解像度の共通電圧信号を出力するように構成され、前記初期電圧サブ回路は、前記電力供給信号の分圧を実行し、前記対応する解像度の共通電圧信号を出力するように構成されることを特徴とする請求項９に記載の駆動回路。
13. 前記初期電圧サブ回路は、第１５抵抗器と、第１６抵抗器とを含み、
    前記第１５抵抗器の第１端子は、前記電力供給信号をアクセスするように構成され、前記第１５抵抗器の他端子は、前記第１６抵抗器の一端子に電気的に接続され、且つ前記対応する解像度の共通電圧信号を出力するように構成され、前記第１６抵抗器の他端子は、前記グランド電力供給信号をアクセスするように構成されることを特徴とする請求項１２に記載の駆動回路。
14. 前記共通電圧調整回路は、出力サブ回路を更に含み、
    前記出力サブ回路の第１入力端子は、前記共通電圧スイッチングサブ回路の出力端子及び前記初期電圧サブ回路の出力端子にそれぞれ電気的に接続され、前記出力サブ回路の第２入力端子は、その出力端子に電気的に接続され、前記出力サブ回路は、前記共通電圧スイッチングサブ回路及び前記初期電圧サブ回路により出力される前記共通電圧信号の電流増幅を実行してから増幅された共通電圧信号を出力するように構成されることを特徴とする請求項１２又は１３に記載の駆動回路。
15. 前記出力サブ回路は、オペアンプを含み、
    前記オペアンプの第１入力端子は、前記初期電圧サブ回路の出力端子及び前記共通電圧スイッチングサブ回路の出力端子にそれぞれ電気的に接続され、前記オペアンプの第２入力端子は、その出力端子に電気的に接続されることを特徴とする請求項１４に記載の駆動回路。
16. 前記共通電圧調整回路は、複数の共通電圧スイッチングサブ回路を含み、前記共通電圧スイッチングサブ回路の各々は、異なる解像度に対応することを特徴とする請求項８乃至１５のいずれか１項に記載の駆動回路。
17. 請求項１に記載の駆動回路を含む表示パネル。
18. シフトレジスタ及び前記オン電圧調整回路は、前記表示パネルの周辺領域に位置することを特徴とする請求項１７に記載の表示パネル。
19. 請求項１に記載の駆動回路の駆動方法であって、
    前記初期レベル信号Ｖｉｎを前記制御サブ回路の第２入力端子に提供するステップと、
    前記表示パネルの対応する解像度の制御信号を前記スイッチングサブ回路に提供して、前記表示パネルの対応する解像度にマッチングするオン電圧信号が前記オン電圧調整回路からシフトレジスタの各々の基準レベル信号端子に出力されるステップと
    を含むことを特徴とする方法。

Images