JP2009105468A - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP2009105468A JP2009105468A JP2009033349A JP2009033349A JP2009105468A JP 2009105468 A JP2009105468 A JP 2009105468A JP 2009033349 A JP2009033349 A JP 2009033349A JP 2009033349 A JP2009033349 A JP 2009033349A JP 2009105468 A JP2009105468 A JP 2009105468A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processed
- plasma
- plasma processing
- container
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 239000007789 gas Substances 0.000 claims abstract description 35
- 239000011261 inert gas Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 27
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 230000006378 damage Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000007246 mechanism Effects 0.000 description 27
- 239000010409 thin film Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000005192 partition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 208000033999 Device damage Diseases 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】プラズマ処理された被処理基板上に帯電した電荷量を低減し、プラズマダメージや絶縁破壊を防止するのに優れたプラズマ処理方法を提供すること。
【解決手段】被処理基板をプラズマ処理する前に、不活性ガスを主体としたガス中で微弱なプラズマにて被処理基板の表裏を同時に曝すことで、被処理基板の電荷を取り除くことが可能となる。このとき、不活性ガスをＡｒ、Ｈｅ、Ｎ2および気化したＨ2Ｏガス或いはこれらの混合ガスであると好適となる。
【選択図】図１Ｂ
【解決手段】被処理基板をプラズマ処理する前に、不活性ガスを主体としたガス中で微弱なプラズマにて被処理基板の表裏を同時に曝すことで、被処理基板の電荷を取り除くことが可能となる。このとき、不活性ガスをＡｒ、Ｈｅ、Ｎ2および気化したＨ2Ｏガス或いはこれらの混合ガスであると好適となる。
【選択図】図１Ｂ
Description
本発明は、半導体および薄膜ディスプレイ産業における、薄膜回路形成方法に利用できるものであり、特に絶縁性の高い基板であるガラスや石英、化合物半導体等の上にトランジスター素子形成可能なプラズマ処理方法および装置に関し、プラズマ処理前の被処理基板は既に電価が蓄積した状態にあり、この状態の前記被処理基板をプラズマ処理すると、デバイスダメージやデバイス破壊を発生させる事に対して、効率的に軽減することのできるプラズマ処理方法に関する。
近年、薄膜素子製造分野において、製造コスト削減や環境保護の観点から、工程簡略や製造方法の環境負荷の少ない製造方法に変更を望む声が高まっており、従来の薬液による工法から、プラズマを応用した薄膜加工する工法及び、装置が望まれている。
しかしながら、上記薄膜素子デバイスでは、多岐にわたる製造工程を経て製造されており、たとえば熱処理であり、水洗処理であり、プラズマを応用した処理であったりすることから、常に様々な要因により、被処理基板の表裏に電荷の蓄積が発生することになる。
プラズマを応用した薄膜加工および装置はプラズマを真空中にて発生させ、プロセスガスを乖離させ、イオンやラジカルにより物理的、化学的な反応を組み合わせた加工を行うため、被処理基板上にますます多量な電荷を発生させることになる。
多量に発生した電荷は、薄膜回路の構成上、金属膜と金属膜の間を絶縁する為の絶縁膜が薄膜形成されているが、耐電圧には閾値を持つことになり、その閾値を超えるような電荷を被処理基板が帯び、帯電した場合には絶縁膜の破壊が発生し、薄膜回路を形成しえなくなる。この為、なるべく被処理基板上にチャージしないようなプラズマにするか、チャージした電荷をプラズマプロセス上の工夫で低減する取り組みを実施してきた。
以下、図３に代表的なドライエッチング装置形態について説明する。
１０１はドライエッチ処理するためのプラズマ処理容器、１０１ａはプロセスガスおよび、不活性ガス導入装置、１０２は被処理基板１１２を載置するためのプラズマを発生させる機能を具備した電極、１０３は真空排気装置、１０４はプラズマ処理容器へ被処理基板１１２を真空圧力の状態で出し入れする真空移載容器、１０４ａは真空排気装置、１０４ｂは不活性ガス導入装置、１０５はプラズマ処理容器１０１と真空移載容器１０４の隔壁となり開閉機構を有するゲート扉、１０６は真空搬送機構、１０６ａは真空搬送機構１０６と連動し、被処理基板１１２を電極１０２上へ載置するために動作するリフトピン、１０７は大気状態から真空状態へ容器内を減圧する動作やその逆に、真空状態から大気状態へ加圧する動作ができる機能を有するロードロック容器、１０７ａは真空排気装置、１０７ｂは不活性ガス導入装置、１０８は真空移載容器１０４とロードロック容器１０７の隔壁となり開閉機構を有するゲート扉、１０９はロードロック容器１０７を真空に保持するためのゲート扉、１１０は被処理基板１１２を収納している基板収納装置、１１１は基板収納装置１１０より被処理基板１１２を取り出し、前記ロードロック容器１０７へ移載するための大気搬送機構である。
以上のように構成されたドライエッチング装置について、以下にその動作について説明する。
まず、被処理基板１１２を、基板収納装置１１０より大気搬送機構１１１にて取り出し、ロードロック容器１０７に不活性ガス導入装置１０７ｂより不活性ガスをパージして大気状態にし、ゲート扉１０９を開き、大気搬送機構１１１によって、被処理基板１１２をロードロック容器１０７へと搬送する。
続いて、ゲート扉１０９を閉じて、ロードロック容器１０７において、不活性ガス導入装置１０７ｂの動作を止め、排気装置１０７ａより排気し、一定の圧力にまで真空排気が完了した後、ゲート扉１０８を開く。真空移載容器１０４は排気装置１０４ａが常時真空排気動作しており常に真空状態を保持した状態となっている。真空搬送機構１０６によりロードロック容器１０７に載置されている被処理基板１１２を取り出し、真空移載容器１０４へと移載して、ゲート扉１０８を閉じる。
プラズマ処理容器１０１にある真空排気装置１０３は常時真空排気動作しており容器内は常に真空状態を保持している。ゲート扉１０５が開き、真空移載容器１０４内の真空搬送機構１０６にある被処理基板１１２はプラズマ処理容器１０１の電極１０２へ移載され、リフトピン１０６ａ上に被処理基板１１２を載置後、ゲート扉１０５が閉まり、リフトピン１０６ａが下降し電極１０２上に被処理基板が載置され、その後、プラズマ処理が行われる。
プラズマ処理終了後、Ｎ2やＯ2等のガスによる除電プロセスといわれる、プラズマの発生領域を圧力やパワーにより変化させて、被処理基板１１２上に帯電した電荷を除去するプロセス処理後、またはプロセス処理中にリフトピン１０６ａが上昇し、被処理基板１１２を上昇させる。
その後、ゲート扉１０５が開き、真空搬送機構１０６により、プラズマ処理容器１０１内のリフトピン１０６ａ上にある被処理基板１１２は、プラズマ処理容器１０１内より取り出され、真空移載容器１０４内に移載される。
このとき、プラズマ処理容器１０１の真空排気装置１０３はプラズマ処理後の反応生成物が前記真空移載容器１０４へ流入しないように排気動作をしている。ゲート扉１０５が閉じ、次に、ゲート扉１０８が開き、真空移載機構１０６により被処理基板１１２はロードロック容器１０７へと移載され、ゲート扉１０８が閉まる。ロードロック容器１０７内の真空排気装置１０７ａが停止し、不活性ガス導入装置１０７ｂより不活性ガスがパージされ、ロードロック容器１０７内は真空圧状態から大気圧状態へとなり、ゲート扉１０９が開き、大気搬送機構１１１により、ロードロック容器１０７内にある被処理基板１１２が取り出され、基板収納装置１１０へと収められる。特許文献１〜３参照。
特開平７−１０６３１４号公報
特許第３２２７８１２号公報
特許第３１７０８４９号公報
しかしながら、プラズマ処理容器１０１内にて被処理基板１１２がプラズマ処理終了後、除電プロセス終了後、ゲート扉１０５が開き、真空搬送機構１０６により、プラズマ処理容器１０１内の電極１０２上にある被処理基板１１２が、プラズマ処理容器１０１内より取り出され、真空移載容器１０４内に移載される時に、被処理基板１１２の表面に残留帯電した電荷の電位値は図４（ｂ）に示すような挙動を示す。
プラズマ処理後の被処理基板１１２の表面に帯電した電荷は、前記ゲート扉１０５を通過する時に最大電位値を示し、その後も高い電位を保持した状態で被処理基板１１２が真空移載容器１０４に載置される。被処理基板１１２が真空中において移載される際に変化する帯電位が被処理基板１１２上に成膜された絶縁膜の耐電圧閾値１０２ａを超えた時に、絶縁破壊を起こす問題点がある。
これは、図５に示すように、前記被処理基板１１２が移載する際に、前記被処理基板１１２の表面に帯電した電荷−Ｑが対向して分極している前記電極１０２表面の電荷＋Ｑ（この時点では、前記被処理基板１１２の裏面と前記電極１０２の表面との間の距離ｄが限りなく大きいため、（式１）の公式には当てはまらない）から、前記プラズマ処理容器の底面、ゲート扉１０５の底面、真空移載容器１０４の底面へと移り変わる時に、下記の公式（式１）に当てはまる距離ｄが存在している場合に限る。
ただし、Ｃgは距離ｄのギャップでのコンデンサー容量、Ｖgは距離ｄのギャップでの電位差、Ｓは面積、ｄは距離、εは誘電率である。なお、図５中、Ｖgmaxは距離ｄでの最大ギャップでの電位である。
前記（式１）から分かるように、ｄ（距離）に影響される領域（ｄｍｉｎ）に達した時に、Ｖgが上昇する可能性があるためと考えられる。
無論、被処理基板１１２の表面電位が最も上昇するのは、電極１０２より被処理基板１１２が離れる瞬間であることは、容易に想像がつくが、そのとき、絶縁破壊を免れても、被処理基板１１２の一部が、ゲート扉１０５を通過しているため、被処理基板１１２の一部分のみ表面の電位が異常に上昇する可能性があり、その部分で絶縁破壊が起こると想像されている。
また、絶縁破壊が起こらなくても、一般的にダメージといわれる、被処理基板１１２上に形成される活性な状態を保った薄膜は、電荷の局所的な上昇で、薄膜内部の組成を変化させ、薄膜が持つ特性、性能を劣化させる要因ともなる。
一般的な真空量産設備は、ゲート扉開閉時の圧力損失を小さくするため、ゲート扉を限りなく小さく製作している。被処理基板１１２がゲート扉１０５を通過する地点での、被処理基板１１２とゲート扉１０５の距離は、限りなく被処理基板１１２とゲート扉１０５が近くなり静電容量の基本公式の影響を受ける範囲となることになる。被処理基板１１２上の一部分で電位Ｖgが、電極１０２上にあるときよりも高い値を示すこととなる。
上記内容は、真空中にて被処理基板１１２を移載する限り、蓄積された電荷は放電される場所がないため、大気状態になるまでは、非常に高いレベルで電荷を保った状態のままとなるため、量産設備の形態によっては、ゲート扉１０５だけではなく、他の部分においても、（式１）の影響を受けやすいこともありえる。
本発明は、このような従来の問題点に鑑み、プラズマ処理後に被処理基板を移載する際に変化する被処理基板上の電荷量を軽減する事が可能なプラズマ処理方法を提供することを目的とする。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、プラズマ処理容器内の電極上に載置された被処理基板にプロセスガスによるプラズマ処理を施す以前に、前記被処理基板を前記電極から離した状態で、前記プラズマ処理容器内に不活性ガスを主体とするガスを導入し、前記プラズマ処理容器内に前記プラズマ処理よりも微弱なプラズマを発生させ、前記被処理基板を前記微弱なプラズマに曝すことを特徴とするプラズマ処理方法を提供する。
本発明の第２態様によれば、上記第１態様において、前記被処理基板と前記電極とはリフトピンによって離間されるプラズマ処理方法を提供する。
本発明の第３態様によれば、上記第１又は２態様において、前記不活性ガスはＡｒ、Ｈｅ、Ｎ2、気化したＨ2Ｏガスの少なくとも１つのガスであるプラズマ処理方法を提供する。
本発明の第４態様によれば、上記第１〜３の何れか一項に記載の態様において、上記微弱プラズマに前記被処理基板を曝することで、上記被処理基板の表裏両面と上記電極の表面とを同電位とするプラズマ処理方法を提供する。
本発明によれば、被処理基板の持つ初期電荷をプラズマ処理直前に除去して被処理基板の表裏両面と電極の表面とを同電位として、プラズマ処理後に発生するプラズマダメージを防止できるプラズマ処理方法を提供することができる。
従来、一般的には、プラズマ処理前には、プラズマ処理室の壁面に付着した反応性生物などが舞って被処理基板に付着してパーティクル不良となる可能性があるため、プラズマ放電することは考えられていなかった。しかしながら、近年、パーティクル不良の比率よりも、被処理基板が搬送中に帯電し、帯電した被処理基板を、別の電位で帯電している電極に載置するときに生じる不良の比率の方が多くなる傾向がある。そこで、本発明は、パーティクル不良とならないようにプラズマ処理室の壁面に付着した反応性生物などが舞うのを極力抑えつつ、最低限のプラズマを生じさせて、被処理基板の表裏両面と電極の表面とを同電位にするようにしたものである。言い換えれば、処理基板の表裏両面と電極の表面とを同電位とすることができるような最低限のプラズマすなわち帯電電荷除去用プラズマを生じさせることにより、プラズマ処理後に発生するプラズマダメージをより効果的に防止することができる。
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
本発明の第１実施形態にかかるプラズマ処理方法および装置について、図面を参照しつつ説明する。
以下、図１Ａ及び図１Ｂ及び図２に第１実施形態プラズマ処理方法および装置についての代表的なドライエッチング装置及び方法について説明する。１はドライエッチ処理するためのプラズマ処理容器（プラズマ処理室の一例）、１ａはプラズマ処理前の帯電電荷除去時にプラズマ処理容器１内に不活性ガスを導入する不活性ガス導入装置、１ｂはプラズマ処理時にプラズマ処理容器１内にプロセスガスを導入するプロセスガス導入装置である。また、２は被処理基板１２を載置する為のプラズマを発生させる機能を具備する電極、２ａは高周波電源、２ｂは接地された対向電極、２ｃは高周波電源２ａと電極２との間介在させられたインピーダンス整合回路であるマッチングボックスである。また、３はプラズマ処理容器１内を減圧するポンプなどの真空排気装置、４はプラズマ処理容器１との間で被処理基板１２を真空圧力の状態で出し入れするためにプラズマ処理容器１に隣接された真空移載容器（真空移載室の一例）、４ａは真空移載容器４内をプラズマ処理容器１と同様に減圧するポンプなどの真空排気装置、４ｂは真空移載容器４内にＮ2ガスを導入するＮ2ガス導入装置、５はプラズマ処理容器１と真空移載容器４の隔壁となり開閉機構を有するゲート扉、６は共に真空状態のプラズマ処理容器１と真空移載容器４との間で被処理基板１２を搬送する真空搬送機構である。また、６ａはプラズマ処理容器１内で被処理基板１２と電極２を分離するために使われるリフトピン、６ｂはリフトピン６ａを昇降させるモータやエアシリンダなどのリフトピン昇降装置、７は大気状態から真空状態へ容器内を減圧する動作やその逆に、真空状態から大気状態へ加圧する動作ができる機能を有するロードロック容器（ロードロック室の一例）、７ａは前記ロードロック容器７での前記減圧動作を行うポンプなどの真空排気装置、７ｂはＮ2ガス導入装置である。また、８は真空移載容器４とロードロック容器７の隔壁となり開閉機構を有するゲート扉、９はロードロック容器７を真空に保持するためのゲート扉、１０は被処理基板１２を収納する基板収納装置である。また、１１は基板収納装置１０より被処理基板１２を取り出し、前記ロードロック容器７へ移載するためのロボットアームなどの大気搬送機構である。また、１０００は不活性ガス導入装置１ａとプロセスガス導入装置１ｂと高周波電源２ａとマッチングボックス２ｃと真空排気装置３と真空排気装置４ａとＮ2ガス導入装置４ｂとゲート扉５と真空搬送機構６とリフトピン昇降装置６ｂと真空排気装置７ａとＮ2ガス導入装置７ｂとゲート扉８とゲート扉９と基板収納装置１０と大気搬送機構１１との動作をそれぞれ制御する制御装置である。
以上のように構成されたドライエッチング装置について、以下にその動作について説明する。以下の動作は制御装置１０００で動作制御される。
まず、被処理基板１２を、基板収納装置１０より大気搬送機構１１にて取り出し、ロードロック容器７に不活性ガス導入装置７ｂよりＮ2ガスをパージして大気状態にし、ゲート扉９を開き、大気搬送機構１１によって、被処理基板１２をロードロック容器７へと搬送する。続いて、ゲート扉９を閉じて、ロードロック容器７において、不活性ガス導入装置７ｂの動作を止め、排気装置７ａより排気し、一定の圧力にまで真空排気が完了した後、ゲート扉８を開く。
真空移載容器４は排気装置４ａが常時真空排気動作しており常に真空状態を保持した状態となっている。真空搬送機構６によりロードロック容器７に載置されている被処理基板１２を取り出し、真空移載容器４へと移載して、ゲート扉８を閉じる。プラズマ処理容器１にある真空排気装置３は常時真空排気動作しておりプラズマ処理容器１内は常に真空常置を保持した状態となっている。ゲート扉５が開き、真空移載容器４内の真空搬送機構６にある被処理基板１２はプラズマ処理容器１のリフトピン６ａ上に移載され、ゲート扉５が閉まる。
リフトピン６ａ上に被処理基板１２が保持された状態において、不活性ガス導入装置１ａから不活性ガスをプラズマ処理容器１内に導入して、高周波電源２ａから高周波電力を電極２へ印加して、不活性ガスが主体とするガス中で被処理基板１２がエッチングされたり薄膜が形成されたりしない程度の微弱な帯電電荷除去用プラズマを発生させる。すなわち、ここでは、Ｎ2ガスなどの不活性ガスを不活性ガス導入装置１ａより導入し、真空排気装置３にて、プラズマ処理容器１内を４０Ｐａ程度に調圧し、高周波電源２ａより０．１Ｗ／ｃｍ2の高周波電力を電極２へ印加した微弱な帯電電荷除去用プラズマを５秒間発生させ、被処理基板１２の表裏両面と電極２の表面の前処理除電を行って被処理基板１２の表裏両面と電極２の表面とを同電位とする。その後、リフトピン６ａがリフトピン昇降装置６ｂの駆動により下降し、電極２上へ被処理基板１２が載置され、不活性ガス導入装置１ａからの不活性ガスの導入を停止するとともに、プロセスガスをプロセスガス導入装置１ｂより導入し、被処理基板１２の一例として８インチのウェハに対して所望のプラズマ処理が、例えば１００〜１５０Ｗ／ｃｍ2の高周波電力を高周波電源２ａより電極２へ印加して、行われる。所望のプラズマ処理を行うとき、被処理基板１２のメタル系薄膜に対しては塩素系のガスをプロセスガスとして導入し、シリコンの被処理基板１２に対してはフッ素系のガスをプロセスガスとして導入し、被処理基板１２のレジストなどのプラズマ処理に対しては酸素系のガスをプロセスガスとして導入して、所望のプラズマ処理、例えば、エッチングや薄膜形成やレジスト除去などの処理を行う。
ここで、前記不活性ガスが主体とするガス中で被処理基板１２がエッチングされたり薄膜が形成されたりしない程度の微弱なプラズマを発生させるときに使用する高周波電力は、プラズマ処理時の高周波電力の１／３以下、又は、０．１〜１．０Ｗ／ｃｍ2が好ましい。時間は１０秒以下が好ましい。
不活性ガスは、Ａｒ、Ｈｅ、Ｎ2、Ｈ2、気化したＨ2Ｏガスの少なくとも１つのガスである。
また、被処理基板１２と電極２の前処理除電を行ったのちにリフトピン６ａが下降するものに限られず、被処理基板１２と電極２の前処理除電を行いながらリフトピン６ａが下降するようにしてもよい。
前述するように微弱プラズマによる前処理を行った場合と、行わない場合において、プラズマ処理容器１内において真空中で非接触表面電位計にて、被処理基板１２上の帯電位を測定した。その結果、被処理基板１２の表面に蓄積される電荷は、表１のようになる。
従来は所望のプラズマ処理中にプラズマから発生し与えられる電荷によって、プラズマダメージや絶縁破壊が発生すると考えられていた。
しかしながら、本発明の元となる上記評価結果より、処理前に蓄積された、被処理基板１２の表裏にある電荷に、所望のプラズマ処理で被処理基板１２の表側だけに帯電される電荷が加わることで、被処理基板１２の表裏の電荷バランスを乱し、薄膜回路上のデバイスに悪影響を及ぼし、プラズマダメージや絶縁破壊を発生させていると考えられる。
被処理基板１２が初期から持つ電荷は、前工程での熱処理や水洗処理、或いは被処理基板１２を大気中で搬送している過程での摩擦帯電、また基板収納装置１０よりロードロック容器７へ移載され、大気圧から真空状態へ排気されるときに、摩擦帯電される電荷であると推測される。
よって、所望のプラズマ処理を行う直前に、前処理として微弱プラズマにより被処理基板１２の表裏及び電極２の表面を同時に除電処理を行うことで、被処理基板１２の表裏両面と電極２の表面とをプラズマという媒体を通じて同電位とすることにより被処理基板１２の表裏両面と電極２の表面とを除電して、プラズマ処理後に発生するプラズマダメージ、例えば、薄膜回路上のデバイスにプラズマダメージや絶縁破壊を発生させることを効果的に防止できる。
その後、リフトピン昇降装置６ｂの駆動によりリフトピン６ａが上昇し、電極２上から被処理基板１２が離される。次いで、ゲート扉５が開き、真空搬送機構６により、プラズマ処理容器１内のリフトピン６ａ上にある被処理基板１２は、プラズマ処理容器１内より取り出され、真空移載容器４内に移載される。
また、プラズマ処理終了後、Ｎ2やＯ2などのガスによる除電プロセスにて、被処理基板１２の表裏両面及び電極２の表面上に帯電した電荷を除去するプロセス処理を行うことで、一層、ダメージの抑制効果が発揮される。
その後、Ｎ2ガス導入装置４ｂを停止させ、ゲート扉５を閉じ、真空排気装置４ａを動作させ、真空移載容器４内を所定の圧力以下まで排気し、真空排気装置３にて、プラズマ処理容器１内も所定の圧力以下まで排気する。次に、前記ゲート扉８が開き、真空移載機構６により被処理基板１２はロードロック容器７へと移載され、ゲート扉８が閉まる。ロードロック容器７内の真空排気装置７ａが停止し、不活性ガス導入装置７ｂより不活性ガスがパージされ、ロードロック容器７内は真空圧状態から大気圧状態へとなり、ゲート扉９が開き、大気搬送機構１１により、ロードロック容器７内にある被処理基板１２が取り出され、基板収納装置１０へと収められる。
なお、本発明の実施形態として、平行平板型ＲＩＥプラズマ処理方式で述べたが、これが、ＩＣＰ方式やＥＣＲ方式、ＰＥ方式などのプラズマ処理方式であっても、同様の効果が得られる。
また、プラズマ処理容器１とは別に、帯電電荷除去用プラズマを発生させる前処理専用の処理容器を別途配置することや、真空移載容器４のような容器で前処理をしても、同様の効果が得られる。
なお、前記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
１ プラズマ処理容器
１ａ 不活性ガス導入装置
１ｂ プロセスガス導入装置
２ 電極
２ａ 高周波電源
２ｂ 対向電極
２ｃ マッチングボックス
３ 真空排気装置
４ 真空移載容器
４ａ 真空排気装置
４ｂ 不活性ガス導入装置
５ ゲート扉
６ 真空搬送機構
６ａ リフトピン
６ｂ リフトピン昇降装置
７ ロードロック容器
７ａ 真空排気装置
７ｂ 不活性ガス導入装置
８ ゲート扉
９ ゲート扉
１０ 基板収納装置
１１ 大気搬送機構
１２ 被処理基板
１０００ 制御装置
１ａ 不活性ガス導入装置
１ｂ プロセスガス導入装置
２ 電極
２ａ 高周波電源
２ｂ 対向電極
２ｃ マッチングボックス
３ 真空排気装置
４ 真空移載容器
４ａ 真空排気装置
４ｂ 不活性ガス導入装置
５ ゲート扉
６ 真空搬送機構
６ａ リフトピン
６ｂ リフトピン昇降装置
７ ロードロック容器
７ａ 真空排気装置
７ｂ 不活性ガス導入装置
８ ゲート扉
９ ゲート扉
１０ 基板収納装置
１１ 大気搬送機構
１２ 被処理基板
１０００ 制御装置
Claims (4)
- プラズマ処理容器内の電極上に載置された被処理基板にプロセスガスによるプラズマ処理を施す以前に、
前記被処理基板を前記電極から離した状態で、前記プラズマ処理容器内に不活性ガスを主体とするガスを導入し、前記プラズマ処理容器内に前記プラズマ処理よりも微弱なプラズマを発生させ、前記被処理基板を前記微弱なプラズマに曝すこと
を特徴とするプラズマ処理方法。 - 前記被処理基板と前記電極とはリフトピンによって離間される
請求項１に記載のプラズマ処理方法。 - 前記不活性ガスはＡｒ、Ｈｅ、Ｎ2、気化したＨ2Ｏガスの少なくとも１つのガスである
請求項１又は２に記載のプラズマ処理方法。 - 上記微弱プラズマに前記被処理基板を曝することで、上記被処理基板の表裏両面と上記電極の表面とを同電位すること
を特徴とする請求項１〜３の何れか一項に記載のプラズマ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009033349A JP4697315B2 (ja) | 2003-03-18 | 2009-02-17 | プラズマ処理方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003073861 | 2003-03-18 | ||
| JP2003073861 | 2003-03-18 | ||
| JP2009033349A JP4697315B2 (ja) | 2003-03-18 | 2009-02-17 | プラズマ処理方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004069155A Division JP4598416B2 (ja) | 2003-03-18 | 2004-03-11 | プラズマ処理方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009105468A true JP2009105468A (ja) | 2009-05-14 |
| JP2009105468A5 JP2009105468A5 (ja) | 2010-11-18 |
| JP4697315B2 JP4697315B2 (ja) | 2011-06-08 |
Family
ID=34131323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009033349A Expired - Fee Related JP4697315B2 (ja) | 2003-03-18 | 2009-02-17 | プラズマ処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7205250B2 (ja) |
| JP (1) | JP4697315B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170112875A (ko) * | 2016-03-30 | 2017-10-12 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060199393A1 (en) * | 2004-06-29 | 2006-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | H20 plasma and h20 vapor methods for releasing charges |
| US20050287814A1 (en) * | 2004-06-29 | 2005-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | H2O plasma for simultaneous resist removal and charge releasing |
| US20060175290A1 (en) * | 2005-02-09 | 2006-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo resist stripping and de-charge method for metal post etching to prevent metal corrosion |
| US20080129302A1 (en) * | 2006-11-30 | 2008-06-05 | Cyrus Shafai | Microelectromechanical Electric Potential Sensor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226292A (ja) * | 1992-02-13 | 1993-09-03 | Tokyo Electron Yamanashi Kk | プラズマ処理開始方法 |
| JPH11274138A (ja) * | 1998-03-19 | 1999-10-08 | Hitachi Ltd | 試料処理方法 |
| JP2001135618A (ja) * | 1999-11-04 | 2001-05-18 | Sharp Corp | ドライエッチング装置 |
| JP2001351905A (ja) * | 2000-06-09 | 2001-12-21 | Denso Corp | ドライエッチング方法及びこの方法に用いるドライエッチング装置 |
| JP2004095909A (ja) * | 2002-08-30 | 2004-03-25 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170849B2 (ja) | 1992-03-31 | 2001-05-28 | 松下電器産業株式会社 | ドライエッチング方法 |
| JP3227812B2 (ja) | 1992-07-28 | 2001-11-12 | 松下電器産業株式会社 | ドライエッチング方法 |
| JPH06216060A (ja) * | 1993-01-12 | 1994-08-05 | Tokyo Electron Ltd | 真空処理方法 |
| JP3173691B2 (ja) | 1993-10-04 | 2001-06-04 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US7247252B2 (en) * | 2002-06-20 | 2007-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of avoiding plasma arcing during RIE etching |
| US6703317B1 (en) * | 2003-01-30 | 2004-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd | Method to neutralize charge imbalance following a wafer cleaning process |
-
2004
- 2004-03-17 US US10/801,551 patent/US7205250B2/en not_active Expired - Fee Related
-
2009
- 2009-02-17 JP JP2009033349A patent/JP4697315B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226292A (ja) * | 1992-02-13 | 1993-09-03 | Tokyo Electron Yamanashi Kk | プラズマ処理開始方法 |
| JPH11274138A (ja) * | 1998-03-19 | 1999-10-08 | Hitachi Ltd | 試料処理方法 |
| JP2001135618A (ja) * | 1999-11-04 | 2001-05-18 | Sharp Corp | ドライエッチング装置 |
| JP2001351905A (ja) * | 2000-06-09 | 2001-12-21 | Denso Corp | ドライエッチング方法及びこの方法に用いるドライエッチング装置 |
| JP2004095909A (ja) * | 2002-08-30 | 2004-03-25 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170112875A (ko) * | 2016-03-30 | 2017-10-12 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
| KR101908187B1 (ko) * | 2016-03-30 | 2018-10-15 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050037629A1 (en) | 2005-02-17 |
| US7205250B2 (en) | 2007-04-17 |
| JP4697315B2 (ja) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9396962B2 (en) | Etching method | |
| US10115614B2 (en) | Transfer chamber and method for preventing adhesion of particle | |
| TWI791540B (zh) | 蝕刻方法及蝕刻裝置 | |
| US8057603B2 (en) | Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber | |
| US20130105303A1 (en) | Process chamber for etching low k and other dielectric films | |
| TW201635382A (zh) | 用於介電蝕刻應用之整合式蝕刻/清潔 | |
| JP2004128019A (ja) | プラズマ処理方法及び装置 | |
| JP4697315B2 (ja) | プラズマ処理方法 | |
| JP2021021950A (ja) | 反射型マスクの洗浄装置および反射型マスクの洗浄方法 | |
| TW201308474A (zh) | 電漿處理裝置之清潔方法及電漿處理方法 | |
| US20160293439A1 (en) | Etching method | |
| KR100745153B1 (ko) | 플라즈마 처리 장치 및 방법 | |
| JP4656364B2 (ja) | プラズマ処理方法 | |
| US20220139719A1 (en) | Etching method and plasma processing apparatus | |
| US9953862B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP2019012746A (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JP4885586B2 (ja) | プラズマ処理装置 | |
| JP3649797B2 (ja) | 半導体装置製造方法 | |
| JP4598416B2 (ja) | プラズマ処理方法 | |
| KR100743275B1 (ko) | 플라즈마 처리 방법 및 후처리방법 | |
| US11107692B2 (en) | Etching method | |
| KR101559874B1 (ko) | 기판 처리 장치 및 챔버 제조 방법 | |
| KR0175073B1 (ko) | 실리콘 함유층의 에칭방법 | |
| JP3649798B2 (ja) | 半導体装置製造方法 | |
| US9633864B2 (en) | Etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090317 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| LAPS | Cancellation because of no payment of annual fees |