JP2009100614A - Sampling pulse generating circuit - Google Patents
Sampling pulse generating circuit Download PDFInfo
- Publication number
- JP2009100614A JP2009100614A JP2007272108A JP2007272108A JP2009100614A JP 2009100614 A JP2009100614 A JP 2009100614A JP 2007272108 A JP2007272108 A JP 2007272108A JP 2007272108 A JP2007272108 A JP 2007272108A JP 2009100614 A JP2009100614 A JP 2009100614A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- sampling
- division ratio
- sampling pulse
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
本発明は、サンプリングパルス発生回路に関し、特に、電力系統の保護に用いられるディジタル保護継電器においてサンプリング周波数を入力要素の周波数に追従させるのに好適なサンプリングパルス発生回路に関する。 The present invention relates to a sampling pulse generation circuit, and more particularly to a sampling pulse generation circuit suitable for making a sampling frequency follow the frequency of an input element in a digital protection relay used for protection of a power system.
ディジタル保護継電器では、電力系統のアナログの入力要素（電流や電圧）をサンプリング／ホールド回路（Ｓ／Ｈ回路）でサンプリング（標本化）し、アナログ／ディジタル変換（Ａ／Ｄ変換）後にフーリエ演算して、電力系統に生じた事故の検出などをすることが行われている（たとえば、下記の特許文献１参照）。 In digital protection relays, analog input elements (current and voltage) of the power system are sampled (sampled) by a sampling / hold circuit (S / H circuit) and Fourier-calculated after analog / digital conversion (A / D conversion). Thus, an accident occurring in the power system is detected (for example, see Patent Document 1 below).
このときのフーリエ演算の精度は、入力要素をサンプリングするためのサンプリングパルスの周波数（サンプリング周波数）と入力要素の周波数（以下、「電力系統周波数」と称する。）との同期の精度による。すなわち、フーリエ演算では、隣接するデータ間やフーリエ展開から入力要素の大きさへ変換するアルゴリズムは時系列に並んだデータの位相角が等間隔になっていることが前提であるので、サンプリング周波数（標本化速度）と電力系統周波数とが比例関係にないと演算値に誤差が生じる。 The accuracy of the Fourier calculation at this time depends on the accuracy of synchronization between the frequency of the sampling pulse for sampling the input element (sampling frequency) and the frequency of the input element (hereinafter referred to as “power system frequency”). That is, in the Fourier calculation, the algorithm for converting between adjacent data or from the Fourier expansion to the size of the input element is based on the premise that the phase angles of the data arranged in time series are equally spaced. If the sampling rate is not proportional to the power system frequency, an error occurs in the calculated value.
そのため、電力系統においては系統動揺により電力系統周波数が緩やかに変動する現象が生じることがあるので、このような系統動揺によってサンプリング周波数と電力系統周波数との同期ずれが生じてディジタル保護継電器の演算誤差が発生することを防止して電力系統の保護の信頼性を保つためには、サンプリング周波数を電力系統周波数に追従するように調整することが必要になる。 For this reason, in the power system, there may be a phenomenon in which the power system frequency fluctuates gently due to system fluctuations, and this system fluctuation causes a synchronization error between the sampling frequency and the power system frequency, resulting in an operation error of the digital protection relay In order to prevent the occurrence of the above and maintain the reliability of protection of the power system, it is necessary to adjust the sampling frequency so as to follow the power system frequency.
従来、サンプリング周波数を調整する方法として、たとえば、下記の特許文献２には、第１の周波数計算を実施し、電力系統周波数の１次微分および２次微分を決定し、電力系統の特性から正常１次微分、１次最大微分値および２次最大微分値を決定し、１次微分および２次微分を１次最大微分値および２次最大微分値とそれぞれ比較し、１次微分を正常１次微分と比較し、１次微分が正常１次微分よりも小さければ、または、１次微分および２次微分の両方が１次最大微分値および２次最大微分値よりも小さければ、第１の周波数計算値を真実として受容れ、第１の周波数計算値に基づいて標本化速度を適応させる工程を含む、標本化速度を電力系統周波数に適応させる方法が開示されている。
しかしながら、上記の特許文献２に開示された標本化速度を電力系統周波数に適応させる方法では、電力系統周波数の１次微分および２次微分を決定したり、電力系統の特性から正常１次微分、１次最大微分値および２次最大微分値を決定したり、１次微分および２次微分を１次最大微分値および２次最大微分値とそれぞれ比較したり、１次微分を正常１次微分と比較したりする必要があり、複数の演算処理が必要であるという問題がある。 However, in the method of adapting the sampling rate disclosed in Patent Document 2 to the power system frequency, the first and second derivatives of the power system frequency are determined, or the normal first derivative is determined from the characteristics of the power system. The primary maximum differential value and the secondary maximum differential value are determined, the primary differential and the secondary differential are compared with the primary maximum differential value and the secondary maximum differential value, respectively, and the primary differential is the normal primary differential. There is a problem that a plurality of arithmetic processes are necessary.
本発明の目的は、単純な演算処理によりサンプリング周波数を電力系統周波数に追従させることができるサンプリングパルス発生回路を提供することにある。 An object of the present invention is to provide a sampling pulse generation circuit capable of causing a sampling frequency to follow a power system frequency by simple arithmetic processing.
本発明のサンプリングパルス発生回路は、アナログの入力信号をサンプリングするためのサンプリングパルスを発生するサンプリングパルス発生回路（１０）であって、基準周波数信号を分周して前記サンプリングパルスを発生するための分周器（１２）と、前記サンプリングパルスでサンプリングされてディジタル信号に変換された前記入力信号をフーリエ変換して、標本化位相（φs）に対する前記入力信号の位相（φk）である位相（φ）を求めるフーリエ変換回路（１７）と、該フーリエ変換回路で求めた位相の時間変化量である位相差（Δφ）を算出し、該算出した位相差に基づいて前記分周器の分周率（ｎ）を制御する分周率制御回路（１８）とを具備することを特徴とする。
ここで、前記入力信号が、電力系統の保護に用いられるディジタル保護継電器に入力される入力要素であり、前記サンプリングパルス発生回路が前記ディジタル保護継電器に内蔵されていてもよい。
前記分周率制御回路が、前記位相差に比例して前記分周器の分周率を制御するための分周率制御量（Δｎ）を算出してもよい。
前記分周率制御回路が、前記位相差の絶対値が所定の値以上になると該分周率制御量に制限をかけてもよい。
前記分周率制御回路が、前記位相差の絶対値が所定の値以上になると該分周率制御量を減少させてもよい。
A sampling pulse generation circuit according to the present invention is a sampling pulse generation circuit (10) for generating a sampling pulse for sampling an analog input signal, and generates a sampling pulse by dividing a reference frequency signal. A frequency divider (12) and a phase that is a phase (φ k ) of the input signal with respect to a sampling phase (φ s ) by Fourier-transforming the input signal sampled by the sampling pulse and converted into a digital signal A Fourier transform circuit (17) for obtaining (φ) and a phase difference (Δφ) that is a time change amount of the phase obtained by the Fourier transform circuit are calculated, and the frequency divider is divided based on the calculated phase difference. And a frequency division ratio control circuit (18) for controlling the frequency ratio (n).
Here, the input signal may be an input element that is input to a digital protection relay used for power system protection, and the sampling pulse generation circuit may be incorporated in the digital protection relay.
The frequency division ratio control circuit may calculate a frequency division ratio control amount (Δn) for controlling the frequency division ratio of the frequency divider in proportion to the phase difference.
The frequency division ratio control circuit may limit the frequency division ratio control amount when the absolute value of the phase difference exceeds a predetermined value.
The frequency division ratio control circuit may reduce the frequency division ratio control amount when the absolute value of the phase difference becomes a predetermined value or more.
本発明のサンプリングパルス発生回路は、サンプリングパルスを発生するための分周器の分周率を、入力信号をフーリエ変換して求めた位相の時間変化量である位相差に基づいて制御するだけでよいので、単純な演算処理によりサンプリング周波数を電力系統周波数に追従させることができるという効果を奏する。 The sampling pulse generation circuit of the present invention only controls the frequency division ratio of the frequency divider for generating the sampling pulse based on the phase difference that is the time change amount of the phase obtained by Fourier transform of the input signal. Since it is good, there exists an effect that a sampling frequency can be made to follow a power system frequency by simple arithmetic processing.
上記目的を、サンプリングパルスを発生するための分周器の分周率制御量を、ディジタル保護継電器の入力要素をフーリエ変換して求めた位相の時間変化量である位相差に比例して算出することにより実現した。 For the above purpose, the frequency division rate control amount of the frequency divider for generating the sampling pulse is calculated in proportion to the phase difference which is the time change amount of the phase obtained by Fourier transforming the input element of the digital protection relay. It was realized.
以下、本発明のサンプリングパルス発生回路の実施例について、図面を参照して説明する。
まず、本発明のサンプリングパルス発生回路においてサンプリングパルスの周波数ｆs（以下、「サンプリング周波数ｆs」と称する。）を、ディジタル保護継電器に入力される系統電圧Ｖ（入力要素）の周波数ｆk（以下、「電力系統周波数ｆk」と称する。）に追従させる方法について説明する。
Embodiments of the sampling pulse generating circuit of the present invention will be described below with reference to the drawings.
First, in the sampling pulse generation circuit of the present invention, the frequency f s of the sampling pulse (hereinafter referred to as “sampling frequency f s ”) is set to the frequency f k (input element) of the system voltage V (input element) input to the digital protection relay. Hereinafter, a method of following the “power system frequency f k ”) will be described.
系統電圧Ｖの基本波成分のフーリエ変換を行うと、標本化位相φsに対する系統電圧Ｖの位相φk（以下、「系統位相φk」と称する。）がフーリエ変換した位相φとして得られるため、サンプリング回数（標本化回数）を“ｍ”とすると、位相φは（１）式で表される。
φ＝φk−φs／ｍ （１）
したがって、位相φの時間変化量（Δφ／Δｔ）は（２）式で表される。
Δφ／Δｔ＝Δφk／Δｔ−（Δφs／ｍ）／Δｔ （２）
ここで、位相φ、角周波数ωおよび周波数ｆには（３）式および（４）式で示す関係があるため、
ω＝Δφ／Δｔ （３）
ω＝２πｆ （４）
電力系統角周波数を“ωk”としサンプリング角周波数を“ωs”とすると、（５）式が成り立つ。
Δφ／Δｔ＝ωk−ωs／ｍ （５）
したがって、電力系統周波数ｆkとサンプリング周波数ｆsを用いると、位相φの時間変化量（Δφ／Δｔ）は（６）式で表される。
Δφ／Δｔ＝２π×（ｆk−ｆs／ｍ） （６）
位相差（Δφ）は位相φの時間当りの変化量であるため、Δｔを省略すると（６）式は（７）式に変形することができる。
Δφ／２π＝ｆk−ｆs／ｍ （７）
（７）式より、電力系統周波数ｆkとサンプリング周波数ｆｓをサンプリング回数ｍで割った値（＝ｆｓ／ｍ）との差が位相差Δφとなる。
When the Fourier transform of the fundamental wave component of the system voltage V is performed, the phase φ k of the system voltage V (hereinafter referred to as “system phase φ k ”) with respect to the sampling phase φ s is obtained as the phase φ obtained by Fourier transform. When the sampling number (sampling number) is “m”, the phase φ is expressed by the equation (1).
φ = φ k −φ s / m (1)
Therefore, the amount of time change (Δφ / Δt) of the phase φ is expressed by equation (2).
Δφ / Δt = Δφ k / Δt− (Δφ s / m) / Δt (2)
Here, since the phase φ, the angular frequency ω, and the frequency f have the relationship shown by the equations (3) and (4),
ω = Δφ / Δt (3)
ω = 2πf (4)
When the power system angular frequency is “ω k ” and the sampling angular frequency is “ω s ”, equation (5) is established.
Δφ / Δt = ω k −ω s / m (5)
Therefore, when the power system frequency f k and the sampling frequency f s are used, the time change amount (Δφ / Δt) of the phase φ is expressed by the equation (6).
Δφ / Δt = 2π × (f k −f s / m) (6)
Since the phase difference (Δφ) is the amount of change of the phase φ per time, the equation (6) can be transformed into the equation (7) if Δt is omitted.
Δφ / 2π = f k −f s / m (7)
From the equation (7), the difference between the power system frequency f k and the sampling frequency f s divided by the number of samplings m (= f s / m) is the phase difference Δφ.
周波数ｆ0（以下、「基準周波数ｆ0」と称する。）の基準周波数信号を分周器において分周率ｎで分周することによりサンプリングパルスを発生する場合には、サンプリング周波数ｆsは（８）式で表される。
ｆs＝ｆ0／ｎ （８）
（７）式および（８）式より、（９）式が成り立つ。
Δφ／２π＝ｆk−ｆ0／（ｍ×ｎ） （９）
したがって、サンプリング周波数ｆsが電力系統周波数ｆkに追従する条件は位相差Δφ＝０であるため、（９）式より、（１０）式が成り立つように分周率ｎを制御すればよい。
ｆk＝ｆ0／（ｍ×ｎ） （１０）
In the case where a sampling pulse is generated by dividing a reference frequency signal of frequency f 0 (hereinafter referred to as “reference frequency f 0 ”) by a frequency division ratio n in a frequency divider, the sampling frequency f s is ( 8) It is expressed by the formula.
f s = f 0 / n (8)
Equation (9) is established from Equation (7) and Equation (8).
Δφ / 2π = f k −f 0 / (m × n) (9)
Therefore, since the condition for the sampling frequency f s to follow the power system frequency f k is the phase difference Δφ = 0, the frequency division ratio n may be controlled so that the expression (10) is established from the expression (9).
f k = f 0 / (m × n) (10)
ここで、系統電圧Ｖの基本波をフーリエ変換して得られるのは位相φであるため、位相φを用いて分周率ｎを制御できるように（１０）式を変形する。
サンプリング周波数ｆsを電力系統周波数ｆkに追従させる前後の分周率ｎを“ｎ1”および“ｎ2”とすると、（１）式および（７）式より（１１）式が成り立つ。
Δφ／２π＝ｆ0／（ｍ×ｎ2）−ｆ0／（ｍ×ｎ1）
＝ｆ0／ｍ×（１／ｎ2−１／ｎ1）
＝−ｆ0／（ｍ×ｎ2×ｎ1）×Δｎ （１１）
したがって、（１１）式を用いて分周率ｎ2を算出することにより、サンプリング周波数ｆsを電力系統周波数ｆkに追従させることができるが、実際の電力系統における系統動揺は極端な場合でも位相変化量が５０°／ｓ程度で周期が１秒程度であるために分周率ｎ1，ｎ2と平均的な分周率ｎ0との差は大きくても数％であるので、定数ｃを（１２）式で定義する。
ｃ＝ｍ×ｎ0 2／（２π×ｆ0） （１２）
この場合には、サンプリング周波数ｆsを電力系統周波数ｆkに追従するための分周率ｎの制御量Δｎ（以下、「分周率制御量Δｎ」と称する。）は（１３）式で表される。
Δｎ≒−ｃ×Δφ （１３）
したがって、図２に示すように位相差Δφに比例して分周率制御量Δｎを算出することにより、サンプリング周波数ｆsを電力系統周波数ｆkに追従させることができる。
Here, since the phase φ is obtained by Fourier-transforming the fundamental wave of the system voltage V, equation (10) is modified so that the frequency division ratio n can be controlled using the phase φ.
When the frequency division ratio n before and after making the sampling frequency f s follow the power system frequency f k is “n 1 ” and “n 2 ”, the expression (11) is established from the expressions (1) and (7).
Δφ / 2π = f 0 / (m × n 2 ) −f 0 / (m × n 1 )
= F 0 / m × (1 / n 2 −1 / n 1 )
= −f 0 / (m × n 2 × n 1 ) × Δn (11)
Therefore, by calculating the frequency division ratio n 2 using the equation (11), the sampling frequency f s can follow the power system frequency f k , but the system fluctuation in the actual power system is extreme. Since the phase change amount is about 50 ° / s and the period is about 1 second, the difference between the frequency division ratios n 1 and n 2 and the average frequency division ratio n 0 is several% at most. c is defined by equation (12).
c = m × n 0 2 / (2π × f 0 ) (12)
In this case, the control amount Δn of the frequency division ratio n (hereinafter referred to as “frequency division ratio control amount Δn”) for following the sampling frequency f s to the power system frequency f k is expressed by equation (13). Is done.
Δn≈−c × Δφ (13)
Therefore, as shown in FIG. 2, by calculating the frequency division ratio control amount Δn in proportion to the phase difference Δφ, the sampling frequency f s can follow the power system frequency f k .
以上説明したように、電力系統の系統動揺時には位相差Δφに比例して分周率制御量Δｎを算出することによりサンプリング周波数ｆsを電力系統周波数ｆkに追従させることができるが、電力系統の事故時（系統事故時）にはサンプリング発生回路が誤動作するおそれがあるため、これを防止するための方法について説明する。 As described above, the sampling frequency f s can be made to follow the power system frequency f k by calculating the division ratio control amount Δn in proportion to the phase difference Δφ when the power system is oscillated. Since the sampling generation circuit may malfunction in the event of an accident (at the time of a system fault), a method for preventing this will be described.
たとえば１相地絡事故や２相短絡事故が生じた場合には、系統電圧Ｖの基本波成分をフーリエ変換すると、３０°の位相差Δφ1が１サンプリング周期（電力系統周波数ｆsが６０Ｈｚの場合には１６.７ｍｓ）で得られる。
この位相差Δφ1を１秒当りの位相差Δφ1(Δt=1)に換算すると、１秒当りの位相差Δφ1(Δt=1)は（１４）式で表される。
Δφ1(Δt=1)＝３０°×６０Ｈｚ＝１８００°／ｓ （１４）
For example, when a one-phase ground fault or a two-phase short-circuit accident occurs, when the fundamental component of the system voltage V is Fourier transformed, the phase difference Δφ 1 of 30 ° is one sampling period (the power system frequency f s is 60 Hz). In this case 16.7 ms).
In terms of the phase difference [Delta] [phi 1 to the phase difference [Delta] [phi 1 per second (Delta] t = 1), the phase difference per second [Delta] [phi 1 (Delta] t = 1) is expressed by equation (14).
Δφ 1 (Δt = 1) = 30 ° × 60 Hz = 1800 ° / s (14)
電力系統の系統動揺時の位相の変化量が５０°／ｓ程度であることを考慮して、図３に示すように分周率制御量Δｎに制限をかける点（分周率制御量Δｎの一定の値にする点）を±３０°／ｓとして、差分を制御すると、１秒当りの位相差Δφ2(Δt=1)および１秒当りの周波数制御量Δｆ2(Δt=1)は（１５）式および（１６）式でそれぞれ表される。
Δφ2(Δt=1)＝３０°／ｓ≒０．０１６７×Δφ1(Δt=1) （１５）
Δｆ2(Δt=1)＝３０°／３６０°≒０．０８３Ｈｚ／ｓ （１６）
また、系統事故時には、位相は１／６０秒のみ変化するため、位相差Δφ2(Δt=1/60)および周波数制御量Δｆ2(Δt=1/60)は、６０分の１の制御量となるので、（１７）式および（１８）式でそれぞれ表される。
Δφ2(Δt=1/60)＝３０°／６０ｓ≒０．５°／ｓ （１７）
Δｆ2(Δt=1/60)＝０．０８３Ｈｚ／６０ｓ≒０.００１４Ｈｚ／ｓ （１８）
Considering that the amount of phase change when the power system is fluctuating is about 50 ° / s, as shown in FIG. 3, there is a point to limit the division rate control amount Δn (the division rate control amount Δn When the difference is controlled by setting the constant value) to ± 30 ° / s, the phase difference Δφ 2 (Δt = 1) per second and the frequency control amount Δf 2 (Δt = 1) per second are ( 15) and (16).
Δφ 2 (Δt = 1) = 30 ° / s≈0.0167 × Δφ 1 (Δt = 1) (15)
Δf 2 (Δt = 1) = 30 ° / 360 ° ≈0.083 Hz / s (16)
In addition, since the phase changes only for 1/60 second at the time of a system failure, the phase difference Δφ 2 (Δt = 1/60) and the frequency control amount Δf 2 (Δt = 1/60) are 1 / 60th of the control amount. Therefore, they are expressed by the equations (17) and (18), respectively.
Δφ 2 (Δt = 1/60) = 30 ° / 60s ≒ 0.5 ° / s (17)
Δf 2 (Δt = 1/60) = 0.083 Hz / 60 s = 0.0014 Hz / s (18)
ここで、安定度の高い４ＭＨｚ水晶発信子を基準周波数ｆ0の基準周波数信号を発生するための振動子として使用し、サンプリング周波数ｆsを１４４０Ｈｚ（サンプリング間隔＝１５°およびサンプリング周期＝０．６９ｍｓ）とすると、分周器の平均的な分周率ｎ0は（１９）式で示すように“２７７８”となる。
ｎ0＝４ＭＨｚ／１４４０Ｈｚ≒２７７８ （１９）
したがって、分周率制御量Δｎに制限をかける点における系統動揺時の分周率制御量Δｎは、Δｔ＝１の場合となるため、（２０）式に示すように−３.８６回となる。
Δｎ(Δt=1)＝−２７７８回×０．０８３Ｈｚ／６０Ｈｚ＝−３.８６回 （２０）
これに対して、系統事故時の分周率制御量Δｎは、Δｔ＝１／６０の場合となるため、（２１）式に示すように−０．０６４回となる。
Δｎ(Δt=1/60)＝−２７７８回×０．００１４Ｈｚ／６０Ｈｚ
＝−０.０６４回 （２１）
その結果、系統事故時の分周率制御量Δｎ(Δt=1/60)は系統動揺時の分周率制御量Δｎ(Δt=1)に比べて２桁小さい値（６０分の１の値）になるため、系統事故時のサンプリング発生回路の誤動作を防止することができる。
Here, a highly stable 4 MHz crystal oscillator is used as a vibrator for generating a reference frequency signal having a reference frequency f 0 , and a sampling frequency f s is 1440 Hz (sampling interval = 15 ° and sampling period = 0.69 ms). ), The average frequency division ratio n 0 of the frequency divider is “2778” as shown in the equation (19).
n 0 = 4 MHz / 1440 Hz≈2778 (19)
Therefore, the frequency division rate control amount Δn at the time of system oscillation at the point where the frequency division rate control amount Δn is limited is −3.86 as shown in the equation (20) because Δt = 1. .
Δn (Δt = 1) = − 2778 times × 0.083 Hz / 60 Hz = −3.86 times (20)
On the other hand, the frequency division ratio control amount Δn at the time of a system failure is −0.064 times as shown in the equation (21) because Δt = 1/60.
Δn (Δt = 1/60) = − 2778 times × 0.0014 Hz / 60 Hz
= -0.064 times (21)
As a result, the frequency division ratio control amount Δn (Δt = 1/60) at the time of a system fault is two orders of magnitude smaller than the frequency division ratio control amount Δn (Δt = 1) at the time of system fluctuation (a value of 1/60). Therefore, it is possible to prevent malfunction of the sampling generation circuit at the time of a system fault.
なお、系統事故時におけるサンプリング発生回路の誤動作を防止するために、図３に示したように分周率制御量Δｎを一定の値にして分周率制御量Δｎに制限をかける代わりに、図４に示すように分周率制御量Δｎに制限をかける点以降は分周率制御量Δｎを減少させるようにしてもよい。
この場合には、系統事故時の分周率制御量Δｎを更に小さくする（ほとんど“０”にする）ことができる。
In order to prevent malfunction of the sampling generation circuit at the time of a system fault, instead of limiting the frequency division rate control amount Δn by setting the frequency division rate control amount Δn to a constant value as shown in FIG. As shown in FIG. 4, after the point where the frequency division ratio control amount Δn is limited, the frequency division ratio control amount Δn may be decreased.
In this case, the frequency division ratio control amount Δn at the time of a system fault can be further reduced (almost set to “0”).
次に、本発明の一実施例によるサンプリングパルス発生回路について、図１を参照して説明する。
本実施例によるサンプリングパルス発生回路１０は、電力系統の保護に用いられるディジタル保護継電器に内蔵され、正常時の電力系統周波数ｆkが６０Ｈｚの系統電圧Ｖ（入力要素）をサンプリング回数ｍ＝２４回（サンプリング間隔１５°およびサンプリング周期＝０．６９ｍｓ）でサンプリングする際に使用されるものであり、図１に示すように、水晶発信器１１と、分周器１２と、パルス発生器１３と、サンプリング／ホールド回路１４（以下、「Ｓ／Ｈ回路１４」と称する。）と、アナログ／ディジタル変換回路１５（Ａ／Ｄ変換回路１５）と、フィルタ回路１６と、フーリエ変換回路１７と、分周率制御回路１８とを具備する。
Next, a sampling pulse generating circuit according to an embodiment of the present invention will be described with reference to FIG.
The sampling pulse generation circuit 10 according to the present embodiment is built in a digital protection relay used for protection of the power system, and the normal system voltage V (input element) with a power system frequency f k of 60 Hz is sampled m = 24 times. (Sampling interval 15 ° and sampling period = 0.69 ms) used when sampling, as shown in FIG. 1, a crystal oscillator 11, a frequency divider 12, a pulse generator 13, Sampling / hold circuit 14 (hereinafter referred to as “S / H circuit 14”), analog / digital conversion circuit 15 (A / D conversion circuit 15), filter circuit 16, Fourier transform circuit 17, and frequency division A rate control circuit 18.
水晶発信器１１は、基準周波数発振器として機能し、サンプリングパルスを発生するための基準周波数ｆ0（＝４ＭＨｚ）の基準周波数信号を出力する。なお、水晶発信器１１の代わりに、安定度の高い他の振動子を使用してもよい。 The crystal oscillator 11 functions as a reference frequency oscillator and outputs a reference frequency signal having a reference frequency f 0 (= 4 MHz) for generating a sampling pulse. Instead of the crystal oscillator 11, another vibrator having high stability may be used.
分周器１２は、水晶発信器１１から入力される基準周波数信号を分周率ｎで分周して、系統電圧ＶをＳ／Ｈ回路１４でサンプリングする際に使用するサンプリングパルスを発生するためのものである。
なお、分周器１２の分周率ｎの平均的な分周率ｎ0は、基準周波数信号の基準周波数ｆ0が４ＭＨｚであるので、電力系統周波数ｆk＝６０Ｈｚの系統電圧Ｖをサンプリング回数ｍ＝２４でサンプリングするために“２７７８”に設定されている（（１９）式参照）。
また、分周器１２の分周率ｎは、分周率制御回路１８によって制御され、現在の分周率ｎiに分周率制御回路１８から入力される分周率制御量Δｎを加算した値（ｎ＝ｎi＋Δｎ）とされる。
The frequency divider 12 divides the reference frequency signal input from the crystal oscillator 11 by the frequency division ratio n and generates a sampling pulse used when the system voltage V is sampled by the S / H circuit 14. belongs to.
Note that the average frequency division ratio n 0 of the frequency division ratio n of the frequency divider 12 is that the reference frequency f 0 of the reference frequency signal is 4 MHz, so that the system voltage V of the power system frequency f k = 60 Hz is sampled. In order to sample at m = 24, it is set to “2778” (see equation (19)).
Also, the frequency division ratio n of the divider 12 is controlled by the frequency dividing ratio control circuit 18, by adding the division ratio control amount Δn input from frequency dividing ratio control circuit 18 to the current division ratio n i The value is (n = n i + Δn).
パルス発生器１３は、分周器１２で分周された基準周波数信号を２値化して矩形波のサンプリングパルスを発生する。 The pulse generator 13 binarizes the reference frequency signal divided by the frequency divider 12 to generate a rectangular wave sampling pulse.
Ｓ／Ｈ回路１４は、パルス発生器１３から入力されるサンプリングパルスを用いて系統電圧Ｖをサンプリングしたのち、サンプリングした値をホールドする。
Ａ／Ｄ変換回路１５は、Ｓ／Ｈ回路１４でサンプリングおよびホールドされたアナログの系統電圧Ｖをディジタルの系統電圧データに変換する。
フィルタ回路１６は、Ａ／Ｄ変換回路１５から入力される系統電圧データをフィルタリングして、系統電圧Ｖの基本波成分のみを抽出する。そのため、フィルタ回路１６は、１／２周期前の系統電圧データとの差をとる２次フィルタ、１／３周期前の系統電圧データとの差をとる３次フィルタ、または、２次フィルタと３次フィルタとの組合せとされている。
The S / H circuit 14 samples the system voltage V using the sampling pulse input from the pulse generator 13, and then holds the sampled value.
The A / D conversion circuit 15 converts the analog system voltage V sampled and held by the S / H circuit 14 into digital system voltage data.
The filter circuit 16 filters the system voltage data input from the A / D conversion circuit 15 and extracts only the fundamental wave component of the system voltage V. Therefore, the filter circuit 16 includes a secondary filter that takes a difference from the system voltage data before the 1/2 cycle, a tertiary filter that takes a difference from the system voltage data before the 1/3 cycle, or a secondary filter and 3 It is a combination with the next filter.
フーリエ変換回路１７は、フィルタ回路１６によって抽出された系統電圧Ｖの基本波成分をフーリエ変換処理する。
ここで、フーリエ変換を行う周期が長いほど正確に計測でき（すなわち、通常はほとんど存在しない高調波以外の不要な信号が除去でき）、フーリエ変換を行う周期が短いほど計測結果が早く出る（すなわち、サンプリング周波数ｆsの電力系統周波数ｆkへの追従レスポンスが良くなる）。また、フーリエ変換を行う周期が半周期の倍数である場合には、高調波成分がちょうど打ち消しあって、基本波成分のみの計測ができるが、直流成分は除去できずに残ってしまう。
そのため、工夫をすればフーリエ変換を行う周期を半周期としても利用できるが、フーリエ変換を行う周期は、高調波および直流成分が除去でき、基本波成分のみが計測でき、かつ、最も短い周期である電力系統周波数ｆkの１周期とするのが好ましい。
また、１周期分のフーリエ変換は、サンリング回数ｍ分のデータ（すわなち、電力系統周波数ｆkの１周期分のデータ）を用いて演算する。
さらに、フーリエ変換の演算は、電力系統周波数ｆkの１周期ごとに行ってもよいが、追従レスポンスを考慮してサンプリング周期（１／ｆｓ）ごと（すなわち、最新の系統電圧Ｖのサンプリングデータから過去１周期分であるｍ個の系統電圧Ｖのサンプリングデータを用いて）に行ってもよい。
The Fourier transform circuit 17 performs a Fourier transform process on the fundamental wave component of the system voltage V extracted by the filter circuit 16.
Here, the longer the period for performing the Fourier transform, the more accurately the measurement can be performed (that is, unnecessary signals other than the harmonics that normally do not exist can be removed), and the shorter the period for performing the Fourier transform, the faster the measurement result is obtained (that is, The tracking response of the sampling frequency f s to the power system frequency f k is improved. Further, when the period for performing the Fourier transform is a multiple of a half period, the harmonic components are just canceled out and only the fundamental component can be measured, but the DC component cannot be removed and remains.
Therefore, if the device is devised, the period for performing the Fourier transform can be used as a half period, but the period for performing the Fourier transform can remove harmonics and direct current components, can measure only the fundamental component, and has the shortest period. One cycle of a certain power system frequency f k is preferable.
Further, the Fourier transform for one period is calculated using data for the number m of times of sampling (that is, data for one period of the power system frequency f k ).
Further, the Fourier transform may be performed for each cycle of the power system frequency f k , but in consideration of the follow-up response, every sampling cycle (1 / f s ) (that is, the latest sampling data of the system voltage V) From the sampling data of m system voltages V corresponding to the past one period).
分周率制御回路１８は、フーリエ変換回路１７によって求められた位相φの時間変化量である位相差Δφを算出し、算出した位相差Δφに基づいて上述したようにして分周率制御量Δｎを算出する。
これにより、サンプリング周波数ｆsが電力系統周波数ｆkに追従するように分周器１２の分周率ｎを制御することができる。
The frequency division ratio control circuit 18 calculates a phase difference Δφ that is a time change amount of the phase φ obtained by the Fourier transform circuit 17, and based on the calculated phase difference Δφ, as described above, the frequency division ratio control amount Δn. Is calculated.
Thereby, the frequency division ratio n of the frequency divider 12 can be controlled so that the sampling frequency f s follows the power system frequency f k .
以上では、電力系統の保護に用いられるディジタル保護継電器に使用する場合を例として本発明のサンプリングパルス発生回路について説明したが、基準周波数信号を分周器で分周してサンプリングパルスを発生する際にサンプリング周波数を入力信号の周波数に追従させる他の用途においても本発明のサンプリングパルス発生回路を使用することができる。 In the above description, the sampling pulse generation circuit of the present invention has been described by way of example for use in a digital protection relay used for power system protection. However, when generating a sampling pulse by dividing a reference frequency signal by a frequency divider, The sampling pulse generating circuit of the present invention can also be used in other applications in which the sampling frequency follows the frequency of the input signal.
図３に示したように分周率制御量Δｎに制限をかける場合には、一般的には、次式に従って分周率制御量Δｎを求めればよい（図３は、ａ＝３０°およびｂ＝３．８６回としたときの例である。）。
Δｎ＝ｂ （Δφ＜−ａ）
Δｎ＝−（ｂ／ａ）×Δφ
＝−ｃ×Δφ （−ａ≦Δφ＜ａ）
Δｎ＝−ｂ （ａ≦Δφ）
As shown in FIG. 3, in order to limit the frequency division ratio control amount Δn, generally, the frequency division ratio control amount Δn may be obtained according to the following equation (FIG. 3 shows a = 30 ° and b). This is an example when 3.86 times.)
Δn = b (Δφ <−a)
Δn = − (b / a) × Δφ
= −c × Δφ (−a ≦ Δφ <a)
Δn = −b (a ≦ Δφ)
また、図４に示したように分周率制御量Δｎに制限をかける点以降は分周率制御量Δｎを減少させる場合には、一般的には、ｅをネイピア数（ｅ1≒２．７２）として次式に従って分周率制御量Δｎを求めればよい（図４は、ａ＝３０°およびｂ＝３．８６回としたときの例である。）。
Δｎ＝−（ｂ／ａ）×ｅ1×Δφ×ｅΔφ/a
＝−ｃ×ｅ1×Δφ×ｅΔφ/a （Δφ＜０）
Δｎ＝−（ｂ／ａ）×ｅ1×Δφ×ｅ-Δφ/a
＝−ｃ×ｅ1×Δφ×ｅ-Δφ/a （０≦Δφ）
ここで、１番目の式を位相差Δφで微分すると、
ｄΔｎ／ｄΔφ＝−（ｂ／ａ）×ｅ1×Δφ×ｅΔφ/a（１＋Δφ／ａ）
となるので、ｄΔｎ／ｄΔφ＝０となるΔφ＝−ａの点で、Δｎは次式に示すように最大値ｂとなる。
Δｎ(Δφ=-a)＝−ｃ×ｅ1×（−ａ）×ｅ-a/a
＝（ｂ／ａ）×ｅ1×ａ×ｅ-1
＝ｂ
同様に、２番目の式を位相差Δφで微分すると、
ｄΔｎ／ｄΔφ＝−（ｂ／ａ）×ｅ1×Δφ×ｅ-Δφ/a（１−Δφ／ａ）
となるので、ｄΔｎ／ｄΔφ＝０となるΔφ＝ａの点で、Δｎは次式に示すように最小値−ｂとなる。
Δｎ(Δφ=a)＝−ｃ×ｅ1×ａ×ｅ-a/a
＝−（ｂ／ａ）×ｅ1×ａ×ｅ-1
＝−ｂ
As shown in FIG. 4, when the frequency division ratio control amount Δn is decreased after the point where the frequency division ratio control amount Δn is limited, generally, e is expressed as the number of Napiers (e 1 ≈2. 72), the division ratio control amount Δn may be obtained according to the following equation (FIG. 4 is an example when a = 30 ° and b = 3.86 times).
Δn = − (b / a) × e 1 × Δφ × e Δφ / a
= −c × e 1 × Δφ × e Δφ / a (Δφ <0)
Δn = − (b / a) × e 1 × Δφ × e −Δφ / a
= −c × e 1 × Δφ × e −Δφ / a (0 ≦ Δφ)
Here, when the first equation is differentiated by the phase difference Δφ,
dΔn / dΔφ = − (b / a) × e 1 × Δφ × e Δφ / a (1 + Δφ / a)
Therefore, at the point of Δφ = −a where dΔn / dΔφ = 0, Δn becomes the maximum value b as shown in the following equation.
Δn (Δφ = −a) = − c × e 1 × (−a) × e −a / a
= (B / a) × e 1 × a × e −1
= B
Similarly, differentiating the second equation by the phase difference Δφ,
dΔn / dΔφ = − (b / a) × e 1 × Δφ × e −Δφ / a (1−Δφ / a)
Therefore, at the point of Δφ = a where dΔn / dΔφ = 0, Δn becomes the minimum value −b as shown in the following equation.
Δn (Δφ = a) = − c × e 1 × a × e −a / a
= − (B / a) × e 1 × a × e −1
= -B
１０ サンプリングパルス発生回路
１１ 水晶発信器
１２ 分周器
１３ パルス発生器
１４ サンプリングホールド回路（Ｓ／Ｈ回路）
１５ アナログ／ディジタル変換回路（Ａ／Ｄ変換回路）
１６ フィルタ回路
１７ フーリエ変換回路
１８ 分周率制御回路
Ｖ 系統電圧
ｆ 周波数
ｆ0 基準周波数
ｆs サンプリング周波数
ｆk 電力系統周波数
Δｆ2(Δt=1)，Δｆ2(Δt=1/60) 周波数制御量
ω 角周波数
ωk 電力系統角周波数
ωs サンプリング角周波数
φ 位相
φs 標本化位相
φk 系統位相
Δφ，Δφ1，Δφ1(Δt=1)，Δφ2(Δt=1)，Δφ2(Δt=1/60) 位相差
ｍ サンプリング回数（標本化回数）
ｎ，ｎ1，ｎ2 分周率
ｎ0 平均的な分周率
ｎi 現在の分周率
Δｎ 分周率制御量
ｃ 定数
DESCRIPTION OF SYMBOLS 10 Sampling pulse generation circuit 11 Crystal oscillator 12 Frequency divider 13 Pulse generator 14 Sampling hold circuit (S / H circuit)
15 Analog / digital conversion circuit (A / D conversion circuit)
16 Filter circuit 17 Fourier transform circuit 18 Frequency division control circuit V System voltage f Frequency f 0 Reference frequency f s Sampling frequency f k Power system frequency Δf 2 (Δt = 1) , Δf 2 (Δt = 1/60) Frequency control Quantity ω angular frequency ω k power system angular frequency ω s sampling angular frequency φ phase φ s sampling phase φ k system phase Δφ, Δφ 1 , Δφ 1 (Δt = 1) , Δφ 2 (Δt = 1) , Δφ 2 ( Δt = 1/60) Phase difference m Sampling count (sampling count)
n, n 1 , n 2 divide ratio n 0 average divide ratio n i current divide ratio Δn divide ratio control amount c constant
Claims (5)
基準周波数信号を分周して前記サンプリングパルスを発生するための分周器（１２）と、
前記サンプリングパルスでサンプリングされてディジタル信号に変換された前記入力信号をフーリエ変換して、標本化位相（φs）に対する前記入力信号の位相（φk）である位相（φ）を求めるフーリエ変換回路（１７）と、
該フーリエ変換回路で求めた位相の時間変化量である位相差（Δφ）を算出し、該算出した位相差に基づいて前記分周器の分周率（ｎ）を制御する分周率制御回路（１８）と、
を具備することを特徴とする、サンプリングパルス発生回路。 A sampling pulse generation circuit (10) for generating a sampling pulse for sampling an analog input signal,
A frequency divider (12) for dividing the reference frequency signal to generate the sampling pulse;
A Fourier transform circuit that obtains a phase (φ) that is a phase (φ k ) of the input signal with respect to a sampling phase (φ s ) by Fourier-transforming the input signal sampled by the sampling pulse and converted into a digital signal (17) and
A frequency division ratio control circuit that calculates a phase difference (Δφ) that is a time change amount of the phase obtained by the Fourier transform circuit and controls the frequency division ratio (n) of the frequency divider based on the calculated phase difference. (18)
A sampling pulse generation circuit comprising:
前記サンプリングパルス発生回路が前記ディジタル保護継電器に内蔵されている、
ことを特徴とする、請求項１記載のサンプリングパルス発生回路。 The input signal is an input element that is input to a digital protection relay used for power system protection;
The sampling pulse generation circuit is built in the digital protection relay,
The sampling pulse generation circuit according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007272108A JP5334401B2 (en) | 2007-10-19 | 2007-10-19 | Sampling pulse generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007272108A JP5334401B2 (en) | 2007-10-19 | 2007-10-19 | Sampling pulse generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009100614A true JP2009100614A (en) | 2009-05-07 |
| JP5334401B2 JP5334401B2 (en) | 2013-11-06 |
Family
ID=40703106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007272108A Expired - Fee Related JP5334401B2 (en) | 2007-10-19 | 2007-10-19 | Sampling pulse generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5334401B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103592513A (en) * | 2013-11-20 | 2014-02-19 | 北京富根智能电表有限公司 | Power signal harmonic analysis method and device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290318A (en) * | 1986-06-09 | 1987-12-17 | 株式会社東芝 | Digital protective controller |
| JPH01202114A (en) * | 1988-02-04 | 1989-08-15 | Mitsubishi Electric Corp | Sampling system |
| JPH01267464A (en) * | 1988-04-18 | 1989-10-25 | Fuji Electric Co Ltd | Apparatus for measuring ac electrical quantity |
| JPH09102774A (en) * | 1995-10-04 | 1997-04-15 | Ikegami Tsushinki Co Ltd | Automatic frequency control method and device |
| JP2006317435A (en) * | 2005-04-14 | 2006-11-24 | Tokyo Electric Power Co Inc:The | Phase/amplitude detector, and method |
-
2007
- 2007-10-19 JP JP2007272108A patent/JP5334401B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290318A (en) * | 1986-06-09 | 1987-12-17 | 株式会社東芝 | Digital protective controller |
| JPH01202114A (en) * | 1988-02-04 | 1989-08-15 | Mitsubishi Electric Corp | Sampling system |
| JPH01267464A (en) * | 1988-04-18 | 1989-10-25 | Fuji Electric Co Ltd | Apparatus for measuring ac electrical quantity |
| JPH09102774A (en) * | 1995-10-04 | 1997-04-15 | Ikegami Tsushinki Co Ltd | Automatic frequency control method and device |
| JP2006317435A (en) * | 2005-04-14 | 2006-11-24 | Tokyo Electric Power Co Inc:The | Phase/amplitude detector, and method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103592513A (en) * | 2013-11-20 | 2014-02-19 | 北京富根智能电表有限公司 | Power signal harmonic analysis method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5334401B2 (en) | 2013-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hart et al. | A new frequency tracking and phasor estimation algorithm for generator protection | |
| JP2005204367A (en) | Synchronous phasor measuring device | |
| JP2006191793A (en) | Detection method of single operation | |
| US10191094B2 (en) | Synchrophasor measurement method for power systems | |
| CN103904693B (en) | Based on the synchronized method that frequency self adaptation Virtual shipyard is estimated | |
| Hou et al. | Development of Coriolis mass flowmeter with digital drive and signal processing technology | |
| JP5470677B2 (en) | Method for detecting fundamental wave component of single-phase AC signal | |
| Sinha et al. | A pre-filter based PLL for three-phase grid connected applications | |
| JP5538203B2 (en) | Power fluctuation detection device and power fluctuation detection method | |
| CN106970264A (en) | A kind of improvement phase difference correction method for considering mains frequency rate of change | |
| JP2008125175A (en) | Sampling frequency control system and protective relay | |
| JP5334401B2 (en) | Sampling pulse generator | |
| CN104020350B (en) | A kind of voltage fundamental component detection method overcoming frequency to perturb | |
| JP4818188B2 (en) | Frequency change measuring device, frequency change rate measuring device, and power system control protection device | |
| JP2009017681A (en) | Frequency variation rate protective relay system | |
| CN114689936A (en) | Effective value detection method and device based on fixed frequency sampling | |
| JP2011166890A (en) | Method for measurement of system frequency characteristic constant in power system, and information processing apparatus used for the same | |
| JP2002186167A (en) | Sampling data processing method, and relay using the same method | |
| Patil et al. | Modified dual second-order generalized integrator FLL for frequency estimation under various grid abnormalities | |
| JP5830941B2 (en) | Phase synchronization detection circuit | |
| KR102047718B1 (en) | Voltage measurement apparatus using variable sampling data | |
| Zhang et al. | An innovative timestamp-based convolution integral method in synchrophasor estimation within digital relays | |
| KR101463045B1 (en) | Method for Removing DC component of fault current | |
| JP6914713B2 (en) | Power system monitoring device and power system monitoring method | |
| JP2010266411A (en) | Synchronous phasor measuring device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130730 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5334401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |