JP2009100423A - 復号装置および方法、並びにプログラム - Google Patents
復号装置および方法、並びにプログラム Download PDFInfo
- Publication number
- JP2009100423A JP2009100423A JP2007272519A JP2007272519A JP2009100423A JP 2009100423 A JP2009100423 A JP 2009100423A JP 2007272519 A JP2007272519 A JP 2007272519A JP 2007272519 A JP2007272519 A JP 2007272519A JP 2009100423 A JP2009100423 A JP 2009100423A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- unit
- shift
- quasi
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
【解決手段】受信値バッファ500は、通信路を通して受信したデータD500を1符号分蓄え、受信値格納メモリ501に転送する。ここで、検査行列の列の並び替えは符号系列の並び替えに相当する。よって、制御部506の制御に基づいて、次のような並び替え処理が受信値バッファ500において実行される。即ち、データD500を表す検査行列は、6×6の構成行列の集合体として表されている。そこで、6×6の構成行列を並び替えの単位として、その6×6の構成行列を、所定規則に基づいて、3×3の構成行列の集合体となる行列に並び替えを行う、といった並び替え処理が実行される。これにより、その後段では、3×3の構造のLDPC符号の復号動作と同様の動作が実現可能になる。本発明はLDPC符号の復号装置に適用可能である。
【選択図】図12
Description
R. G. Gallager, "Low Density Parity Check Codes", Cambridge, Massachusetts: M. I. T. Press, 1963 D. J. C. MacKay, "Good error correcting codes based on very parse matrices", Submitted to IEEE Trans. Inf. Theory, IT-45, pp. 399-431, 1999 M. G. Luby, M. Mitzenmacher, M. A. Shokrollahi and D. A. Spielman, "Analysis of low density codes and improved designs using irregular graphs", in Proceedings of ACM Symposium on Theory of Computing, pp. 249-258, 1998
LDPC(Low Density Parity Check)符号を復号する復号装置(例えば図12の復号装置)であって、
前記LDPC符号が、
P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を第1の構成行列として、複数の前記第1の構成行列の組合せによる第1の構造の検査行列(例えば、図9のP=6の場合の検査行列)で元々表現されるか、または、元々の検査行列の行と列のうちの少なくとも1以上の置換により前記第1の構造の行列で表現される場合、
FをPの1以外の約数としたとき、
前記LDPC符号を受信した結果得られる受信値を復号するための演算として、F個のチェックノードの演算またはF個のバリアブルノードの演算を並列的に行い、各演算の結果得られるF個のメッセージを出力するメッセージ計算手段(例えば、図12のF=3とした場合の3つのノード演算器510−1乃至510−3を含むノード演算部502)と、
前記メッセージ計算手段から出力されるF個の前記メッセージに対して、F×Fのサイクリックシフトを行って出力するシフト手段(例えば図12のシフト部503)と、
前記シフト手段から出力されるF個の前記メッセージの書き込み、書き込まれたF個の前記メッセージの読み出し、または、F個の前記受信値の読み出し若しくは書き込みができる記憶手段(例えば、図12のメッセージ格納メモリ504や受信値格納メモリ501)と、
F×Fの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはF×Fの0行列を第2の構成行列(例えば、図13の6×6の行列を第1の構成行列とした場合に、その第1の構成行列の行/列が置換された図14の6×6の行列を点線で区分した4×4の各行列が第2の構成行列となっている)として、複数の前記第2の構成行列の組合せによる第2の構造の行列を定義した場合に、前記第1の構造の検査行列で表現される前記受信値に対して少なくとも列置換処理若しくはそれと等価な処理を施すことで、前記メッセージ計算手段への前記受信値の提供の制御として、前記第2の構成行列に対応するF個の前記受信値を単位とする提供の制御を行う制御手段(例えば図12の制御部506)とを備える。
前記制御手段は、
前記バッファ手段において、前記第1の構造の行列の形態で受信される前記受信値を並び替えて、前記第2の構造の行列の形態でバッファリングさせる制御を行い、
前記第2の構造の行列の形態でバッファリングされた前記受信値を、前記第2の構成行列に対応するF個の前記受信値を単位として、前記記憶手段を介して前記メッセージ計算手段に提供する制御を行う。
Claims (6)
- LDPC(Low Density Parity Check)符号を復号する復号装置において、
前記LDPC符号が、
P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を第1の構成行列として、複数の前記第1の構成行列の組合せによる第1の構造の検査行列で元々表現されるか、または、元々の検査行列の行と列のうちの少なくとも1以上の置換により前記第1の構造の行列で表現される場合、
FをPの1以外の約数としたとき、
前記LDPC符号を受信した結果得られる受信値を復号するための演算として、F個のチェックノードの演算またはF個のバリアブルノードの演算を並列的に行い、各演算の結果得られるF個のメッセージを出力するメッセージ計算手段と、
前記メッセージ計算手段から出力されるF個の前記メッセージに対して、F×Fのサイクリックシフトを行って出力するシフト手段と、
前記シフト手段から出力されるF個の前記メッセージの書き込み、書き込まれたF個の前記メッセージの読み出し、または、F個の前記受信値の読み出し若しくは書き込みができる記憶手段と、
F×Fの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはF×Fの0行列を第2の構成行列として、複数の前記第2の構成行列の組合せによる第2の構造の行列を定義した場合に、前記第1の構造の検査行列で表現される前記受信値に対して少なくとも列置換処理若しくはそれと等価な処理を施すことで、前記メッセージ計算手段への前記受信値の提供の制御として、前記第2の構成行列に対応するF個の前記受信値を単位とする提供の制御を行う制御手段と
を備える復号装置。 - 前記列置換処理として、
P=F×Jとして、前記第1の構造の行列を構成する前記複数の第1の構成行列のP個の列に対して列番号0乃至P-1を付したとして、
前記第1の構成行列を処理単位として、
処理対象の前記第1の構成行列に対して列置換を施すことで、処理対象の前記第1の構成行列を、前記列番号をJで除算した余りが同一になる列同士で構成される複数の前記第2の構成行列によって区分する
処理を含んでいる
請求項1に記載の復号装置。 - 前記LDPC符号を受信することにより得られる受信値をバッファリングするバッファ手段をさらに備え、
前記制御手段は、
前記バッファ手段において、前記第1の構造の行列の形態で受信される前記受信値を並び替えて、前記第2の構造の行列の形態でバッファリングさせる制御を行い、
前記第2の構造の行列の形態でバッファリングされた前記受信値を、前記第2の構成行列に対応するF個の前記受信値を単位として、前記記憶手段を介して前記メッセージ計算手段に提供する制御を行う
請求項1に記載の復号装置。 - 前記制御手段は、
前記第1の構造の行列の形態で受信される前記受信値の中から、前記第2の構造の行列に変化した場合に前記第2の構成行列に対応するF個の前記受信値を選択して、選択したF個の前記受信値を、前記記憶手段を介して前記メッセージ計算手段に提供する制御を行う
請求項1に記載の復号装置。 - LDPC(Low Density Parity Check)符号を復号する復号装置の復号方法において、
前記LDPC符号が、
P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を第1の構成行列として、複数の前記第1の構成行列の組合せによる第1の構造の検査行列で元々表現されるか、または、元々の検査行列の行と列のうちの少なくとも1以上の置換により前記第1の構造の行列で表現される場合に、
FをPの1以外の約数としたとき、
前記LDPC符号を受信した結果得られる受信値を復号するための演算として、F個のチェックノードの演算またはF個のバリアブルノードの演算を並列的に行い、各演算の結果得られるF個のメッセージを出力するメッセージ計算手段と、
前記メッセージ計算手段から出力されるF個の前記メッセージに対して、F×Fのサイクリックシフトを行って出力するシフト手段と、
前記シフト手段から出力されるF個の前記メッセージの書き込み、書き込まれたF個の前記メッセージの読み出し、または、F個の前記受信値の読み出し若しくは書き込みができる記憶手段とを備える前記復号装置が実行するステップとして、
F×Fの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはF×Fの0行列を第2の構成行列として、複数の前記第2の構成行列の組合せによる第2の構造の行列を定義した場合に、前記第1の構造の検査行列で表現される前記受信値に対して少なくとも列置換処理若しくはそれと等価な処理を施すことで、前記メッセージ計算手段への前記受信値の提供の制御として、前記第2の構成行列に対応するF個の前記受信値を単位とする提供の制御を行う
ステップを含む復号方法。 - LDPC(Low Density Parity Check)符号を復号する復号装置を制御するコンピュータであって、
前記LDPC符号が、
P×Pの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはP×Pの0行列を第1の構成行列として、複数の前記第1の構成行列の組合せによる第1の構造の検査行列で元々表現されるか、または、元々の検査行列の行と列のうちの少なくとも1以上の置換により前記第1の構造の行列で表現される場合に、
FをPの1以外の約数としたとき、
前記LDPC符号を受信した結果得られる受信値を復号するための演算として、F個のチェックノードの演算またはF個のバリアブルノードの演算を並列的に行い、各演算の結果得られるF個のメッセージを出力するメッセージ計算手段と、
前記メッセージ計算手段から出力されるF個の前記メッセージに対して、F×Fのサイクリックシフトを行って出力するシフト手段と、
前記シフト手段から出力されるF個の前記メッセージの書き込み、書き込まれたF個の前記メッセージの読み出し、または、F個の前記受信値の読み出し若しくは書き込みができる記憶手段とを備える前記復号装置を制御する前記コンピュータに、
F×Fの単位行列、その単位行列のコンポーネントである1のうちの1個以上が0になった行列である準単位行列、前記単位行列もしくは準単位行列をサイクリックシフトした行列であるシフト行列、前記単位行列、準単位行列、もしくはシフト行列のうちの複数の和である和行列、またはF×Fの0行列を第2の構成行列として、複数の前記第2の構成行列の組合せによる第2の構造の行列を定義した場合に、前記第1の構造の検査行列で表現される前記受信値に対して少なくとも列置換処理若しくはそれと等価な処理を施すことで、前記メッセージ計算手段への前記受信値の提供の制御として、前記第2の構成行列に対応するF個の前記受信値を単位とする提供の制御を行う
ステップを実行させるプログラム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272519A JP4487213B2 (ja) | 2007-10-19 | 2007-10-19 | 復号装置および方法、並びにプログラム |
EP08253305A EP2051386A3 (en) | 2007-10-19 | 2008-10-09 | Partly-parallel message passing decoding for different structured LDPC codes |
TW097139363A TWI371930B (en) | 2007-10-19 | 2008-10-14 | Decoding apparatus, decoding method and program |
KR1020080101735A KR20090040225A (ko) | 2007-10-19 | 2008-10-16 | 복호장치, 복호방법 및 프로그램 |
US12/252,470 US8281205B2 (en) | 2007-10-19 | 2008-10-16 | LDPC decoding apparatus, decoding method and program |
CN2008101705377A CN101414834B (zh) | 2007-10-19 | 2008-10-17 | 解码设备和解码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272519A JP4487213B2 (ja) | 2007-10-19 | 2007-10-19 | 復号装置および方法、並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009100423A true JP2009100423A (ja) | 2009-05-07 |
JP4487213B2 JP4487213B2 (ja) | 2010-06-23 |
Family
ID=40257089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007272519A Expired - Fee Related JP4487213B2 (ja) | 2007-10-19 | 2007-10-19 | 復号装置および方法、並びにプログラム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8281205B2 (ja) |
EP (1) | EP2051386A3 (ja) |
JP (1) | JP4487213B2 (ja) |
KR (1) | KR20090040225A (ja) |
CN (1) | CN101414834B (ja) |
TW (1) | TWI371930B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093541A (ja) * | 2008-10-08 | 2010-04-22 | Sony Corp | サイクリックシフト装置、サイクリックシフト方法、ldpc復号装置、テレビジョン受像機、及び、受信システム |
JP2010278912A (ja) * | 2009-05-29 | 2010-12-09 | Sony Corp | 受信装置、受信方法、およびプログラム、並びに受信システム |
JP2010278910A (ja) * | 2009-05-29 | 2010-12-09 | Sony Corp | 受信装置、受信方法、およびプログラム、並びに受信システム |
US8667376B2 (en) | 2008-11-07 | 2014-03-04 | Nec Corporation | Decoding device, data communication apparatus having the decoder device, and data memory |
JP2017506469A (ja) * | 2014-02-21 | 2017-03-02 | ゼットティーイー コーポレーションZte Corporation | 構造化されたldpcのコーディング方法、デコーディング方法、コーディング装置及びデコーディング装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8358447B2 (en) | 2007-07-31 | 2013-01-22 | Samsung Electronics Co., Ltd. | Scanner module and image scanning apparatus employing the same |
US8379275B2 (en) | 2007-07-31 | 2013-02-19 | Samsung Electronics Co., Ltd. | Scanner module and image scanning apparatus employing the same |
JP4487212B2 (ja) * | 2007-10-19 | 2010-06-23 | ソニー株式会社 | 復号装置および方法、送受信システム、受信装置および方法、並びにプログラム |
US8612823B2 (en) * | 2008-10-17 | 2013-12-17 | Intel Corporation | Encoding of LDPC codes using sub-matrices of a low density parity check matrix |
CN101777921B (zh) * | 2010-01-28 | 2013-04-17 | 中国人民解放军国防科学技术大学 | 用于显式存储片上系统的结构化ldpc码译码方法及装置 |
CN102480336B (zh) * | 2010-11-30 | 2014-04-09 | 中国科学院微电子研究所 | 一种准循环低密度奇偶校验码的通用快速译码协处理器 |
JP5952072B2 (ja) * | 2012-04-26 | 2016-07-13 | ルネサスエレクトロニクス株式会社 | 符号化装置、復号化装置及び伝送システム |
US8972834B2 (en) * | 2012-08-28 | 2015-03-03 | Hughes Network Systems, Llc | System and method for communicating with low density parity check codes |
KR102068030B1 (ko) | 2012-12-11 | 2020-01-20 | 삼성전자 주식회사 | 메모리 컨트롤러 및 그 동작방법 |
EP2833554B8 (en) * | 2013-07-31 | 2018-06-06 | Alcatel Lucent | Encoder and decoder |
CN104917536B (zh) * | 2014-03-11 | 2019-11-12 | 中兴通讯股份有限公司 | 一种支持低码率编码的方法及装置 |
CN107437946A (zh) * | 2014-09-10 | 2017-12-05 | 上海数字电视国家工程研究中心有限公司 | Ldpc码的编码方法 |
US10050642B2 (en) * | 2016-03-17 | 2018-08-14 | Silicon Motion Inc. | Low power scheme for bit flipping low density parity check decoder |
KR102589918B1 (ko) * | 2016-07-19 | 2023-10-18 | 삼성전자주식회사 | 저밀도 패리티 체크 디코더 및 그것을 포함하는 저장 장치 |
CN107659317A (zh) * | 2017-10-30 | 2018-02-02 | 南京扬贺扬微电子科技有限公司 | 快速转化生成矩阵的方法 |
CN110048805B (zh) * | 2018-12-11 | 2021-08-31 | 西安电子科技大学 | 低密度奇偶校验码的译码控制系统及方法、无线通信系统 |
CN110298847B (zh) * | 2019-06-27 | 2021-06-04 | 浙江工业大学 | 一种长时间背景收集的背景建模方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030033570A1 (en) * | 2001-05-09 | 2003-02-13 | Khannanov Roman R. | Method and apparatus for encoding and decoding low density parity check codes and low density turbo product codes |
ATE556491T1 (de) * | 2002-07-03 | 2012-05-15 | Dtvg Licensing Inc | Methode und verfahren für die speicherverwaltung in low density parity check (ldpc) decodern |
US7162684B2 (en) * | 2003-01-27 | 2007-01-09 | Texas Instruments Incorporated | Efficient encoder for low-density-parity-check codes |
US6957375B2 (en) * | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
JP4224777B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
JP4225163B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号装置および復号方法、並びにプログラム |
US7296208B2 (en) * | 2003-07-03 | 2007-11-13 | The Directv Group, Inc. | Method and system for generating parallel decodable low density parity check (LDPC) codes |
FI121431B (fi) * | 2004-09-13 | 2010-11-15 | Tamfelt Pmc Oy | Paperikoneessa käytettävä kudosrakenne ja menetelmä sen valmistamiseksi |
US7996746B2 (en) * | 2004-10-12 | 2011-08-09 | Nortel Networks Limited | Structured low-density parity-check (LDPC) code |
CN100550655C (zh) * | 2004-11-04 | 2009-10-14 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
WO2006059688A1 (ja) | 2004-12-02 | 2006-06-08 | Mitsubishi Denki Kabushiki Kaisha | 復号装置及び通信装置 |
JP4622654B2 (ja) * | 2005-04-25 | 2011-02-02 | ソニー株式会社 | 復号装置および復号方法 |
JP4595650B2 (ja) * | 2005-04-25 | 2010-12-08 | ソニー株式会社 | 復号装置および復号方法 |
JP2006340016A (ja) | 2005-06-01 | 2006-12-14 | Toshiba Microelectronics Corp | 誤り訂正符号復号装置及びそれを用いた復号方法 |
KR100946905B1 (ko) * | 2005-09-27 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법 |
US7707479B2 (en) * | 2005-12-13 | 2010-04-27 | Samsung Electronics Co., Ltd. | Method of generating structured irregular low density parity checkcodes for wireless systems |
KR100899738B1 (ko) * | 2006-02-02 | 2009-05-27 | 삼성전자주식회사 | 노드 메모리 기반의 ldpc 복호기 및 복호방법 |
US7805652B1 (en) * | 2006-02-10 | 2010-09-28 | Marvell International Ltd. | Methods for generating and implementing quasi-cyclic irregular low-density parity check codes |
JP2007272519A (ja) | 2006-03-31 | 2007-10-18 | Ntt Comware Corp | ドキュメント暗号化制御装置及びドキュメント暗号化制御方法 |
JP4702632B2 (ja) * | 2007-04-06 | 2011-06-15 | ソニー株式会社 | 符号化方法および符号化装置、並びにプログラム |
EP2147504A2 (en) * | 2007-04-13 | 2010-01-27 | University College Dublin | An encoding scheme, and a decoding scheme using a series of ldpc codes based on finite inversive spaces |
JP2008301152A (ja) | 2007-05-31 | 2008-12-11 | Sony Corp | 復号装置および方法、並びにプログラム |
EP2091156B1 (en) * | 2008-02-18 | 2013-08-28 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
-
2007
- 2007-10-19 JP JP2007272519A patent/JP4487213B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-09 EP EP08253305A patent/EP2051386A3/en not_active Withdrawn
- 2008-10-14 TW TW097139363A patent/TWI371930B/zh not_active IP Right Cessation
- 2008-10-16 US US12/252,470 patent/US8281205B2/en not_active Expired - Fee Related
- 2008-10-16 KR KR1020080101735A patent/KR20090040225A/ko not_active Application Discontinuation
- 2008-10-17 CN CN2008101705377A patent/CN101414834B/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093541A (ja) * | 2008-10-08 | 2010-04-22 | Sony Corp | サイクリックシフト装置、サイクリックシフト方法、ldpc復号装置、テレビジョン受像機、及び、受信システム |
US8612835B2 (en) | 2008-10-08 | 2013-12-17 | Sony Corporation | Cyclic shift device, cyclic shift method, LDPC decoding device, television receiver, and reception system |
US8667376B2 (en) | 2008-11-07 | 2014-03-04 | Nec Corporation | Decoding device, data communication apparatus having the decoder device, and data memory |
JP5488472B2 (ja) * | 2008-11-07 | 2014-05-14 | 日本電気株式会社 | 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置 |
JP2010278912A (ja) * | 2009-05-29 | 2010-12-09 | Sony Corp | 受信装置、受信方法、およびプログラム、並びに受信システム |
JP2010278910A (ja) * | 2009-05-29 | 2010-12-09 | Sony Corp | 受信装置、受信方法、およびプログラム、並びに受信システム |
JP2017506469A (ja) * | 2014-02-21 | 2017-03-02 | ゼットティーイー コーポレーションZte Corporation | 構造化されたldpcのコーディング方法、デコーディング方法、コーディング装置及びデコーディング装置 |
US10320419B2 (en) | 2014-02-21 | 2019-06-11 | Zte Corporation | Encoding method, decoding method, encoding device and decoding device for structured LDPC |
Also Published As
Publication number | Publication date |
---|---|
TW200926616A (en) | 2009-06-16 |
EP2051386A2 (en) | 2009-04-22 |
US8281205B2 (en) | 2012-10-02 |
TWI371930B (en) | 2012-09-01 |
JP4487213B2 (ja) | 2010-06-23 |
US20090106620A1 (en) | 2009-04-23 |
KR20090040225A (ko) | 2009-04-23 |
EP2051386A3 (en) | 2010-03-31 |
CN101414834A (zh) | 2009-04-22 |
CN101414834B (zh) | 2011-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4487213B2 (ja) | 復号装置および方法、並びにプログラム | |
JP4487212B2 (ja) | 復号装置および方法、送受信システム、受信装置および方法、並びにプログラム | |
JP4224777B2 (ja) | 復号方法および復号装置、並びにプログラム | |
JP4225163B2 (ja) | 復号装置および復号方法、並びにプログラム | |
JP4622654B2 (ja) | 復号装置および復号方法 | |
JP4285148B2 (ja) | 復号装置および復号方法、並びにプログラム | |
JP2008301152A (ja) | 復号装置および方法、並びにプログラム | |
JP4729964B2 (ja) | 復号装置および復号方法 | |
JP4284600B2 (ja) | 復号装置 | |
JP4821724B2 (ja) | 復号装置および復号方法 | |
JP4730592B2 (ja) | 復号装置および復号方法 | |
JP4822071B2 (ja) | 復号装置および復号方法 | |
JP4288582B2 (ja) | 復号装置および復号方法、並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |