JP2009095205A - Monitoring system of sampling frequency - Google Patents
Monitoring system of sampling frequency Download PDFInfo
- Publication number
- JP2009095205A JP2009095205A JP2007266238A JP2007266238A JP2009095205A JP 2009095205 A JP2009095205 A JP 2009095205A JP 2007266238 A JP2007266238 A JP 2007266238A JP 2007266238 A JP2007266238 A JP 2007266238A JP 2009095205 A JP2009095205 A JP 2009095205A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- sampling frequency
- cpu
- cpus
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 56
- 238000012544 monitoring process Methods 0.000 title claims abstract description 13
- 238000005259 measurement Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 44
- 230000006870 function Effects 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
本発明は、複数のリレー機能によって保護対象の保護を行うデジタル形保護継電装置に係り、特に電圧/電流のサンプリング周波数の監視方式に関する。 The present invention relates to a digital protection relay device that protects a protection target by a plurality of relay functions, and more particularly to a voltage / current sampling frequency monitoring system.
この種のデジタル形保護継電装置は、電力系統や電力機器になる保護対象からの電圧/電流の計測アナログ信号のサンプリングとA/D変換したサンプリングデータを複数のCPUにそれぞれ取り込み、複数のCPUが個々に保護リレー演算を行う構成にされる。 This type of digital protection relay device takes in a sampling of analog signal sampling and A / D conversion of voltage / current measurement and A / D conversion from a protection target that becomes a power system or a power device to each of a plurality of CPUs. Are configured to individually perform protection relay calculations.
例えば、主検出リレーでは送電回線の電流および電圧をサンプリングして短絡距離継電器要素と短絡過電流要素により保護演算を行い、事故検出リレーでは、送電回線の電流をサンプリングして電流変化幅継電器要素により主検出リレーの誤動作時に保護継電装置からの誤出力をロックする。 For example, in the main detection relay, the current and voltage of the transmission line are sampled and the protection operation is performed by the short-circuit distance relay element and the short-circuit overcurrent element. In the accident detection relay, the current of the transmission line is sampled and the current change width relay element is used. Locks the erroneous output from the protective relay when the main detection relay malfunctions.
主検出リレーおよび事故検出リレーは、それぞれ変成器で取り込む計測アナログ信号をサンプルホールド回路でサンプリングし、このサンプル値をA/D変換器で順次デジタル値に変換し、このデジタルデータ列をCPUとメモリおよびソフトウェア等で構成される保護演算部の演算データとする。 The main detection relay and the accident detection relay each sample the measurement analog signal captured by the transformer by the sample hold circuit, and sequentially convert the sample value to a digital value by the A / D converter, and this digital data string is stored in the CPU and the memory. Further, the calculation data of the protection calculation unit configured by software or the like is used.
ここで、主検出リレーと事故検出リレーにおけるサンプリングは、同じ周波数のサンプリングパルスをもつことが確実な保護演算の上で重要となるため、サンプリング周波数に異常がないかを監視するようにしている(例えば、非特許文献1参照)。 Here, since sampling in the main detection relay and the accident detection relay is important for reliable protection calculation to have sampling pulses of the same frequency, the sampling frequency is monitored for abnormalities ( For example, refer nonpatent literature 1).
この特許文献の周波数監視方式は、図2に示すように、主検出リレーと事故検出リレーはそれぞれ別の基板上に設けた水晶発振器等の基準発振器からのパルス信号を分周回路で分周してサンプリングパルス信号を生成し、このサンプリングパルス信号の周波数(周期)のずれ(ΔT)をそれぞれのリレーにもつCPUによる時間計測(タイマ機能)で監視する。
主検出リレーと事故検出リレーで構成するデジタル形保護継電装置は、主検出、事故検出のためのサンプリングパルス生成が基準発振器(水晶発振器等の発振回路と分周回路)を搭載して構成されるため、部品数が増加してしまう。 The digital protective relay device consisting of a main detection relay and an accident detection relay is configured with a reference oscillator (an oscillation circuit such as a crystal oscillator and a frequency divider) that generates sampling pulses for main detection and accident detection. As a result, the number of parts increases.
また、主検出リレーと事故検出リレーのそれぞれのCPUには、サンプリングパルスの周波数を求めるためのカウンタ・タイマ機能と、この周波数と設定周波数との偏差から正常/異常を判定する監視機能をソフトウェアとして搭載する必要があり、CPUの負荷を高めてしまう。 Each CPU of the main detection relay and accident detection relay has a counter / timer function for determining the frequency of the sampling pulse and a monitoring function for determining normality / abnormality from the deviation between this frequency and the set frequency as software. It is necessary to mount it, which increases the load on the CPU.
本発明の目的は、サンプリングパルス生成の基準発振器を不要にし、さらにCPUの負荷を軽減できるサンプリング周波数の監視方式を提供することにある。 An object of the present invention is to provide a sampling frequency monitoring method that eliminates the need for a reference oscillator for generating a sampling pulse and further reduces the load on the CPU.
本発明は、前記の課題を解決するため、複数のCPUではそれぞれが持つクロックから分周してサンプリングパルスを生成して個々にサンプリングデータを取り込んで個々に保護演算を行い、この保護演算とは別に、1つのCPUがサンプリング周波数で一定時間毎にカウンタを+1し、このカウンタの値を他方のCPUが一定時間毎に読み出してサンプリング周波数が許容誤差範囲内か否かをチェックすることで、サンプリング周波数の異常の有無を監視するようにしたもので、以下の構成を特徴とする。 In order to solve the above-described problem, the present invention performs a protection operation for each of a plurality of CPUs by generating a sampling pulse by dividing the clock from each of the CPUs and individually acquiring sampling data. Separately, one CPU increments the counter by a sampling frequency every fixed time, and the other CPU reads the value of the counter every fixed time to check whether the sampling frequency is within an allowable error range. It monitors the presence / absence of frequency abnormality and has the following configuration.
(1)保護対象からの電圧/電流の計測アナログ信号のサンプリングとA/D変換したサンプリングデータを複数のCPUにそれぞれ取り込み、複数のCPUが個々に保護リレー演算を行う複数のリレー機能を搭載したデジタル形保護継電装置において、
前記複数のCPUはそれぞれが持つクロックから分周してサンプリングパルスを生成する手段を設け、
前記複数のCPUのうち、一方のCPUはサンプリング周波数で一定時間毎にカウンタを+1する手段を設け、
前記複数のCPUのうち、他方のCPUは前記カウンタの値を一定時間毎に読み出してサンプリング周波数が許容誤差範囲内か否かをチェックする手段を備えたことを特徴とする。
(1) Measurement of voltage / current from the object to be protected Sampling of analog signals and sampling data obtained by A / D conversion are taken into a plurality of CPUs, and a plurality of relay functions in which a plurality of CPUs individually perform protection relay calculations are mounted. In digital protection relay device,
The plurality of CPUs are provided with means for generating a sampling pulse by dividing the clock of each of the CPUs,
Of the plurality of CPUs, one CPU is provided with a means for incrementing the counter by 1 at a sampling frequency at regular intervals,
Of the plurality of CPUs, the other CPU includes means for reading the value of the counter at regular intervals and checking whether the sampling frequency is within an allowable error range.
以上のとおり、本発明によれば、複数のCPUではそれぞれが持つクロックから分周してサンプリングパルスを生成して個々にサンプリングデータを取り込んで個々に保護演算を行い、この保護演算とは別に、1つのCPUがサンプリング周波数で一定時間毎にカウンタを+1し、このカウンタの値を他方のCPUが一定時間毎に読み出してサンプリング周波数が許容誤差範囲内か否かをチェックすることで、サンプリング周波数の異常の有無を監視するようにしたため、サンプリングパルス生成の基準発振器を不要にし、さらにCPUの負荷を軽減できる。 As described above, according to the present invention, a plurality of CPUs divide each clock from the respective clocks to generate sampling pulses and individually take sampling data to perform protection operations separately. One CPU increments the counter at a sampling frequency every fixed time, and the other CPU reads the value of the counter at a constant time to check whether the sampling frequency is within an allowable error range. Since the presence or absence of abnormality is monitored, the reference oscillator for generating the sampling pulse is not required, and the load on the CPU can be reduced.
図1は、本発明の実施形態を示す要部構成図である。主検出CPU1は、主検出リレーの保護演算部として搭載され、電圧/電流の検出信号を基に主検出リレー演算を行う。事故検出CPU2は、事故検出リレーの保護演算部として搭載され、電圧/電流の検出信号を基に事故検出リレー演算を行う。これらCPU1,2は、ROM,RAM,デジタルI/O等と結合され、外付けのアナログI/Oやサンプリングホールド回路、A/D変換器と接続構成される。また、サンプリングパルスは、両CPU1、2がそれぞれもつクロックから分周して生成する。このクロックは、デジタル発振回路やGPSの衛星からの時刻情報を受信して得ることができる。
FIG. 1 is a main part configuration diagram showing an embodiment of the present invention. The
共有メモリ(CRAM)3は、主検出CPU1および事故検出CPU2によるアクセスを可能にした2ポートメモリに構成される。
The shared memory (CRAM) 3 is configured as a two-port memory that can be accessed by the
両CPU1および2は、共有メモリ3に対するデータ書き込み/読み出しで、サンプリング周波数の相互監視を行う。このデータ書き込み/読み出し手段とする共有メモリ3は、サンプリング周波数の監視のためのカウンタデータとフラグデータの書き込みと読み出しに使用する。
Both
CPU1,2間でのサンプリング周波数の監視処理は、主検出CPU1がサンプリング周波数で一定時間毎にカウンタを+1し、このカウンタの値を事故検出CPU2が一定時間毎に読み出してサンプリング周波数が許容誤差範囲内か否かをチェックすることで、サンプリング周波数の異常の有無を監視する。この処理は下記に示すようになる。
In the monitoring process of the sampling frequency between the
(S1)主検出CPU1はCRAM3のカウンタデータをサンプリング周波数で1Hz毎に+1とする。
(S1) The
(S2)事故検出CPU2は、CRAM3のカウンタデータを1秒毎に読み出し、このデータがサンプリング周波数の±5%以内であることをチェックするとともに、カウンタ値を0にクリアする。
(S2) The accident detection CPU 2 reads the counter data in the
以上の処理により、事故検出CPU2は、サンプリング周波数が±5%の範囲外になったことが2回(2秒)続くときに、いずれかのCPUの「サンプリング周波数異常」として警報出力する。 As a result of the above processing, the accident detection CPU 2 outputs an alarm as “abnormal sampling frequency” of any CPU when the sampling frequency is outside the range of ± 5% for two times (2 seconds).
なお、主検出CPU1は、イニシャライズ時はCRAM3のフラグを立て、事故検出リレー用CPU2による異常検出動作をロックしておく。
The
したがって、主検出CPU1と、事故検出CPU2のいずれのサンプリング周波数が変化しても検出することができる。 Therefore, even if any sampling frequency of main detection CPU1 and accident detection CPU2 changes, it can detect.
しかも、サンプリングパルス生成のための基準発振器(水晶発振器と分周回路等)が不要になる。さらに、監視処理にはCPU1がCRAM3のカウンタデータをサンプリング周波数で1Hz毎に+1する処理機能をもち、事故検出CPU2がCRAM3のカウンタデータを1秒毎に読み出し、このデータがサンプリング周波数の±5%以内であることをチェックする簡単な処理機能をもつことで済み、CPU1,2の負荷を軽減できる。
In addition, a reference oscillator (such as a crystal oscillator and a frequency dividing circuit) for generating a sampling pulse is not necessary. Furthermore, in the monitoring process, the
なお、実施形態では,CRAM3をサンプリング周波数監視のためのメモリとして使用する場合を示すが、CPU1または2のRAMにCRAM3と同等のカウンタ領域を割り当て、このカウンタ領域に対するCPU1による+1処理結果をCPU2に転送する構成とするなど、適宜設計変更できる。
Although the embodiment shows a case where the
また、実施形態では、主検出リレーと事故検出リレー構成による保護継電装置の場合を示すが、複数のリレー機能をそれぞれのCPUを中枢部とする装置に適用して同等の作用を効果を得ることができる。 Moreover, although the embodiment shows the case of a protective relay device having a main detection relay and an accident detection relay configuration, a plurality of relay functions are applied to a device having each CPU as a central part to obtain the same effect. be able to.
1 主検出CPU
2 事故検出CPU
3 共有メモリ(CRAM)
1 Main detection CPU
2 Accident detection CPU
3 Shared memory (CRAM)
Claims (1)
前記複数のCPUはそれぞれが持つクロックから分周してサンプリングパルスを生成する手段を設け、
前記複数のCPUのうち、一方のCPUはサンプリング周波数で一定時間毎にカウンタを+1する手段を設け、
前記複数のCPUのうち、他方のCPUは前記カウンタの値を一定時間毎に読み出してサンプリング周波数が許容誤差範囲内か否かをチェックする手段を備えたことを特徴とするサンプリング周波数の監視方式。 Voltage / current measurement from the object to be protected Digital type sampling with analog signal sampling and A / D converted sampling data loaded into multiple CPUs, and multiple CPUs individually performing protection relay calculations In the relay device,
The plurality of CPUs are provided with means for generating a sampling pulse by dividing the clock of each of the CPUs,
Of the plurality of CPUs, one CPU is provided with a means for incrementing the counter by 1 at a sampling frequency at regular intervals,
A sampling frequency monitoring system, comprising: a means for reading out the value of the counter at regular intervals and checking whether or not the sampling frequency is within an allowable error range among the plurality of CPUs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007266238A JP4941222B2 (en) | 2007-10-12 | 2007-10-12 | Sampling frequency monitoring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007266238A JP4941222B2 (en) | 2007-10-12 | 2007-10-12 | Sampling frequency monitoring method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009095205A true JP2009095205A (en) | 2009-04-30 |
JP4941222B2 JP4941222B2 (en) | 2012-05-30 |
Family
ID=40666613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007266238A Expired - Fee Related JP4941222B2 (en) | 2007-10-12 | 2007-10-12 | Sampling frequency monitoring method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4941222B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107069771A (en) * | 2016-12-23 | 2017-08-18 | 重庆大学 | The method of LOAD FREQUENCY control of the multi-area Interconnected Power System based on failure tolerant |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55153055A (en) * | 1979-05-18 | 1980-11-28 | Toshiba Corp | Data checking method of double-system controller |
JPH0879960A (en) * | 1994-09-02 | 1996-03-22 | Nissin Electric Co Ltd | Incorrect sampling detector for digital protective relay |
JPH10105422A (en) * | 1996-09-25 | 1998-04-24 | Fuji Electric Co Ltd | Control circuit of protecting device |
-
2007
- 2007-10-12 JP JP2007266238A patent/JP4941222B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55153055A (en) * | 1979-05-18 | 1980-11-28 | Toshiba Corp | Data checking method of double-system controller |
JPH0879960A (en) * | 1994-09-02 | 1996-03-22 | Nissin Electric Co Ltd | Incorrect sampling detector for digital protective relay |
JPH10105422A (en) * | 1996-09-25 | 1998-04-24 | Fuji Electric Co Ltd | Control circuit of protecting device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107069771A (en) * | 2016-12-23 | 2017-08-18 | 重庆大学 | The method of LOAD FREQUENCY control of the multi-area Interconnected Power System based on failure tolerant |
CN107069771B (en) * | 2016-12-23 | 2019-07-30 | 重庆大学 | The method that multi-area Interconnected Power System is controlled based on the LOAD FREQUENCY of failure tolerant |
Also Published As
Publication number | Publication date |
---|---|
JP4941222B2 (en) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4653008B2 (en) | Clock abnormality detection circuit and clock abnormality detection method | |
JP6875840B2 (en) | How to drive a radar device for a car | |
JP5791796B2 (en) | Protection relay operation test system | |
EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
KR101686696B1 (en) | Method for testing signal and module activites in a timer module and timer module | |
JP2008211891A (en) | Digital protection relay | |
JP4941222B2 (en) | Sampling frequency monitoring method | |
WO1981001759A1 (en) | Device for monitoring abnormality in sampled signals | |
JP2010016960A (en) | Pcm current differential protection relay device | |
JP4534995B2 (en) | Restart method for digital protective relay | |
JP5662908B2 (en) | Digital protection relay | |
JPH05207637A (en) | Digital relay | |
US9843335B2 (en) | Supervision of input signal channels | |
JP2858754B2 (en) | Digital protection relay | |
JP2006311761A (en) | Digital protection relay system | |
CN111669157B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2004272403A (en) | Process input/output device and monitor control system using the same | |
JP2011216037A (en) | Signal processing system, and signal source unit and signal processing unit used for the same | |
JP2011151972A (en) | Protective relay | |
JP2010183817A (en) | Protective relay device | |
CN108073806B (en) | Method and device for detecting clock frequency | |
JP2555725Y2 (en) | Digital relay | |
JP2002044854A (en) | Protective relay | |
CN118444749A (en) | Clock monitoring device, clock monitoring method, processor architecture and computing equipment | |
JP6093263B2 (en) | Serial communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4941222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |