JP2009088101A

JP2009088101A - 静電チャックシステムおよび真空成膜装置の試験方法

Info

Publication number: JP2009088101A
Application number: JP2007253660A
Authority: JP
Inventors: Yasukuni Iwasaki; 安邦岩崎; Atsuhiro Terakura; 厚広寺倉; Daisuke Akashi; 大輔明石; Masao Marunaka; 正雄丸中; Noriaki Miyazaki; 典明宮崎; Takayuki Tsuchiya; 貴之土屋; Etsuro Nishida; 悦郎西田; Kiyoshi Takeuchi; 清武内
Original assignee: Shin Meiva Industry Ltd
Current assignee: Shinmaywa Industries Ltd
Priority date: 2007-09-28
Filing date: 2007-09-28
Publication date: 2009-04-23

Abstract

【課題】真空成膜装置の評価試験において、静電チャックのチャック面よりも小さな試験基板を適切に吸着できる静電チャックシステムを提供する。
【解決手段】静電チャックシステム１１０は、電極５２が内蔵された誘電体層５３を有し、誘電体層５３の表面において電極５２により区画された領域がチャック面５４として機能する静電チャック５０と、電極５２に電圧を印加させる電源５１と、静電チャック５０のチャック面５４よりも小さな開口６２Ａを有しており、開口６２Ａ以外のチャック面５４を覆っている第１のカバー６１Ａと、を備え、開口６２Ａと略同一形状の試験基板６３Ａを開口６２Ａに配した場合に、電極５２に印加された電圧に基づいて試験基板６３Ａとチャック面５４との間に静電力を生じさせ、静電力に基づいて試験基板６３Ａをチャック面５４に吸着させているシステムである。
【選択図】図３

Description

本発明は、静電チャックシステムおよび真空成膜装置の試験方法に関する。

静電チャックは、静電力（クーロン力やジョンソン・ラベック力）を利用して基板を物理的に吸着でき、更には、基板の加熱や冷却に優れた効果を発揮できるとされている。よって、この静電チャックは、半導体やＬＣＤを製造する真空成膜装置において、真空容器内のシリコン基板やＬＣＤ基板などを固定するのに極めて適しており、従来から様々な改良技術が提案されている。

例えば、特許文献１では、静電チャックのチャック面に対して、真空成膜による導電膜が付着した際の、吸着力低下を防止する機構が記載されている。

また、特許文献２では、ＰＶＤ装置の試験運転時において、静電チャックのチャック面を保護する目的で用いられるダミーウェハが記載されている。

また、特許文献３では、プラズマ処理装置において、基板トレイ（基板ホルダ）の開口に搭載された複数の基板を、個別に吸着できるように作り込まれた静電チャックが記載されている。
特開平１０−１０７１３２号公報特開２００４−１４６７９０号公報特開２００７−１０９７７０号公報

ところで、真空成膜装置により基板上に形成された堆積膜の成膜レートやその分布の評価試験において、高価な大型のシリコン基板（例えば、３００ｍｍ径の大型基板）を試験の度に使用すると、基板の取扱が煩雑であるとともに、評価試験のコストアップになる。このため、このような評価試験では、通常、大型基板を小さく切断した試験ピース（基板片）が用いられている。ところが、大型基板を吸着できる大面積の静電チャックのチャック面に、このチャック面よりも小さな試験ピースを直接配した場合には、試験ピース以外のチャック面への導電膜（金属膜）の付着を招くことがある。そして、この場合、上述の特許文献１記載のとおり、チャック面の吸着力が低下するという不都合が生じる。この不都合を解消する目的で、試験ピースをチャック面に直接配することに代えて、試験ピースとチャック面との間に、チャック面への堆積膜付着防止用の大型（チャック面と略同形）のダミー基板を介在させるという次善の方策を取る必要がある。しかしながら、この方策では、試験ピースが、ダミー基板を介してチャック面に吸着されているので、試験ピースの吸着力を適切に確保できないのみならず、真空成膜装置の評価試験において、真空成膜装置の本来の成膜条件を再現できないという重大な欠点が顕在化する。

なお、特許文献３では、静電チャックに吸着された複数の基板の自動搬送が意図されており、基板トレイに基板装着用の開口を形成することが記載されている。しかしながら、当該公報に記載の静電チャックは、この開口形状に適合した一定形状の基板を吸着できるようにチャック面が作り込まれた専用機器となっている。よって、大型基板から切断された任意形状の試験ピースを用いることを想定している真空成膜装置の評価試験において、特許文献３記載の静電チャックシステムを流用することができない。

本発明は、このような事情に鑑みてなされたものであり、真空成膜装置の評価試験において、静電チャックのチャック面よりも小さな試験基板を適切に吸着できる静電チャックシステムを提供することを目的とする。また、上述の静電チャックシステムが組み込まれた真空成膜装置の試験方法を提供することも目的とする。

上記課題を解決するため、本発明は、電極が内蔵された誘電体層を有し、前記誘電体層の表面において前記電極により区画された領域がチャック面として機能している静電チャックと、
前記電極に電圧を印加させる電源と、
前記静電チャックのチャック面よりも小さな開口を有しており、前記開口以外の前記チャック面を覆っている第１のカバーと、を備え、
前記開口と略同一形状の試験基板を前記開口に配した場合に、前記電圧に基づいて前記試験基板と前記チャック面との間に静電力を生じさせ、前記静電力に基づいて前記試験基板を前記チャック面に吸着させている、静電チャックシステムを提供する。

これにより、本発明の静電チャックシステムを用いた真空成膜装置の評価試験では、真空成膜装置の本来の成膜条件（例えば、静電チャックによる基板吸着力や静電チャックにより基板を加熱乃至冷却する場合の基板温度）を、取扱性に優れた小型の試験基板において適切に再現できる。

また、チャック面の全域が、第１のカバーおよび試験基板により覆われるので、真空成膜装置の評価試験において、例えば、試験基板に導電膜を形成した場合、チャック面への導電膜の付着を防止できる。

また、評価試験後の小型の試験基板をサンプリングすることにより、真空成膜装置により形成される大型の基板の成膜性を簡易に検証できる。

ここで、本発明の静電チャックシステムでは、前記第１のカバーの開口の周囲には、環状の段差部が形成され、前記試験基板の周囲には、鍔部が形成されており、前記段差部の面と、前記鍔部の面と、を対向させてもよい。

これにより、第１のカバーの開口における試験基板との間の隙間を通じた、チャック面への導電膜の付着を適切に防止できる。また、この第１のカバーを適宜のリフトピン（図示せず）などを用いて持ち上げると、試験基板の鍔部が第１のカバーの開口における段差部に引っ掛かり、試験基板を第１のカバーに保持させ持ち上げることができる。よって、この場合の第１のカバーは、複数の試験基板を一括して搬送可能な基板ホルダとしての機能を兼ねている。

また、本発明は、電極が内蔵された誘電体層を有し、前記誘電体層の表面において前記電極により区画された領域がチャック面として機能している静電チャックと、
前記電極に電圧を印加させる電源と、
前記静電チャックのチャック面よりも小さな開口を有しており、前記開口以外の前記チャック面を覆っている第１のカバーと、
前記開口よりも小さな試験基板を前記開口に配した場合に、前記試験基板と前記開口との間の隙間を覆って前記試験基板の表面の一部を露出させるように、前記試験基板上に配された第２のカバーと、を備え、
前記電圧に基づいて前記試験基板と前記チャック面との間に静電力を生じさせ、前記静電力に基づいて前記試験基板を前記チャック面に吸着させている、静電チャックシステムを提供する。

また、チャック面の全域が、第１のカバーおよび第２のカバー並びに試験基板により覆われるので、真空成膜装置の評価試験において、例えば、試験基板に導電膜を形成した場合、チャック面への導電膜の付着を防止できる。

更に、本発明の静電チャックシステムでは、試験基板は、第１のカバーの開口よりも小さい任意の形状に形成できるので、試験基板の製作の煩わしさを大幅に削減できる。例えば、ダイヤモンドカッター割りのような単純な手作業により、上述の大型の基板を小さく任意形状に切断すれば、試験基板を製作できる。これにより、真空成膜装置の評価試験のコストを適切に抑えることができる。

また、本発明は、電極が内蔵された誘電体層を有し、前記誘電体層の表面において前記電極により区画された領域がチャック面として機能している静電チャックと、
前記電極に電圧を印加させる電源と、
前記静電チャックのチャック面よりも小さな開口を有しており、前記開口を裏面から塞ぐように前記開口よりも大きな試験基板を配した場合に、前記試験基板以外の前記チャック面を覆っている第３のカバーと、を備え、
前記電圧に基づいて前記試験基板と前記チャック面との間に静電力を生じさせ、前記静電力に基づいて前記試験基板を前記チャック面に吸着させている、静電チャックシステムを提供する。

また、チャック面の全域が、第３のカバーおよび試験基板により覆われるので、真空成膜装置の評価試験において、例えば、試験基板に導電膜を形成した場合、チャック面への導電膜の付着を防止できる。
また、評価試験後の小型の試験基板をサンプリングすることにより、真空成膜装置により形成される大型の基板の成膜性を簡易に検証できる。

更に、本発明の静電チャックシステムでは、試験基板は、第３のカバーの開口よりも大きい任意の形状に形成できるので、試験基板の製作の煩わしさを大幅に削減できる。例えば、ダイヤモンドカッター割りのような単純な手作業により、上述の大型の基板を小さく任意形状に切断すれば、試験基板を製作できる。これにより、真空成膜装置の評価試験のコストを適切に抑えることができる。

また、本発明は、上記記載の静電チャックシステムおよび真空成膜手段が組み込まれた真空成膜装置の試験方法であって、
マザー基板から基板片を切断した後、前記基板片を前記試験基板として用いて前記チャック面に吸着させ、この状態で、前記真空成膜手段を用いて前記基板片の表面に堆積膜を形成させる、真空成膜装置の試験方法を提供する。

本発明によれば、真空成膜装置の評価試験において、静電チャックのチャック面よりも小さな試験基板を適切に吸着できる静電チャックシステムが得られる。

また、上述の静電チャックシステムが組み込まれた真空成膜装置の試験方法も得られる。

（第１実施形態）
以下、本発明の第１実施形態について図面を参照しながら説明する。

図１は、本発明の第１実施形態によるシートプラズマを用いたスパッタリング装置（真空成膜装置）の構成例を示す概略図である。なお、以下の説明の便宜上、図１に示す如く、プラズマ輸送の方向をＺ方向にとり、このＺ方向に直交し、かつ棒磁石２４Ａ、２４Ｂ（後記）の磁化方向をＹ方向にとり、これらのＺ方向およびＹ方向の両方に直交する方向をＸ方向にとって、このスパッタリング装置１００の構成を述べる。

スパッタリング装置１００は、図１に示す如く、プラズマ輸送の方向（Ｚ方向）から見て順番に、プラズマを高密度に生成するプラズマガン４０と、Ｚ方向の軸を中心とした円筒状の非磁性（例えばステンレス製やガラス製）のシート状プラズマ形成室２０と、Ｙ方向の軸を中心とした円筒状の非磁性（例えばステンレス製）の真空成膜室３０（真空容器）と、を備える。なお、これらの各部４０、２０、３０は、プラズマを輸送する通路を介して互いに気密状態を保って連通されている。

プラズマガン４０は、減圧可能な放電空間（不図示）を有し、このプラズマガン４０のＺ方向の一端は、この放電空間を塞ぐようにフランジ１１（カソードマウント）が配置されている。このフランジ１１には、プラズマ放電誘発用の熱電子を放出するカソードＫが配置されているとともに、プラズマ放電により電離される放電ガスとしてのアルゴン（Ａｒ）ガスをこの放電空間に導くガス導入手段（不図示）が設けられている。

また、プラズマガン４０の放電空間の適所には、カソードＫとの間でプラズマ放電（グロー放電）を維持するため、直流電源Ｖ１と適宜の抵抗Ｒｖ、Ｒ₁、Ｒ₂の組合せにより所定のプラス電圧を印加された一対のグリット電極Ｇ₁、Ｇ₂（中間電極）が配置されている。このようなプラズマ放電により、プラズマガン４０の放電空間には、荷電粒子（ここではＡｒ⁺と電子）の集合体としてのプラズマが形成される。

なお、ここでは、直流電源Ｖ１に基づく低電圧かつ大電流の直流アーク放電により、カソードＫとアノードＡ（後記）との間に高密度のプラズマ放電を可能にする、公知の圧力勾配型のプラズマガン４０が採用されている。

シート状プラズマ形成室２０は、Ｚ方向の軸を中心とした円柱状の減圧可能な輸送空間２１を有する。シート状プラズマ形成室２０の側面周囲には、このシート状プラズマ形成室２０を取り囲み、円柱状プラズマ２２のＺ方向の推進力を発生する電磁コイル２３（空心コイル）が配設されている。なお、電磁コイル２３の巻線には、カソードＫ側をＳ極、アノードＡ側をＮ極とする向きの電流が通電されている。

また、この電磁コイル２３のＺ方向の前方側（アノードＡに近い側）には、このシート状プラズマ形成室２０（輸送空間２１）をＹ方向の向きに挟み、互いに同極（ここではＮ極）が対向している一対の角形の棒磁石２４Ａ、２４Ｂ（永久磁石；磁界発生手段の対）が、Ｙ方向に所定の間隔を隔てて配設されている。そして、これらの棒磁石２４Ａ、２４Ｂは、Ｙ方向に磁化され、Ｘ方向に延びている。

上記電磁コイル２３の巻線に電流を流すことによりシート状プラズマ形成室２０の輸送空間２１に作られるコイル磁界と、棒磁石２４Ａ、２４Ｂによりこの輸送空間２１に作られる磁石磁界との相互作用により、シート状プラズマ形成室２０の輸送空間２１を円柱状プラズマ２２がＺ方向に移動する間に、この円柱状プラズマ２２は、その輸送方向（Ｚ方向）の輸送中心Ｐを含むＸＺ平面（以下、「主面Ｓ」という）に沿って拡がる、均一なシート状のプラズマ（以下、「シート状プラズマ２７」という）に変形される。

このようにして変形されたシート状プラズマ２７は、図１に示す如く、シート状プラズマ形成室２０のＺ方向の他端と真空成膜室３０の側壁との間に介在する、シート状プラズマ２７の通過用のスリット状のボトルネック部２８を介して真空成膜室３０へ引き出される。なお、ボトルネック部２８の間隔（Ｙ方向寸法）および厚み（Ｚ方向寸法）並びに幅（Ｘ方向寸法）は、シート状プラズマ２７を適切に通過するように設計されている。

また、本実施形態の真空成膜室３０としては、例えば、シート状プラズマ２７中のＡｒ⁺の衝突エネルギにより平板状のターゲット３５Ｂの材料をスパッタ粒子として叩き出す真空スパッタリング装置が採用されている。なお、このシート状プラズマ２７は、上記ターゲット３５Ｂおよび後記の平板状の基板３４に対し平行に拡がっている。

真空成膜室３０は、Ｙ方向の軸を中心とした円柱状の減圧可能な、スパッタリングプロセス用の成膜空間３１を有し、この成膜空間３１は、バルブ３７により開閉可能な排気口から真空ポンプ３６（例えばターボポンプ）により真空引きされる。これにより、当該成膜空間３１はスパッタリングプロセス可能なレベルの真空度にまで速やかに減圧される。

ここで成膜空間３１は、その機能上、上下方向（Ｙ方向）において、ボトルネック部２８の間隔に対応する水平面（ＸＺ平面）に沿った中央空間を境にして、板状のターゲット３５Ｂを格納する囲い部により区画されたターゲット空間と、板状の基板３４を格納する囲い部により区画された基板空間と、に区分けされている。

ターゲット３５Ｂは、ターゲットホルダ３５Ａに装着された状態において、中央空間の上方に位置するターゲット空間内に格納され、適宜のアクチュエータ（不図示）によりターゲット空間内を上下（Ｙ方向）に移動可能に構成されている。また、基板３４は、中央空間の下方に位置する基板空間内に格納され、適宜のアクチュエータ（不図示）により基板空間内を上下（Ｙ方向）に移動可能に構成されている。

ここで、本実施形態のスパッタリング装置１００では、大型のシリコン製の基板３４が、静電チャック直流電源５１を用いて静電チャック５０に吸着され、固定されている。このように、静電チャック５０は、基板保持装置としての機能を果たすが、この静電チャック５０の詳細な構成は後述する。

なお、上記中央空間は、真空成膜室３０においてシート状プラズマ２７の主成分を輸送させる空間である。

このようにして、ターゲット３５Ｂおよび基板３４は互いに、シート状プラズマ２７の厚み方向（Ｙ方向）に一定の好適な間隔を隔てるようにして、このシート状プラズマ２７（中央空間）を挟み、成膜空間３１内に対向して配置されている。

また、ターゲット３５Ｂには、スパッタリングプロセス中、直流電源Ｖ３により数百ボルトの範囲内で変更可能な可変バイアス電圧（マイナス電圧）が印加される。これにより、シート状プラズマ２７中のＡｒ⁺がターゲット３５Ｂに向かって引き付けられる。その結果、Ａｒ⁺とターゲット３５Ｂとの間の衝突エネルギによりターゲット３５Ｂのスパッタ粒子が、ターゲット３５Ｂから基板３４に向かって叩き出される。

また、基板３４には、スパッタリングプロセス中、ＲＦ電源Ｖ２によりバイアス電圧が印加され、これにより、シート状プラズマ２７により、電子を剥ぎ取られて電離されたスパッタ粒子（イオン）が、基板３４に向かって加速され、この基板３４に対し付着強度を高めて堆積される。

次に、ボトルネック部２８から見て、Ｚ方向に対向する位置の真空成膜室３０の周辺構成を説明する。この対向位置における真空成膜室３０の側壁には、アノードＡが配置され、この側壁とアノードＡとの間には、プラズマ通過用の通路２９が設けられている。

アノードＡは、カソードＫとの間で適宜のプラス電圧（例えば１００Ｖ）を印加され、これにより、カソードＫおよびアノードＡの間の直流アーク放電によるシート状プラズマ２７中の荷電粒子（特に電子）を回収する役割を果たす。

また、アノードＡの裏面（カソードＫに対する対向面の反対側の面）には、アノードＡ側をＳ極、大気側をＮ極とした永久磁石３８が配置されている。このため、この永久磁石３８のＮ極から出てＳ極に入るＸＺ平面に沿った磁力線により、アノードＡに向かうシート状プラズマ２７の幅方向（Ｘ方向）の拡散を抑えるようにシート状プラズマ２７が幅方向に収束され、シート状プラズマ２７の荷電粒子が、アノードＡに適切に回収される。

また、電磁コイル３２、３３（空心コイル）は、互いに対をなして、真空成膜室３０の側壁を臨むようにして、成膜空間３１内のターゲット３５Ｂおよび基板３４をＺ方向の向きに挟み、異極同士（ここでは、電磁コイル３２はＮ極、電磁コイル３３はＳ極）を向かい合わせて配置されている。

詳しくは、電磁コイル３２は、電磁コイル３２の巻線が、一対の棒磁石２４Ａ、２４Ｂと真空成膜室３０との間のＺ方向の適所を取り囲むよう配置されている。電磁コイル３３は、電磁コイル３３の巻線が、真空成膜室３０の側壁とアノードＡとの間のＺ方向の適所を取り囲むように配置されている。

このような電磁コイル３２、３３の対の巻線に電流を流すことにより作られるコイル磁界によれば、シートプラズマ２７の幅方向（Ｘ方向）の形状が、真空成膜室３０の成膜空間３１をシート状プラズマ２７がＺ方向に移動する間に、シート状プラズマ２７中の荷電粒子の拡散を適切に抑えるように整形される。

次に、上述のスパッタリング装置１００に使用されている静電チャック５０の基本構成および基板吸着原理について概説する。

図２は、静電チャックの基板吸着原理を示した模式図である。

静電チャック５０は、図２に示すように、円盤状の内部電極５２が内蔵された円盤状の誘電体層５３を備える。この内部電極５２には、静電チャック直流電源５１により直流電圧（以下、必要に応じて「チャック電圧」という）が印加されている。これにより、被吸着物（ここでは、基板３４）と誘電体層５３の表面とにそれぞれ異種の電荷が現われ、この異種の電荷に基づく静電力（クーロン力やジョンソン・ラベック力）によって、基板３４は誘電体層５３に吸着される。この静電チャック５０には、図２に示す如く、単極型と双極型の２種類の方式があるが、このような静電チャック５０の基本構成自体は、すでに公知なので、ここでは、詳細な説明を省略する。

なお、本明細書においては、電荷の誘起（発生）がなされる誘電体層５３の円形表面の、内部電極５２により区画された領域を「チャック面５４」というものとする。

ここで、上述のスパッタリング装置１００の評価試験において、試験基板を吸着できるように構成された静電チャックシステムについて図面を参照しながら詳しく説明する。

図３は、本発明の第１実施形態による静電チャックシステムの構成例を示した図である。図３（ａ）は、静電チャックシステムを試験基板側から平面視した図である。図３（ｂ）は、図３（ａ）のＢ−Ｂ線に沿った部分の断面図である。なお、図３において、静電チャック５０の図示を簡略化しており、静電チャック直流電源５１（図２参照）の図示を省略している。

本実施形態の静電チャックシステム１１０は、図３（ａ）、（ｂ）に示すように、上述の静電チャック５０（図２参照）と、成膜レートの分布の評価試験に用いる円盤状のチャック面カバー６１Ａ（第１のカバー）と、を備える。

このように、本実施形態の静電チャックシステム１１０では、量産用の静電チャック５０を用いて、以下に詳述するように、スパッタリング装置１００の評価試験を適切に行うことができる。

チャック面カバー６１Ａの外寸は、円盤状の静電チャック５０の外寸よりも若干大きくなっている。このチャック面カバー６１Ａには、静電チャック５０の動径方向に一定の間隔を隔てて十字状に並んでいる複数（ここでは、１３個）の開口６２Ａが形成されている。つまり、チャック面カバー６１Ａは、静電チャック５０のチャック面５４よりも小さな円形の開口６２Ａを複数個有しており、これらの開口６２Ａ以外のチャック面５４を完全に覆るようになっている。

本実施形態の静電チャックシステム１１０では、チャック面カバー６１Ａの円形の開口６２Ａのそれぞれに、この開口６２Ａと略同一形状の試験基板６３Ａがぴったり嵌まるように配されている。すると、内部電極５２（図２参照）に印加されたチャック電圧に基づいて試験基板６３Ａとチャック面５４との間に静電力が生じ、この静電力に基づいて試験基板６３Ａがチャック面５４に接触して物理的に吸着される。

なお、この試験基板６３Ａについては、上述の基板３４をマザー基板として適宜の方法により小さく切断して使用すると経済的である。

試験基板の開口への配置法として、図４（ａ）に示すように、直孔状の開口６２Ａに、開口６２Ａと略同一直径の試験基板６３Ａを嵌めるとよい。但し、この配置法では、開口の孔加工や基板製作を容易にできるという利点があるものの、チャック面カバー６１Ａの開口６２Ａにおける僅かな隙間ＧＡを通じた、チャック面５４への導電膜の付着が懸念される場合がある。

そこで、試験基板の開口への他の配置法として、図４（ｂ）に示すように、段付きの開口６２Ｂおよび鍔付きの試験基板６３Ｂを準備してもよい。つまり、図４（ｂ）に示すように、チャック面カバー６１Ｂの開口６２Ｂの周囲には、環状の段差部１０１が形成され、試験基板６３Ｂの周囲には、鍔部１０２が形成されており、段差部１０１の加工面と、鍔部１０２の加工面と、が対向するようになっている。これにより、チャック面カバー６１Ｂの開口６２Ｂにおける試験基板６３Ｂとの間の隙間ＧＡを通じた、チャック面５４への導電膜の付着を適切に防止できる。

また、このチャック面カバー６１Ｂを適宜のリフトピン（図示せず）などを用いて持ち上げると、試験基板６３Ｂの鍔部１０２がチャック面カバー６１Ｂの開口６２Ｂにおける段差部１０１に引っ掛かり、試験基板６３Ｂをチャック面カバー６１Ｂに保持させ持ち上げることができる。よって、この場合のチャック面カバー６１Ｂは、複数の試験基板６３Ｂを一括して搬送可能な基板ホルダとしての機能を兼ねている。

このようにして、静電チャックシステム１１０を用いたスパッタリング装置１００の評価試験では、スパッタリング装置１００の本来の成膜条件（例えば、静電チャック５０による基板吸着力や静電チャック５０により基板を加熱乃至冷却する場合の基板温度）を、取扱性に優れた小型の試験基板６３Ａ、６３Ｂにおいて適切に再現できる。

また、チャック面５４の全域が、チャック面カバー６１Ａ、６１Ｂおよび試験基板６３Ａ、６３Ｂにより覆われるので、スパッタリング装置１００の評価試験において、試験基板６３Ａ、６３Ｂに導電膜を形成した場合、チャック面５４への導電膜の付着を防止できる。

また、評価試験後の小型の試験基板６３Ａ、６３Ｂをサンプリングすることにより、スパッタリング装置１００により形成される大型の基板３４上の成膜レートの分布を簡易に検証できる。
（第１実施形態の変形例）
図５は、第１実施形態の変形例による静電チャックシステムの構成例を示した図である。図５（ａ）は、静電チャックシステムを試験基板側から平面視した図である。図５（ｂ）は、図５（ａ）のＢ−Ｂ線に沿った部分の断面図である。

本変形例による静電チャックシステム１２０は、上述の静電チャック５０（図２参照）と、成膜レート（膜厚）の評価試験に用いる円盤状のチャック面カバー６５（第１のカバー）を備える。

このチャック面カバー６５の外寸は、円盤状の静電チャック５０の外寸よりも若干大きくなっている。チャック面カバー６５には、静電チャック５０の略中央部に対応する位置に１個の開口６６が形成されている。つまり、チャック面カバー６５は、図５（ａ）、（ｂ）に示すように、静電チャック５０のチャック面５４よりも小さな円形の開口６６を１個有しており、この開口６６以外のチャック面５４を完全に覆るようになっている。

本変形例の静電チャックシステム１２０では、円形の開口６６と略同一形状の試験基板６７が開口６６にぴったり嵌まるように配されている。すると、内部電極５２（図２参照）に印加されたチャック電圧に基づいて試験基板６７とチャック面５４との間に静電力が生じ、この静電力に基づいて試験基板６７がチャック面５４に接触して物理的に吸着される。

なお、この試験基板６７については、上述の基板３４をマザー基板として適宜の方法により小さく切断して使用すると経済的である。

このようにして、静電チャックシステム１２０を用いたスパッタリング装置１００の評価試験では、スパッタリング装置１００の本来の成膜条件（例えば、静電チャック５０による基板吸着力や静電チャック５０により基板を加熱乃至冷却する場合の基板温度）を、取扱性に優れた小型の試験基板６７において適切に再現できる。

また、チャック面５４の全域が、チャック面カバー６５および試験基板６７により覆われるので、スパッタリング装置１００の評価試験において、試験基板６７に導電膜を形成した場合、チャック面５４への導電膜の付着を防止できる。

更に、評価試験後の小型の試験基板６７をサンプリングすることにより、スパッタリング装置１００により形成される大型の基板３４上の略中央部の成膜レートを簡易に検証できる。
（第２実施形態）
以下、本発明の第２実施形態について図面を参照しながら説明する。但し、本実施形態による静電チャックシステム以外のスパッタリング装置の構成は、第１実施形態によるスパッタリング装置の構成と同じであるので、両者に共通する構成の説明は省略する。

図６は、本発明の第２実施形態による静電チャックシステムの構成例を示した図である。図６（ａ）は、静電チャックシステムを試験基板側から平面視した図である。図６（ｂ）は、図６（ａ）のＢ−Ｂ線に沿った部分の断面図である。なお、図６において、静電チャック５０の図示を簡略化しており、静電チャック直流電源５１（図２参照）の図示を省略している。

本実施形態の静電チャックシステム１３０は、図６（ａ）、（ｂ）に示すように、上述の静電チャック５０（図２参照）と、成膜レートの分布の評価試験に用いる円盤状のチャック面カバー１６１（第１のカバー）と、を備える。

このように、本実施形態の静電チャックシステム１３０では、量産用の静電チャック５０を用いて、以下に詳述するように、スパッタリング装置１００の評価試験を適切に行うことができる。

チャック面カバー１６１の外寸は、円盤状の静電チャック５０の外寸よりも若干大きくなっている。チャック面カバー１６１には、静電チャック５０の動径方向に一定の間隔を隔てて十字状に並んでいる複数（ここでは、９個）の開口１６２が形成されている。つまり、チャック面カバー１６１は、静電チャック５０のチャック面５４よりも小さな円形の開口１６２を複数個有しており、これらの開口１６２以外のチャック面５４を完全に覆るようになっている。

本実施形態の静電チャックシステム１３０では、チャック面カバー１６１の円形の開口１６２のそれぞれに、これらの開口１６２よりも小さな任意形状（例えば、五角形）の試験基板１６３が開口１６２内に配されている。すると、内部電極５２（図２参照）に印加されたチャック電圧に基づいて試験基板１６３とチャック面５４との間に静電力が生じ、この静電力に基づいて試験基板１６３がチャック面５４に接触して物理的に吸着される。

なお、この試験基板１６３については、上述の基板３４をマザー基板として適宜の方法により小さく切断して使用すると経済的である。

また、本実施形態の静電チャックシステム１３０は、図６（ａ）、（ｂ）に示すように、試験基板１６３と開口１６２との間の隙間ＧＢを完全に覆うことができ、かつ、試験基板１６３の表面の一部を露出させるように、試験基板１６３上のそれぞれに配された複数（ここでは、９個）の基板カバー７０（第２のカバー）を備える。ここでは、基板カバー７０は円環状に形成され、基板カバー７０の外寸は、開口１６２の外寸よりも大きく、基板カバー７０の内寸は、試験基板１６３の外寸よりも小さくなっている。つまり、基板カバー７０の略中央部には、試験基板１６３より小さな円形の開口７１が形成されており、この開口７１を通じて、試験基板１６３の表面の一部が露出している。

なお、各基板カバー７０の位置ずれ防止法として、図７（ａ）に示すように、基板カバー７０に一体的に形成された位置決めピン２０２を、チャック面カバー１６１に形成された位置決め孔２０４に嵌めてもよい。また、図７（ｂ）に示すように、基板カバー７０に一体的に形成されたリング状の凸部２０３を、チャック面カバー１６１における開口１６２の周囲に当接させてもよい。

このようにして、静電チャックシステム１３０を用いたスパッタリング装置１００の評価試験では、スパッタリング装置１００の本来の成膜条件（例えば、静電チャック５０による基板吸着力や静電チャック５０により基板を加熱乃至冷却する場合の基板温度）を、取扱性に優れた小型の試験基板１６３において適切に再現できる。

また、チャック面５４の全域が、チャック面カバー１６１および試験基板１６３並びに基板カバー７０により覆われるので、スパッタリング装置１００の評価試験において、試験基板１６３に導電膜を形成した場合、チャック面５４への導電膜の付着を防止できる。

また、評価試験後の小型の試験基板１６３をサンプリングすることにより、スパッタリング装置１００により形成される大型の基板３４上の成膜レートの分布を簡易に検証できる。

更に、本実施形態の静電チャックシステム１３０では、試験基板１６３は、チャック面カバー１６１の開口１６２よりも小さい任意の形状に形成できるので、試験基板１６３の製作の煩わしさを大幅に削減できる。例えば、ダイヤモンドカッター割りのような単純な手作業により、上述の大型の基板３４を小さく任意形状に切断すれば、試験基板１６３を製作できる。これにより、スパッタリング装置１００の評価試験のコストを適切に抑えることができる。

なお、ここでは、図示を省略するが、本実施形態の静電チャックシステム１３０のチャック面カバー１６１および基板カバー７０を、第１実施形態の変形例で述べた如く、基板中央部の成膜レート（膜厚）の評価試験に用いるカバーに容易に改変することができる。
（第３実施形態）
以下、本発明の第３実施形態について図面を参照しながら説明する。但し、本実施形態による静電チャックシステム以外のスパッタリング装置の構成は、第１実施形態によるスパッタリング装置の構成と同じであるので、両者に共通する構成の説明は省略する。

図８は、本発明の第３実施形態による静電チャックシステムの構成例を示した図である。図８（ａ）は、静電チャックシステムを試験基板側から平面視した図である。図８（ｂ）は、図８（ａ）のＢ−Ｂ線に沿った部分の断面図である。なお、図８において、静電チャック５０の図示を簡略化しており、静電チャック直流電源５１（図２参照）の図示を省略している。

本実施形態の静電チャックシステム１４０は、図８（ａ）、（ｂ）に示すように、上述の静電チャック５０（図２参照）と、成膜レートの分布の評価試験に用いる略円盤状のチャック面／基板カバー８０（第３のカバー）と、を備える。

チャック面／基板カバー８０の外寸は、円盤状の静電チャック５０の外寸よりも若干大きくなっている。チャック面／基板カバー８０には、静電チャック５０の動径方向に一定の間隔を隔てて十字状に並んでいる複数（ここでは、５個）の開口２６２が形成されている。つまり、チャック面／基板カバー８０は、静電チャック５０のチャック面５４よりも小さな円形の開口２６２を複数個有している。そして、チャック面／基板カバー８０の開口２６２よりも大きな任意形状の試験基板２６３が、チャック面／基板カバー８０の裏面から開口２６２を完全に覆うように配された場合、チャック面／基板カバー８０は、試験基板２６３以外のチャック面５４を完全に覆るようになっている。この場合、内部電極５２（図２参照）に印加されたチャック電圧に基づいて試験基板２６３とチャック面５４との間に静電力が生じ、この静電力に基づいて試験基板２６３がチャック面５４に接触して物理的に吸着される。

なお、この試験基板２６３については、上述の基板３４をマザー基板として適宜の方法により小さく切断して使用すると経済的である。

このようにして、静電チャックシステム１４０を用いたスパッタリング装置１００の評価試験では、スパッタリング装置１００の本来の成膜条件（例えば、静電チャック５０による基板吸着力や静電チャック５０により基板を加熱乃至冷却する場合の基板温度）を、取扱性に優れた小型の試験基板２６３において適切に再現できる。

また、チャック面５４の全域が、チャック面／基板カバー８０および試験基板２６３により覆われるので、スパッタリング装置１００の評価試験において、試験基板２６３に導電膜を形成した場合、チャック面５４への導電膜の付着を防止できる。

また、評価試験後の小型の試験基板２６３をサンプリングすることにより、スパッタリング装置１００により形成される大型の基板３４上の成膜レートの分布を簡易に検証できる。

更に、本実施形態の静電チャックシステム１４０では、試験基板２６３は、チャック面／基板カバー８０の開口２６２よりも大きい任意の形状に形成できるので、試験基板２６３の製作の煩わしさを大幅に削減できる。例えば、ダイヤモンドカッター割りのような単純な手作業により、基板３４を小さく任意形状に切断すれば、試験基板２６３を製作できる。これにより、スパッタリング装置１００の評価試験のコストを適切に抑えることができる。

なお、ここでは、図示を省略するが、本実施形態の静電チャックシステム１４０のチャック面／基板カバー８０を、第１実施形態の変形例で述べた如く、基板中央部の成膜レート（膜厚）の評価試験に用いるカバーに容易に改変することができる。

更に、本実施形態の静電チャックシステム１４０には、以下に述べる如く、各種のアイデアが具体化されている。

まず、本実施形態の静電チャックシステム１４０では、図８（ａ）、（ｂ）に示すように、試験基板２６３の外周近傍の表面とチャック面／基板カバー８０の開口２６２近傍の内面との間に、リング状のスクィーズパッキン２０１（例えば、Ｏリング）が配されている。これにより、チャック面／基板カバー８０および静電チャック５０により形成される内部空間を、成膜空間３１（図１参照）に対して気密に保つことができる。よって、静電チャック５０に形成された伝熱ガス供給用の孔および溝（図示せず）を通じて伝熱ガスをこの空間に供給した場合、この伝熱ガスが成膜空間３１に漏れないよう、伝熱ガスを適切に閉じ込めることができる。その結果、閉じ込められた伝熱ガスにより、試験基板２６３の冷却や加熱が適切になされる。但し、この場合、成膜空間３１の真空圧と伝熱ガスが充填された空間のガス圧との間の差圧が大きくなり過ぎて、チャック面／基板カバー８０の、試験基板２６３からの遊離が懸念される場合には、チャック面５４への導電膜の付着による悪影響を受け難いチャック面／基板カバー８０の部分に、適宜の伝熱ガスの逃がし孔（図示せず）を設けてもよい。

また、本実施形態の静電チャックシステム１４０では、略円盤状のチャック面／基板カバー８０の面内方向および厚み方向の適切な位置決めを図る目的で、チャック面／基板カバー８０の円環状の周縁部３００は、図９（ａ）に示すように、段付き形状に加工されている。つまり、この周縁部３００における静電チャック５０（誘電体層５３）との間の水平当接面３０１により、チャック面／基板カバー８０の厚み方向の位置が規制され、これにより、上述の伝熱ガスの閉じ込め空間を適切に確保できる。なお、この水平当接面３０１を静電チャック５０のチャック面５４に接触させると、チャック面／基板カバー８０を静電チャック５０に吸着させることができる。

また、この周縁部３００における静電チャック５０（誘電体層５３）との間の垂直当接面３０２により、チャック面／基板カバー８０の面内方向の位置が規制され、これにより、チャック面／基板カバー８０の中心を、静電チャック５０（誘電体層５３）の中心に適切に合わせることができる。なお、チャック面／基板カバー８０の円環状の周縁部３００を段付き加工することに代えて、静電チャック５０（誘電体層５３）の側部４００を段付き加工しても、図９（ｂ）の図示から容易に理解できるとおり、上述の効果と同じ効果を奏する。

また、本実施形態の静電チャックシステム１４０では、図８（ａ）に示すように、チャック面／基板カバー８０の回り止めを図る目的で、チャック面／基板カバー８０の周縁部３００の適所に突起部３０４が形成され、静電チャック５０（誘電体層５３）の側部に、この突起部３０４を嵌め込む溝部３０５が形成されている。

また、本実施形態の静電チャックシステム１４０では、図８（ａ）、（ｂ）に示すように、試験基板２６３と干渉しない領域に、チャック面／基板カバー８０において、試験基板２６３の厚みと略同等の厚みとなる複数（ここでは４個）の円柱形の肉厚部８１が形成されている。これにより、この肉厚部８１を介して、チャック面／基板カバー８０が静電チャック５０のチャック面５４に吸着して固定される。

また、本実施形態の静電チャックシステム１４０では、試験基板２６３を５個配する例を述べたが、試験基板２６３の個数はこれに限定されない。例えば、第１実施形態の変形例で述べたように、スパッタリング装置１００の成膜レート自体の評価試験を行う場合には、試験基板２６３は、チャック面／基板カバー８０の中央部の開口２６２のみに配すればよい。この場合、この中央部の開口２６２以外の開口２６２には、例えば、シリコン製の試験基板２６３よりも安価なダミーの基板（例えば、鉄製の基板；図示せず）を配してもよい。

また、チャック面５４内の試験基板２６３の搭載予定位置（正確には静電チャック５０上にチャック面／基板カバー８０を載せた際の開口２６２に対向する位置）には、所定の目印を付けてもよい。例えば、図示は省略するが、円形溝、円形着色、伝熱ガス溝を用いた模様、材料の違いによる円形金属色、表面粗さの違いによる円形光沢などを付けることにより、試験基板２６３のチャック面５４への配設を容易にできる。

本発明によれば、真空成膜装置の評価試験において、静電チャックのチャック面よりも小さな試験基板を適切に吸着できる静電チャックシステムが得られる。よって、本発明は、例えば、このような静電チャックシステムを組み込んだ真空成膜装置の試験に利用できる。

本発明の第１実施形態によるスパッタリング装置（真空成膜装置）の構成例を示す概略図である。静電チャックの基板吸着原理を示した模式図である。本発明の第１実施形態による静電チャックシステムの構成例を示した図である。第１実施形態による静電チャックシステムにおいて、試験基板の開口への配置法を説明する図である。第１実施形態の変形例による静電チャックシステムの構成例を示した図である。本発明の第２実施形態による静電チャックシステムの構成例を示した図である。第２実施形態による静電チャックシステムにおいて、基板カバーの位置ずれ防止法を説明する図である。本発明の第３実施形態による静電チャックシステムの構成例を示した図である。第３実施形態による静電チャックシステムにおいて、チャック面／基板カバーの面内方向および厚み方向の位置決め法を説明する図である。

符号の説明

１１フランジ
２０シート状プラズマ形成室
２１輸送空間
２２円柱状プラズマ
２３、３２、３３電磁コイル
２４Ａ、２４Ｂ棒磁石
３６真空ポンプ
３７バルブ
２７シート状プラズマ
２８ボトルネック部
２９通路
３０真空成膜室
３１成膜空間
３４基板
３５Ａターゲットホルダ
３５Ｂターゲット
３８永久磁石
４０プラズマガン
５０静電チャック
５１静電チャック直流電源
５２内部電極
５３誘電体層
５４チャック面
６１Ａ、６１Ｂ、６５チャック面カバー
６２Ａ、６２Ｂ、６６、７１、１６２、２６２開口
６３Ａ、６３Ｂ、６７、１６３、２６３試験基板
７０基板カバー
８０チャック面／基板カバー
８１肉厚部
１００スパッタリング装置
１１０、１２０、１３０、１４０静電チャックシステム
１０１段差部
１０２鍔部
２０１スクィーズパッキン
２０２位置決めピン
２０３凸部
２０４位置決め孔
３００周縁部
３０１水平当接面
３０２垂直当接面
４００側部
Ａアノード
ＧＡ、ＧＢ隙間
Ｋカソード
Ｐ輸送中心
Ｓ主面
Ｖ１、Ｖ３直流電源
Ｖ２ＲＦ電源

Claims

電極が内蔵された誘電体層を有し、前記誘電体層の表面において前記電極により区画された領域がチャック面として機能している静電チャックと、
前記電極に電圧を印加させる電源と、
前記静電チャックのチャック面よりも小さな開口を有しており、前記開口以外の前記チャック面を覆っている第１のカバーと、を備え、
前記開口と略同一形状の試験基板を前記開口に配した場合に、前記電圧に基づいて前記試験基板と前記チャック面との間に静電力を生じさせ、前記静電力に基づいて前記試験基板を前記チャック面に吸着させている、静電チャックシステム。
前記第１のカバーの開口の周囲には、環状の段差部が形成され、前記試験基板の周囲には、鍔部が形成されており、
前記段差部の面と、前記鍔部の面と、が対向するようになっている、請求項１記載の静電チャックシステム。
電極が内蔵された誘電体層を有し、前記誘電体層の表面において前記電極により区画された領域がチャック面として機能している静電チャックと、
前記電極に電圧を印加させる電源と、
前記静電チャックのチャック面よりも小さな開口を有しており、前記開口以外の前記チャック面を覆っている第１のカバーと、
前記開口よりも小さな試験基板を前記開口に配した場合に、前記試験基板と前記開口との間の隙間を覆って前記試験基板の表面の一部を露出させるように、前記試験基板上に配された第２のカバーと、を備え、
前記電圧に基づいて前記試験基板と前記チャック面との間に静電力を生じさせ、前記静電力に基づいて前記試験基板を前記チャック面に吸着させている、静電チャックシステム。
電極が内蔵された誘電体層を有し、前記誘電体層の表面において前記電極により区画された領域がチャック面として機能している静電チャックと、
前記電極に電圧を印加させる電源と、
前記静電チャックのチャック面よりも小さな開口を有しており、前記開口を裏面から塞ぐように前記開口よりも大きな試験基板を配した場合に、前記試験基板以外の前記チャック面を覆っている第３のカバーと、を備え、
前記電圧に基づいて前記試験基板と前記チャック面との間に静電力を生じさせ、前記静電力に基づいて前記試験基板を前記チャック面に吸着させている、静電チャックシステム。
請求項１乃至４の何れかに記載の静電チャックシステムおよび真空成膜手段が組み込まれた真空成膜装置の試験方法であって、
マザー基板から基板片を切断した後、前記基板片を前記試験基板として用いて前記チャック面に吸着させ、この状態で、前記真空成膜手段を用いて前記基板片の表面に堆積膜を形成させる、真空成膜装置の試験方法。