JP2009081453A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009081453A JP2009081453A JP2008293622A JP2008293622A JP2009081453A JP 2009081453 A JP2009081453 A JP 2009081453A JP 2008293622 A JP2008293622 A JP 2008293622A JP 2008293622 A JP2008293622 A JP 2008293622A JP 2009081453 A JP2009081453 A JP 2009081453A
- Authority
- JP
- Japan
- Prior art keywords
- active
- active dummy
- dummy pattern
- pitch
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000002955 isolation Methods 0.000 claims abstract description 121
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000926 separation method Methods 0.000 claims description 21
- 238000005498 polishing Methods 0.000 abstract description 39
- 238000000034 method Methods 0.000 abstract description 37
- 238000004519 manufacturing process Methods 0.000 description 39
- 150000004767 nitrides Chemical class 0.000 description 35
- 238000005530 etching Methods 0.000 description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
Description
この発明は、半導体装置に関し、特に半導体集積回路装置における分離酸化膜とそれに囲まれる電気的アクティブ領域のパターンに関するものである。 The present invention relates to a semiconductor device, and more particularly to a pattern of an isolation oxide film and an electrically active region surrounded by the isolation oxide film in a semiconductor integrated circuit device.
近年、半導体集積回路装置では素子の微細化、高集積化に伴い、そのデザインルールはますます微細になり、プロセスにおいても大変複雑になってきている。特に、素子間分離では、微細化に適したトレンチ型分離酸化膜が広く用いられるようになり、電気的アクティブデバイス領域の性能を損なうことなく、分離酸化膜をトレンチ内に良好に埋め込み、信頼性良くCMP法による研磨を行うことが非常に重要である。 In recent years, with the miniaturization and high integration of elements in semiconductor integrated circuit devices, the design rules have become increasingly finer and the process has become very complex. In particular, in the isolation between elements, a trench type isolation oxide film suitable for miniaturization has been widely used, and the isolation oxide film can be satisfactorily embedded in the trench without impairing the performance of the electrically active device region. It is very important to perform polishing by CMP.
図9は、従来の半導体装置の素子分離形成後の平面図である。図に示すように、素子形成される電気的アクティブデバイス領域のパターン1(以下、本番パターン1と称す)が分離領域2に囲まれて配置される。特に、1aは電気的アクティブデバイス領域の微細幅パターン(以下、微細本番パターン1aと称す)である。
FIG. 9 is a plan view after element isolation formation of a conventional semiconductor device. As shown in the figure, a pattern 1 (hereinafter referred to as a production pattern 1) of an electrically active device region in which an element is formed is disposed so as to be surrounded by an
図10は図9に示した従来の半導体装置の素子分離形成後の断面図である。図10(a)は図9のA9−A9線における断面図であり比較的広い分離領域2を示すもの、図10(b)は図9のB9−B9線における断面図であり分離領域2に両側を挟まれた微細本番パターン1aを示すものである。
FIG. 10 is a cross-sectional view after element isolation formation of the conventional semiconductor device shown in FIG. 10A is a cross-sectional view taken along line A9-A9 in FIG. 9 and shows a relatively
半導体装置における素子分離は、まず半導体基板3上に下敷き酸化膜4、窒化膜5を順次形成する。その後、分離領域2となる領域の窒化膜5を選択的にエッチング除去した後、窒化膜5マスクを用いて半導体基板3をエッチングすることによりトレンチ6を所定の深さに形成する。次いで、トレンチ6内を埋め込んで全面に分離酸化膜7を形成した後、CMP法により分離酸化膜7を研磨して窒化膜5上の分離酸化膜7を除去してトレンチ6内のみに残存させ、トレンチ型分離酸化膜7aを形成する。なお、窒化膜5および下敷き酸化膜4は、素子分離の後で除去するものである。
For element isolation in the semiconductor device, first, an underlying oxide film 4 and a
従来の半導体装置では、CMP法を用いた研磨により窒化膜5上の分離酸化膜7を除去するが、窒化膜5の研磨速度は遅いため、窒化膜5の形成領域の周辺では、窒化膜5の影響で研磨速度が減少する。逆に、図10(a)に示すような広い分離領域2(トレンチ型分離酸化膜7a)では、研磨速度が速くなり、特に中央部でディッシング(dishing)による膜厚の落ち込みが発生する。このため表面の平坦性が悪くなり、後工程でリソグラフィ技術を用いたパターニングが良好に行えないという問題点があった。
In the conventional semiconductor device, the
さらに、図10(b)に示すように、広い分離領域2(トレンチ型分離酸化膜7a)に微細本番パターン1aが挟まれている場合、図11に示すように、トレンチ型分離酸化膜7aで研磨速度が速いために、オーバーポリッシュにより微細本番パターン1aの窒化膜5の一部もしくは全部を研磨してしまうこともあった。これにより、トレンチ型分離酸化膜7aの膜厚の落ち込みがさらに大きくなり、例えば、トランジスタ特性における逆ナロー効果によるしきい値の低下や、リーク電流の増大など素子の電気的特性の劣化を招くという問題点があった。
Further, as shown in FIG. 10B, when the
上記のような問題点を改善するために、従来から、ダミーのアクティブ領域となるダミーパターンを分離領域2内に設けて、CMP法による研磨速度の均一性の向上を図るものがあった。
In order to improve the above-described problems, conventionally, a dummy pattern serving as a dummy active region is provided in the
図12および図13は従来の半導体装置の改善例を示す平面図であり、図9で示した半導体装置の分離領域2にダミーパターン8(ダミーのアクティブ領域)を配置したものである。図12では比較的小さなダミーパターン8aを、図13では比較的大きなダミーパターン8bを分離領域2内に敷き詰めるように配置した。
12 and 13 are plan views showing an improvement example of the conventional semiconductor device, in which a dummy pattern 8 (dummy active region) is arranged in the
CMP法による分離酸化膜7研磨の際、図12で示した場合には、小さなダミーパターン8aが密集した領域で研磨速度が遅くなり、断面図である図14に示すように、アンダーポリッシュによりダミーパターン8aの窒化膜5上に分離酸化膜7が残存することがある。このような場合には、分離酸化膜7だけでなく下層の窒化膜5および下敷き酸化膜4もその後の除去工程で除去されずに残存し、著しく表面平坦性を損ない、後工程でのパターニングが困難になる。
When the
また、図13で示した場合には、ダミーパターン8bが大きいために、本番パターン1の周辺で、配置できない領域がある。特に、微細本番パターン1aの周辺にダミーパターン8bがない場合、B13−B13線における断面図は図10(b)と同様であり、トレンチ型分離酸化膜7aで研磨速度が速いために、オーバーポリッシュにより微細本番パターン1aの窒化膜5の一部もしくは全部を研磨してしまうことがあった(図11参照)。これにより、上述したようにトレンチ型分離酸化膜7aの膜厚の落ち込みがさらに大きくなり素子の電気的特性の劣化を招く。
Further, in the case shown in FIG. 13, since the
この発明は、上記のような問題点を解消するために成されたものであって、分離領域にトレンチ型分離酸化膜を形成して素子分離する半導体装置において、分離酸化膜をCMP法を用いて研磨する際、研磨速度の均一性を向上してオーバーポリッシュやアンダーポリッシュを抑制し、表面平坦性の良好な信頼性の高い半導体装置を得ることを目的とする。 The present invention has been made to solve the above-described problems. In a semiconductor device in which a trench type isolation oxide film is formed in an isolation region to isolate an element, the isolation oxide film is formed using a CMP method. An object of the present invention is to obtain a highly reliable semiconductor device with good surface flatness by improving the uniformity of the polishing rate and suppressing over polishing and under polishing.
この発明に係る請求項1記載の半導体装置は、半導体基板に電気的アクティブデバイス領域と、CMP法を用いて表面研磨したトレンチ型分離酸化膜から成る分離領域とが形成された装置構成であって、上記トレンチ型分離酸化膜パターンが所定の幅を超えて大きくならないように、該トレンチ型分離酸化膜パターンに囲まれるダミーのアクティブ領域となる面積の異なる複数種のダミーパターンを上記分離領域内に備え、該ダミーパターンを上記電気的アクティブデバイス領域のパターンとの位置関係に応じて面積を設定して規則的に配列したものである。 According to a first aspect of the present invention, there is provided a semiconductor device in which an electrically active device region and an isolation region made of a trench type isolation oxide film whose surface is polished using a CMP method are formed on a semiconductor substrate. In order to prevent the trench-type isolation oxide pattern from becoming larger than a predetermined width, a plurality of types of dummy patterns having different areas to be dummy active regions surrounded by the trench-type isolation oxide pattern are formed in the isolation region. The dummy pattern is regularly arranged with an area set according to the positional relationship with the pattern of the electrical active device region.
またこの発明に係る請求項2記載の半導体装置は、請求項1において、電気的アクティブデバイスのパターンの遠方位置から該パターンに向かって比較的大きいダミーパターンを配置し、該電気的アクティブデバイスのパターン周辺にできた間隙に比較的小さいダミーパターンを挿入して配置したものである。 According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein a relatively large dummy pattern is arranged from a distant position of the pattern of the electrical active device toward the pattern, and the pattern of the electrical active device. A relatively small dummy pattern is inserted into a gap formed around the periphery.
またこの発明に係る請求項3記載の半導体装置は、請求項1において、電気的アクティブデバイスのパターン周囲には比較的小さい面積のダミーパターンを配置し、これらの周囲にさらに比較的大きい面積のダミーパターンを配置したものである。 According to a third aspect of the present invention, in the semiconductor device according to the first aspect, a dummy pattern having a relatively small area is arranged around the pattern of the electrically active device, and a dummy having a relatively larger area is arranged around these patterns. A pattern is arranged.
またこの発明に係る請求項4記載の半導体装置は、請求項1〜3のいずれかにおいて、電気的アクティブデバイスの微細幅パターンの両側にトレンチ型分離酸化膜パターンを介してダミーパターンが配置され、上記トレンチ型分離酸化膜パターンの幅が、上記微細幅パターンの約1〜10倍である。 A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein a dummy pattern is disposed on both sides of the fine width pattern of the electrical active device via a trench type isolation oxide film pattern, The width of the trench type isolation oxide pattern is about 1 to 10 times that of the fine width pattern.
またこの発明に係る請求項5記載の半導体装置の製造方法は、半導体基板上に酸化膜を介して窒化膜を形成した後、分離領域内の所定の領域に所定の深さのトレンチを形成し、上記分離領域内に上記トレンチ領域とダミーパターンとなるダミーのアクティブ領域とを形成する第1の工程と、上記トレンチを埋め込んで全面に分離酸化膜を堆積する第2の工程と、所定のパターン寸法よりも大きい上記ダミーパターン領域上の上記分離酸化膜を、該パターン端部領域を所定の幅で残存させて選択的にエッチングする第3の工程と、CMP法により上記窒化膜上の上記分離酸化膜を研磨して除去する第4の工程とを有するものである。 According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a nitride film on a semiconductor substrate through an oxide film; and then forming a trench having a predetermined depth in a predetermined region within the isolation region. A first step of forming the trench region and a dummy active region to be a dummy pattern in the isolation region, a second step of filling the trench and depositing an isolation oxide film on the entire surface, and a predetermined pattern A third step of selectively etching the isolation oxide film on the dummy pattern region larger than the size while leaving the pattern end region at a predetermined width; and the isolation on the nitride film by CMP. And a fourth step of polishing and removing the oxide film.
以上のように、この発明に係る請求項1記載の半導体装置は、トレンチ型分離酸化膜パターンが所定の幅を超えて大きくならないように、該トレンチ型分離酸化膜パターンに囲まれるダミーのアクティブ領域となる面積の異なる複数種のダミーパターンを分離領域内に備え、該ダミーパターンを電気的アクティブデバイス領域のパターンとの位置関係に応じて面積を設定して規則的に配列したため、CMP法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。 As described above, in the semiconductor device according to the first aspect of the present invention, the dummy active region surrounded by the trench type isolation oxide film pattern is formed so that the trench type isolation oxide film pattern does not become larger than a predetermined width. In the separation region, a plurality of types of dummy patterns with different areas are provided, and the dummy patterns are regularly arranged by setting the area according to the positional relationship with the pattern of the electrically active device region. When polishing an oxide film, the uniformity of the polishing rate can be improved, and a semiconductor device with good surface flatness and high reliability can be obtained.
またこの発明に係る請求項2記載の半導体装置は、請求項1において、電気的アクティブデバイスのパターン周囲には比較的小さい面積のダミーパターンを配置し、これらの周囲にさらに比較的大きい面積のダミーパターンを配置したため、トレンチ型分離酸化膜パターンの幅が必要以上に大きくなることが確実に抑えられ、CMP法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, a dummy pattern having a relatively small area is arranged around the pattern of the electrically active device, and a dummy having a relatively larger area is arranged around these patterns. Since the pattern is arranged, it is ensured that the width of the trench type isolation oxide pattern becomes unnecessarily large, the uniformity of the polishing rate can be improved and the surface flatness is good when polishing the isolation oxide film by the CMP method. Thus, a highly reliable semiconductor device can be obtained.
またこの発明に係る請求項3記載の半導体装置は、請求項1において、電気的アクティブデバイスのパターンの遠方位置から該パターンに向かって比較的大きいダミーパターンを配置し、該電気的アクティブデバイスのパターン周辺にできた間隙に比較的小さいダミーパターンを挿入して配置したため、トレンチ型分離酸化膜パターンの幅が必要以上に大きくなることが確実に抑えられ、CMP法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。 According to a third aspect of the present invention, there is provided a semiconductor device according to the first aspect, wherein a relatively large dummy pattern is disposed from a distant position of the pattern of the electrical active device toward the pattern, and the pattern of the electrical active device Since a relatively small dummy pattern is inserted in the gap formed around the periphery, the width of the trench-type isolation oxide film pattern is surely suppressed from being increased more than necessary, and polishing is performed when the isolation oxide film is polished by the CMP method. The uniformity of the speed can be improved, and a semiconductor device with good surface flatness and high reliability can be obtained.
またこの発明に係る請求項4記載の半導体装置は、請求項1〜3のいずれかにおいて、電気的アクティブデバイスの微細幅パターンの両側にトレンチ型分離酸化膜パターンを介してダミーパターンが配置され、上記トレンチ型分離酸化膜パターンの幅が、上記微細幅パターンの約1〜10倍であるため、素子の電気的特性を劣化させることなく、表面平坦性が良好で信頼性の高い半導体装置が得られる。 A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein a dummy pattern is disposed on both sides of the fine width pattern of the electrical active device via a trench type isolation oxide film pattern, Since the width of the trench-type isolation oxide pattern is about 1 to 10 times that of the fine width pattern, a semiconductor device with good surface flatness and high reliability can be obtained without deteriorating the electrical characteristics of the element. It is done.
またこの発明に係る請求項5記載の半導体装置の製造方法は、半導体基板上に酸化膜を介して窒化膜を形成した後、分離領域内の所定の領域に所定の深さのトレンチを形成し、上記分離領域内に上記トレンチ領域とダミーパターンとなるダミーのアクティブ領域とを形成する第1の工程と、上記トレンチを埋め込んで全面に分離酸化膜を堆積する第2の工程と、所定のパターン寸法よりも大きい上記ダミーパターン領域上の上記分離酸化膜を、該パターン端部領域を所定の幅で残存させて選択的にエッチングする第3の工程と、CMP法により上記窒化膜上の上記分離酸化膜を研磨して除去する第4の工程とを有するため、表面平坦性が良好で信頼性の高い半導体装置が容易で確実に得られる。 According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a nitride film on a semiconductor substrate through an oxide film; and then forming a trench having a predetermined depth in a predetermined region within the isolation region. A first step of forming the trench region and a dummy active region to be a dummy pattern in the isolation region, a second step of filling the trench and depositing an isolation oxide film on the entire surface, and a predetermined pattern A third step of selectively etching the isolation oxide film on the dummy pattern region larger than the size while leaving the pattern end region at a predetermined width; and the isolation on the nitride film by CMP. And a fourth step of polishing and removing the oxide film, a semiconductor device with good surface flatness and high reliability can be obtained easily and reliably.
実施の形態1.
以下、この発明の実施の形態1を図によって説明する。
図1はこの発明の実施の形態1による半導体装置の平面図、図2(a)は図1のA1−A1線における断面図、図2(b)は図1のB1−B1線における断面図である。図において、9は素子形成される電気的アクティブデバイス領域のパターン(以下、本番パターン9と称す)で分離領域10に囲まれて配置される。特に、9aは電気的アクティブデバイス領域の微細幅パターン(以下、微細本番パターン9aと称す)である。11は分離領域10内に配置されたダミーのアクティブ領域となるダミーパターンで、11aは比較的小さなダミーパターン、11bは比較的大きなダミーパターンである。また、12は半導体基板、13はトレンチ型分離酸化膜である。
1 is a plan view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 (a) is a sectional view taken along line A1-A1 in FIG. 1, and FIG. 2 (b) is a sectional view taken along line B1-B1 in FIG. It is. In the figure,
図に示すように、本番パターン9を囲む分離領域10内に面積の異なる2種のダミーパターン11(11a、11b)を配置する。このダミーパターン11の配置方法は、まず、本番パターン9から離れた領域から大きなダミーパターン11bを敷き詰めるように規則的に配列させて、本番パターン9の近くまで配置する。例えば、18μm角のダミーパターン11bを20μmピッチでアレイする。本番パターン9の周辺で、大きなダミーパターン11bが配置できない隙間領域に、小さなダミーパターン11aを挿入し、規則的に配列させて配置する。例えば、3μm角のダミーパターン11aを5μmピッチでアレイする。
As shown in the figure, two types of dummy patterns 11 (11a, 11b) having different areas are arranged in a
このような半導体装置の素子分離工程を図3、図4を用いて説明する。図3は図2(a)に対応する部分、図4は図2(b)に対応する部分の工程をそれぞれ示す断面図である。 The element isolation process of such a semiconductor device will be described with reference to FIGS. 3 is a cross-sectional view showing a process corresponding to FIG. 2A, and FIG. 4 is a cross-sectional view showing a process corresponding to FIG. 2B.
まず、例えば10Ω・cmの比抵抗を有するp型の単結晶シリコン等からなる半導体基板12上に下敷き酸化膜14を、例えば約10nmの膜厚で形成し、さらに窒化膜15を約0.1μmの膜厚で形成する。その後、本番パターン9とダミーパターン11とのアクティブ領域9、11を除く領域の窒化膜15を選択的にエッチング除去した後、窒化膜15マスクを用いて半導体基板12を約0.3μmの深さまでエッチングすることによりトレンチ16を形成する。次いで、トレンチ16内を埋め込んで全面にHDP(ハイテ゛ンシティフ゜ラス゛マ)酸化膜から成る分離酸化膜13aを、例えば約0.4μmの膜厚で堆積した後、所定のパターン寸法より大きいアクティブ領域9、11の分離酸化膜13aをエッチングするためのレジストパターン17を分離酸化膜13a上に形成する。このレジストパターン17は、対象となるアクティブ領域9、11より、例えば約1.5μmアンダーサイシングして形成する(図3(a)、図4(a))。
First, an
次に、レジストパターン17をマスクとして分離酸化膜13aを窒化膜15に到達するまでエッチングして開口する。これにより、比較的広いアクティブ領域9、11、即ち、大きなダミーパターン11bおよび比較的広い本番パターン9の領域上の分離酸化膜13aは中央部が開口され端部13bのみが残存する。このときのエッチングは、ドライでもウェットでも良い。なお、微細本番パターン9a上に形成されるHDP酸化膜13cは図に示すように小さな三角形状となり、例えば、DRAM部のメモリセルなどの微細本番パターン9aの密集領域においても、小さな三角形状の多数のHDP酸化膜13cが密集する状態となる(図3(b)、図4(b))。
Next, using the resist
次にCMP法により分離酸化膜13aを研磨して窒化膜15上の分離酸化膜13aを除去してトレンチ16内のみに残存させ、トレンチ型分離酸化膜13を形成する(図3(c)、図4(c))。
Next, the
次に、窒化膜15、下敷き酸化膜14を順次ウェットエッチングにより除去して、所定の処理を施して図2(a)、図2(b)で示した素子分離が完成する。
Next, the
この実施の形態では、本番パターン9から離れた領域から大きなダミーパターン11bを敷き詰めるように規則的に配列させて配置し、本番パターン9の周辺で、大きなダミーパターン11bが配置できない隙間領域に、小さなダミーパターン11aを挿入し、規則的に配列させて配置したため、トレンチ型分離酸化膜13の幅が所定の幅を超えて大きくならない。このため、CMP法による分離酸化膜13aを研磨する際、研磨速度が速くなることが抑えられ、ディッシング(dishing)による膜厚の落ち込みが防止できる。
In this embodiment, the
また、微細本番パターン9aの両側のトレンチ型分離酸化膜13の幅も、小さなダミーパターン11aを挿入することにより狭く抑えられるので、オーバーポリッシュにより微細本番パターン9aの窒化膜15が研磨されるのが防止でき、隣接するトレンチ型分離酸化膜13aの膜厚の落ち込みも防止できて、トランジスタ特性における逆ナロー効果によるしきい値の低下や、リーク電流の増大など素子の電気的特性の劣化を招くことがなくなる。このような微細本番パターン9aの両側のトレンチ型分離酸化膜13の幅は、微細本番パターン9aの1〜10倍程度が望ましく、CMP法による研磨速度の均一性が向上して上記のような効果が確実に得られる。
Further, since the width of the trench type
さらに、大きなダミーパターン11bと小さなダミーパターン11aとを配置することにより、小さなダミーパターン11aが密集した領域がなくなり、CMP法による研磨速度の均一性が向上するため、アンダーポリッシュにより窒化膜15上に分離酸化膜13aが残存することが防止できる。大きなダミーパターン11bおよび比較的広い本番パターン9の領域上の分離酸化膜13aは、CMP法による研磨工程の前に、予めエッチング(プリエッチング)して中央部を開口しているため、容易に研磨できてアンダーポリッシュによる問題は無い。
Further, by arranging the
また、ダミーパターン11の配置によりアクティブ領域9、11の分離酸化膜13aと合わせた全体に対する面積占有率は、5割〜8割程度の範囲で、本番パターン9の密集した領域と同等程度にできる。これにより、CMP法による研磨速度は、半導体基板12の面内全体において均一性がさらに向上する。
Further, the area occupancy ratio of the
上述したように、この実施の形態では、素子分離の際の分離酸化膜13aのCMP法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。
As described above, in this embodiment, since the uniformity of the polishing rate is improved when the
なお、ダミーパターン11の寸法は、小さなダミーパターン11aが本番パターン9の最小寸法の1〜100倍程度、大きなダミーパターン11bが本番パターン9の最小寸法の10〜1000倍程度の範囲で適宜設定して用い、矩形パターンに限らず、短冊形、かぎ型、あるいはラインandスペース形状でも良いが、プロセス制御が容易な規則的に配列されたものとする。
The dimensions of the
また、分離酸化膜13aのプリエッチングマスクとなるレジストパターン17はアクティブ領域より約1.5μmのアンダーサイシングとしたが、アンダーサイシング量はこれに限るものではなく、プリエッチング後にアクティブ領域の端部に分離酸化膜13aが残存すればよい。
Further, although the resist
さらに、分離酸化膜13aのプリエッチングは、窒化膜15表面に到達するまでとしたが、到達する前でプリエッチングを終了し、その後のCMP法による研磨工程で調整しても良い。
Further, the pre-etching of the
実施の形態2.
次に、上記実施の形態1による図1および図2で示した半導体装置の素子分離構造を、分離酸化膜にTEOS酸化膜を用いて形成したものについて、図5、図6に基づいて以下に説明する。
Next, an element isolation structure of the semiconductor device shown in FIGS. 1 and 2 according to the first embodiment formed by using a TEOS oxide film as an isolation oxide film will be described below with reference to FIGS. explain.
図5は図2(a)に対応する部分、図6は図2(b)に対応する部分の素子分離工程をそれぞれ示す断面図である。 FIG. 5 is a cross-sectional view showing a part corresponding to FIG. 2A, and FIG. 6 is a cross-sectional view showing an element isolation process of the part corresponding to FIG.
まず、上記実施の形態1と同様に、半導体基板12上に下敷き酸化膜14、さらに窒化膜15を形成した後、本番パターン9とダミーパターン11とのアクティブ領域9、11を除く領域の窒化膜15を選択的にエッチング除去し、窒化膜15マスクを用いて半導体基板12にトレンチ16を形成する。
First, as in the first embodiment, after forming an
次いで、トレンチ16内を埋め込んで全面にTEOS酸化膜から成る分離酸化膜13dを堆積した後、レジストパターン17aを分離酸化膜13d上に形成する。このレジストパターン17aは、所定のパターン寸法より大きいアクティブ領域9、11、および例えばDRAM部のメモリセルなど、微細本番パターン9aが密集した領域の分離酸化膜13dをエッチングするためのマスクパターンとして形成され、対象となる領域より、例えば約1.5μmアンダーサイシングして形成する(図5(a)、図6(a))。
Next, after filling the
次に、レジストパターン17aをマスクとして分離酸化膜13dを、窒化膜15表面が露出しないところの所定の深さまでエッチングして開口する。これにより、比較的広いアクティブ領域9、11、即ち、大きなダミーパターン11b、比較的広い本番パターン9および微細本番パターン9aの密集領域の分離酸化膜13dは、中央部が下地窒化膜15を露出しない程度に開口され端部13eが残存する。このときのエッチングは、ドライでもウェットでも良い(図5(b)、図6(b))。
Next, using the resist
この後、上記実施の形態1と同様に、CMP法により分離酸化膜13dを研磨して窒化膜15上の分離酸化膜13dを除去してトレンチ16内のみに残存させ、トレンチ型分離酸化膜13を形成する(図5(c)、図6(c))。
After that, as in the first embodiment, the
次に、窒化膜15、下敷き酸化膜14を順次ウェットエッチングにより除去して、所定の処理を施して図2(a)、図2(b)で示した素子分離が完成する。
Next, the
この実施の形態においても、上記実施の形態1と同様に、素子分離の際の分離酸化膜13dのCMP法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。
Also in this embodiment, as in the first embodiment, since the uniformity of the polishing rate is improved when polishing the
また、TEOS酸化膜から成る分離酸化膜13dのプリエッチングを比較的広いアクティブ領域9、11のみでなく微細本番パターン9aの密集領域でも行うものとした。これは、TEOS酸化膜13dでは、微細本番パターン9a上でも膜厚が減少することなく、微細本番パターン9aの密集領域では、微細本番パターン9a上のTEOS酸化膜13dが、隣接するトレンチ16上層にも延在して大きな面積のものとなってしまい、CMP法による研磨の際、アンダーポリッシュを招き易いためである。
Further, the pre-etching of the
実施の形態3.
次に、この発明の実施の形態3を説明する。
Next, a third embodiment of the present invention will be described.
図7はこの発明の実施の形態3による半導体装置の平面図、図8(a)は図7のA7−A7線における断面図、図8(b)は図7のB7−B7線における断面図である。
7 is a plan view of a semiconductor device according to
図に示すように、本番パターン9を囲む分離領域10内に面積の異なる2種のダミーパターン11(11a、11b)を配置する。このダミーパターン11の配置方法は、まず、本番パターン9周囲に小さなダミーパターン11aを規則的に配列させる。例えば、3μm角のダミーパターン11aを5μmピッチでアレイする。
As shown in the figure, two types of dummy patterns 11 (11a, 11b) having different areas are arranged in a
本番パターン9とその周囲の小さなダミーパターン11aのさらに周囲に、大きなダミーパターン11bを敷き詰めるように規則的に配列させて配置する。例えば、18μm角のダミーパターン11bを20μmピッチでアレイする。
The
このような半導体装置の素子分離工程は、分離酸化膜にHDP酸化膜13aを用いた場合は上記実施の形態1と同様に(図3、図4参照)、また、分離酸化膜にTEOS酸化膜13dを用いた場合は上記実施の形態2と同様に(図5、図6参照)行う。
In such an element isolation process of the semiconductor device, when the
この実施の形態では、本番パターン9周囲に小さなダミーパターン11aを配置し、さらにその周囲に大きなダミーパターン11bを規則的に配列させて配置したため、トレンチ型分離酸化膜13の幅が所定の幅を超えて大きくならない。このため、上記実施の形態1および2と同様に、CMP法による分離酸化膜13a(13d)を研磨する際、研磨速度が速くなることが抑えられ、ディッシング(dishing)による膜厚の落ち込みが防止できる。
In this embodiment, since the
また、微細本番パターン9aの両側のトレンチ型分離酸化膜13の幅も、周囲に小さなダミーパターン11aが配置されているため狭く抑えられるので、オーバーポリッシュにより微細本番パターン9aの窒化膜15が研磨されるのが防止でき、素子の電気的特性の劣化を招くことがなくなる。さらに、大きなダミーパターン11bと小さなダミーパターン11aとを配置することにより、小さなダミーパターン11aが密集した領域がなくなり、アンダーポリッシュも防止できる。大きなダミーパターン11bおよび比較的広い本番パターン9の領域上の分離酸化膜13a(13d)は、CMP法による研磨工程の前に、予めエッチング(プリエッチング)して中央部を開口しているため、容易に研磨できてアンダーポリッシュによる問題は無い。
Further, since the width of the trench type
上述したように、この実施の形態においても、上記実施の形態1および2と同様に、素子分離の際の分離酸化膜13a(13d)のCMP法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。
As described above, also in this embodiment, as in the first and second embodiments, the polishing rate uniformity is improved when the
なお、上記実施の形態1〜3では、ダミーパターン11は大小2種類のものとしたが、3種類以上にしても良く、上記実施の形態1のように、本番パターン9から遠方位置に一番大きいダミーパターン11を配置し、本番パターン9に向かってダミーパターン11の面積を徐々に小さいものを配置するか、あるいは、上記実施の形態3のように、本番パターン9の周囲に一番小さいダミーパターン11を配置し、遠方位置に向かってダミーパターン11の面積を徐々に大きいものを配置する。
In the first to third embodiments, the
このように、本番パターン9との位置関係によってダミーパターン11の面積を設定して配置し、トレンチ型分離酸化膜13の幅が必要以上に大きくなることを抑えることにより、CMP法による分離酸化膜13a(13d)の研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。
As described above, the area of the
9 電気的アクティブデバイス領域、9a 電気的アクティブデバイスの微細幅パターンとしての微細本番パターン、10 分離領域、11 ダミーパターン、11a 小さなダミーパターン、11b 大きなダミーパターン、12 半導体基板、13 トレンチ型分離酸化膜、13a,13d 分離酸化膜、13b,13e 端部(分離酸化膜)、14 下敷き酸化膜、15 窒化膜、16 トレンチ。
DESCRIPTION OF
Claims (20)
上記半導体基板の主表面上に形成されたアクティブデバイス領域と、
上記アクティブデバイス領域の周りにある分離領域と、
上記分離領域内に第一のピッチで第一の方向と上記第一の方向と異なる第二の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第三の方向と上記第三の方向と異なる第四の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に所定の方向に第三のピッチで配置された複数の第三アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第三アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さいことを特徴とする半導体装置。 A semiconductor substrate;
An active device region formed on the main surface of the semiconductor substrate;
An isolation region around the active device region;
A plurality of first active dummy patterns arranged in a first direction and a second direction different from the first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a fourth direction different from the third direction and the third direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged at a third pitch in a predetermined direction in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, the first active dummy pattern has a smaller plane area than the second active dummy pattern, and the first pitch is smaller than the second pitch. The three active dummy patterns have a smaller plane area than the first active dummy pattern.
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状及び平面積はそれぞれ等しいことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
The planar shape and the planar area of the plurality of first active dummy patterns are equal, and the planar shape and the planar area of the plurality of second active dummy patterns are respectively equal.
上記第一、第二及び第三アクティブダミーパターンは上記酸化膜に囲まれており、
上記アクティブデバイス領域に対して、上記第一アクティブダミーパターンよりも離れた位置に上記第二アクティブダミーパターンは配置されており、
上記アクティブデバイス領域に対して、上記第三アクティブダミーパターンよりも離れた位置に上記第一アクティブダミーパターンは配置されていることを特徴とする半導体装置。 The semiconductor device according to claim 2,
The first, second and third active dummy patterns are surrounded by the oxide film,
The second active dummy pattern is disposed at a position away from the first active dummy pattern with respect to the active device region,
The semiconductor device according to claim 1, wherein the first active dummy pattern is disposed at a position farther from the third active dummy pattern than the third active dummy pattern.
上記第一の方向は上記第三の方向であり、上記第二の方向は上記第四の方向であり、上記第一アクティブダミーパターンと、上記第二アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The first direction is the third direction, the second direction is the fourth direction, and the first active dummy pattern and the second active dummy pattern are respectively similar. A semiconductor device characterized by the above.
上記半導体基板の主表面上に形成されたメモリセル用の第一アクティブデバイス領域と、メモリセル以外に用いられる第二アクティブデバイス領域と、
上記第一及び第二アクティブデバイス領域の間及び周りにある分離領域と、
上記分離領域内に第一のピッチで第一の方向と上記第一の方向と異なる第二の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第三の方向と上記第三の方向と異なる第四の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に所定の方向に第三のピッチで配置された複数の第三アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第三アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さいことを特徴とする半導体装置。 A semiconductor substrate;
A first active device region for a memory cell formed on the main surface of the semiconductor substrate; a second active device region used for other than the memory cell;
An isolation region between and around the first and second active device regions;
A plurality of first active dummy patterns arranged in a first direction and a second direction different from the first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a fourth direction different from the third direction and the third direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged at a third pitch in a predetermined direction in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, the first active dummy pattern has a smaller plane area than the second active dummy pattern, and the first pitch is smaller than the second pitch. The three active dummy patterns have a smaller plane area than the first active dummy pattern.
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面積はそれぞれ等しいことを特徴とする半導体装置。 The semiconductor device according to claim 5,
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
2. The semiconductor device according to claim 1, wherein the plurality of first active dummy patterns have the same planar area, and the plurality of second active dummy patterns have the same planar area.
第一、第二及び第三アクティブダミーパターンは上記酸化膜に囲まれており、
上記複数の第一アクティブダミーパターンの平面形状はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状はそれぞれ等しいことを特徴とする半導体装置。 The semiconductor device according to claim 6.
The first, second and third active dummy patterns are surrounded by the oxide film,
2. The semiconductor device according to claim 1, wherein the plurality of first active dummy patterns have the same planar shape, and the plurality of second active dummy patterns have the same planar shape.
上記第一アクティブデバイス領域に対して、上記第一アクティブダミーパターンよりも離れた位置に上記第二アクティブダミーパターンは配置されており、
上記第一アクティブデバイス領域に対して、上記第三アクティブダミーパターンよりも離れた位置に上記第一アクティブダミーパターンは配置されていることを特徴とする半導体装置。 The semiconductor device according to claim 5,
The second active dummy pattern is arranged at a position away from the first active dummy pattern with respect to the first active device region,
The semiconductor device according to claim 1, wherein the first active dummy pattern is arranged at a position away from the third active dummy pattern with respect to the first active device region.
上記第一の方向は上記第三の方向であり、上記第二の方向は上記第四の方向であり、上記第一アクティブダミーパターンと上記第二アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 5,
The first direction is the third direction, the second direction is the fourth direction, and the first active dummy pattern and the second active dummy pattern are similar to each other. A featured semiconductor device.
上記半導体基板の主表面上に形成された第一アクティブデバイス領域及び第二アクティブデバイス領域と、
上記第一及び第二アクティブデバイス領域の間にある分離領域と、
上記分離領域内に第一のピッチで第一の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第二の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に上記第一のピッチで上記第一の方向に配置された複数の第三アクティブダミーパターンと、
上記分離領域内に第三のピッチで第三の方向に配置された複数の第四アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンおよび上記第三アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第三アクティブダミーパターンよりも平面積が小さく、
上記第一アクティブデバイス領域、上記第一アクティブダミーパターン、上記第二アクティブダミーパターン、上記第三アクティブダミーパターン及び上記第二アクティブデバイス領域の順番で配置されていることを特徴とする半導体装置。 A semiconductor substrate;
A first active device region and a second active device region formed on the main surface of the semiconductor substrate;
An isolation region between the first and second active device regions;
A plurality of first active dummy patterns arranged in a first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a second direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged in the first direction at the first pitch in the separation region;
A plurality of fourth active dummy patterns arranged in a third direction at a third pitch in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, and the first active dummy pattern and the third active dummy pattern are smaller than the second active dummy pattern. The planar area is small, the fourth active dummy pattern has a smaller planar area than the first active dummy pattern, the fourth active dummy pattern has a smaller planar area than the third active dummy pattern,
The semiconductor device, wherein the first active device region, the first active dummy pattern, the second active dummy pattern, the third active dummy pattern, and the second active device region are arranged in this order.
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第三アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記第一アクティブダミーパターンと上記第三アクティブダミーパターンとの間は平面形状及び平面積が等しいことを特徴とする半導体装置。 The semiconductor device according to claim 10.
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
The planar shape and the planar area of the plurality of first active dummy patterns are equal, the planar shape and the planar area of the plurality of second active dummy patterns are respectively equal, and the planar shape and the planar area of the plurality of third active dummy patterns are each equal. And the first active dummy pattern and the third active dummy pattern have the same planar shape and flat area.
上記第一、第二、第三及び第四アクティブダミーパターンは上記酸化膜に囲まれていることを特徴とする半導体装置。 The semiconductor device according to claim 11,
The semiconductor device characterized in that the first, second, third and fourth active dummy patterns are surrounded by the oxide film.
上記第四アクティブダミーパターンは、上記第一アクティブデバイス領域と上記第一アクティブダミーパターンとの間、もしくは上記第二アクティブデバイス領域と上記第三アクティブダミーパターンとの間いずれか一方に配置されることを特徴とする半導体装置。 The semiconductor device according to claim 10.
The fourth active dummy pattern is disposed between the first active device region and the first active dummy pattern or between the second active device region and the third active dummy pattern. A semiconductor device characterized by the above.
上記第一の方向は上記第二の方向であり、上記第一アクティブダミーパターンと上記第二アクティブダミーパターンと上記第三アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 10.
The semiconductor device according to claim 1, wherein the first direction is the second direction, and the first active dummy pattern, the second active dummy pattern, and the third active dummy pattern are similar to each other.
上記半導体基板の主表面上に形成された第一アクティブデバイス領域及び第二アクティブデバイス領域群と、
上記第一及び第二アクティブデバイス領域群の間にある分離領域と、
上記分離領域内に第一のピッチで第一の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第二の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に上記第一のピッチで上記第一の方向に配置された複数の第三アクティブダミーパターンと、
上記分離領域内に第三のピッチで第三の方向に配置された複数の第四アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンおよび上記第三アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さく、上記第四アクティブダミーパターンは上記第三アクティブダミーパターンよりも平面積が小さく、
上記第一アクティブデバイス領域、上記第一アクティブダミーパターン、上記第二アクティブダミーパターン、上記第三アクティブダミーパターン及び上記第二アクティブデバイス領域群の順番で配置されていることを特徴とする半導体装置。 A semiconductor substrate;
A first active device region and a second active device region group formed on the main surface of the semiconductor substrate;
An isolation region between the first and second active device region groups;
A plurality of first active dummy patterns arranged in a first direction at a first pitch in the separation region;
A plurality of second active dummy patterns arranged in a second direction at a second pitch in the separation region;
A plurality of third active dummy patterns arranged in the first direction at the first pitch in the separation region;
A plurality of fourth active dummy patterns arranged in a third direction at a third pitch in the separation region;
The first pitch is smaller than the second pitch, the third pitch is smaller than the first pitch, and the first active dummy pattern and the third active dummy pattern are smaller than the second active dummy pattern. The planar area is small, the fourth active dummy pattern has a smaller planar area than the first active dummy pattern, the fourth active dummy pattern has a smaller planar area than the third active dummy pattern,
A semiconductor device, wherein the first active device region, the first active dummy pattern, the second active dummy pattern, the third active dummy pattern, and the second active device region group are arranged in this order.
上記第二アクティブデバイス領域群は2つのアクティブデバイス領域を有することを特徴とする半導体装置。 The semiconductor device according to claim 15,
The second active device region group has two active device regions.
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されており、
上記複数の第一アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第二アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記複数の第三アクティブダミーパターンの平面形状及び平面積はそれぞれ等しく、上記第一アクティブダミーパターンと上記第三アクティブダミーパターンとの間は平面形状及び平面積が等しいことを特徴とする半導体装置。 The semiconductor device according to claim 15,
The isolation region is formed of an oxide film in a groove on the main surface of the semiconductor substrate,
The plurality of first active dummy patterns have the same planar shape and planar area, the plurality of second active dummy patterns have the same planar shape and planar area, and the plurality of third active dummy patterns have the planar shape and planar area. Are equal to each other, and a planar shape and a planar area are equal between the first active dummy pattern and the third active dummy pattern.
上記第一、第二、第三及び第四アクティブダミーパターンは上記酸化膜に囲まれていることを特徴とする半導体装置。 The semiconductor device according to claim 17,
The semiconductor device characterized in that the first, second, third and fourth active dummy patterns are surrounded by the oxide film.
上記第四アクティブダミーパターンは、上記第一アクティブデバイス領域と上記第一アクティブダミーパターンとの間、もしくは上記第二アクティブデバイス領域群と上記第三アクティブダミーパターンとの間いずれか一方に配置されることを特徴とする半導体装置。 The semiconductor device according to claim 15,
The fourth active dummy pattern is disposed either between the first active device region and the first active dummy pattern or between the second active device region group and the third active dummy pattern. A semiconductor device.
上記第一の方向は上記第二の方向であり、上記第一アクティブダミーパターンと上記第二アクティブダミーパターンと上記第三アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。 The semiconductor device according to claim 15,
The semiconductor device according to claim 1, wherein the first direction is the second direction, and the first active dummy pattern, the second active dummy pattern, and the third active dummy pattern are similar to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008293622A JP4786697B2 (en) | 2008-11-17 | 2008-11-17 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008293622A JP4786697B2 (en) | 2008-11-17 | 2008-11-17 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35564599A Division JP4836304B2 (en) | 1999-12-15 | 1999-12-15 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081453A true JP2009081453A (en) | 2009-04-16 |
JP4786697B2 JP4786697B2 (en) | 2011-10-05 |
Family
ID=40655922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008293622A Expired - Lifetime JP4786697B2 (en) | 2008-11-17 | 2008-11-17 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4786697B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004592A (en) * | 2011-08-31 | 2012-01-05 | Renesas Electronics Corp | Manufacturing method of semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275527A (en) * | 1991-11-29 | 1993-10-22 | Sony Corp | Method of forming trench isolation by polishing step and manufacturing method of semiconductor device |
JPH09306996A (en) * | 1996-03-14 | 1997-11-28 | Matsushita Electric Ind Co Ltd | Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device |
JPH1092921A (en) * | 1996-08-21 | 1998-04-10 | Motorola Inc | Integrated circuit having dummy structures and method of forming the same |
JP2001144171A (en) * | 1999-11-17 | 2001-05-25 | Nec Corp | Semiconductor device and manufacturing method therefor |
JP2001176959A (en) * | 1999-12-15 | 2001-06-29 | Mitsubishi Electric Corp | Semiconductor device and method of fabrication |
-
2008
- 2008-11-17 JP JP2008293622A patent/JP4786697B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275527A (en) * | 1991-11-29 | 1993-10-22 | Sony Corp | Method of forming trench isolation by polishing step and manufacturing method of semiconductor device |
JPH09306996A (en) * | 1996-03-14 | 1997-11-28 | Matsushita Electric Ind Co Ltd | Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device |
JPH1092921A (en) * | 1996-08-21 | 1998-04-10 | Motorola Inc | Integrated circuit having dummy structures and method of forming the same |
JP2001144171A (en) * | 1999-11-17 | 2001-05-25 | Nec Corp | Semiconductor device and manufacturing method therefor |
JP2001176959A (en) * | 1999-12-15 | 2001-06-29 | Mitsubishi Electric Corp | Semiconductor device and method of fabrication |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004592A (en) * | 2011-08-31 | 2012-01-05 | Renesas Electronics Corp | Manufacturing method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4786697B2 (en) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4836304B2 (en) | Semiconductor device | |
US7413943B2 (en) | Method of fabricating gate of fin type transistor | |
JP2004529504A (en) | A method and structure for forming an integrated circuit device using dummy features. | |
US20180083019A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2000349145A (en) | Semiconductor device | |
JP2008004881A (en) | Method of manufacturing element isolation structure section | |
JP3645142B2 (en) | Semiconductor wafer processing method and semiconductor device manufacturing method | |
JP4786697B2 (en) | Semiconductor device | |
JP4330523B2 (en) | Method for forming dummy layer of split gate flash memory device | |
JP2009252825A (en) | Semiconductor device and manufacturing method therefor | |
JP2012004592A (en) | Manufacturing method of semiconductor device | |
KR20050002317A (en) | Method of manufacturing a semiconductor device | |
JP2010232669A (en) | Semiconductor device and method of manufacturing semiconductor | |
KR100691131B1 (en) | Semiconductor device and manufacturing method thereof | |
KR20120033522A (en) | Semiconductor device having trench type isolation layer and forming method thereof | |
KR100729072B1 (en) | Method of forming trench type field isolation layer | |
KR20120057463A (en) | Method for forming semiconductor device | |
JP2003332415A (en) | Semiconductor device | |
KR20060122132A (en) | Semiconductor device | |
KR20060128152A (en) | Method for manufacturing semiconductor device | |
KR20050117330A (en) | Method of making isolation layer of semiconductor device | |
KR20090021962A (en) | Method for fabricating gate pattern | |
KR20110075206A (en) | Semiconductor device and method for forming using the same | |
KR20080112526A (en) | Method for planarization of semiconductor device and method for fabrication of flash memory device using the same | |
KR20060074176A (en) | Method of forming a floating gate electrode in flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4786697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |