JP2009081282A - Production process of circuit device - Google Patents
Production process of circuit device Download PDFInfo
- Publication number
- JP2009081282A JP2009081282A JP2007249558A JP2007249558A JP2009081282A JP 2009081282 A JP2009081282 A JP 2009081282A JP 2007249558 A JP2007249558 A JP 2007249558A JP 2007249558 A JP2007249558 A JP 2007249558A JP 2009081282 A JP2009081282 A JP 2009081282A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating layer
- metal substrate
- laser
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Description
本発明は回路装置の製造方法に関し、特に、半導体素子等の多数の回路素子から成る混成集積回路が組み込まれる回路装置の製造方法に関するものである。 The present invention relates to a method of manufacturing a circuit device, and more particularly to a method of manufacturing a circuit device in which a hybrid integrated circuit composed of a large number of circuit elements such as semiconductor elements is incorporated.
図１０を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。図１０（Ａ）は混成集積回路装置１００の平面図であり、図１０（Ｂ）はその断面図である。 A configuration of a conventional hybrid integrated circuit device 100 will be described with reference to FIG. 10 (see Patent Document 1 below). FIG. 10A is a plan view of the hybrid integrated circuit device 100, and FIG. 10B is a cross-sectional view thereof.
先ず、矩形の金属基板１０１の表面には、絶縁層１１０を介して導電パターン１０２が形成されており、この導電パターン１０２の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５およびパワーＴＲ１０４（パワートランジスタ）が、導電パターン１０２に接続されている。また、図１０（Ａ）を参照すると、紙面上に於ける上方の側面に沿って、導電パターン１０２から成るパッドが設けられ、このパッドにはリード（不図示）が固着される。更に、金属基板１０１の上面および側面を被覆する封止樹脂が設けられても良い。 First, a conductive pattern 102 is formed on the surface of a rectangular metal substrate 101 via an insulating layer 110, and a circuit element is fixed to a desired portion of the conductive pattern 102 to form a predetermined electric circuit. The Here, a semiconductor element 105 and a power TR 104 (power transistor) as circuit elements are connected to the conductive pattern 102. Referring to FIG. 10A, a pad made of a conductive pattern 102 is provided along an upper side surface on the paper surface, and a lead (not shown) is fixed to the pad. Further, a sealing resin that covers the upper surface and side surfaces of the metal substrate 101 may be provided.
パワーＴＲ１０４は、例えば１アンペア以上の大電流が通過するパワー系のトランジスタであり、発熱量が非常に大きい。このことから、パワーＴＲ１０４は、導電パターン１０２に固着されたヒートシンク１０６の上部に載置されていた。ヒートシンク１０６は、例えば縦×横×厚み＝１０ｍｍ×１０ｍｍ×１ｍｍ程度の銅等の金属片から成る。ヒートシンク１０６を採用することにより、パワーＴＲ１０４から発生した熱を外部に積極的に放出することができる。 The power TR 104 is a power transistor through which a large current of, for example, 1 ampere or more passes, and generates a very large amount of heat. For this reason, the power TR 104 is placed on the heat sink 106 fixed to the conductive pattern 102. The heat sink 106 is made of, for example, a metal piece such as copper having a length × width × thickness = 10 mm × 10 mm × 1 mm. By employing the heat sink 106, the heat generated from the power TR 104 can be actively released to the outside.
図１０（Ｂ）を参照して、更に、金属基板１０１と導電パターン１０２とは、絶縁層１１０を貫通して電気的に接続されている。ここでは、絶縁層１１０を円形に除去することにより開口部１０８が設けられ、この開口部１０８の底面からは金属基板１０１の上面が露出している。そして、開口部１０８の底面と導電パターン１０２とは、金属細線１２０を経由して接続されている。ここで、開口部１０８に接続される金属細線としては、金属基板１１０の上面に設けられる他の金属細線よりも太いものが採用され、例えば直径が２００μｍ程度の所謂太線が使用されている。 Referring to FIG. 10B, the metal substrate 101 and the conductive pattern 102 are further electrically connected through the insulating layer 110. Here, the opening 108 is provided by removing the insulating layer 110 in a circular shape, and the upper surface of the metal substrate 101 is exposed from the bottom surface of the opening 108. The bottom surface of the opening 108 and the conductive pattern 102 are connected via a thin metal wire 120. Here, as the thin metal wire connected to the opening 108, a wire thicker than other thin metal wires provided on the upper surface of the metal substrate 110 is employed, and for example, a so-called thick wire having a diameter of about 200 μm is used.
上記構成の混成集積回路装置１００の製造方法は次の通りである。先ず、金属基板１０１の上面を全面的に被覆する絶縁層１１０の上面に厚みが数十μｍ程度の銅を主材料とする導電箔を貼着する。次に、この導電箔に対して選択的なウェットエッチングを行うことにより、所定形状の導電パターン１０２を形成する。更に、半導体素子１０５やパワーＴＲ１０４等の回路素子を、金属基板１０１上の導電パターン１０２に電気的に接続する。次に、パッド状に形成された導電パターンにリード（不図示）を接続し、封止の工程を経て、混成集積回路装置１００が製造される。 A method for manufacturing the hybrid integrated circuit device 100 having the above-described configuration is as follows. First, a conductive foil mainly made of copper having a thickness of about several tens of μm is attached to the upper surface of the insulating layer 110 that covers the entire upper surface of the metal substrate 101. Next, the conductive pattern 102 having a predetermined shape is formed by performing selective wet etching on the conductive foil. Furthermore, circuit elements such as the semiconductor element 105 and the power TR 104 are electrically connected to the conductive pattern 102 on the metal substrate 101. Next, a lead (not shown) is connected to the conductive pattern formed in a pad shape, and the hybrid integrated circuit device 100 is manufactured through a sealing process.
また、図１０（Ｂ）に示した開口部１０８は、先端部が平坦に形成されたドリルであるエンドミルを使用して、絶縁層１１０を部分的に円形に除去して設けられる。更に、開口部１０８の底部に露出する金属基板１０１と導電パターン１０２との間に金属細線１２０を形成することにより、金属基板１０１と導電パターン１０２とは電気的に接続される。ここで、開口部１０８の直径Ｄ１０は１．５ｍｍ程度であり、開口部１０８に形成される金属細線１２０の直線的な長さＤ１１は、３．０ｍｍ程度である。
しかしながら、上述した混成集積回路装置の製造方法では、開口部１０８の製造に使用されるエンドミルが早期に摩耗してしまう問題があった。具体的には、熱伝導率を向上させるために、絶縁層１１０は、酸化シリコン等のフィラーが高充填された樹脂から構成されている。従って、この様な構成の絶縁層１１０を、エンドミルを用いて研削加工すると、絶縁層１１０に含まれる堅いフィラーによりエンドミルの先端部が摩耗してしまう。エンドミルの先端部が摩耗してしまうと、先ず、形成される開口部１０８の底部が粗面に成ってしまい、金属細線１２０として径が４０μｍ程度の細線を使用することが困難になる問題があった。 However, the above-described method for manufacturing a hybrid integrated circuit device has a problem that an end mill used for manufacturing the opening 108 is worn at an early stage. Specifically, in order to improve thermal conductivity, the insulating layer 110 is made of a resin highly filled with a filler such as silicon oxide. Therefore, when the insulating layer 110 having such a configuration is ground using an end mill, the end portion of the end mill is worn by the hard filler contained in the insulating layer 110. If the end of the end mill is worn, first, the bottom of the opening 108 to be formed becomes a rough surface, which makes it difficult to use a thin wire having a diameter of about 40 μm as the thin metal wire 120. It was.
また、開口部１０８の底部が粗面であっても、径が２００μｍ程度の太線を使用すると、太線はボンディングエネルギーを大きくしても断線しないので、金属細線１２０を開口部１０８の底面に接続することが可能となる。しかしながら、金属細線１２０として太線を使用すると、金属細線１２０のループ形状が大きくなり、金属細線１２０の形成に必要とされる直線的な長さＤ１１が３．０ｍｍ程度に長くなってしまう問題があった。このことが、装置全体の小型化を阻害していた。 Further, even if the bottom of the opening 108 is rough, if a thick wire having a diameter of about 200 μm is used, the thick wire will not be broken even if the bonding energy is increased, so that the thin metal wire 120 is connected to the bottom surface of the opening 108. It becomes possible. However, when a thick wire is used as the thin metal wire 120, the loop shape of the thin metal wire 120 becomes large, and there is a problem that the linear length D11 required for forming the thin metal wire 120 is increased to about 3.0 mm. It was. This hindered downsizing of the entire apparatus.
更に、上記したようにエンドミルが早期に摩耗してしまう現象は、径が細いエンドミルを使用するとより顕著に表れるので、例えば直径が１．０ｍｍ程度の細いエンドミルを使用することが困難であった。従って、例えば直径が１．５ｍｍ程度の比較的太いエンドミルを使用することが必要となり、形成される開口部１０８の直径Ｄ１０も１．５ｍｍ程度となる。このことから、開口部１０８自体の大きさを小さくすることも困難であった。 Furthermore, as described above, the phenomenon that the end mill wears quickly appears more remarkably when an end mill with a small diameter is used. For example, it is difficult to use a thin end mill with a diameter of about 1.0 mm. Therefore, for example, it is necessary to use a relatively thick end mill having a diameter of about 1.5 mm, and the diameter D10 of the formed opening 108 is also about 1.5 mm. For this reason, it is difficult to reduce the size of the opening 108 itself.
更にまた、開口部１０８の底面を平坦にすることが困難であったので、金属細線１２０と開口部１０８の底面との接続信頼性を向上させることが困難であった。 Furthermore, since it is difficult to make the bottom surface of the opening 108 flat, it is difficult to improve the connection reliability between the metal thin wire 120 and the bottom surface of the opening 108.
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、導電パターンと金属基板とが接続される接続部を効率的に形成する回路装置の製造方法を提供することにある。 The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a method of manufacturing a circuit device that efficiently forms a connection portion where a conductive pattern and a metal substrate are connected.
本発明の回路装置の製造方法は、上面を被覆する絶縁層を介して導電パターンが形成された金属基板を用意する工程と、前記絶縁層を部分的に除去した開口部から前記金属基板を露出させる工程と、金属細線を経由して前記金属基板と前記導電パターンとを電気的に接続する工程とを備え、前記金属基板を露出させる工程では、フィラーが充填された樹脂から成る前記絶縁層を、レーザーを照射させることにより部分的に除去して前記開口部を設けることを特徴とする。 The method for manufacturing a circuit device according to the present invention includes a step of preparing a metal substrate on which an electrically conductive pattern is formed via an insulating layer covering an upper surface, and exposing the metal substrate from an opening part where the insulating layer is partially removed. And a step of electrically connecting the metal substrate and the conductive pattern via a fine metal wire, and in the step of exposing the metal substrate, the insulating layer made of a resin filled with a filler is provided. The openings are partially removed by irradiating with a laser.
本発明によれば、フィラーが充填された樹脂から成る絶縁層を、レーザーを照射することにより除去している。従って、エンドミルを使用して絶縁層を除去していた背景技術の製造方法と比較すると、エンドミルが摩耗することにより生じていた問題が回避される。具体的には、絶縁層を除去して設けた開口部の底部に露出する回路基板が平坦化されるので、この底部に接続される金属細線として径が４０μｍ程度の細線を使用することが可能となる。そして、細線のループ形状は背景技術の太線と比較して小さいので、回路基板と導電パターンとを接続させる金属細線が専有する面積を小さくすることができる。 According to the present invention, the insulating layer made of the resin filled with the filler is removed by irradiating the laser. Therefore, the problem caused by the wear of the end mill is avoided as compared with the background-art manufacturing method in which the insulating layer is removed using the end mill. Specifically, since the circuit board exposed at the bottom of the opening provided by removing the insulating layer is flattened, a thin wire having a diameter of about 40 μm can be used as the metal thin wire connected to the bottom. It becomes. And since the loop shape of a thin line is small compared with the thick line of background art, the area which the metal fine line which connects a circuit board and a conductive pattern can occupy can be made small.
更に本発明では、絶縁層のみをレーザーにより除去することも可能であるし、絶縁層と共に金属基板を被覆する陽極酸化膜をレーザーにより除去することもできる。 Furthermore, in the present invention, it is possible to remove only the insulating layer with a laser, and it is also possible to remove the anodized film covering the metal substrate together with the insulating layer with a laser.
＜第１の実施の形態：混成集積回路装置の構成＞
本形態では、図１および図２を参照して、本発明の製造方法により製造される回路装置の一例として混成集積回路装置１０の構造を説明する。
<First Embodiment: Configuration of Hybrid Integrated Circuit Device>
In this embodiment, a structure of a hybrid integrated circuit device 10 will be described as an example of a circuit device manufactured by the manufacturing method of the present invention with reference to FIGS.
図１を参照して、本形態の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は全体を封止する封止樹脂１４を省いた混成集積回路装置１０の斜視図である。 With reference to FIG. 1, the structure of the hybrid integrated circuit device 10 of this embodiment will be described. FIG. 1A is a perspective view of the hybrid integrated circuit device 10 as viewed obliquely from above. FIG. 1B is a perspective view of the hybrid integrated circuit device 10 in which the sealing resin 14 for sealing the whole is omitted.
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、回路基板１１の上面に、導電パターン１３および回路素子から成る所定の機能を有する混成集積回路が構成されている。具体的には、先ず、矩形の回路基板１１の上面は絶縁層１２により被覆され、絶縁層１２の上面に形成された導電パターン１３の所定の箇所には、半導体素子やチップ素子等の回路素子が電気的に接続されている。更に、回路基板１１の上面に形成された導電パターン１３および回路素子は封止樹脂１４により被覆されている。また、リード２５は封止樹脂１４から外部に導出している。 Referring to FIGS. 1A and 1B, a hybrid integrated circuit device 10 is configured such that a hybrid integrated circuit having a predetermined function including a conductive pattern 13 and circuit elements is formed on an upper surface of a circuit board 11. Yes. Specifically, first, the upper surface of the rectangular circuit board 11 is covered with the insulating layer 12, and a circuit element such as a semiconductor element or a chip element is provided at a predetermined position of the conductive pattern 13 formed on the upper surface of the insulating layer 12. Are electrically connected. Further, the conductive pattern 13 and the circuit element formed on the upper surface of the circuit board 11 are covered with a sealing resin 14. The lead 25 is led out from the sealing resin 14 to the outside.
回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ〜１５０ｍｍ×１５ｍｍ〜１００ｍｍ×０．５ｍｍ〜１．５ｍｍ程度である。回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理されており、陽極酸化膜（酸化アルミニウム（Ａｌ２０３）から成る膜）により被覆されている。 The circuit board 11 is a metal board whose main material is a metal such as aluminum (Al) or copper (Cu). The specific size of the circuit board 11 is, for example, about length × width × thickness = 30 mm to 150 mm × 15 mm to 100 mm × 0.5 mm to 1.5 mm. When a substrate made of aluminum is employed as the circuit substrate 11, both main surfaces of the circuit substrate 11 are anodized and covered with an anodic oxide film (a film made of aluminum oxide (Al 2 O 3 )).
絶縁層１２は、回路基板１１の上面全域を覆うように形成されている。絶縁層１２は、直径が４．０μｍ程度のＡＬ２Ｏ３等から成るフィラーが６０重量％以上（例えば、６０重量％〜８０重量％）程度に高充填されたエポキシ樹脂等から成る。装置全体を封止する封止樹脂１４にも同様にフィラーが混入されるが、フィラーの混入量は絶縁層１２の方が多い。フィラーが混入されることにより、絶縁層１２の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層１２および回路基板１１を介して積極的に外部に放出することができる。絶縁層１２の具体的な厚みは、例えば５０μｍ程度である。また、図では、回路基板１１の上面のみが絶縁層１２により被覆されているが、回路基板１１の裏面も絶縁層１２により被覆しても良い。このようにすることで、回路基板１１の裏面を封止樹脂１４から外部に露出させても、回路基板１１の裏面を外部と絶縁させることができる。 The insulating layer 12 is formed so as to cover the entire upper surface of the circuit board 11. The insulating layer 12 is made of an epoxy resin or the like that is highly filled with about 60 wt% or more (for example, 60 wt% to 80 wt%) of a filler made of AL 2 O 3 or the like having a diameter of about 4.0 μm. Similarly, the filler is mixed in the sealing resin 14 that seals the entire apparatus, but the insulating layer 12 is more mixed in the filler. Since the thermal resistance of the insulating layer 12 is reduced by mixing the filler, the heat generated from the built-in circuit element can be positively released to the outside through the insulating layer 12 and the circuit board 11. it can. The specific thickness of the insulating layer 12 is, for example, about 50 μm. In the figure, only the upper surface of the circuit board 11 is covered with the insulating layer 12, but the back surface of the circuit board 11 may also be covered with the insulating layer 12. By doing in this way, even if the back surface of the circuit board 11 is exposed outside from the sealing resin 14, the back surface of the circuit board 11 can be insulated from the outside.
導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように絶縁層１２の表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。更に、制御素子１５Ａの周囲にも多数個のパッド１３Ｂが形成され、パッド１３Ｂと制御素子１５Ａとは金属細線１７により接続される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。更に、絶縁層１２を除去して設けた開口部２０の周辺部にもパッド１３Ｃが形成される。また、導電パターン１３は、絶縁層１２の上面に設けた厚みが５０μｍ〜１００μｍ程度の薄い導電膜をパターニングして形成される。 The conductive pattern 13 is made of a metal such as copper, and is formed on the surface of the insulating layer 12 so that a predetermined electric circuit is formed. A pad 13A made of the conductive pattern 13 is formed on the side from which the lead 25 is led out. Further, a large number of pads 13B are formed around the control element 15A, and the pads 13B and the control element 15A are connected by a thin metal wire 17. Although a single-layer conductive pattern 13 is shown here, a multilayer conductive pattern 13 laminated via an insulating layer may be formed on the upper surface of the circuit board 11. Furthermore, a pad 13C is also formed around the opening 20 provided by removing the insulating layer 12. The conductive pattern 13 is formed by patterning a thin conductive film having a thickness of about 50 μm to 100 μm provided on the upper surface of the insulating layer 12.
導電パターン１３に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着されても良い。 As a circuit element electrically connected to the conductive pattern 13, an active element or a passive element can be generally used. Specifically, transistors, LSI chips, diodes, chip resistors, chip capacitors, inductances, thermistors, antennas, oscillators, and the like can be employed as circuit elements. Furthermore, a resin-sealed package or the like may be fixed to the conductive pattern 13 as a circuit element.
図１（Ｂ）を参照すると、回路基板１１の上面には、回路素子として制御素子１５Ａ、パワー素子１５Ｂ、１５Ｃおよびチップ素子１５Ｄが配置されている。 Referring to FIG. 1B, a control element 15A, power elements 15B and 15C, and a chip element 15D are arranged on the upper surface of the circuit board 11 as circuit elements.
制御素子１５Ａは、所定の電気回路が表面に形成された半導体素子（小信号系の半導体素子）であり、パワー素子１５Ｂの制御電極に電気信号（制御信号）を供給している。制御素子１５Ａは、例えば１アンペア未満の電流が流れる半導体素子である。 The control element 15A is a semiconductor element (small signal semiconductor element) having a predetermined electric circuit formed on its surface, and supplies an electric signal (control signal) to the control electrode of the power element 15B. The control element 15A is a semiconductor element in which a current of less than 1 ampere flows, for example.
パワー素子１５Ｂ、１５Ｃは、例えば１アンペア以上の大電流が主電極を通過する素子（大信号系の半導体素子）であり、制御素子１５Ａによりその動作が制御される。具体的には、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＣ（Integrated Circuit）、バイポーラ型トランジスタ等をパワー素子１５Ｂとして採用可能である。更に、パワー素子１５Ｃは、上述した構成のヒートシンク２６の上面に実装されている。 The power elements 15B and 15C are elements (large-signal semiconductor elements) through which a large current of, for example, 1 ampere or more passes through the main electrode, and their operations are controlled by the control element 15A. Specifically, a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor), an IGBT (Insulated Gate Bipolar Transistor), an IC (Integrated Circuit), a bipolar transistor, or the like can be used as the power element 15B. Further, the power element 15C is mounted on the upper surface of the heat sink 26 having the above-described configuration.
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、封止樹脂１４により、導電パターン１３、回路素子、金属細線１７等が封止されている。また、回路基板１１の裏面も含む回路基板１１全体が封止樹脂１４により被覆されても良いし、回路基板１１の裏面を封止樹脂１４から露出させても良い。更に、封止樹脂１４には、熱伝導性の向上等を目的として酸化シリコン等のフィラーが混入され、例えばフィラーが１０％〜２０％程度混入された熱硬化性樹脂から封止樹脂１４は構成される。 The sealing resin 14 is formed by a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin. Here, the conductive pattern 13, the circuit element, the fine metal wire 17, and the like are sealed with the sealing resin 14. Further, the entire circuit board 11 including the back surface of the circuit board 11 may be covered with the sealing resin 14, or the back surface of the circuit board 11 may be exposed from the sealing resin 14. Further, the sealing resin 14 is mixed with a filler such as silicon oxide for the purpose of improving thermal conductivity. For example, the sealing resin 14 is composed of a thermosetting resin mixed with about 10% to 20% of filler. Is done.
更に、図１（Ａ）では、封止樹脂１４を用いた封止方法が示されているが、回路基板１１の上面に形成された混成集積回路を中空構造のケース材にて封止する封止方法が採用されても良い。 Further, in FIG. 1A, a sealing method using the sealing resin 14 is shown. However, a sealing for sealing the hybrid integrated circuit formed on the upper surface of the circuit board 11 with a case material having a hollow structure. A stopping method may be employed.
リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。即ち、リード２５は、回路基板１１の上面に形成された導電パターン１３を経由して回路素子と電気的に接続されている。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。 One end of the lead 25 is electrically connected to the pad 13 </ b> A on the circuit board 11, and the other end is led out from the sealing resin 14. That is, the lead 25 is electrically connected to the circuit element via the conductive pattern 13 formed on the upper surface of the circuit board 11. The lead 25 is made of a metal whose main component is copper (Cu), aluminum (Al), an Fe—Ni alloy, or the like. Here, the lead 25 is connected to the pad 13A provided along two opposing sides of the circuit board 11. However, the pad 13A may be provided along one side or four sides of the circuit board 11, and the lead 25 may be connected to the pad 13A.
図１（Ｂ）を参照して、絶縁層１２を部分的に円形に除去して開口部２０が設けられており、この開口部２０の底面に露出する回路基板１１と、導電パターン１３のパッド１３Ｃとは、金属細線１７Ａを経由して接続される。この様に、絶縁層１２を貫通して回路基板１１と導電パターン１３とを電気的に接続することにより、回路基板１１を固定電位（接地電位や電源電位）に接続して、その電位を固定することができる。このことにより、外部から伝搬してくるノイズを回路基板１１により遮蔽するシールド効果が向上される。 Referring to FIG. 1B, the insulating layer 12 is partially removed in a circular shape to provide an opening 20. The circuit board 11 exposed on the bottom surface of the opening 20 and the pad of the conductive pattern 13 are provided. 13C is connected via a thin metal wire 17A. In this way, by connecting the circuit board 11 and the conductive pattern 13 through the insulating layer 12, the circuit board 11 is connected to a fixed potential (ground potential or power supply potential), and the potential is fixed. can do. As a result, the shielding effect of shielding noise propagating from the outside by the circuit board 11 is improved.
図２を参照して、次に、回路基板１１が導電パターン１３に接続される箇所の構造を説明する。図２（Ａ）は開口部２０が設けられる箇所を拡大した平面図であり、図２（Ｂ）はその箇所の断面図である。 Next, referring to FIG. 2, the structure of the location where the circuit board 11 is connected to the conductive pattern 13 will be described. FIG. 2A is an enlarged plan view of a location where the opening 20 is provided, and FIG. 2B is a cross-sectional view of that location.
図２（Ａ）および図２（Ｂ）を参照して、先ず、絶縁層１２を部分的に円形に除去することにより開口部２０が形成されており、この開口部２０の底部には回路基板１１の上面が露出している。 Referring to FIGS. 2A and 2B, first, an opening 20 is formed by partially removing the insulating layer 12 into a circular shape, and a circuit board is formed at the bottom of the opening 20. 11 is exposed.
図２（Ｂ）を参照すると、絶縁層１２および酸化膜２１を部分的に除去することで、開口部２０が形成されており、開口部２０の上面には回路基板１１を構成する金属材料（ここではアルミニウム）が露出している。開口部２０の直径Ｄ２は例えば１．０ｍｍ程度であり、上記した背景技術と比較すると小さく形成されている。また、本発明ではレーザーを使用して絶縁層１２および酸化膜２１の除去を行っているので、エンドミルのみを利用して開口部２０を形成していた背景技術と比較すると、開口部２０の底部に露出する回路基板１１の表面が平滑な面となっている。従って、回路基板１１の表面にワイヤボンディングする際に、大きなボンディングエネルギーが不要となる。 Referring to FIG. 2B, an opening 20 is formed by partially removing the insulating layer 12 and the oxide film 21, and a metal material (which forms the circuit board 11) is formed on the upper surface of the opening 20. Here, aluminum is exposed. The diameter D2 of the opening 20 is, for example, about 1.0 mm, and is smaller than the background art described above. In the present invention, since the insulating layer 12 and the oxide film 21 are removed using a laser, the bottom portion of the opening 20 is compared with the background art in which the opening 20 is formed using only the end mill. The surface of the circuit board 11 exposed to the surface is a smooth surface. Therefore, large bonding energy is not required when wire bonding is performed on the surface of the circuit board 11.
開口部２０の底面とパッド１３Ｃとは、銅（Ｃｕ）、金（Ａｕ）またはアルミニウム（Ａｌ）から成る金属細線１７Ａを経由して接続されている。金属細線１７Ａの形成方法は、ボールボンディングでも良いし、ウェッジボンディングでも可能である。また、上記したように、開口部２０に露出する回路基板１１の露出面が平滑な面であるので、直径が４０μｍ程度の細線を金属細線１７Ａとして採用することができる。細線を採用することにより金属細線１７の形成に必要とされる長さＤ１を、従来の３．０ｍｍ程度から１．０ｍｍ程度に短くすることができる。更にまた、回路素子のワイヤボンディングに使用される金属細線と同様にものを、回路基板１１の接続に使用される金属細線１７Ａに適用させることもできる。従って、回路基板１１の上面に形成される金属細線の全てを１つの種類の細線に統一することも可能となる。 The bottom surface of the opening 20 and the pad 13C are connected via a fine metal wire 17A made of copper (Cu), gold (Au), or aluminum (Al). The method for forming the fine metal wire 17A may be ball bonding or wedge bonding. As described above, since the exposed surface of the circuit board 11 exposed to the opening 20 is a smooth surface, a thin wire having a diameter of about 40 μm can be adopted as the metal thin wire 17A. By adopting the fine wire, the length D1 required for forming the fine metal wire 17 can be shortened from about 3.0 mm to about 1.0 mm. Furthermore, the same thin metal wires used for wire bonding of circuit elements can be applied to the thin metal wires 17A used for connecting the circuit board 11. Therefore, it is possible to unify all of the fine metal wires formed on the upper surface of the circuit board 11 into one type of fine wire.
更にまた、レーザー照射により絶縁層１２および酸化膜２１が部分的に除去されるので、エンドミルを使用してこれらの層を除去していた背景技術と比較して、絶縁層１２および酸化膜２１に機械的衝撃が加えられていない。従って、開口部２０の周辺部において酸化膜２１および絶縁層１２に微細なクラックが発生して耐圧が低下してしまうことが防止されている。 Furthermore, since the insulating layer 12 and the oxide film 21 are partially removed by laser irradiation, the insulating layer 12 and the oxide film 21 are compared with the background art in which these layers are removed using an end mill. No mechanical shock is applied. Therefore, it is possible to prevent the breakdown voltage from being lowered due to generation of fine cracks in the oxide film 21 and the insulating layer 12 in the peripheral portion of the opening 20.
また、回路基板１１の側面は傾斜面となっている。具体的には、回路基板１１の側面は、回路基板１１の上面から連続して外側に向かって傾斜する第１傾斜面１１Ａと、回路基板１１の下面から連続して外側に向かって傾斜する第２傾斜面１１Ｂとから構成されている。
＜第２の実施の形態：混成集積回路装置の製造方法＞
次に、図３から図９を参照して、上記した構成の混成集積回路装置の製造方法を説明する。
The side surface of the circuit board 11 is an inclined surface. Specifically, the side surface of the circuit board 11 has a first inclined surface 11A that is continuously inclined outward from the upper surface of the circuit board 11, and a first inclined surface that is continuously inclined outward from the lower surface of the circuit board 11. 2 inclined surfaces 11B.
Second Embodiment: Method for Manufacturing Hybrid Integrated Circuit Device
Next, a method for manufacturing a hybrid integrated circuit device having the above configuration will be described with reference to FIGS.
第１工程：図３から図６参照
本工程では、先ず、金属基板１９Ｂの上面を被覆する絶縁層１２を部分的に除去して開口部２０を設ける。
First Step: See FIGS. 3 to 6 In this step, first, the insulating layer 12 covering the upper surface of the metal substrate 19B is partially removed to provide the opening 20.
ここで、開口部２０の形成方法としては、２つの手法が考えられる。第１の手法は炭酸ガスレーザー等の波長が長いレーザーを使用して絶縁層１２を除去し、その後に、エンドミルを使用して金属基板１９Ｂの上面を被覆する酸化膜２１（陽極酸化膜）を除去する方法である。一方、第２の手法は、ＹＡＧレーザー等の波長の短いレーザーを使用することにより、絶縁層１２および酸化膜２１（陽極酸化膜）の両方を除去して開口部２０を形成する方法である。 Here, two methods can be considered as a method of forming the opening 20. In the first method, the insulating layer 12 is removed using a laser having a long wavelength, such as a carbon dioxide laser, and then an oxide film 21 (anodized film) covering the upper surface of the metal substrate 19B is used using an end mill. It is a method of removing. On the other hand, the second method is a method of forming the opening 20 by removing both the insulating layer 12 and the oxide film 21 (anodized film) by using a short wavelength laser such as a YAG laser.
上記した第１の手法を図３および図４を参照して説明し、第２の手法を図５および図６を参照して説明する。 The first method described above will be described with reference to FIGS. 3 and 4, and the second method will be described with reference to FIGS. 5 and 6.
図３および図４を参照して、上記した第１の手法を説明する。図３（Ａ）は本工程を示す断面図であり、図３（Ｂ）は開口部２０が形成される部分を拡大した断面図であり、図３（Ｃ）は開口部２０を示す平面図である。また、図４は本工程により形成された開口部２０を撮影した画像である。 The first method described above will be described with reference to FIGS. 3A is a cross-sectional view showing this process, FIG. 3B is an enlarged cross-sectional view of a portion where the opening 20 is formed, and FIG. 3C is a plan view showing the opening 20. It is. FIG. 4 is an image obtained by photographing the opening 20 formed by this process.
図３を参照して、先ず、金属基板１９Ｂの上面は全面的に絶縁層１２により被覆され、絶縁層１２の上面には所定形状の導電パターン１３が形成されている。 Referring to FIG. 3, first, the upper surface of metal substrate 19 </ b> B is entirely covered with insulating layer 12, and conductive pattern 13 having a predetermined shape is formed on the upper surface of insulating layer 12.
金属基板１９Ｂは、アルミニウムまたは銅あるいはこれらを主材料とする合金からなり、厚みは０．５ｍｍ〜１．５ｍｍ程度である。更に、金属基板１９Ｂには、１つの混成集積回路装置となるユニット３２が複数形成されており、各ユニット３２同士の間には第１の溝２０Ａおよび第２の溝２０Ｂが形成されている。第１の溝２０Ａおよび第２の溝２０Ｂは、Ｖ字型の断面形状を呈し、高速で回転するカットソーを用いて形成されている。 The metal substrate 19B is made of aluminum, copper, or an alloy mainly containing these, and has a thickness of about 0.5 mm to 1.5 mm. Further, a plurality of units 32 to be one hybrid integrated circuit device are formed on the metal substrate 19B, and a first groove 20A and a second groove 20B are formed between the units 32. The first groove 20A and the second groove 20B have a V-shaped cross-sectional shape and are formed using a cut saw that rotates at high speed.
絶縁層１２は、上述したように、エポキシ樹脂等の樹脂材料にフィラー（アルミナまたはシリカ）が高充填されたものであり、その厚みは５０μｍ程度である。 As described above, the insulating layer 12 is obtained by highly filling a resin material such as an epoxy resin with a filler (alumina or silica), and has a thickness of about 50 μm.
導電パターン１３は、絶縁層１２の上面に貼着された銅などの導電材料から成る導電箔を所定の形状にウェットエッチングすることにより形成される。各ユニット３２に形成される導電パターン１３は同一の形状を呈する。 The conductive pattern 13 is formed by wet-etching a conductive foil made of a conductive material such as copper attached to the upper surface of the insulating layer 12 into a predetermined shape. The conductive pattern 13 formed in each unit 32 has the same shape.
図３（Ａ）及び図３（Ｂ）を参照して、本工程ではレーザー２２を上方から絶縁層１２の表面に照射して、絶縁層１２を部分的に除去した開口部２０を形成している。レーザー２２としては波長が長い炭酸ガスレーザーが採用可能である。炭酸ガスレーザーは、絶縁層１２を構成する樹脂材料に対して吸光率が高いので、レーザー２２により絶縁層１２は効率的に除去される。ここでは、金属基板１９Ｂの上面を被覆する酸化膜２１は、波長が長いレーザー２２の吸光率が低いので、除去されずに残存している。従って、ここでは開口部２０の底面には酸化膜２１が露出する。なお、本工程で開口部２０の内部に残存した酸化膜２１は、次工程にてエンドミルにて除去される。 Referring to FIGS. 3A and 3B, in this step, a laser 22 is irradiated on the surface of the insulating layer 12 from above to form an opening 20 in which the insulating layer 12 is partially removed. Yes. A carbon dioxide laser having a long wavelength can be used as the laser 22. Since the carbon dioxide laser has a high absorbance with respect to the resin material constituting the insulating layer 12, the insulating layer 12 is efficiently removed by the laser 22. Here, the oxide film 21 covering the upper surface of the metal substrate 19B remains without being removed because of the low absorbance of the laser 22 having a long wavelength. Accordingly, the oxide film 21 is exposed on the bottom surface of the opening 20 here. The oxide film 21 remaining inside the opening 20 in this step is removed by an end mill in the next step.
図３（Ｃ）を参照して、本工程に於けるレーザー２２の走査方法を説明する。ここでは先ず、開口部２０の周辺部に於いては、レーザー２２の走査は円走査２２Ａである。即ち、この円走査２２Ａは、形成される開口部２０の外縁の形状に沿った形状の走査である。この様に開口部２０の周辺部にて円走査２２Ａを行うことにより、開口部２０の外縁の形状を円形状にすることが可能となる。 With reference to FIG. 3C, a scanning method of the laser 22 in this step will be described. Here, first, in the periphery of the opening 20, the scanning of the laser 22 is a circular scanning 22 </ b> A. That is, the circular scan 22A is a scan having a shape along the shape of the outer edge of the opening 20 to be formed. In this way, by performing the circular scanning 22A in the peripheral portion of the opening 20, the shape of the outer edge of the opening 20 can be made circular.
更に、開口部２０の中心部付近に於いては、一方向に直線的にレーザー２２を走査させるラスター走査２２Ｂを行っている。この様に、開口部２０の中心部に於いてラスター走査２２Ｂを行うことにより、開口部２０の中心部に残渣が大量に残存してしまうことが防止される。例えば、開口部２０の内部の全域にわたりレーザー２２を円走査させることも可能であるが、この様にすると開口部２０の中心部付近が十分に走査されずに、残渣が残存してしまう恐れがある。それに対して、開口部２０の中心部付近をラスター走査すると、中心部に於いて均等な走査が行われることから、局所的に残渣が大量に発生することが防止される。 Further, in the vicinity of the center of the opening 20, raster scanning 22 </ b> B is performed in which the laser 22 is scanned linearly in one direction. Thus, by performing the raster scanning 22B at the center of the opening 20, it is possible to prevent a large amount of residue from remaining in the center of the opening 20. For example, the laser 22 can be circularly scanned over the entire inside of the opening 20, but in this case, the vicinity of the center of the opening 20 may not be sufficiently scanned, and a residue may remain. is there. On the other hand, when raster scanning is performed in the vicinity of the center of the opening 20, uniform scanning is performed in the center, thereby preventing a large amount of residue from being generated locally.
ここで、本工程に於けるレーザー２２の走査スピードは、例えば５００ｍｍ／ｓｅｃ以上、照射回数は２回以上が好ましい。この様な条件にすることで、開口部２０の外周部における絶縁層１２の炭化が防止されると共に、開口部２０の底部に大量の残渣が残存することも防止される。 Here, the scanning speed of the laser 22 in this step is preferably, for example, 500 mm / sec or more, and the number of irradiations is 2 times or more. By setting such conditions, carbonization of the insulating layer 12 at the outer peripheral portion of the opening 20 is prevented, and a large amount of residue is prevented from remaining at the bottom of the opening 20.
図４の写真を参照して、本工程が終了した後の開口部２０の状況を説明する。図４（Ａ）は開口部２０を上方から撮影した写真であり、図４（Ｂ）は断面を示す写真であり、図４（Ｃ）は図４（Ｂ）を拡大した写真である。 With reference to the photograph of FIG. 4, the state of the opening part 20 after this process is complete | finished is demonstrated. 4A is a photograph of the opening 20 taken from above, FIG. 4B is a photograph showing a cross section, and FIG. 4C is an enlarged photograph of FIG. 4B.
図４（Ａ）を参照して、絶縁層１２を部分的に円形に除去した開口部２０が設けられている。そして、開口部２０の内部のレーザーの痕跡から、開口部２０の外周部に於いては上記した円走査２２Ａが行われており、中央部付近に於いてはラスター走査２２Ｂが行われているのは明らかである。 Referring to FIG. 4A, an opening 20 is provided in which the insulating layer 12 is partially removed in a circular shape. Then, from the trace of the laser inside the opening 20, the circular scan 22A is performed on the outer periphery of the opening 20, and the raster scan 22B is performed near the center. Is clear.
図４（Ｂ）および図４（Ｃ）を参照して、絶縁層１２をレーザー照射により除去することで、絶縁層１２が除去された領域では、金属基板１９Ｂの上面を被覆する酸化膜２１が露出している。 4B and 4C, by removing insulating layer 12 by laser irradiation, oxide film 21 covering the upper surface of metal substrate 19B is formed in the region where insulating layer 12 is removed. Exposed.
次に、図５および図６を参照して、絶縁層１２および酸化膜２１の両方をレーザーにより除去する第２の手法を以下に説明する。 Next, a second method for removing both the insulating layer 12 and the oxide film 21 with a laser will be described with reference to FIGS.
図５（Ａ）は本工程を示す断面図であり、図５（Ｂ）は開口部２０の部分を拡大した断面図であり、図５（Ｃ）は開口部２０を示す平面図である。 FIG. 5A is a cross-sectional view showing this step, FIG. 5B is an enlarged cross-sectional view of the opening 20, and FIG. 5C is a plan view showing the opening 20.
図５（Ａ）および図５（Ｂ）を参照して、本工程では、レーザー２３を上方から照射させることにより、絶縁層１２と共にその下方の酸化膜２１も除去して、開口部２０を形成している。そして、開口部２０の底面からは、金属基板１９Ｂを構成する金属材料（例えばアルミニウム）が露出する。 Referring to FIGS. 5A and 5B, in this step, laser 23 is irradiated from above to remove insulating layer 12 and oxide film 21 therebelow to form opening 20. is doing. A metal material (for example, aluminum) constituting the metal substrate 19B is exposed from the bottom surface of the opening 20.
本工程で用いるレーザー２３としては、上記した第１の手法よりも波長が短いレーザー（例えばＹＡＧレーザー）が採用される。または、ＹＡＧレーザーよりも更に波長が短いレーザーがレーザー２３として採用されても良い。この様な波長のレーザー２３は、絶縁層１２を構成する樹脂材料に対しても吸光率が高く、更に、金属酸化物（Ａｌ２０３）である酸化膜２１に対しても吸光率が高い。従って、レーザー２３により両者を効率的に除去できる。 As the laser 23 used in this step, a laser (for example, YAG laser) having a shorter wavelength than the first method described above is employed. Alternatively, a laser having a shorter wavelength than the YAG laser may be employed as the laser 23. The laser 23 having such a wavelength has a high absorbance for the resin material constituting the insulating layer 12 and also has a high absorbance for the oxide film 21 which is a metal oxide (Al 2 0 3 ). . Therefore, both can be efficiently removed by the laser 23.
図５（Ｃ）を参照して、レーザー２３の操作方法は、上記したレーザー２２と同様でよい。即ち、レーザー２３の走査は、開口部２０の周辺部に於いては円走査２３Ａであり、開口部２０の中心部付近に於いてはラスター走査２３Ｂである。ここで、レーザー２３の走査スピードは例えば１００ｍｍ／ｓｅｃ以上であり、照射回数は５回以上が好適である。この様にすることで、開口部２０の内側の絶縁層１２および酸化膜２１を確実に取り除ける。 Referring to FIG. 5C, the operation method of laser 23 may be the same as that of laser 22 described above. That is, the scanning of the laser 23 is a circular scanning 23A in the periphery of the opening 20, and a raster scanning 23B in the vicinity of the center of the opening 20. Here, the scanning speed of the laser 23 is, for example, 100 mm / sec or more, and the number of irradiation is preferably 5 times or more. In this way, the insulating layer 12 and the oxide film 21 inside the opening 20 can be reliably removed.
図６を参照して、上記工程により酸化膜２１が除去された開口部２０の状態を説明する。図６（Ａ）は開口部２０を上方から撮影した画像であり、図６（Ｂ）は絶縁層１２が除去された部分の断面図示す画像であり、図６（Ｃ）は図６（Ｂ）を拡大した画像である。 With reference to FIG. 6, the state of the opening 20 from which the oxide film 21 has been removed by the above process will be described. 6A is an image obtained by photographing the opening 20 from above, FIG. 6B is an image showing a cross-sectional view of the portion from which the insulating layer 12 has been removed, and FIG. 6C is the image of FIG. ) Is an enlarged image.
図６（Ａ）を参照して、開口部２０の内部に形成されたレーザーの痕跡を参照すると、開口部２０の周辺部に於いてはレーザーの走査は円走査２３Ａであり、中心部付近に於いてはラスター走査２３Ｂであることが理解できる。 Referring to FIG. 6A, referring to the traces of the laser formed inside the opening 20, the laser scanning is a circular scan 23A in the periphery of the opening 20, near the center. It can be understood that this is a raster scan 23B.
図６（Ｂ）及び図６（Ｃ）を参照して、上記したレーザーが照射されることにより絶縁層１２および酸化膜２１が除去されて、両者が除去された領域（図６（Ａ）に示す開口部２０）では、金属基板１９Ｂの金属材料が露出している。 With reference to FIGS. 6B and 6C, the insulating layer 12 and the oxide film 21 are removed by irradiation with the above-described laser, and a region where both are removed (see FIG. 6A). In the opening 20) shown, the metal material of the metal substrate 19B is exposed.
上記した工程では、背景技術とは異なり絶縁層１２の除去にエンドミルが使用されないので、開口部２０の直径を小さくすることが可能となる。開口部２０の直径は例えば１．０ｍｍ程度であり、背景技術と比較すると２／３程度の直径となる。 In the above-described process, unlike the background art, since the end mill is not used for removing the insulating layer 12, the diameter of the opening 20 can be reduced. The diameter of the opening 20 is, for example, about 1.0 mm, which is about 2/3 as compared with the background art.
上記した本工程のレーザー照射は、金属基板１９Ｂの各ユニット３２に対して行われる。 The laser irradiation in this step described above is performed on each unit 32 of the metal substrate 19B.
第２工程：図７および図８参照
本工程では、エンドミル２７を使用して、開口部２０の底部に金属基板１９Ｂの金属材料を露出させる。図７（Ａ）は本工程を示す断面図であり、図７（Ｂ）および図７（Ｃ）は開口部２０の部分を拡大した断面図である。また、図８はエンドミルが摩耗した状態を示す画像である。
Second Step: See FIGS. 7 and 8 In this step, the end mill 27 is used to expose the metal material of the metal substrate 19 </ b> B at the bottom of the opening 20. FIG. 7A is a cross-sectional view showing this step, and FIGS. 7B and 7C are cross-sectional views in which a portion of the opening 20 is enlarged. FIG. 8 is an image showing a state where the end mill is worn.
本工程は、上記した第１工程に於いて、第１の手法を採用した場合でも、第２の手法を採用した場合でも行われた方が良い。 This step should be carried out in the first step, whether the first method or the second method is used.
図７（Ｂ）を参照して、第１工程にて第１の手法が採用された場合は、エンドミル２７を使用して開口部２０に露出する酸化膜２１を除去する。エンドミル２７は、下端が平坦に形成されたドリルであり、その直径は開口部２０の直径よりも細く形成されている。そして、高速で回転するエンドミル２７で、開口部２０から露出する酸化膜２１を削除する。このことにより、金属基板１９Ｂの金属材料が開口部２０の底面に露出する。ここでは、硬いフィラーが含まれている絶縁層１２は先工程にて除去されており、エンドミル２７は酸化膜２１のみを除去する。従って、絶縁層１２および酸化膜２１の両方をエンドミルにより除去していた従来の方法と比較すると、エンドミル２７の摩耗は抑制される。 Referring to FIG. 7B, when the first method is adopted in the first step, oxide film 21 exposed at opening 20 is removed using end mill 27. The end mill 27 is a drill having a flat bottom end, and has a diameter smaller than that of the opening 20. Then, the oxide film 21 exposed from the opening 20 is removed by the end mill 27 that rotates at high speed. As a result, the metal material of the metal substrate 19 </ b> B is exposed on the bottom surface of the opening 20. Here, the insulating layer 12 containing the hard filler is removed in the previous step, and the end mill 27 removes only the oxide film 21. Therefore, the wear of the end mill 27 is suppressed as compared with the conventional method in which both the insulating layer 12 and the oxide film 21 are removed by the end mill.
図７（Ｃ）を参照して、第２工程にて第２の手法が採用された場合を説明する。ここでは、開口部２０に露出する金属基板１９Ｂの上面が酸化膜２８により被覆されている。 With reference to FIG. 7C, the case where the second method is adopted in the second step will be described. Here, the upper surface of the metal substrate 19 </ b> B exposed to the opening 20 is covered with the oxide film 28.
ここで、上記した第１工程の第２手法によりにより、開口部２０の領域に於ける絶縁層１２および酸化膜２１は除去されているので、開口部２０には容易にワイヤボンディングできるように思われる。しかしながら、レーザーを照射された金属基板１９Ｂは高温に加熱されるので、金属基板１９Ｂの露出面は直ちに酸化して酸化膜２８により被覆されてしまう。そして、酸化した状態の金属基板１９Ｂの露出面にワイヤボンディングすることは容易ではない。従って、本工程ではその酸化膜２８を除去して、次工程のワイヤボンディングを容易にしている。 Here, since the insulating layer 12 and the oxide film 21 in the region of the opening 20 have been removed by the second method of the first step described above, it seems that the opening 20 can be easily wire-bonded. It is. However, since the metal substrate 19B irradiated with the laser is heated to a high temperature, the exposed surface of the metal substrate 19B is immediately oxidized and covered with the oxide film. And it is not easy to wire-bond to the exposed surface of the oxidized metal substrate 19B. Therefore, in this step, the oxide film 28 is removed to facilitate wire bonding in the next step.
エンドミル２７による酸化膜２８の除去方法は、上記と同様であり、高速で回転するエンドミル２７により酸化膜２８を除去して、金属基板１９Ｂの金属材料であるアルミニウムを開口部２０の底面に露出させる。この図７（Ｃ）に示した方法によっても、エンドミル２７は絶縁層１２を除去する必要がないので、エンドミル２７の早期の摩耗が防止される。 The method of removing the oxide film 28 by the end mill 27 is the same as described above, and the oxide film 28 is removed by the end mill 27 that rotates at high speed to expose aluminum, which is the metal material of the metal substrate 19B, on the bottom surface of the opening 20. . Even by the method shown in FIG. 7C, the end mill 27 does not need to remove the insulating layer 12, and therefore, the wear of the end mill 27 is prevented.
図８を参照して、エンドミル２７の摩耗を検証するために行った実験結果を説明する。図８（Ａ）および図８（Ｂ）はエンドミル２７の先端部を撮影した画像である。図８（Ａ）は、上記した工程にて説明したように、金属基板を被覆する酸化膜のみを除去した後のエンドミル２７を撮影した画像である。一方、図８（Ｂ）は絶縁層の除去を行った後のエンドミル２７を撮影した画像である。 With reference to FIG. 8, the result of the experiment conducted for verifying the wear of the end mill 27 will be described. 8A and 8B are images obtained by photographing the tip of the end mill 27. FIG. FIG. 8A is an image obtained by photographing the end mill 27 after removing only the oxide film covering the metal substrate, as described in the above-described process. On the other hand, FIG. 8B is an image obtained by photographing the end mill 27 after the insulating layer is removed.
図８（Ａ）を参照すると、エンドミル２７の先端部の摩耗は殆ど無い。この理由は、本実施の形態では、絶縁層１２の除去はレーザーを使用して、金属基板１９Ｂを被覆する酸化膜の除去のみエンドミル２７を使用するからである。従って、エンドミル２７を長期間に渡って使用することが可能となり、取り替えの回数を少なくして、コストダウンを図ることができる。 Referring to FIG. 8A, there is almost no wear at the tip of the end mill 27. This is because, in this embodiment, the insulating layer 12 is removed using a laser, and the end mill 27 is used only for removing the oxide film covering the metal substrate 19B. Therefore, the end mill 27 can be used for a long period of time, and the number of replacements can be reduced to reduce the cost.
一方、図８（Ｂ）を参照すると、灰色を呈している部分が、エンドミルの先端が摩耗した領域である。この摩耗は、エンドミル２７が絶縁層１２をドリル加工する際に、絶縁層１２に含まれるフィラーがエンドミル２７の先端部に接触することで発生する。摩耗したエンドミル２７を使用すると、エンドミル２７により加工される金属基板の露出面の凹凸が大きくなり、次工程のワイヤボンディングが困難になる恐れがある。 On the other hand, referring to FIG. 8B, a gray portion is a region where the end of the end mill is worn. This wear occurs when the filler included in the insulating layer 12 contacts the tip of the end mill 27 when the end mill 27 drills the insulating layer 12. When the worn end mill 27 is used, the unevenness of the exposed surface of the metal substrate processed by the end mill 27 becomes large, which may make it difficult to perform wire bonding in the next process.
以上のことから、絶縁層１２をレーザー照射により除去し、図７に示す酸化膜２１または酸化膜２８の除去にエンドミル２７を使用することで、エンドミルの摩耗を少なくして寿命を延ばすことができる。 From the above, the insulating layer 12 is removed by laser irradiation, and the end mill 27 is used to remove the oxide film 21 or the oxide film 28 shown in FIG. 7, thereby reducing the wear of the end mill and extending the life. .
ここで、図７（Ｃ）に示したエンドミル２７を使用して酸化膜２８を除去する本工程は、省くことも可能である。即ち、次工程のワイヤボンディングに於いて、金属細線に加えられるボンディングエネルギーを大きくすることで、ワイヤボンディングを行うことが可能となる。例えば、金属細線を開口部２０に接続する際に与えられる振動エネルギーを１８０Ｈｚ以上に大きくすると、酸化膜２８が開口部２０の底部に存在していても、ワイヤボンディングを行うことが可能となる。しかしながら、細線に対して大きな振動エネルギーを加えると断線する恐れがあることから、この場合は、例えば直径が２００μｍ以上の太線を金属細線として使用することが必要とされる。 Here, this step of removing the oxide film 28 using the end mill 27 shown in FIG. 7C can be omitted. That is, in the next step of wire bonding, it is possible to perform wire bonding by increasing the bonding energy applied to the fine metal wires. For example, when the vibration energy applied when connecting the metal thin wire to the opening 20 is increased to 180 Hz or more, wire bonding can be performed even if the oxide film 28 exists at the bottom of the opening 20. However, if a large vibration energy is applied to the fine wire, there is a risk of disconnection. In this case, for example, it is necessary to use a thick wire having a diameter of 200 μm or more as the fine metal wire.
第３工程：図９参照
本工程では、次に、導電パターンと金属基板１９Ｂとを電気的に接続する。図９（Ａ）は本工程を示す断面図であり、図９（Ｂ）は開口部２０の付近を拡大した断面図である。
Third Step: See FIG. 9 Next, in this step, the conductive pattern and the metal substrate 19B are electrically connected. FIG. 9A is a cross-sectional view showing this step, and FIG. 9B is an enlarged cross-sectional view of the vicinity of the opening 20.
図９（Ａ）を参照して、本工程では制御素子１５Ａおよびチップ素子１５Ｄも、導電パターン１３に電気的に接続される。制御素子１５Ａは、半田等の導電性接着材を介して、ランド状の導電パターン１３に裏面が固着される。そして、制御素子１５Ａの上面に設けられた電極は、金属細線１７を経由してパッド状の導電パターン１３と接続される。また、チップ素子１５Ｄは、半田等の導電性接着材を介して、両端の電極が導電パターン１３に固着される。 Referring to FIG. 9A, in this step, control element 15A and chip element 15D are also electrically connected to conductive pattern 13. The back surface of the control element 15A is fixed to the land-like conductive pattern 13 via a conductive adhesive such as solder. The electrodes provided on the upper surface of the control element 15 </ b> A are connected to the pad-like conductive pattern 13 through the fine metal wires 17. In the chip element 15D, the electrodes at both ends are fixed to the conductive pattern 13 via a conductive adhesive such as solder.
図９（Ｂ）を参照して、本工程では、開口部２０から露出する金属基板１９Ｂの上面と、導電パターン１３のパッド１３Ｃとを、金属細線１７Ａを経由して接続する。ここで採用されるボンディング方法としては、ボールボンディングでも良いし、ウェッジボンディングでも良い。金属細線１７Ａの右側の端部はパッド１３Ｃの上面に接続され、左側の端部は開口部２０の底部の中心部付近に接続される。図６（Ａ）を参照して、開口部２０の中心部付近は、ラスター走査２２Ｂが行われている。従って、開口部２０の中心部付近ではレーザー照射による残渣が非常に少ないので、金属細線１７Ａのワイヤボンディングを容易に行うことができる。 With reference to FIG. 9B, in this step, the upper surface of the metal substrate 19B exposed from the opening 20 and the pad 13C of the conductive pattern 13 are connected via the metal thin wire 17A. The bonding method employed here may be ball bonding or wedge bonding. The right end of the thin metal wire 17 </ b> A is connected to the upper surface of the pad 13 </ b> C, and the left end is connected near the center of the bottom of the opening 20. Referring to FIG. 6A, raster scanning 22B is performed in the vicinity of the center of opening 20. Accordingly, since there is very little residue due to laser irradiation near the center of the opening 20, wire bonding of the thin metal wire 17A can be performed easily.
更に、本実施の形態では、開口部２０の形成をレーザー照射により行っているので、開口部２０から露出する金属基板１９Ｂの上面は背景技術よりも平坦な面となっている。従って、大きなボンディングエネルギーを加えることが困難な細線（直径が４０μｍ程度の金属細線）を、金属細線１７Ａとして採用することもできる。また、細線を採用することにより、ループ形状を小さくすることが可能となり、金属細線１７Ａの直線的な長さ（１ｓｔ Ｂｏｎｄから２ｎｄ Ｂｏｎｄまでの距離）Ｄ１を１．０ｍｍ程度に短くすることができる。このことが、装置全体の小型化に寄与する。 Furthermore, in the present embodiment, since the opening 20 is formed by laser irradiation, the upper surface of the metal substrate 19B exposed from the opening 20 is flatter than the background art. Therefore, a thin wire (a metal thin wire having a diameter of about 40 μm) that is difficult to apply a large bonding energy can be adopted as the metal thin wire 17A. In addition, by adopting a thin wire, it becomes possible to reduce the loop shape, and the linear length (distance from 1st Bond to 2nd Bond) D1 of the metal thin wire 17A can be shortened to about 1.0 mm. . This contributes to downsizing of the entire apparatus.
更に、図９（Ａ）を参照して、金属細線１７Ａの種類を、回路素子の接続に使用される金属細線１７と同じにすることで、本工程で用いられる金属細線の種類を統一することが可能となる。従って、同一のワイヤボンダーにより、金属細線１７Ａを形成して金属基板１９Ｂを導電パターン１３と接続し、更に、金属細線１７による回路素子（制御素子１５Ａ等）のワイヤボンディングを行うことも可能となる。 Furthermore, referring to FIG. 9A, the type of the fine metal wire 17A is made the same as that of the fine metal wire 17 used for connecting the circuit elements, thereby unifying the type of the fine metal wire used in this step. Is possible. Accordingly, it is possible to form the fine metal wires 17A by using the same wire bonder, connect the metal substrate 19B to the conductive pattern 13, and perform wire bonding of circuit elements (control elements 15A, etc.) using the fine metal wires 17. .
上記工程が終了した後は、第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所にて金属基板１９Ｂを各ユニット３２に分割する。この工程は、第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所における金属基板１９Ｂの折り曲げ、プレス加工、ダイシング等により行うことができる。ここで、プレス加工により各ユニット３２を分離する場合は、各ユニット同士の間に第１の溝２０Ａおよび第２の溝２０Ｂを設ける必要はない。更に、図１に示すリード２５を導電パターンに固着させる工程、各ユニット３２を封止樹脂やケース材により封止する工程、各回路装置の電気的特性をテストする工程等を経て、図１に示すような混成集積回路装置が製造される。 After the above process is completed, the metal substrate 19B is divided into each unit 32 at a location where the first groove 20A and the second groove 20B are formed. This step can be performed by bending, pressing, dicing, or the like of the metal substrate 19B at the place where the first groove 20A and the second groove 20B are formed. Here, when separating each unit 32 by press work, it is not necessary to provide the 1st groove | channel 20A and the 2nd groove | channel 20B between each unit. Further, the process of fixing the leads 25 shown in FIG. 1 to the conductive pattern, the process of sealing each unit 32 with a sealing resin or a case material, the process of testing the electrical characteristics of each circuit device, etc. A hybrid integrated circuit device as shown is manufactured.
更にまた、上記したレーザーを用いた加工方法は、基板に設けられる開口部の形成以外にも適用可能である。例えば、プレス加工または切断加工が行われる箇所の絶縁層を、上記したレーザー照射により予め除去することで、プレス加工または切断加工に用いられる治具の摩耗を抑制することができる。 Furthermore, the above-described processing method using a laser can be applied to other than the formation of the opening provided in the substrate. For example, it is possible to suppress wear of a jig used for pressing or cutting by previously removing the insulating layer where the pressing or cutting is performed by laser irradiation as described above.
１０ 混成集積回路装置
１１ 回路基板
１１Ａ 第１傾斜面
１１Ｂ 第２傾斜面
１２ 絶縁層
１３ 導電パターン
１３Ａ、１３Ｂ、１３Ｃ パッド
１４ 封止樹脂
１５Ａ 制御素子
１５Ｂ、１５Ｃ パワー素子
１５Ｄ チップ素子
１７、１７Ａ 金属細線
２０ 開口部
２１ 酸化膜
２２ レーザー
２２Ａ 円走査
２２Ｂ ラスター走査
２３ レーザー
２３Ａ 円走査
２３Ｂ ラスター走査
２５ リード
２６ ヒートシンク
２７ エンドミル
２８ 酸化膜
３２ ユニット
DESCRIPTION OF SYMBOLS 10 Hybrid integrated circuit device 11 Circuit board 11A 1st inclined surface 11B 2nd inclined surface 12 Insulating layer 13 Conductive pattern 13A, 13B, 13C Pad 14 Sealing resin 15A Control element 15B, 15C Power element 15D Chip element 17, 17A Metal thin wire 20 Opening 21 Oxide Film 22 Laser 22A Circular Scan 22B Raster Scan 23 Laser 23A Circular Scan 23B Raster Scan 25 Lead 26 Heat Sink 27 End Mill 28 Oxide Film 32 Unit
Claims (6)
前記絶縁層を部分的に除去した開口部から前記金属基板を露出させる工程と、
金属細線を経由して前記金属基板と前記導電パターンとを電気的に接続する工程と、を備え、
前記金属基板を露出させる工程では、フィラーが充填された樹脂から成る前記絶縁層を、レーザーを照射させることにより部分的に除去して前記開口部を設けることを特徴とする回路装置の製造方法。 Preparing a metal substrate on which a conductive pattern is formed via an insulating layer covering the upper surface;
Exposing the metal substrate from the opening partly removing the insulating layer;
Electrically connecting the metal substrate and the conductive pattern via a fine metal wire,
In the step of exposing the metal substrate, the insulating layer made of a resin filled with a filler is partially removed by irradiating a laser to provide the opening.
前記レーザーを照射することにより前記絶縁層を除去して開口部を設け、前記金属基板の上面を被覆する陽極酸化膜を前記開口部に露出させる工程と、
エンドミルを用いて前記開口部に露出する前記陽極酸化膜を除去する工程と、
を備えることを特徴とする請求項１記載の回路装置の製造方法。 The step of exposing the metal substrate includes:
Irradiating the laser to remove the insulating layer to provide an opening, and exposing an anodic oxide film covering the upper surface of the metal substrate to the opening;
Removing the anodic oxide film exposed to the opening using an end mill;
The method of manufacturing a circuit device according to claim 1, further comprising:
前記レーザーを照射することにより、前記絶縁層と共に、前記金属基板の上面を被覆する陽極酸化膜を除去し、前記金属基板を構成する金属材料を前記開口部に露出させることを特徴とする請求項１記載の回路装置の製造方法。 In the step of exposing the metal substrate,
The metal layer constituting the metal substrate is exposed to the opening by removing the anodized film covering the upper surface of the metal substrate together with the insulating layer by irradiating the laser. A manufacturing method of a circuit device according to 1.
前記開口部の周辺部では、前記レーザーを前記開口部の周縁部に沿って走査させ、
前記開口部の中心部では、前記レーザーを直線的に走査させることを特徴とする請求項１記載の回路装置の製造方法。 In the step of exposing the metal substrate,
In the periphery of the opening, the laser is scanned along the peripheral edge of the opening,
The method of manufacturing a circuit device according to claim 1, wherein the laser is linearly scanned at the center of the opening.
前記開口部の前記レーザーが直線的に走査された領域に、前記金属細線が接続されることを特徴とする請求項１記載の回路装置の製造方法。 In the electrical connection step,
2. The method of manufacturing a circuit device according to claim 1, wherein the thin metal wire is connected to a region of the opening that is linearly scanned with the laser.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007249558A JP5261637B2 (en) | 2007-09-26 | 2007-09-26 | Circuit device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007249558A JP5261637B2 (en) | 2007-09-26 | 2007-09-26 | Circuit device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009081282A true JP2009081282A (en) | 2009-04-16 |
| JP5261637B2 JP5261637B2 (en) | 2013-08-14 |
Family
ID=40655817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007249558A Expired - Fee Related JP5261637B2 (en) | 2007-09-26 | 2007-09-26 | Circuit device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5261637B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3799541A4 (en) * | 2018-05-23 | 2022-03-16 | Sumitomo Bakelite Co.Ltd. | Method for manufacturing circuit board |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124053A (en) * | 1992-10-12 | 1994-05-06 | Fuji Electric Co Ltd | Production of electrophotographic sensitive body |
| JPH0722720A (en) * | 1993-06-29 | 1995-01-24 | Mitsui Toatsu Chem Inc | Electronic circuit package |
| JPH10189639A (en) * | 1996-12-26 | 1998-07-21 | Ibiden Co Ltd | Cleaning of printed-wiring board |
| JP2000124567A (en) * | 1998-10-14 | 2000-04-28 | Denki Kagaku Kogyo Kk | Metal base circuit board and manufacture of it |
| JP2005005445A (en) * | 2003-06-11 | 2005-01-06 | Sanyo Electric Co Ltd | Hybrid integrated circuit device |
| JP2005057201A (en) * | 2003-08-07 | 2005-03-03 | Denso Corp | Layout construction and recognizing method of positioning mark, and printed circuit board having positioning mark and its manufacturing method |
| JP2005191148A (en) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | Hybrid integrated circuit device and manufacturing method thereof |
| JP2006019361A (en) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | Circuit device and its manufacturing method |
-
2007
- 2007-09-26 JP JP2007249558A patent/JP5261637B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124053A (en) * | 1992-10-12 | 1994-05-06 | Fuji Electric Co Ltd | Production of electrophotographic sensitive body |
| JPH0722720A (en) * | 1993-06-29 | 1995-01-24 | Mitsui Toatsu Chem Inc | Electronic circuit package |
| JPH10189639A (en) * | 1996-12-26 | 1998-07-21 | Ibiden Co Ltd | Cleaning of printed-wiring board |
| JP2000124567A (en) * | 1998-10-14 | 2000-04-28 | Denki Kagaku Kogyo Kk | Metal base circuit board and manufacture of it |
| JP2005005445A (en) * | 2003-06-11 | 2005-01-06 | Sanyo Electric Co Ltd | Hybrid integrated circuit device |
| JP2005057201A (en) * | 2003-08-07 | 2005-03-03 | Denso Corp | Layout construction and recognizing method of positioning mark, and printed circuit board having positioning mark and its manufacturing method |
| JP2005191148A (en) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | Hybrid integrated circuit device and manufacturing method thereof |
| JP2006019361A (en) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | Circuit device and its manufacturing method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3799541A4 (en) * | 2018-05-23 | 2022-03-16 | Sumitomo Bakelite Co.Ltd. | Method for manufacturing circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5261637B2 (en) | 2013-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173751B2 (en) | Semiconductor device | |
| US10811345B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2015220429A (en) | Semiconductor device | |
| JPWO2007026944A1 (en) | Circuit device and manufacturing method thereof | |
| JP2008137016A (en) | Method for producing semiconductor device | |
| JP4746061B2 (en) | Semiconductor device | |
| JP4804497B2 (en) | Semiconductor device | |
| JPWO2016166834A1 (en) | Semiconductor device | |
| JP2005064479A (en) | Circuit module | |
| JP4845090B2 (en) | Circuit device manufacturing method | |
| TW201220963A (en) | Circuit substrate and method for manufacturing the same, circuit device and method for manufacturing the same, and conductive foil with insulation layer | |
| JP5341339B2 (en) | Circuit equipment | |
| JP2010251374A (en) | Semiconductor device and method of manufacturing the same | |
| TW201705313A (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP5261637B2 (en) | Circuit device manufacturing method | |
| JPWO2020105476A1 (en) | Semiconductor device | |
| JP4305424B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10236244B2 (en) | Semiconductor device and production method therefor | |
| JP2020024998A (en) | Semiconductor device and manufacturing method therefor | |
| JP5095957B2 (en) | Circuit device manufacturing method | |
| WO2020129609A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| JP4207791B2 (en) | Semiconductor device | |
| JP4620994B2 (en) | Semiconductor device | |
| JP2021019065A (en) | Semiconductor device | |
| JP5388235B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100903 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5261637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |