JP2009077554A - Dc-dc converter and its reverse-current suppression method - Google Patents

Dc-dc converter and its reverse-current suppression method Download PDF

Info

Publication number
JP2009077554A
JP2009077554A JP2007244668A JP2007244668A JP2009077554A JP 2009077554 A JP2009077554 A JP 2009077554A JP 2007244668 A JP2007244668 A JP 2007244668A JP 2007244668 A JP2007244668 A JP 2007244668A JP 2009077554 A JP2009077554 A JP 2009077554A
Authority
JP
Japan
Prior art keywords
switching
load current
synchronous rectification
converter
duty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007244668A
Other languages
Japanese (ja)
Other versions
JP5126956B2 (en
Inventor
Mitsuyoshi Muramatsu
光嘉 村松
Chiaki Watanabe
千秋 渡邉
Takashi Hirai
崇史 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2007244668A priority Critical patent/JP5126956B2/en
Publication of JP2009077554A publication Critical patent/JP2009077554A/en
Application granted granted Critical
Publication of JP5126956B2 publication Critical patent/JP5126956B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC-DC converter that suppresses output fluctuations due to switching operation of switching elements while suppressing a reverse current due to a relationship with a load current, and also to provide its reverse-current suppression method. <P>SOLUTION: Driving switching elements for synchronous rectification is set as an operation such that pulse signals (PWM_A, PWM_B) for switching operation and a load-current detection value (CURR_OUTPUT) are inputted and a duty ratio is increased/decreased according to the load-current detection value CURR_OUTPUT. An ON-duty is increased in accordance with an increase in load current regarding drive signals (synchronous rectification A, synchronous rectification B) for synchronous rectification so as to make adjustment that finally achieves the maximum ON-duty. The optimal ON/OFF switching is made according to a load current. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、DC−DCコンバータおよびその逆電流抑制方法に関するもので、より具体的には、インダクタンス素子,整流用およびあるいは還流用のスイッチング素子を備えて、整流動作およびあるいは還流動作とを同期させてスイッチング制御する同期整流方式のDC−DCコンバータについて、同期整流のためのスイッチング制御の改良に関する。   The present invention relates to a DC-DC converter and a reverse current suppressing method thereof, and more specifically, includes an inductance element, a switching element for rectification and / or reflux, and synchronizes the rectification operation and / or the reflux operation. The present invention relates to improvement of switching control for synchronous rectification of a synchronous rectification type DC-DC converter that performs switching control.

DC−DCコンバータについて、低電圧大電流化を行うため同期整流方式の構成を採ることが行われている。同期整流方式のDC−DCコンバータは、例えば特許文献1,2などに見られるように、ダイオードの替わりにスイッチング素子に置き換えて適宜なタイミングでオン・オフさせる構成としたものがある。この構成のものでは、スイッチング素子にはMOSFETなどを使用することから低オン抵抗にすることができ、高い効率が得られるメリットがある。   A DC-DC converter adopts a synchronous rectification type configuration in order to increase a low voltage and a large current. As seen in, for example, Patent Documents 1 and 2 and the like, there is a synchronous rectification type DC-DC converter that is replaced with a switching element instead of a diode and turned on / off at an appropriate timing. With this configuration, since a MOSFET or the like is used as the switching element, there is an advantage that a low on-resistance can be obtained and high efficiency can be obtained.

本発明に係る図1を援用して説明するが、DC−DCコンバータには、インダクタンス素子L1と、整流用およびあるいは還流用のスイッチング素子Q5,Q6を備え、直流入力電圧をスイッチング動作により高周波電力に変換してインダクタンス素子L1へ供給するとともに、それらスイッチング素子Q5,Q6には同期した交互の駆動信号(同期整流A,同期整流B)を与えて整流動作およびあるいは還流動作を行わせるようになっている。   The DC-DC converter will be described with reference to FIG. 1 according to the present invention. The DC-DC converter includes an inductance element L1 and switching elements Q5 and Q6 for rectification and / or recirculation, and a DC input voltage is switched by a switching operation. And the switching elements Q5 and Q6 are supplied with alternate driving signals (synchronous rectification A, synchronous rectification B) to perform the rectification operation and / or the reflux operation. ing.

スイッチング素子Q5,Q6のオン・オフ切り替えでは、負荷電流との関係から、出力側からスイッチング素子側へ向かって逆電流が流れる状況が生じる問題がある。そこで、上述した特許文献1,2などでは逆電流が流れる状況を検出し、オン・オフ切り替え制御を適宜に制限することにより逆電流を抑制するようにした技術の提案がある。
特開2004−201436号公報 特開2007−124749号公報
In the on / off switching of the switching elements Q5 and Q6, there is a problem that a reverse current flows from the output side to the switching element side due to the relationship with the load current. Therefore, in the above-mentioned Patent Documents 1 and 2 and the like, there is a proposal of a technique in which a reverse current is suppressed by detecting a situation in which a reverse current flows and appropriately restricting on / off switching control.
JP 2004-201436 A JP 2007-1224749 A

しかし、スイッチング素子Q5,Q6をオン・オフ切り替え制御する構成を採った場合、そもそも本質的にオン・オフ切り替え時の出力電圧の変動が問題になる。すなわち、MOSFETQ5,Q6におけるオフからオンへの切り替えでは、寄生ダイオードによる順方向電圧Vfからオン抵抗での電圧降下分へ切り替わるため、当該スイッチング素子での電圧降下が瞬間的に減少し、その結果、出力Voutが上昇してしまう変動を起こす。逆に、MOSFETQ5,Q6におけるオンからオフへの切り替えでは、オン抵抗での電圧降下分から寄生ダイオードによる順方向電圧Vfへ切り替わるため、当該スイッチング素子での電圧降下が瞬間的に上昇し、その結果、出力Voutが降下してしまう変動を起こす。   However, when the switching elements Q5 and Q6 are controlled to be switched on / off, the change in the output voltage at the time of switching on / off is essentially a problem. That is, when switching from off to on in MOSFETs Q5 and Q6, the forward voltage Vf due to the parasitic diode is switched to the voltage drop at the on-resistance, so the voltage drop at the switching element instantaneously decreases, and as a result, The output Vout is increased. Conversely, in switching from on to off in MOSFETs Q5 and Q6, the voltage drop at the on-resistance switches from the voltage drop at the on-resistance to the forward voltage Vf due to the parasitic diode, so the voltage drop at the switching element rises momentarily. This causes a fluctuation that the output Vout drops.

この発明は上述した課題を解決するもので、その目的は、負荷電流との関係から生じる逆電流を抑制することができ、スイッチング動作に伴う出力変動の抑制が行えるDC−DCコンバータおよびその逆電流抑制方法を提供することにある。   The present invention solves the above-described problems, and an object of the present invention is to provide a DC-DC converter capable of suppressing a reverse current resulting from a relationship with a load current and capable of suppressing an output fluctuation accompanying a switching operation, and the reverse current thereof. It is to provide a suppression method.

上述した目的を達成するために、本発明に係るDC−DCコンバータは、(1)インダクタンス素子と、整流用およびあるいは還流用のスイッチング素子を備えて、直流入力電圧をスイッチング動作により高周波電力に変換してインダクタンス素子へ供給するとともに、それらスイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のDC−DCコンバータにおいて、スイッチング動作のパルス信号および負荷電流の検出値を入力し、負荷電流検出値に応じてデューティ比を増減させる動作であり、同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うデューティ比調整手段を備える構成にする。   In order to achieve the above-described object, a DC-DC converter according to the present invention includes (1) an inductance element and a switching element for rectification and / or reflux, and converts a DC input voltage into high-frequency power by a switching operation. In the synchronous rectification type DC-DC converter in which the rectifying operation and / or the recirculating operation are performed by supplying synchronous alternating drive signals to the inductance elements, The detected value is input and the duty ratio is increased / decreased according to the detected load current, and the on-duty is increased as the load current increases for the synchronous rectification drive signal. A configuration is provided with duty ratio adjusting means for adjusting the duty.

(2)トランスを配置して入力側と出力側とを電気的に絶縁することもよい。   (2) A transformer may be arranged to electrically insulate the input side and the output side.

(3)スイッチング素子にはMOSFETを用いることができる。   (3) A MOSFET can be used as the switching element.

また本発明に係る逆電流抑制方法は、インダクタンス素子と、整流用およびあるいは還流用のスイッチング素子を備えて、直流入力電圧をスイッチング動作により高周波電力に変換してインダクタンス素子へ供給するとともに、それらスイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のDC−DCコンバータにおいて、スイッチング動作のパルス信号および負荷電流の検出値を入力し、負荷電流検出値に応じてデューティ比を増減させる動作であり、同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行う方法を採る。   The reverse current suppression method according to the present invention includes an inductance element and a switching element for rectification and / or return, converts a DC input voltage into high-frequency power by switching operation, and supplies the high-frequency power to the inductance element. In a synchronous rectification type DC-DC converter that applies alternating drive signals in synchronization with each other to perform rectification operation and / or return operation, a pulse signal of switching operation and a detection value of load current are input, and the load current detection value The duty ratio is increased / decreased in accordance with the method, and the on-duty of the synchronous rectification drive signal is increased in accordance with the increase of the load current, and finally the maximum on-duty is adjusted.

本発明では、負荷電流が増加する状況あるいは減少する状況の何れにおいても、デューティ比を増減させる制御動作によりオン・オフ切り替えが適正に行われる。スイッチング素子のスイッチング動作では、負荷電流の検出値に応じてデューティ比を増減させる制御を行い、また、負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うので、負荷電流に対応した最適なオン・オフ切り替えが行える。   In the present invention, whether the load current increases or decreases, the on / off switching is appropriately performed by the control operation for increasing or decreasing the duty ratio. In the switching operation of the switching element, control is performed to increase or decrease the duty ratio according to the detected value of the load current, and the on-duty is increased as the load current increases. Therefore, optimal on / off switching corresponding to the load current can be performed.

本発明に係るDC−DCコンバータおよびその逆電流抑制方法では、負荷電流が増加する状況あるいは減少する状況の何れにおいても、デューティ比を増減させる制御動作によりオン・オフ切り替えが適正に行われるので、逆電流が流れる状況を起こすことがなく、逆電流を抑制することができる。   In the DC-DC converter and the reverse current suppressing method thereof according to the present invention, in any situation where the load current increases or decreases, the on / off switching is appropriately performed by the control operation for increasing or decreasing the duty ratio. The reverse current can be suppressed without causing a situation in which the reverse current flows.

スイッチング素子のスイッチング動作では、負荷電流の検出値に応じてデューティ比を増減させる制御を行い、負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うので、負荷電流に対応した最適なオン・オフ切り替えが行える。したがって、スイッチング動作に伴う出力変動の抑制が行える。   In the switching operation of the switching element, control is performed to increase or decrease the duty ratio according to the detected value of the load current, the on-duty is increased as the load current increases, and finally the maximum on-duty is adjusted Therefore, optimal on / off switching corresponding to the load current can be performed. Therefore, the output fluctuation accompanying the switching operation can be suppressed.

図1は本発明の好適な一実施形態を示している。本実施形態においてDC−DCコンバータは、メイントランスT1を備え、4つのスイッチング素子Q1〜Q4を1次側に配置するとともに、2つのスイッチング素子Q5,Q6を2次側に配置し、いわゆるフルブリッジ型で1次側,2次側を絶縁した同期整流方式の構成になっている。   FIG. 1 shows a preferred embodiment of the present invention. In the present embodiment, the DC-DC converter includes a main transformer T1, four switching elements Q1 to Q4 are disposed on the primary side, and two switching elements Q5 and Q6 are disposed on the secondary side, so-called full bridge. The structure is a synchronous rectification system in which the primary side and the secondary side are insulated by a mold.

スイッチング素子Q1〜Q4はMOSFETを用い、メイントランスT1の1次側でブリッジ接続とし、それらのゲートは交差させて連結した2つの組を1次側制御回路1へ接続して2つの制御信号(PWM_A,PWM_B)により交互にスイッチング動作するようになっている。メイントランスT1の1次側には入力側にコンデンサC1を接続し、1次側の電圧を安定化させている。   The switching elements Q1 to Q4 use MOSFETs, are bridge-connected on the primary side of the main transformer T1, and have two gates crossed and connected to the primary-side control circuit 1 to connect two control signals ( The switching operation is alternately performed by PWM_A and PWM_B). A capacitor C1 is connected to the input side of the primary side of the main transformer T1 to stabilize the voltage on the primary side.

スイッチング素子Q5,Q6はMOSFETを用い、メイントランスT1の2次側へ接続し、各ゲートは同期整流制御回路2へ接続して2つの制御信号(同期整流A,同期整流B)により交互にスイッチング動作するようになっている。これら2つのMOSFETQ5,Q6は整流動作を交互に行うことになる。   Switching elements Q5 and Q6 use MOSFETs and are connected to the secondary side of the main transformer T1, and each gate is connected to the synchronous rectification control circuit 2 and is switched alternately by two control signals (synchronous rectification A and synchronous rectification B). It is supposed to work. These two MOSFETs Q5 and Q6 perform rectification operations alternately.

メイントランスT1の2次側では、センタータップ側へチョークコイルL1,コンデンサC2をそれぞれ直列,並列に接続して平滑回路を形成している。平滑回路の出力側には、その出力ラインの接地側に抵抗Rsを直列に接続し、抵抗Rsの両端は電流検出回路3へ接続して負荷電流の検出を行うようになっている。電流検出回路3は同期整流制御回路2へ接続し、負荷電流の検出値(CURR_OUTPUT)を出力している。   On the secondary side of the main transformer T1, a smoothing circuit is formed by connecting a choke coil L1 and a capacitor C2 in series and in parallel to the center tap side. On the output side of the smoothing circuit, a resistor Rs is connected in series to the ground side of the output line, and both ends of the resistor Rs are connected to the current detection circuit 3 to detect the load current. The current detection circuit 3 is connected to the synchronous rectification control circuit 2 and outputs a detection value (CURR_OUTPUT) of the load current.

同期整流制御回路2には、サブトランスT2を介して1次側制御回路1を接続し、1次側の制御信号を電気的に絶縁した状態で2次側へ導いている。サブトランスT2の2次側には平滑回路の出力側からダイオードD1,D2を接続し、2次側について零電位を与えるクランプを行っている。   The primary side control circuit 1 is connected to the synchronous rectification control circuit 2 via the sub-transformer T2, and the primary side control signal is guided to the secondary side in an electrically insulated state. Diodes D1 and D2 are connected to the secondary side of the sub-transformer T2 from the output side of the smoothing circuit, and clamping that applies a zero potential to the secondary side is performed.

1次側制御回路1は、2つの制御信号(PWM_A,PWM_B)のパルス幅を増減し、2次側の平滑回路の出力Voutが目標値になるようにするパルス幅制御を行っている。   The primary side control circuit 1 performs pulse width control to increase or decrease the pulse widths of the two control signals (PWM_A, PWM_B) so that the output Vout of the secondary side smoothing circuit becomes a target value.

同期整流制御回路2は、図2に示すように、三角波生成回路21,コンパレータ22,OR回路23,デューティ比調整回路24を備えて、同期整流のためのスイッチング動作の制御信号(同期整流A,同期整流B)についてデューティ比を調整し、スイッチング動作の適正化を行う構成になっている。   As shown in FIG. 2, the synchronous rectification control circuit 2 includes a triangular wave generation circuit 21, a comparator 22, an OR circuit 23, and a duty ratio adjustment circuit 24, and a control signal (synchronous rectification A, For the synchronous rectification B), the duty ratio is adjusted to optimize the switching operation.

サブトランスT2を介して2次側へ導いた2つの制御信号(PWM_A,PWM_B)は三角波生成回路21へ送り、三角波生成回路21では両信号の時間差に対応した三角波を生成している。この三角波はコンパレータ22のIN+へ取り込み、コンパレータ22のIN−には負荷電流の検出値(CURR_OUTPUT)を取り込むようになっている。   Two control signals (PWM_A, PWM_B) guided to the secondary side via the sub-transformer T2 are sent to the triangular wave generation circuit 21, and the triangular wave generation circuit 21 generates a triangular wave corresponding to the time difference between the two signals. This triangular wave is taken into IN + of the comparator 22, and the load current detection value (CURR_OUTPUT) is taken into IN− of the comparator 22.

2つの制御信号PWM_A,PWM_BはOR回路23にも送り、OR回路23の出力をデューティ比調整回路24へ送り込んでいる。デューティ比調整回路24にはコンパレータ22の出力を送り込み、OR回路23からの信号をトリガとして同期した2つの制御信号(同期整流A,同期整流B)を出力するようになっている。   The two control signals PWM_A and PWM_B are also sent to the OR circuit 23 and the output of the OR circuit 23 is sent to the duty ratio adjustment circuit 24. The output of the comparator 22 is sent to the duty ratio adjustment circuit 24, and two control signals (synchronous rectification A and synchronous rectification B) synchronized with the signal from the OR circuit 23 as a trigger are output.

図3は、同期整流制御回路の動作を説明するタイムチャートであり、負荷電流がゼロから軽負荷へ変化していく状況を示している。同期整流制御回路2では、コンパレータ22による電圧比較、つまり負荷電流の検出値CURR_OUTPUTに応じて3つの段階に調整の動作を行い、スイッチング動作の適正化を行うことになる。   FIG. 3 is a time chart for explaining the operation of the synchronous rectification control circuit, and shows a situation where the load current changes from zero to a light load. The synchronous rectification control circuit 2 performs the adjustment operation in three stages according to the voltage comparison by the comparator 22, that is, the detection value CURR_OUTPUT of the load current, and the switching operation is optimized.

まず、(1)コンパレータ22の電圧比較において、負荷電流の検出値CURR_OUTPUTが、三角波信号の直流オフセットよりも低い状況では、コンパレータ22は「H」レベルを出力し、スイッチング動作の制御信号(同期整流A,同期整流B)はともに「L」レベルを出力する制御動作となる。したがって、MOSFETQ5,Q6は駆動オフの状態となり、寄生ダイオードが整流動作を行うことになる。   First, (1) in the voltage comparison of the comparator 22, in a situation where the detected value CURR_OUTPUT of the load current is lower than the DC offset of the triangular wave signal, the comparator 22 outputs an “H” level, and the control signal (synchronous rectification) of the switching operation Both A and synchronous rectification B) are controlled to output an “L” level. Therefore, the MOSFETs Q5 and Q6 are driven off, and the parasitic diode performs a rectifying operation.

(2)コンパレータ22の電圧比較において、負荷電流の検出値CURR_OUTPUTが、三角波信号の直流オフセット以上であり三角波信号のピーク値以下の状況では、コンパレータ22は電圧比較の一致点に同調してパルス出力し、同期整流A,同期整流Bは制御信号PWM_A,PWM_Bに同調したパルス出力となるが、このパルス出力は負荷電流の増加に伴って後側でパルス幅を増していくパルス幅制御の動作となる。したがって、MOSFETQ5,Q6は、1次側の制御信号PWM_A,PWM_Bと同期してオン・オフする駆動動作となり、そして負荷電流の増加に応じてオン時間を増していくので、負荷が増すことでの電圧降下を補う向きの動作を行うことになる。 (2) In the voltage comparison of the comparator 22, when the load current detection value CURR_OUTPUT is not less than the DC offset of the triangular wave signal and not more than the peak value of the triangular wave signal, the comparator 22 outputs a pulse in synchronization with the coincidence point of the voltage comparison. The synchronous rectification A and the synchronous rectification B are pulse outputs synchronized with the control signals PWM_A and PWM_B. This pulse output is a pulse width control operation in which the pulse width is increased on the rear side as the load current increases. Become. Accordingly, the MOSFETs Q5 and Q6 are driven to be turned on / off in synchronization with the primary side control signals PWM_A and PWM_B, and the on-time is increased in accordance with the increase of the load current, so that the load increases. An operation in a direction to compensate for the voltage drop is performed.

(3)コンパレータ22の電圧比較において、負荷電流の検出値CURR_OUTPUTが、三角波信号のピーク値よりも高い状況では、コンパレータ22は「L」レベルを出力し、同期整流A,同期整流Bは制御信号PWM_A,PWM_Bに同調したパルス出力となるが、このパルス出力は前後にデッドタイム分のパルス幅を増した最大オンデューティのパルス幅制御の動作となる。したがって、MOSFETQ5,Q6は、1次側の制御信号PWM_A,PWM_Bと同期してオン・オフする駆動動作となり、このとき最大オンデューティの駆動となるので、負荷が設定しきい値を上回る際での電圧降下を補う向きの動作を行うことになる。 (3) In the voltage comparison of the comparator 22, in a situation where the detected value CURR_OUTPUT of the load current is higher than the peak value of the triangular wave signal, the comparator 22 outputs “L” level, and the synchronous rectification A and the synchronous rectification B are control signals. Although the pulse output is synchronized with PWM_A and PWM_B, this pulse output is an operation of pulse width control with the maximum on-duty in which the pulse width corresponding to the dead time is increased before and after. Therefore, the MOSFETs Q5 and Q6 are driven to be turned on / off in synchronization with the primary side control signals PWM_A and PWM_B. At this time, the driving is performed with the maximum on-duty. An operation in a direction to compensate for the voltage drop is performed.

負荷電流が軽負荷からゼロへ変化していく状況では、制御動作は図3に示す例と逆になる。つまり、同期整流A,同期整流Bは、まず(3)最大オンデューティのパルス幅制御の動作から、(2)負荷電流の増加に応じてオン時間を増していく同期整流の動作となり、そして次に(1)MOSFETQ5,Q6は駆動オフの状態で寄生ダイオードが整流動作を行うことになる。   In a situation where the load current changes from light load to zero, the control operation is the reverse of the example shown in FIG. That is, the synchronous rectification A and the synchronous rectification B are first performed from (3) the pulse width control operation of the maximum on-duty to (2) the operation of synchronous rectification in which the on-time is increased in accordance with the increase of the load current. (1) The MOSFETs Q5 and Q6 are rectified by the parasitic diodes in the drive-off state.

このように、本実施形態では、負荷電流が増加する状況あるいは減少する状況の何れにおいても、デューティ比を増減させる制御動作によりオン・オフ切り替えが適正に行われる。このため、逆電流が流れる状況を起こすことがなく、逆電流を抑制することができる。   As described above, in this embodiment, on / off switching is appropriately performed by the control operation for increasing / decreasing the duty ratio regardless of whether the load current increases or decreases. For this reason, the reverse current can be suppressed without causing a situation in which the reverse current flows.

MOSFETQ5,Q6のスイッチング動作では、負荷電流の検出値に応じてデューティ比を増減させる制御を行い、負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うので、負荷電流に対応した最適なオン・オフ切り替えが行える。したがって、スイッチング動作に伴う出力変動の抑制が行える。   In the switching operation of MOSFETs Q5 and Q6, control is performed to increase or decrease the duty ratio according to the detected value of the load current, the on-duty is increased in accordance with the increase of the load current, and finally the maximum on-duty is set. Since adjustment is performed, optimal on / off switching corresponding to the load current can be performed. Therefore, output fluctuations associated with the switching operation can be suppressed.

本発明に係るDC−DCコンバータの好適な一実施の形態を示す回路図である。1 is a circuit diagram showing a preferred embodiment of a DC-DC converter according to the present invention. 同期整流制御回路の構成を説明する回路図である。It is a circuit diagram explaining the structure of a synchronous rectification control circuit. 同期整流制御回路の動作を説明するタイムチャートである。It is a time chart explaining operation | movement of a synchronous rectification control circuit.

符号の説明Explanation of symbols

1 1次側制御回路
2 同期整流制御回路
3 電流検出回路
21 三角波生成回路
22 コンパレータ
23 OR回路
24 デューティ比調整回路
Rs 負荷電流検出用の抵抗
C1 1次側安定化用のコンデンサ
C2 2次側平滑用のコンデンサ
Q1,Q2,Q3,Q4 1次側フルブリッジ用のMOSFET
Q5,Q6 同期整流用のMOSFET(スイッチング素子)
T1 メイントランス
T2 制御信号1次側2次側分離用のサブトランス
L1 平滑用のチョークコイル(インダクタンス素子)
D1,D2 2次側零電位クランプ用のダイオード
DESCRIPTION OF SYMBOLS 1 Primary side control circuit 2 Synchronous rectification control circuit 3 Current detection circuit 21 Triangular wave generation circuit 22 Comparator 23 OR circuit 24 Duty ratio adjustment circuit Rs Load current detection resistor C1 Primary side stabilization capacitor C2 Secondary side smoothing Capacitors Q1, Q2, Q3, Q4 for primary side full bridge MOSFET
Q5, Q6 MOSFET for synchronous rectification (switching element)
T1 main transformer T2 control signal primary side secondary side separation sub transformer L1 smoothing choke coil (inductance element)
D1, D2 Secondary zero-potential clamping diodes

Claims (4)

インダクタンス素子と、整流用およびあるいは還流用のスイッチング素子を備え、
直流入力電圧をスイッチング動作により高周波電力に変換して前記インダクタンス素子へ供給するとともに、それら前記スイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のDC−DCコンバータにおいて、
前記スイッチング動作のパルス信号および負荷電流の検出値を入力し、前記負荷電流検出値に応じてデューティ比を増減させる動作であり、前記同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うデューティ比調整手段を備えることを特徴とするDC−DCコンバータ。
Including an inductance element and a switching element for rectification and / or reflux,
Synchronous rectification DC that converts a DC input voltage into high-frequency power by a switching operation and supplies the high-frequency power to the inductance elements, and applies a synchronous alternating drive signal to the switching elements to perform a rectifying operation and / or a reflux operation. -In a DC converter,
The switching operation pulse signal and the load current detection value are input, and the duty ratio is increased or decreased according to the load current detection value. The synchronous rectification drive signal is turned on / duty as the load current increases. A DC-DC converter comprising a duty ratio adjusting means for adjusting the output to a maximum on-duty.
トランスを配置して入力側と出力側とを電気的に絶縁することを特徴とする請求項1に記載のDC−DCコンバータ。   The DC-DC converter according to claim 1, wherein a transformer is disposed to electrically insulate the input side and the output side. 前記スイッチング素子がMOSFETであることを特徴とする請求項1あるいは2の何れか1項に記載のDC−DCコンバータ。   The DC-DC converter according to claim 1, wherein the switching element is a MOSFET. インダクタンス素子と、整流用およびあるいは還流用のスイッチング素子を備えて、直流入力電圧をスイッチング動作により高周波電力に変換して前記インダクタンス素子へ供給するとともに、それら前記スイッチング素子には同期した交互の駆動信号を与えて整流動作およびあるいは還流動作を行わせる同期整流方式のDC−DCコンバータにおいて、
前記スイッチング動作のパルス信号および負荷電流の検出値を入力し、前記負荷電流検出値に応じてデューティ比を増減させる動作であり、前記同期整流の駆動信号について負荷電流の増加に合わせてオン・デューティを増していき、最終的には最大オン・デューティとする調整を行うことを特徴とするDC−DCコンバータの逆電流抑制方法。
An inductance element and a switching element for rectification and / or reflux are provided, and a DC input voltage is converted into high frequency power by a switching operation and supplied to the inductance element, and alternate drive signals synchronized with the switching element In a synchronous rectification type DC-DC converter that performs rectification operation and / or reflux operation by providing
The switching operation pulse signal and the load current detection value are input, and the duty ratio is increased or decreased according to the load current detection value. The synchronous rectification drive signal is turned on / duty as the load current increases. The reverse current suppression method for a DC-DC converter is characterized in that adjustment is performed so that the maximum on-duty is finally obtained.
JP2007244668A 2007-09-21 2007-09-21 DC-DC converter and reverse current suppression method thereof Active JP5126956B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007244668A JP5126956B2 (en) 2007-09-21 2007-09-21 DC-DC converter and reverse current suppression method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244668A JP5126956B2 (en) 2007-09-21 2007-09-21 DC-DC converter and reverse current suppression method thereof

Publications (2)

Publication Number Publication Date
JP2009077554A true JP2009077554A (en) 2009-04-09
JP5126956B2 JP5126956B2 (en) 2013-01-23

Family

ID=40611995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244668A Active JP5126956B2 (en) 2007-09-21 2007-09-21 DC-DC converter and reverse current suppression method thereof

Country Status (1)

Country Link
JP (1) JP5126956B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777340B (en) * 2020-12-29 2022-09-11 建準電機工業股份有限公司 Reverse Current Suppression Circuit
JP7513315B1 (en) 2023-03-17 2024-07-09 Necプラットフォームズ株式会社 Processing system, processing method, and program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006353095A (en) * 2006-07-31 2006-12-28 Fujitsu Ltd Power supply device, its control circuit and control method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006353095A (en) * 2006-07-31 2006-12-28 Fujitsu Ltd Power supply device, its control circuit and control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777340B (en) * 2020-12-29 2022-09-11 建準電機工業股份有限公司 Reverse Current Suppression Circuit
JP7513315B1 (en) 2023-03-17 2024-07-09 Necプラットフォームズ株式会社 Processing system, processing method, and program

Also Published As

Publication number Publication date
JP5126956B2 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
US7313003B2 (en) Switching power supply unit
US9787204B2 (en) Switching power supply device
US8520414B2 (en) Controller for a power converter
US9647566B2 (en) Switching power supply apparatus
US9906147B2 (en) Adaptive dead time control apparatus and method for switching power converters
JP4910525B2 (en) Resonant switching power supply
US8625311B2 (en) Switching power supply apparatus including a plurality of switching elements
WO2016139745A1 (en) Power converter
WO2011151940A1 (en) Power conversion device
US7414869B2 (en) Switching power supply unit
JP2010252450A (en) Power conversion apparatus
US20210336547A1 (en) Switching power supply unit and electric power supply system
US20170025969A1 (en) Synchronous rectifier phase control to improve load efficiency
US9276482B2 (en) Forward type DC-DC converter
US10014788B2 (en) Method of control for synchronous rectifiers
US11075582B2 (en) Switching converter
US9490717B2 (en) Switching power supply circuit
US9036387B2 (en) Alternating-current/direct-current converter
US9564819B2 (en) Switching power supply circuit
JP5126956B2 (en) DC-DC converter and reverse current suppression method thereof
US20110187280A1 (en) Primary drive synchronous high-speed switching rectifying circuit for llc half-bridge power converter for driving led
JP5169679B2 (en) Resonant power converter
JP2006191706A (en) Dc converter
JPH07337006A (en) Synchronous rectifier circuit
WO2022185404A1 (en) Switching power supply device and electric power supply system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5126956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250