JP7513315B1 - Processing system, processing method, and program - Google Patents
Processing system, processing method, and program Download PDFInfo
- Publication number
- JP7513315B1 JP7513315B1 JP2023043010A JP2023043010A JP7513315B1 JP 7513315 B1 JP7513315 B1 JP 7513315B1 JP 2023043010 A JP2023043010 A JP 2023043010A JP 2023043010 A JP2023043010 A JP 2023043010A JP 7513315 B1 JP7513315 B1 JP 7513315B1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- primary
- current
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 50
- 238000003672 processing method Methods 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims abstract description 50
- 238000010586 diagram Methods 0.000 description 17
- 230000007257 malfunction Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、2次側の回路から1次側の回路へ流れる逆電流の発生を抑制することのできる処理システムを提供する。【解決手段】処理システムは、トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、前記第2回路から前記負荷手段へ供給される電流を検出する第1検出手段と、前記第1検出手段が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する第1判定手段と、を備える。【選択図】図7[Problem] To provide a processing system having a converter circuit including a switching element having a primary side circuit and a secondary side circuit via a transformer, capable of suppressing the occurrence of reverse current flowing from the secondary side circuit to the primary side circuit. [Solution] The processing system includes a converter circuit having a first primary side circuit and a second secondary side circuit connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, load means which is a load of the converter circuit, first detection means which detects a current supplied from the second circuit to the load means, and first determination means which determines whether or not the current flowing in the first circuit is equal to or less than a predetermined current value based on the current detected by the first detection means. [Selected Figure] Figure 7
Description
本開示は、処理システム、処理方法、およびプログラムに関する。 The present disclosure relates to a processing system, a processing method, and a program.
さまざまな分野で情報処理システムや電子機器などの電力源が必要な装置が用いられている。そのような装置では、負荷に電流を供給するフルブリッジコンバータや同期整流方式等を採用しているコンバータ回路が使用される場合がある。特許文献1には、関連する技術として、コンバータに間欠発振が起こった場合の制御の精度の向上させる補正回路および電源装置に関する技術が開示されている。 Information processing systems, electronic devices, and other devices that require a power source are used in a variety of fields. In such devices, a converter circuit that employs a full-bridge converter or a synchronous rectification method that supplies current to a load may be used. Patent Document 1 discloses related technology, including a correction circuit and power supply device technology that improves the accuracy of control when intermittent oscillation occurs in a converter.
ところで、トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムでは、2次側の回路から1次側の回路へ電流が逆流する可能性がある。そのため、トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、2次側の回路から1次側の回路へ流れる逆電流の発生を抑制することのできる技術が求められている。 However, in a processing system having a converter circuit including a switching element having a primary circuit and a secondary circuit via a transformer, there is a possibility that a current may flow back from the secondary circuit to the primary circuit. Therefore, in a processing system having a converter circuit including a switching element having a primary circuit and a secondary circuit via a transformer, there is a demand for a technology that can suppress the occurrence of a reverse current flowing from the secondary circuit to the primary circuit.
本開示の各態様は、上記の課題を解決することのできる処理システム、処理方法、およびプログラムを提供することを目的としている。 Each aspect of the present disclosure aims to provide a processing system, processing method, and program that can solve the above problems.
上記目的を達成するために、本開示の一態様によれば、処理システムは、トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、前記第2回路から前記負荷手段へ供給される電流を検出する第1検出手段と、前記第1検出手段が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する第1判定手段と、を備える。 To achieve the above object, according to one aspect of the present disclosure, a processing system includes a converter circuit having a first circuit on the primary side and a second circuit on the secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, a load means which is a load of the converter circuit, a first detection means which detects a current supplied from the second circuit to the load means, and a first determination means which determines whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the current detected by the first detection means.
上記目的を達成するために、本開示の別の態様によれば、処理方法は、トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムが実行する処理方法であって、前記第2回路から前記負荷手段へ供給される電流を検出することと、検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定することと、を含む。 To achieve the above object, according to another aspect of the present disclosure, a processing method is executed by a processing system including a converter circuit having a first circuit on the primary side and a second circuit on the secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, and a load means being a load of the converter circuit, the processing method including detecting a current supplied from the second circuit to the load means, and determining whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the detected current.
上記目的を達成するために、本開示の別の態様によれば、プログラムは、トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムに、前記第2回路から前記負荷手段へ供給される電流を検出することと、検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定することと、を実行させる。 To achieve the above object, according to another aspect of the present disclosure, a program causes a processing system including a converter circuit having a first circuit on the primary side and a second circuit on the secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, and a load means which is a load of the converter circuit, to detect a current supplied from the second circuit to the load means, and to determine whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the detected current.
本開示の各態様によれば、トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、2次側の回路から1次側の回路へ流れる逆電流の発生を抑制することができる。 According to each aspect of the present disclosure, in a processing system having a converter circuit including a switching element having a primary circuit and a secondary circuit via a transformer, it is possible to suppress the occurrence of reverse current flowing from the secondary circuit to the primary circuit.
以下、図面を参照しながら実施形態について詳しく説明する。
<実施形態>
(電力供給システム回路の構成)
本開示の実施形態による電力供給システム1について図面を参照して説明する。電力供給システム1は、トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、2次側の回路から1次側の回路へ流れる逆電流の発生を抑制することのできるシステムである。
Hereinafter, the embodiments will be described in detail with reference to the drawings.
<Embodiment>
(Configuration of power supply system circuit)
A power supply system 1 according to an embodiment of the present disclosure will be described with reference to the drawings. The power supply system 1 is a system that can suppress the occurrence of a reverse current flowing from a secondary circuit to a primary circuit in a processing system having a converter circuit including a switching element having a primary circuit and a secondary circuit via a transformer.
図1は、本開示の実施形態による電力供給システム1の構成の一例を示す図である。電力供給システム1は、図1に示すように、コンバータ回路10、1次制御回路20、2次制御回路30、インダクタ40、第1キャパシタ50、第2キャパシタ60、負荷部70、1次電流検出回路80、2次負荷電流検出回路90、および1次2次制御回路100を備える。
Figure 1 is a diagram showing an example of the configuration of a power supply system 1 according to an embodiment of the present disclosure. As shown in Figure 1, the power supply system 1 includes a
コンバータ回路10は、図1に示すように、第1回路101、第2回路102、およびトランス103を備える。
As shown in FIG. 1, the
第1回路101は、コンバータ回路10の1次側回路である。第1回路101は、図1に示すように、スイッチング素子101a1、101a2、101a3、101a4を備える。スイッチング素子101a1、101a2、101a3、101a4を総称してスイッチング素子101aということがある。スイッチング素子101aは、ブリッジ回路を構成する。スイッチング素子101aの例としては、MOSFET(Metal Oxide Silicon Field Effect Transistor)などが挙げられる。
The
第2回路102は、コンバータ回路10の2次側回路である。第2回路102は、図1に示すように、スイッチング素子102a1、102a2、102a3、102a4を備える。スイッチング素子102a1、102a2、102a3、102a4を総称してスイッチング素子102aということがある。スイッチング素子102aは、ブリッジ回路を構成する。スイッチング素子102aの例としては、MOSFETなどが挙げられる。
The
トランス103は、第1回路101と、第2回路102とを結合する。トランス103は、1次側の巻線数と2次側の巻線数との比である巻線比に応じて、第1回路101と第2回路102との間での電力のやり取りを実現する。
The
1次制御回路20は、スイッチング素子101aのスイッチング動作を制御する。1次制御回路20は、図1に示すように、1次制御回路スイッチング信号出力部201を備える。1次制御回路スイッチング信号出力部201は、スイッチング素子101aのそれぞれに接続される。1次制御回路スイッチング信号出力部201は、スイッチング素子101aのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子101aのそれぞれをオン状態またはオフ状態に制御する。オンオフパルス信号は、スイッチング素子101aのそれぞれをオン状態またはオフ状態にさせる信号である。
The
また、1次制御回路20は、1次電流検出回路80が検出した第1回路101に流れる電流をモニタリングする。また、1次制御回路20は、モニタリングした電流を示すモニタリング情報に基づいて、信号線L1を介して2次制御回路30に対し制御の指示を通知する。信号線L1は、1次制御回路20と2次制御回路30とを接続する。信号線L1は、1次制御回路20から2次制御回路30を制御するための信号線である。例えば、1次制御回路20は、モニタリングした電流を示すモニタリング情報に基づいて、第1回路101に電流が流れていないと判定した場合、スイッチング素子102aのスイッチング動作を停止させる指示を2次制御回路30に通知する。この通知により、負荷部70が無負荷および低負荷時であっても、第2回路102が停止し、第2回路102から第1回路101への逆電流の発生を抑制することができる。
The
2次制御回路30は、スイッチング素子102aのスイッチング動作を制御する。2次制御回路30は、図1に示すように、2次制御回路スイッチング信号出力部301を備える。2次制御回路スイッチング信号出力部301は、スイッチング素子102aのそれぞれに接続される。2次制御回路スイッチング信号出力部301は、スイッチング素子102aのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子102aのそれぞれをオン状態またはオフ状態に制御する。オンオフパルス信号は、スイッチング素子102aのそれぞれをオン状態またはオフ状態にさせる信号である。
The
また、2次制御回路30は、1次制御回路20から信号線L1を介してスイッチング素子102aのスイッチング動作を停止させる指示を受けた場合、その指示に応じて、スイッチング素子102aのスイッチング動作を停止させる。
When the
インダクタ40および第1キャパシタ50は、コンバータ回路10の出力におけるフィルタを構成する。このフィルタにより、コンバータ回路10の出力における電圧のリップルが低減される。
The
第2キャパシタ60は、コンバータ回路10に電力を供給する電源の出力における電圧のリップル、すなわち、コンバータ回路10の入力における電圧のリップルを低減させる。
The
負荷部70は、第2回路102から電力を受ける。すなわち、負荷部70は、コンバータ回路10の負荷である。
The
1次電流検出回路80は、コンバータ回路10の1次側に設けられる。1次電流検出回路80は、第1回路101に流れる電流を検出する。1次電流検出回路80は、信号線L2を介して1次制御回路20に検出した電流を示す情報を通知する。信号線L2は、1次制御回路20と1次電流検出回路80とを接続する。信号線L2は、1次電流検出回路80が検出した第1回路101に流れる電流を示す情報を1次制御回路20に通知するための信号線である。
The primary
2次負荷電流検出回路90は、コンバータ回路10の2次側に設けられる。2次負荷電流検出回路90は、第2回路102から負荷部70に供給される電流を検出する。2次負荷電流検出回路90は、信号線L5を介して1次2次制御回路100に検出した電流を示す情報を通知する。信号線L5は、2次負荷電流検出回路90と1次2次制御回路100とを接続する。信号線L5は、2次負荷電流検出回路90が検出した第2回路102に流れる電流を示す情報を1次2次制御回路100に通知するための信号線である。
The secondary load
1次2次制御回路100は、図1に示すように、制御部1001、および記憶部1002を備える。1次2次制御回路100において、制御部1001は、記憶部1002に接続される。制御部1001は、1次制御回路20が行う第1回路101の制御の状況をモニタリングする。第1回路101の制御の状況の例としては、スイッチング素子101aによるスイッチング動作などの制御の状況などが挙げられる。また、制御部1001は、信号線L3を介して1次制御回路20に動作の指示を通知する。信号線L3は、1次制御回路20と1次2次制御回路100とを接続する。信号線L3は、1次2次制御回路100が1次制御回路20に動作の指示を通知するための信号線である。
As shown in FIG. 1, the primary-
また、制御部1001は、2次制御回路30が行う第2回路102の制御状況をモニタリングする。第2回路102の制御の状況の例としては、スイッチング素子102aによるスイッチング動作などの制御の状況などが挙げられる。また、制御部1001は、信号線L4を介して2次制御回路30に動作の指示を通知する。信号線L4は、2次制御回路30と1次2次制御回路100とを接続する。信号線L4は、1次2次制御回路100が2次制御回路30に動作の指示を通知するための信号線である。
The
また、制御部1001は、2次負荷電流検出回路90が検出した電流を示す情報をモニタリングする。また、制御部1001は、モニタリングした電流を示すモニタリング情報に基づいて、信号線L4を介して2次制御回路30に対し制御の指示を通知する。信号線L4は、2次制御回路30と1次2次制御回路100とを接続する。信号線L4は、1次2次制御回路100から2次制御回路30を制御するための信号線である。例えば、制御部1001は、モニタリングした電流を示すモニタリング情報に基づいて、第1回路101に電流が流れていないと判定した場合、スイッチング素子102aのスイッチング動作を停止させる指示を2次制御回路30に通知する。この通知により、負荷部70が無負荷および低負荷時であっても、第2回路102が停止し、第2回路102から第1回路101への逆電流の発生を抑制することができる。
The
また、制御部1001は、モニタリングした1次制御回路20、2次制御回路30、および2次負荷電流検出回路90のそれぞれから得た情報を記憶部1002に書き込む。また、制御部1001は、1次制御回路20および2次制御回路30に対して指示した情報を記憶部1002に書き込む。
The
記憶部1002は、1次制御回路20、2次制御回路30、および2次負荷電流検出回路90のそれぞれから制御部1001が得た情報を記憶する。また、記憶部1002は、1次制御回路20および2次制御回路30に対して制御部1001が指示した情報を記憶する。
The
図2は、本開示の一実施形態による電力供給システム1の処理フローの一例を示す図である。次に、図2を参照して、本開示の一実施形態による電力供給システム1が行う処理について説明する。 Figure 2 is a diagram showing an example of a processing flow of the power supply system 1 according to an embodiment of the present disclosure. Next, the processing performed by the power supply system 1 according to an embodiment of the present disclosure will be described with reference to Figure 2.
コンバータ回路10において、1次制御回路20は、スイッチング素子101aのスイッチング動作を制御する(ステップS1)。例えば、1次制御回路スイッチング信号出力部201は、スイッチング素子101aのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子101aのそれぞれをオン状態またはオフ状態に制御する。具体的には、1次制御回路スイッチング信号出力部201は、スイッチング素子101a1と101a4とがオン状態の場合にスイッチング素子101a2と101a3とをオフ状態とし、スイッチング素子101a1と101a4とがオフ状態の場合にスイッチング素子101a2と101a3とをオン状態とすることを繰り返すオンオフパルス信号をスイッチング素子101aに出力する。
In the
2次制御回路30は、スイッチング素子102aのスイッチング動作を制御する(ステップS2)。例えば、2次制御回路スイッチング信号出力部301は、スイッチング素子102aのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子102aのそれぞれをオン状態またはオフ状態に制御する。具体的には、2次制御回路スイッチング信号出力部301は、スイッチング素子102a1と102a4とがオン状態の場合にスイッチング素子102a2と102a3とをオフ状態とし、スイッチング素子102a1と102a4とがオフ状態の場合にスイッチング素子102a2と102a3とをオン状態とすることを繰り返すオンオフパルス信号をスイッチング素子102aに出力する。
The
ステップS1およびステップS2の処理により、コンバータ回路10が負荷部70で電力を供給することが可能となっている。なお、ステップS1およびステップS2の処理は、常時行われている。また、以下に示すステップS3以降の処理は、ステップS1およびステップS2の処理と並行して行われる処理である。
The processing of steps S1 and S2 enables the
1次制御回路20は、1次電流検出回路80が検出した第1回路101に流れる電流をモニタリングする(ステップS3)。そして、1次制御回路20は、モニタリングした電流を示すモニタリング情報に基づいて、第1回路101に電流が流れているか否かを判定する(ステップS4)。1次制御回路20は、第1回路101に所定の電流しきい値以上の電流が流れていないと判定した場合(ステップS4においてNO)、スイッチング素子102aのスイッチング動作を停止させる指示を2次制御回路30に通知する(ステップS5)。
The
2次制御回路30は、1次制御回路20から信号線L1を介してスイッチング素子102aのスイッチング動作を停止させる指示を受けた場合、その指示に応じて、スイッチング素子102aのスイッチング動作を停止させる(ステップS6)。そして、2次制御回路30は、処理を終了する。
When the
ステップS5およびステップS6の処理により、負荷部70が無負荷および低負荷時であっても、第2回路102が停止し、第2回路102から第1回路101への逆電流の発生を抑制することができる。ただし、1次電流検出回路80がスイッチング素子101aのスイッチングノイズ等により誤動作することがある。この場合、負荷部70が無負荷または低負荷であるにも関わらずスイッチング素子102aを停止できないことになる。
このような場合に備えて、1次制御回路20が、第1回路101に所定の電流しきい値以上の電流が流れていると判定した場合(ステップS4においてYES)、1次2次制御回路100は、2次負荷電流検出回路90において検出した負荷部70への電流量の情報も加味して、第1回路101に電流が流れているか否かを判定する(ステップS7)。1次2次制御回路100は、第1回路101に電流が流れていると判定した場合(ステップS7においてYES)、ステップS3の処理に戻す。また、1次2次制御回路100は、第1回路101に電流が流れていないと判定した場合(ステップS7においてNO)、スイッチング素子102aのスイッチング動作を停止させる指示を2次制御回路30に通知する(ステップS8)。
By the processes of steps S5 and S6, even when the
In preparation for such a case, when the
2次制御回路30は、1次2次制御回路100から信号線L4を介してスイッチング素子102aのスイッチング動作を停止させる指示を受けた場合、その指示に応じて、スイッチング素子102aのスイッチング動作を停止させる(ステップS9)。そして、2次制御回路30は、処理を終了する。
When the
以上、本開示の一実施形態による電力供給システム1(処理システムの一例)について説明した。電力供給システム1において、コンバータ回路10は、トランス103で接続される1次側の第1回路101と2次側の第2回路102であって、スイッチング素子101a(第1のスイッチング素子の一例)から成るブリッジ回路である前記第1回路101とスイッチング素子102a(第2のスイッチング素子の一例)から成るブリッジ回路である前記第2回路102とを有する。負荷部70(負荷手段の一例)は、前記コンバータ回路10の負荷である。2次負荷電流検出回路90(第1検出手段の一例)は、前記第2回路102から前記負荷部70へ供給される電流を検出する。1次2次制御回路100(第1判定手段の一例)は、前記2次負荷電流検出回路90が検出した電流に基づいて、前記第1回路101に流れる電流が所定の電流値以下であるか否かを判定する。
The power supply system 1 (an example of a processing system) according to an embodiment of the present disclosure has been described above. In the power supply system 1, the
この電力供給システム1により、トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、2次側の回路から1次側の回路へ流れる逆電流の発生を抑制することができる。 This power supply system 1 can suppress the occurrence of reverse current flowing from the secondary circuit to the primary circuit in a processing system having a converter circuit including a switching element having a primary circuit and a secondary circuit via a transformer.
ここで、比較対象の電力供給システムにおいて、コンバータ回路に起因する生じる課題について説明する。フルブリッジコンバータ、同期整流方式等を採用しているコンバータ回路において、負荷が無負荷および低負荷時である場合、電源の出力部のインダクタに蓄えられたエネルギーが消費されない。そのため、この状態でコンバータ回路の2次側のスイッチング素子(例えば、MOSFET)が動作を継続した場合、2次側回路に通常とは反対方向に電流が流れる。このように2次側に逆電流が流れた場合、トランスを介して1次側回路にも逆電流が発生する。1次側回路に逆電流が発生している状態でスイッチング素子が通常のスイッチング動作を行うと1次側のスイッチング素子であるMOSFETに不具合(例えば、破損など)が発生する可能性がある。これを回避するために1次電流検出回路において1次側回路に流れる電流から無負荷および低負荷時であることを検出して、2次側制御回路に2次側スイッチング素子であるMOSFETを停止させる指示を出力する。しかしながら、1次側の電流検出回路が1次側のMOSFETのスイッチングノイズ等により誤動作することにより、負荷が無負荷または低負荷時であるにも関わらず2次側のMOSFETを停止できない場合がある。この場合、1次側のスイッチング素子であるMOSFETの不具合が発生し、コンバータ回路による負荷部への給電が停止する可能性がある。また、この給電停止によりデータ消失等を伴うようなシステム停止となってしまう可能性もある。 Here, we will explain the problems caused by the converter circuit in the power supply system to be compared. In a converter circuit that employs a full bridge converter, a synchronous rectification method, etc., when the load is unloaded or low-loaded, the energy stored in the inductor of the output section of the power supply is not consumed. Therefore, if the secondary switching element (e.g., MOSFET) of the converter circuit continues to operate in this state, a current flows in the secondary circuit in the opposite direction to normal. When a reverse current flows to the secondary side in this way, a reverse current also occurs in the primary circuit via the transformer. If the switching element performs normal switching operation while a reverse current is occurring in the primary circuit, there is a possibility that a malfunction (e.g., damage, etc.) will occur in the MOSFET, which is the primary switching element. To avoid this, the primary current detection circuit detects that the current is unloaded or low-loaded from the current flowing in the primary circuit, and outputs an instruction to the secondary control circuit to stop the MOSFET, which is the secondary switching element. However, if the primary current detection circuit malfunctions due to switching noise of the primary MOSFET, etc., the secondary MOSFET may not be stopped even when the load is unloaded or low-loaded. In this case, a malfunction may occur in the MOSFET, which is the primary side switching element, and the converter circuit may stop supplying power to the load. This power supply interruption may also result in a system shutdown accompanied by data loss, etc.
コンバータを複数台準備して負荷部に給電することで、何れかのコンバータに異常が発生した場合の給電の停止によるデータ消失等を伴うようなシステム停止を回避することは可能である。しかしながら、この場合、コンバータからの複数の給電経路、また複数のコンバータを準備する必要がある。また、コンバータからの出力電圧値が低く、出力電流値が大きいコンバータの仕様の場合には、システムにおけるコンバータからの給電経路の物量がさらに多くなり、システムが大型になってしまう。 By preparing multiple converters to supply power to the load, it is possible to avoid system shutdowns that could result in data loss due to a power outage if an abnormality occurs in one of the converters. However, in this case, it is necessary to prepare multiple power supply paths from the converters, and multiple converters. Furthermore, if the converter is specified to have a low output voltage and a high output current, the amount of material in the power supply paths from the converter in the system will increase even more, resulting in a large system.
上述した1次側の電流検出回路が1次側のMOSFETのスイッチングノイズ等により誤動作することで負荷が無負荷または低負荷時であるにも関わらず2次側のMOSFETを停止できない場合、2次側回路に通常とは反対方向の逆電流が流れ、トランスを介して1次側回路にも逆電流が発生する。1次側回路に逆電流が発生している状態で通常のコンバータにおけるスイッチング素子がスイッチング動作すると1次側スイッチング素子であるMOSFETに不具合が発生する動作内容について説明する。図3は、本開示の一実施形態における比較対象の電力供給システム1000において不具合が発生する動作内容を説明するための第1の図である。図4は、本開示の一実施形態における比較対象の電力供給システム1000において不具合が発生する動作内容を説明するための第2の図である。図5は、本開示の一実施形態における比較対象の電力供給システム1000において不具合が発生する動作内容を説明するための第3の図である。図6は、本開示の一実施形態における比較対象の電力供給システム1000において不具合が発生する動作内容を説明するための第4の図である。ここでは、図3~図6を参照して、比較対象の電力供給システム1000において不具合が発生する動作内容について説明する。
If the above-mentioned primary-side current detection circuit malfunctions due to switching noise of the primary-side MOSFET, etc., and the secondary-side MOSFET cannot be stopped even when the load is unloaded or low, a reverse current flows in the secondary-side circuit in the opposite direction to normal, and a reverse current also occurs in the primary-side circuit via the transformer. When a switching element in a normal converter performs a switching operation while a reverse current is generated in the primary-side circuit, a malfunction occurs in the MOSFET, which is the primary-side switching element. FIG. 3 is a first diagram for explaining the operation of a malfunction occurring in the
コンバータ回路の1次側および2次側の各々のスイッチング素子であるMOSFETは、1次制御回路および2次制御回路のスイッチング信号出力部からのスイッチング信号により図3と図4に示す様に交互にオンとオフとを繰り返す。この動作により負荷部への給電が可能となる。しかしながら、無負荷および低負荷時には図5と図6に示す様に2次側回路の電源の出力近端のインダクタに蓄えられたエネルギーが負荷部により消費されない。この状態で2次側のスイッチング素子であるMOSFETが動作を継続した場合、2次側回路に通常とは反対方向に電流が流れる。このように2次側回路に逆電流が流れた場合、トランスを介して1次側回路にも逆電流が発生する。例えば図5において2次側回路に逆電流が流れた場合、トランスを介して1次側のスイッチング素子であるMOSFETのQ01およびQ04のボディダイオードに逆電流が流れる。ボディダイオードの順方向に電流が流れている状態からMOSFETがオフして逆電圧が印可された場合、逆方向に大きなリカバリ電流が流れ、図6に示す様にQ01のダイオードにリカバリ電流が流れ、かつQ02がオンするためショート電流が流れる。この様なスイッチング動作が行われると1次側スイッチング素子であるMOSFETの不具合が発生する可能性がある。 The MOSFETs, which are the switching elements on the primary and secondary sides of the converter circuit, alternately turn on and off as shown in Figures 3 and 4 by the switching signals from the switching signal output sections of the primary and secondary control circuits. This operation enables power to be supplied to the load section. However, when there is no load or a low load, the energy stored in the inductor near the output end of the power supply of the secondary circuit is not consumed by the load section, as shown in Figures 5 and 6. If the MOSFETs, which are the switching elements on the secondary side, continue to operate in this state, a current flows in the secondary circuit in the opposite direction to normal. When a reverse current flows in the secondary circuit in this way, a reverse current also occurs in the primary circuit through the transformer. For example, when a reverse current flows in the secondary circuit in Figure 5, a reverse current flows through the body diodes of Q01 and Q04 of the MOSFETs, which are the switching elements on the primary side, through the transformer. If a current flows in the forward direction through the body diode, and the MOSFET is turned off and a reverse voltage is applied, a large recovery current flows in the reverse direction, and as shown in Figure 6, the recovery current flows through the Q01 diode, and Q02 turns on, causing a short circuit current to flow. When switching operations like this occur, there is a possibility that a malfunction will occur in the MOSFET, which is the primary side switching element.
本開示の別の実施形態では、負荷部70は、1次2次制御回路100による制御の下、負荷の重さを調整可能であってもよい。この場合、本開示の一実施形態において、1次2次制御回路100がスイッチング素子102aを停止させる指示を、2次制御回路30に出力する処理に代わって、本開示の別の実施形態では、1次2次制御回路100が図1に示す信号線L6を介して負荷部70に負荷の重さをより重くする指示をすればよい。この指示により負荷部70は、負荷部70に流す電流の大きさを大きくする。その結果、第2回路102から第1回路101への逆電流の発生を抑制することができる。なお、信号線L6は、負荷部70と1次2次制御回路100とを接続する。信号線L6は、1次2次制御回路100が負荷部70に負荷の重さをより重くする指示を通知するための信号線である。
In another embodiment of the present disclosure, the
本開示の別の実施形態による電力供給システム1は、フルブリッジコンバータ以外のコンバータ回路を備えるものであってもよい。フルブリッジコンバータ以外のコンバータ回路であっても、2次側の回路における逆電流発生による影響について、1次2次制御回路100は、トランス103等を介して1次側の第1回路101に相当する回路に流れる電流値および2次側の第2回路102に相当する回路のコンバータ回路10の出力近端の負荷部70へ流れる電流の電流値の双方の情報を比較することで、実際の正確な電流値の情報を得ることができる。実際の正確な電流値により、フルブリッジコンバータ以外のコンバータ回路を備える電力供給システム1においても、異常発生時に速やかに2次側のスイッチング素子のスイッチング動作を停止することが可能となる。トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、2次側の回路から1次側の回路へ流れる逆電流の発生を抑制することができる。
The power supply system 1 according to another embodiment of the present disclosure may include a converter circuit other than a full-bridge converter. Even in the case of a converter circuit other than a full-bridge converter, the primary-
図7は、本開示の実施形態による処理システム300の最小構成を示す図である。処理システム300は、図7に示すように、コンバータ回路3001、負荷手段3002、第1検出手段3003、および第1判定手段3004を備える。コンバータ回路3001は、トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有する。負荷手段3002は、前記コンバータ回路3001の負荷である。第1検出手段3003は、前記第2回路から前記負荷手段3002へ供給される電流を検出する。第1判定手段3004は、前記第1検出手段3003が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する。コンバータ回路3001は、例えば、図1に例示されているコンバータ回路10が有する機能を用いて実現することができる。負荷手段3002は、例えば、図1に例示されている負荷部70が有する機能を用いて実現することができる。第1検出手段3003は、例えば、図1に例示されている2次負荷電流検出回路90が有する機能を用いて実現することができる。第1判定手段3004は、例えば、図1に例示されている1次2次制御回路100が有する機能を用いて実現することができる。
7 is a diagram showing a minimum configuration of a
図8は、本開示の実施形態による最小構成の処理システム300の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成の処理システム300の処理について図8を参照して説明する。
Figure 8 is a diagram showing an example of a processing flow of a
トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路3001と、前記コンバータ回路3001の負荷である負荷手段3002と、を備える処理システム300において、
第1検出手段3003は、前記第2回路から前記負荷手段3002へ供給される電流を検出する(ステップS101)。第1判定手段3004は、前記第1検出手段3003が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する(ステップS102)。
A
The first detection means 3003 detects a current supplied from the second circuit to the load means 3002 (step S101). The first determination means 3004 determines whether or not the current flowing through the first circuit is equal to or less than a predetermined current value, based on the current detected by the first detection means 3003 (step S102).
以上、本開示の実施形態による最小構成の処理システム300について説明した。この処理システム300により、トランスを介して1次側の回路と2次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、2次側の回路から1次側の回路へ流れる逆電流の発生を抑制することができる。
A minimum
なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。 The order of the processes in the embodiments of the present disclosure may be changed as long as appropriate processing is performed.
本開示の実施形態について説明したが、上述の電力供給システム1、1次制御回路20、2次制御回路30、負荷部70、1次電流検出回路80、2次負荷電流検出回路90、1次2次制御回路100、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
Although the embodiments of the present disclosure have been described, the above-mentioned power supply system 1,
図9は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ5は、図9に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
Figure 9 is a schematic block diagram showing the configuration of a computer according to at least one embodiment. As shown in Figure 9, the
例えば、上述の電力供給システム1、1次制御回路20、2次制御回路30、負荷部70、1次電流検出回路80、2次負荷電流検出回路90、1次2次制御回路100、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
For example, the above-mentioned power supply system 1,
ストレージ8の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD-ROM(Compact Disc Read Only Memory)、DVD-ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
Examples of storage 8 include HDD (Hard Disk Drive), SSD (Solid State Drive), magnetic disk, magneto-optical disk, CD-ROM (Compact Disc Read Only Memory), DVD-ROM (Digital Versatile Disc Read Only Memory), and semiconductor memory. Storage 8 may be an internal medium directly connected to the bus of
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。 The program may also realize some of the functions described above. Furthermore, the program may be a file that can realize the functions described above in combination with a program already recorded in the computer system, a so-called differential file (differential program).
本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。 Although several embodiments of the present disclosure have been described, these embodiments are merely examples and do not limit the scope of the disclosure. Various additions, omissions, substitutions, and modifications may be made to these embodiments without departing from the spirit and scope of the disclosure.
なお、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。 In addition, some or all of the above embodiments can be described as follows, but are not limited to the following:
(付記1)
トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路と、
前記コンバータ回路の負荷である負荷手段と、
前記第2回路から前記負荷手段へ供給される電流を検出する第1検出手段と、
前記第1検出手段が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する第1判定手段と、
を備える処理システム。
(Appendix 1)
a converter circuit including a first circuit on a primary side and a second circuit on a secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element;
a load means which is a load of the converter circuit;
a first detection means for detecting a current supplied from the second circuit to the load means;
a first determination means for determining whether or not a current flowing through the first circuit is equal to or less than a predetermined current value based on the current detected by the first detection means;
A processing system comprising:
(付記2)
前記第2のスイッチング素子のスイッチングを制御する第1制御手段、
を備え、
前記第1判定手段は、
前記第1回路に流れる電流が所定の電流値以下である場合、前記第2のスイッチング素子を停止させる指示を、前記第1制御手段に出力する、
付記1に記載の処理システム。
(Appendix 2)
a first control means for controlling the switching of the second switching element;
Equipped with
The first determination means is
when the current flowing through the first circuit is equal to or smaller than a predetermined current value, an instruction to stop the second switching element is output to the first control means;
2. The processing system of claim 1.
(付記3)
前記負荷手段は、
負荷の重さを調整可能であり、
前記第1判定手段は、
前記第1回路に流れる電流が所定の電流値以下である場合、負荷手段に負荷の重さをより重くする指示をする、
付記1に記載の処理システム。
(Appendix 3)
The loading means includes:
The load weight is adjustable,
The first determination means is
When the current flowing through the first circuit is equal to or less than a predetermined current value, an instruction is given to the load means to increase the load.
2. The processing system of claim 1.
(付記4)
前記第1回路に流れる電流を検出する第2検出手段、
を備え、
前記第1判定手段は、
前記第2検出手段が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する、
付記1から付記3の何れか1つに記載の処理システム。
(Appendix 4)
A second detection means for detecting a current flowing through the first circuit;
Equipped with
The first determination means is
determining whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the current detected by the second detection means;
4. The processing system according to claim 1 ,
(付記5)
トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムが実行する処理方法であって、
前記第2回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を含む処理方法。
(Appendix 5)
A processing method executed by a processing system including a converter circuit having a first circuit on a primary side and a second circuit on a secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, and a load means being a load of the converter circuit,
detecting a current supplied from said second circuit to said load means;
determining whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the detected current;
A processing method comprising:
(付記6)
トランスで接続される1次側の第1回路と2次側の第2回路であって、第1のスイッチング素子から成るブリッジ回路である前記第1回路と第2のスイッチング素子から成るブリッジ回路である前記第2回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムに、
前記第2回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を実行させるプログラム。
(Appendix 6)
A processing system including a converter circuit having a first circuit on a primary side and a second circuit on a secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, and a load means being a load of the converter circuit,
detecting a current supplied from said second circuit to said load means;
determining whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the detected current;
A program that executes the following.
1・・・電力供給システム
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・コンバータ回路
20・・・1次制御回路
30・・・2次制御回路
40・・・インダクタ
50・・・第1キャパシタ
60・・・第2キャパシタ
70・・・負荷部
80・・・1次電流検出回路
90・・・2次負荷電流検出回路
100・・・1次2次制御回路
101・・・第1回路
101a、102a・・・スイッチング素子
102・・・第2回路
103・・・トランス
201・・・1次制御回路スイッチング信号出力部
301・・・2次制御回路スイッチング信号出力部
1001・・・制御部
1002・・・記憶部
1...
Reference Signs List 7: Main memory 8: Storage 9: Interface 10: Converter circuit 20: Primary control circuit 30: Secondary control circuit 40: Inductor 50: First capacitor 60: Second capacitor 70: Load section 80: Primary current detection circuit 90: Secondary load current detection circuit 100: Primary-secondary control circuit 101: First circuit 101a, 102a: Switching element 102: Second circuit 103: Transformer 201: Primary control circuit switching signal output section 301: Secondary control circuit switching signal output section 1001: Control section 1002: Memory section
Claims (6)
前記コンバータ回路の負荷である負荷手段と、
前記第2回路から前記負荷手段へ供給される電流を検出する第1検出手段と、
前記第1検出手段が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する第1判定手段と、
を備える処理システム。 a converter circuit including a first circuit on a primary side and a second circuit on a secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element;
a load means which is a load of the converter circuit;
a first detection means for detecting a current supplied from the second circuit to the load means;
a first determination means for determining whether or not a current flowing through the first circuit is equal to or less than a predetermined current value based on the current detected by the first detection means;
A processing system comprising:
を備え、
前記第1判定手段は、
前記第1回路に流れる電流が所定の電流値以下である場合、前記第2のスイッチング素子を停止させる指示を、前記第1制御手段に出力する、
請求項1に記載の処理システム。 a first control means for controlling the switching of the second switching element;
Equipped with
The first determination means is
when the current flowing through the first circuit is equal to or smaller than a predetermined current value, an instruction to stop the second switching element is output to the first control means;
The processing system of claim 1 .
負荷の重さを調整可能であり、
前記第1判定手段は、
前記第1回路に流れる電流が所定の電流値以下である場合、負荷手段に負荷の重さをより重くする指示をする、
請求項1に記載の処理システム。 The loading means includes:
The load weight is adjustable,
The first determination means is
When the current flowing through the first circuit is equal to or less than a predetermined current value, an instruction is given to the load means to increase the load.
The processing system of claim 1 .
を備え、
前記第1判定手段は、
前記第2検出手段が検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定する、
請求項1から請求項3の何れか一項に記載の処理システム。 A second detection means for detecting a current flowing through the first circuit;
Equipped with
The first determination means is
determining whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the current detected by the second detection means;
The processing system according to any one of claims 1 to 3.
前記第2回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を含む処理方法。 A processing method executed by a processing system including a converter circuit having a first circuit on a primary side and a second circuit on a secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, and a load means being a load of the converter circuit,
detecting a current supplied from said second circuit to said load means;
determining whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the detected current;
A processing method comprising:
前記第2回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第1回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を実行させるプログラム。 A processing system including a converter circuit having a first circuit on a primary side and a second circuit on a secondary side connected by a transformer, the first circuit being a bridge circuit made up of a first switching element and the second circuit being a bridge circuit made up of a second switching element, and a load means being a load of the converter circuit,
detecting a current supplied from said second circuit to said load means;
determining whether or not the current flowing through the first circuit is equal to or less than a predetermined current value based on the detected current;
A program that executes the following.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023043010A JP7513315B1 (en) | 2023-03-17 | 2023-03-17 | Processing system, processing method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023043010A JP7513315B1 (en) | 2023-03-17 | 2023-03-17 | Processing system, processing method, and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7513315B1 true JP7513315B1 (en) | 2024-07-09 |
Family
ID=91802821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023043010A Active JP7513315B1 (en) | 2023-03-17 | 2023-03-17 | Processing system, processing method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7513315B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204680A (en) | 2001-10-09 | 2003-07-18 | Innoveta Technologies Inc | Synchronous rectifier controller |
JP2009077554A (en) | 2007-09-21 | 2009-04-09 | Fdk Corp | Dc-dc converter and its reverse-current suppression method |
JP2013176218A (en) | 2012-02-24 | 2013-09-05 | Nissan Motor Co Ltd | Power supply controller |
JP2014236596A (en) | 2013-06-03 | 2014-12-15 | 株式会社デンソー | Power conversion device |
WO2018225375A1 (en) | 2017-06-07 | 2018-12-13 | 日立オートモティブシステムズ株式会社 | Power conversion device |
-
2023
- 2023-03-17 JP JP2023043010A patent/JP7513315B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204680A (en) | 2001-10-09 | 2003-07-18 | Innoveta Technologies Inc | Synchronous rectifier controller |
JP2009077554A (en) | 2007-09-21 | 2009-04-09 | Fdk Corp | Dc-dc converter and its reverse-current suppression method |
JP2013176218A (en) | 2012-02-24 | 2013-09-05 | Nissan Motor Co Ltd | Power supply controller |
JP2014236596A (en) | 2013-06-03 | 2014-12-15 | 株式会社デンソー | Power conversion device |
WO2018225375A1 (en) | 2017-06-07 | 2018-12-13 | 日立オートモティブシステムズ株式会社 | Power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443055B2 (en) | Systems and methods for providing redundant voltage regulation | |
JP5486400B2 (en) | Power saving line interactive uninterruptible power supply | |
CN103427474A (en) | Uninterruptible power supply device control method, the uninterruptible power supply unit | |
CN103270464A (en) | Cold swap load adaptive power supply | |
CN105024535A (en) | Peak power limitation and overpower protection for switching regulated power supply | |
CN104242656A (en) | Adaptive rcd snubber and method for switching converter | |
JP2010158098A (en) | Power supply unit and electronic apparatus | |
US20200186036A1 (en) | Power conversion device and control circuit | |
JP7513315B1 (en) | Processing system, processing method, and program | |
JP6239024B2 (en) | Power converter | |
US11949325B2 (en) | Power conversion device | |
JP2012139003A (en) | Switching power supply device | |
JP2010051116A (en) | Switching power supply, power supply system, and electronic equipment | |
KR20220105595A (en) | Voltage converter | |
JP2005354781A (en) | Uninterruptible power supply device | |
JP6966121B1 (en) | Signal judgment device, power supply device, signal judgment method and program | |
JP2010158125A (en) | Dc power supply apparatus and reactor apparatus | |
JP5225170B2 (en) | Protection control device | |
JP7200398B1 (en) | Uninterruptible power system | |
JP4569552B2 (en) | Instantaneous voltage drop compensation device | |
JP6539354B2 (en) | Power converter | |
KR20190067993A (en) | Power apparatus | |
JP2002125371A (en) | Power supply having many outputs and electronic apparatus provided with the same | |
JP7248456B2 (en) | Control device, winding switching motor system, control method and program | |
WO2020012895A1 (en) | Dc-dc converter |