JP2006353095A - Power supply device, its control circuit and control method - Google Patents
Power supply device, its control circuit and control method Download PDFInfo
- Publication number
- JP2006353095A JP2006353095A JP2006208432A JP2006208432A JP2006353095A JP 2006353095 A JP2006353095 A JP 2006353095A JP 2006208432 A JP2006208432 A JP 2006208432A JP 2006208432 A JP2006208432 A JP 2006208432A JP 2006353095 A JP2006353095 A JP 2006353095A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- circuit
- switching element
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は電源装置及びその制御回路並びに制御方法に係り、入力電圧を変換して、第1の変換電圧と第2の変換電圧とを出力する電圧変換回路と、整流素子が並列に設けられ、第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、整流素子が並列に設けられ、第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子と、第1のスイッチング素子と第2のスイッチング素子により制御される出力電流を検出する検出回路とを備えた電源装置及びその制御回路並びに制御方法に関する。 The present invention relates to a power supply device, a control circuit thereof, and a control method, wherein a voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifier element are provided in parallel. While the first conversion voltage is applied, a first switching element that performs switching according to a given first control signal, and a rectifying element are provided in parallel, and a second conversion voltage is applied, A power supply device comprising: a second switching element that performs switching according to a second control signal applied; a first switching element; and a detection circuit that detects an output current controlled by the second switching element; The present invention relates to a control circuit and a control method.
図1は情報処理システムのブロック構成図を示す。 FIG. 1 is a block diagram of an information processing system.
情報処理システム1は、交流電源11、AC−DC変換部12、n個のメインボード13−1〜13−n、ネットワーク14を含む構成とされている。交流電源11は、AC−DC変換部12に交流電圧(電流)を供給する。AC−DC変換部12は、交流電源11からの交流電圧(電流)を直流電圧(電流)に変換する。
The
AC−DC変換部12で変換された直流電圧(電流)はメインボード13−1〜13−nに供給される。メインボード13−1〜13−nは、ネットワーク14を介して接続されており、互いに通信を行いつつ、処理を行う情報処理装置であり、各メインボードはDC−DC変換部21−1〜21−3、CPU22、記憶装置23、通信機器24を含む構成とされている。
The DC voltage (current) converted by the AC-
DC−DC変換部21−1は、AC−DC変換部12からの直流電圧(電流)に基づいて所定の直流電圧を生成し、CPU22に供給する。CPU22は、DC−DC変換部21−1からの直流電圧により駆動され、処理を行う。DC−DC変換部21−2は、AC−DC変換部12からの直流電圧(電流)に基づいて所定の直流電圧を生成し、記憶装置23に供給する。記憶装置23は、DC−DC変換部21−2からの直流電圧により駆動され、CPU22で処理されたデータや通信機器23から供給されたデータを記憶する。DC−DC変換部21−3は、AC−DC変換部12からの直流電圧(電流)に基づいて所定の直流電圧を生成し、通信機器24に供給する。通信機器24は、ネットワーク14との通信を制御する。
The DC-DC converter 21-1 generates a predetermined DC voltage based on the DC voltage (current) from the AC-
図2はDC−DC変換部21−1のブロック構成図を示す。 FIG. 2 is a block diagram of the DC-DC converter 21-1.
DC−DC変換部21−1は、DC−DC変換回路31−1、31−2、ダイオードD1、D2を含む構成とされている。DC−DC変換回路31−1は、AC−DC変換部12からの直流電圧を所定の電圧に変換する。また、DC−DC変換回路31−1は、出力電流、出力電圧を検出して、出力電圧が一定になるように制御を行う。DC−DC変換回路31−1の出力電圧は、ダイオードD1を介してCPU22に供給される。DC−DC変換回路31−2は、DC−DC変換回路31−1と同様な構成とされており、出力電圧はダイオードD2を介してCPU22に供給される。
The DC-DC conversion unit 21-1 includes DC-DC conversion circuits 31-1, 31-2 and diodes D1, D2. The DC-DC conversion circuit 31-1 converts the DC voltage from the AC-
通常動作時は、DC−DC変換回路31−1及びDC−DC変換回路31−2からの直流電流がCPU22に供給される。立ち上がり時にDC−DC変換回路31−1の出力電圧の立ち上がりがDC−DC変換回路31−2の出力電圧の立ち上がりより早い場合には、ダイオードD2によりDC−DC変換回路31−1からDC−DC変換回路31−2に電流が流れることがない。すなわち、ダイオードD2によりDC−DC変換回路31−2への電流の逆流を防止できる。
During normal operation, direct current from the DC-DC conversion circuit 31-1 and the DC-DC conversion circuit 31-2 is supplied to the
立ち上がり時にDC−DC変換回路31−2の出力電圧の立ち上がりがDC−DC変換回路31−1の出力電圧の立ち上がりより早い場合には、ダイオードD1によりDC−DC変換回路31−2からDC−DC変換回路31−1に電流が流れることがない。すなわち、ダイオードD1によりDC−DC変換回路31−1への電流の逆流が防止できる。 When the rise of the output voltage of the DC-DC conversion circuit 31-2 is earlier than the rise of the output voltage of the DC-DC conversion circuit 31-1 at the rise, the diode D1 causes the DC-DC conversion circuit 31-2 to move from the DC-DC. No current flows through the conversion circuit 31-1. That is, the reverse flow of the current to the DC-DC conversion circuit 31-1 can be prevented by the diode D1.
次にDC変換回路31−1、31−2について詳細に説明する。 Next, the DC conversion circuits 31-1 and 31-2 will be described in detail.
図3はDC−DC変換回路31−1のブロック構成図を示す。 FIG. 3 is a block diagram of the DC-DC conversion circuit 31-1.
DC−DC変換回路31−1は、インバータ回路41、トランス42、スイッチング素子Q1、Q2、ダイオードD11、D12、制御回路43、コイルL0、出力電流検出用抵抗Rs、コンデンサC0を含む構成とされている。
The DC-DC conversion circuit 31-1 includes an
インバータ回路41には、AC−DC変換部12からの直流電圧が印加される。インバータ回路41は、AC−DC変換部12からの直流電圧を交流電圧に変換する。
A DC voltage from the AC-
インバータ回路41により変換された交流電圧は、トランス42の一次コイルL1に印加される。トランス42の一次コイルL1には、インバータ回路41からの交流電圧に応じた交流電流が流れ、流れる電流に応じた磁束を発生する。トランスL1で発生した磁束は、トランス42の二次コイルL21、L22に伝達される。トランス42の二次コイルL21、L22には、一次コイルL1からの磁束に応じた二次電流が流れる。
The AC voltage converted by the
二次コイルL21は、一端がトランジスタQ1のソース−ドレインを介して接地され、他端がチョークコイルL0の一端に接続される。二次コイルL22は、一端がトランジスタQ2のソース−ドレインを介して接地され、他端がチョークコイルL0の一端に接続される。トランジスタQ1、Q2は例えば、MOS−FET(metal-oxide-semiconductor field effect transistor) から構成されている。 One end of the secondary coil L21 is grounded via the source-drain of the transistor Q1, and the other end is connected to one end of the choke coil L0. One end of the secondary coil L22 is grounded via the source-drain of the transistor Q2, and the other end is connected to one end of the choke coil L0. The transistors Q1 and Q2 are composed of, for example, a MOS-FET (metal-oxide-semiconductor field effect transistor).
トランジスタQ1、Q2は、ゲートが制御回路43に接続されており、制御回路43からのスイッチングパルスに応じてスイッチングされる。トランジスタQ1には、ソース−ドレイン間にダイオードD11が並列に接続される。ダイオードD11は、アノードが接地側、カソードが二次コイルL21側となるように接続されている。
The gates of the transistors Q1 and Q2 are connected to the
チョークコイルL0の他端は、出力電流検出用抵抗Rsを介して出力端子Toutに接続される。出力端子Toutと接地端子Tgndとの間には平滑コンデンサC0が接続されている。トランス42の2次コイルL21と2次コイルL22との接続点の電位がチョークコイルL0及び平滑コンデンサC0により平滑化されて出力される。
The other end of the choke coil L0 is connected to the output terminal Tout via the output current detection resistor Rs. A smoothing capacitor C0 is connected between the output terminal Tout and the ground terminal Tgnd. The potential at the connection point between the secondary coil L21 and the secondary coil L22 of the
制御回路43には、出力電流検出用抵抗Rsの両端の電圧及び出力端子Toutの出力電圧が供給されている。制御回路43は、出力端子Toutからの出力電圧Voutが小さくなると、トランジスタQ1及びQ2のゲートに供給するスイッチングパルスのパルス幅を小さく、あるいは周期を大きくし、出力端子Toutからの出力電圧Voutが大きくなると、トランジスタQ1及びQ2のゲートに供給するスイッチングパルスのパルス幅を大きく、あるいは周期を小さくする。
The
なお、このとき、トランジスタQ1のゲートとトランジスタQ2のゲートには、スイッチングパルスが供給されており、トランジスタQ1とトランジスタQ2とは、交互にスイッチングされる。 At this time, a switching pulse is supplied to the gate of the transistor Q1 and the gate of the transistor Q2, and the transistor Q1 and the transistor Q2 are switched alternately.
また、制御回路43は、出力電流検出用抵抗Rsの両端の電圧により出力電流を検出しており、出力電流が所定の閾値より小さいとき、すなわち、軽負荷時にはトランジスタQ1、Q2を常時オフさせて、ダイオードD11、D12によりダイオード整流を行う。ダイオード整流を行うことにより、無用なスイッチングを行う必要がなくなるため、スイッチングによる電力損失を低減できる。
The
さらに、制御回路43は、出力電流検出用抵抗Rsの両端の電圧により出力電流を検出しており、出力電流が所定の閾値より大きいとき、すなわち、重負荷時にはトランジスタQ1、Q2を出力電圧Voutに応じたスイッチングパルスによりスイッチングさせて、同期整流を行う。同期整流を行うことにより、トランジスタQ1、Q2のオン電圧は、約0.01〔V〕であり、これはダイオードD11、D12のオン電圧の約0.7〔V〕に比べて十分に小さいので、スイッチング素子による電圧降下を低減でき、電流を負荷に効率よく供給できるため、電力の損失を低減できる。
Further, the
しかるに、従来のこの種の電源装置では同期整流を行うためのスイッチング素子とダイオード整流を行うためのスイッチング素子とでオン抵抗に電圧差によって、同期整流とダイオード整流とを切り換える際、図4に実線で示すように出力電圧が変動するなどの問題点があった。 However, in this type of conventional power supply device, when switching between synchronous rectification and diode rectification by a voltage difference in on-resistance between a switching element for performing synchronous rectification and a switching element for performing diode rectification, a solid line in FIG. As shown in the figure, there was a problem that the output voltage fluctuated.
コンピュータなどのこの種の電源装置を適用する場合には、電圧の変動を数十m〔V〕以下に抑える必要がある。図4に示すような出力電圧の変動を低減するには、チョークコイルL0のインダクタンス及び平滑コンデンサC0の容量を大きくする必要がある。チョークコイルL0のインダクタンス及び平滑コンデンサC0の容量を大きくすることにより図4に破線で示すように出力電圧の変動を低減できる。しかし、チョークコイルL0のインダクタンス及び平滑コンデンサC0の容量を大きくすると、装置が大型化してしまうとともに、コストが増加するなどの問題点があった。 When this type of power supply device such as a computer is applied, it is necessary to suppress the voltage fluctuation to several tens of m [V] or less. In order to reduce fluctuations in the output voltage as shown in FIG. 4, it is necessary to increase the inductance of the choke coil L0 and the capacitance of the smoothing capacitor C0. By increasing the inductance of the choke coil L0 and the capacitance of the smoothing capacitor C0, fluctuations in the output voltage can be reduced as shown by the broken line in FIG. However, when the inductance of the choke coil L0 and the capacitance of the smoothing capacitor C0 are increased, there are problems such as an increase in size of the device and an increase in cost.
また、これらの電源装置を冗長した構成の電源システムでは、図2に示すように電源装置の出力と負荷との間に電源装置から負荷に向かう方向が順方向となるようにダイオードを接続していたため、ダイオードによる損失が発生するとともに、部品点数が増加してコストが高くなるなどの問題点があった。 Further, in a power supply system having a redundant configuration of these power supply devices, a diode is connected between the output of the power supply device and the load so that the direction from the power supply device to the load is the forward direction as shown in FIG. Therefore, there are problems such as a loss due to the diode and an increase in the number of parts, resulting in an increase in cost.
本発明は上記の点に鑑みてなされたもので、動作状態を出力電圧が変動することなく、スムーズに切り換えることができる電源装置及びその制御回路並びに制御方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a power supply apparatus that can smoothly switch the operation state without fluctuation of the output voltage, a control circuit thereof, and a control method.
本発明は、入力電圧を変換して、第1の変換電圧と第2の変換電圧とを出力する電圧変換回路と、整流素子が並列に設けられ、第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、整流素子が並列に設けられ、第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子と、第1のスイッチング素子と第2のスイッチング素子により制御される出力電流を検出する検出回路と、出力電流が所定の閾値よりも小さい場合に第1の制御信号及び第2の制御信号の出力を停止する第1の動作状態と、出力電流が所定の閾値よりも大きい場合に第1の制御信号及び第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、第1の動作状態から第2の動作状態に遷移を行う場合には第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に増加させる制御回路とを有することを特徴とする。 In the present invention, a voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied, A first switching element that performs switching in response to a given first control signal and a rectifying element are provided in parallel, and a second conversion voltage is applied, and switching is performed in accordance with a given second control signal. A second switching element that performs the detection, a detection circuit that detects an output current controlled by the first switching element and the second switching element, a first control signal when the output current is smaller than a predetermined threshold, and A first operation state in which the output of the second control signal is stopped, and a second operation state in which the first control signal and the second control signal are alternately output when the output current is larger than a predetermined threshold value. By When the control is performed and the transition from the first operation state to the second operation state is performed, the first switching element and the second switching per unit time of the first control signal and the second control signal And a control circuit for gradually increasing the on-time during which the element is turned on.
制御回路は第1の制御信号及び前記第2の制御信号のパルス幅を徐々に大きくすることにより第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に増加させることを特徴とする。制御回路は三角波を発生する三角波発生回路と、電源投入に応じた信号の積分波形を発生する時定数回路と、三角波発生回路で発生した三角波と時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路とを有し、比較回路の出力に応じて第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする。 The control circuit gradually increases the pulse widths of the first control signal and the second control signal to thereby increase the first switching element and the second control unit per unit time of the first control signal and the second control signal. The on-time when the switching element is turned on is gradually increased. The control circuit is a triangle wave generating circuit that generates a triangular wave, a time constant circuit that generates an integrated waveform of a signal in response to power-on, and the magnitude relationship between the triangular wave generated by the triangular wave generating circuit and the integrated waveform output from the time constant circuit A comparison circuit for outputting a comparison result according to the first switching element and the second switching element per unit time of the first control signal and the second control signal according to the output of the comparison circuit. The on-time for turning on is gradually increased.
また、制御回路は第1の制御信号及び第2の制御信号の周波数を徐々に高くすることにより第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする。制御回路は三角波を発生する三角波発生回路と、電源投入に応じた信号の積分波形を発生する時定数回路と、三角波発生回路で発生した三角波と時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路と、一定周波数のパルス波形を出力するパルス発生回路と、比較回路の比較結果とパルス発生回路のパルス波形との論理積を出力する論理積回路とを有し、比較回路の出力に応じて第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする。 Further, the control circuit gradually increases the frequencies of the first control signal and the second control signal to thereby increase the first switching element and the second control unit per unit time of the first control signal and the second control signal. The on-time for turning on the switching element is gradually increased. The control circuit is a triangle wave generating circuit that generates a triangular wave, a time constant circuit that generates an integrated waveform of a signal in response to power-on, and the magnitude relationship between the triangular wave generated by the triangular wave generating circuit and the integrated waveform output from the time constant circuit A comparison circuit that outputs a comparison result according to the frequency, a pulse generation circuit that outputs a pulse waveform of a constant frequency, and an AND circuit that outputs a logical product of the comparison result of the comparison circuit and the pulse waveform of the pulse generation circuit. The on-time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal is gradually increased according to the output of the comparison circuit. To do.
また、本発明は、入力電圧を変換して、第1の変換電圧と第2の変換電圧とを出力する電圧変換回路と、整流素子が並列に設けられ、前記第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、整流素子が並列に設けられ、第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子と、第1のスイッチング素子と第2のスイッチング素子により制御される出力電流を検出する検出回路と、出力電流が所定の閾値よりも小さい場合に第1の制御信号及び第2の制御信号の出力を停止する第1の動作状態と、出力電流が所定の閾値よりも大きい場合に第1の制御信号及び第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、第2の動作状態から第1の動作状態に遷移を行う場合には第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に減少させる制御回路とを有することを特徴とする。 In the present invention, a voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifier element are provided in parallel, and the first conversion voltage is applied. In addition, a first switching element that performs switching according to a given first control signal and a rectifying element are provided in parallel, a second conversion voltage is applied, and a second control signal that is given A second switching element that performs switching in response, a detection circuit that detects an output current controlled by the first switching element and the second switching element, and a first circuit when the output current is smaller than a predetermined threshold value. A first operating state in which the output of the control signal and the second control signal is stopped, and a second operating state in which the first control signal and the second control signal are alternately output when the output current is larger than a predetermined threshold value. Action When the transition from the second operating state to the first operating state is performed, the first switching element and the second switching unit per unit time of the first control signal and the second control signal And a control circuit for gradually reducing the ON time during which the two switching elements are turned on.
さらに、本発明は、入力電圧を変換して、第1の変換電圧と第2の変換電圧とを出力する電圧変換回路と、整流素子が並列に設けられ、第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、整流素子が並列に設けられ、第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子と、第1のスイッチング素子と第2のスイッチング素子により制御される出力電流を検出する検出回路とを備えた電源装置の制御回路であって、出力電流が所定の閾値よりも小さい場合に第1の制御信号及び第2の制御信号の出力を停止する第1の動作状態と、出力電流が所定の閾値よりも大きい場合に第1の制御信号及び第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、第1の動作状態から第2の動作状態に遷移を行う場合には第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に増加させることを特徴とする。 Further, according to the present invention, a voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied. In addition, a first switching element that performs switching in accordance with a given first control signal and a rectifying element are provided in parallel, and a second conversion voltage is applied, and in response to a given second control signal. And a detection circuit for detecting an output current controlled by the first switching element and the second switching element, wherein the output current is predetermined. A first operation state in which the output of the first control signal and the second control signal is stopped when the output current is larger than a predetermined threshold, and the first control signal and the second control signal when the output current is larger than the predetermined threshold. System When the control is performed in accordance with the second operation state in which signals are alternately output and the transition from the first operation state to the second operation state is performed, the unit of the first control signal and the second control signal The on-time for which the first switching element and the second switching element per time are turned on is gradually increased.
第1の制御信号及び前記第2の制御信号のパルス幅を徐々に大きくすることにより、第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に増加させることを特徴とする。このとき、三角波を発生する三角波発生回路と、電源投入に応じた信号の積分波形を発生する時定数回路と、三角波発生回路で発生した三角波と時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路とを有し、比較回路の出力に応じて第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする。 A first switching element and a second switching element per unit time of the first control signal and the second control signal by gradually increasing the pulse widths of the first control signal and the second control signal. The on-time for turning on is gradually increased. At this time, a triangular wave generating circuit that generates a triangular wave, a time constant circuit that generates an integrated waveform of a signal in response to power-on, and a magnitude relationship between the triangular wave generated by the triangular wave generating circuit and the integrated waveform output from the time constant circuit A comparison circuit for outputting a comparison result according to the first switching element and the second switching element per unit time of the first control signal and the second control signal according to the output of the comparison circuit. The on-time for turning on is gradually increased.
また、第1の制御信号及び前記第2の制御信号の周波数を徐々に高くすることにより、第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする。このとき、三角波を発生する三角波発生回路と、電源投入に応じた信号の積分波形を発生する時定数回路と、三角波発生回路で発生した三角波と時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路と、一定周波数のパルス波形を出力するパルス発生回路と、比較回路の比較結果とパルス発生回路のパルス波形との論理積を出力する論理積回路とを有し、比較回路の出力に応じて第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする。 Also, by gradually increasing the frequencies of the first control signal and the second control signal, the first switching element and the second switching per unit time of the first control signal and the second control signal The on time for turning on the element is gradually increased. At this time, a triangular wave generating circuit that generates a triangular wave, a time constant circuit that generates an integrated waveform of a signal in response to power-on, and a magnitude relationship between the triangular wave generated by the triangular wave generating circuit and the integrated waveform output from the time constant circuit A comparison circuit that outputs a comparison result according to the frequency, a pulse generation circuit that outputs a pulse waveform of a constant frequency, and an AND circuit that outputs a logical product of the comparison result of the comparison circuit and the pulse waveform of the pulse generation circuit. The on-time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal is gradually increased according to the output of the comparison circuit. To do.
さらに、本発明は、入力電圧を変換して、第1の変換電圧と第2の変換電圧とを出力する電圧変換回路と、整流素子が並列に設けられ、前記第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、整流素子が並列に設けられ、第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子と、第1のスイッチング素子と第2のスイッチング素子により制御される出力電流を検出する検出回路とを備えた電源装置の制御回路であって、出力電流が所定の閾値よりも小さい場合に第1の制御信号及び第2の制御信号の出力を停止する第1の動作状態と、出力電流が所定の閾値よりも大きい場合に第1の制御信号及び第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、第2の動作状態から第1の動作状態に遷移を行う場合には第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に減少させることを特徴とする。 Further, according to the present invention, a voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifier element are provided in parallel, and the first conversion voltage is applied. In addition, a first switching element that performs switching according to a given first control signal and a rectifying element are provided in parallel, a second conversion voltage is applied, and a second control signal that is given And a detection circuit for detecting an output current controlled by the first switching element and the second switching element, wherein the output current is A first operating state in which the output of the first control signal and the second control signal is stopped when the output current is larger than the predetermined threshold when the output current is larger than the predetermined threshold. The control is performed in accordance with the second operation state in which the control signals are alternately output, and when the transition from the second operation state to the first operation state is performed, the first control signal and the second control signal It is characterized in that the on-time for turning on the first switching element and the second switching element per unit time is gradually reduced.
また、本発明は、入力電圧を変換して、第1の変換電圧と第2の変換電圧とを出力する電圧変換回路と、整流素子が並列に設けられ、第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、整流素子が並列に設けられ、第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子とを備えた電源装置の制御方法であって、第1のスイッチング素子と第2のスイッチング素子により制御される出力電流を検出するステップと、出力電流が所定の閾値よりも小さい場合に第1の制御信号及び第2の制御信号の出力を停止する第1の動作状態に遷移するステップと、出力電流が所定の閾値よりも大きい場合に第1の制御信号及び第2の制御信号を交互に出力する第2の動作状態に遷移するステップと、第1の動作状態から第2の動作状態に遷移を行う場合には第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に増加させるステップとを有することを特徴とする。 In the present invention, a voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied. In addition, a first switching element that performs switching in accordance with a given first control signal and a rectifying element are provided in parallel, and a second conversion voltage is applied, and in response to a given second control signal. And a second switching element that performs switching, and a step of detecting an output current controlled by the first switching element and the second switching element; A step of transitioning to a first operating state in which the output of the first control signal and the second control signal is stopped when the output current is larger than a predetermined threshold; A step of transitioning to a second operation state for alternately outputting a signal and a second control signal, and a transition from the first operation state to the second operation state, the first control signal and the second control signal And a step of gradually increasing the ON time during which the first switching element and the second switching element are turned ON per unit time of the control signal.
また、本発明は、入力電圧を変換して、第1の変換電圧と第2の変換電圧とを出力する電圧変換回路と、整流素子が並列に設けられ、第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、整流素子が並列に設けられ、第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子とを備えた電源装置の制御方法であって、第1のスイッチング素子と第2のスイッチング素子により制御される出力電流を検出するステップと、出力電流が所定の閾値よりも小さい場合に第1の制御信号及び第2の制御信号の出力を停止する第1の動作状態に遷移するステップと、出力電流が所定の閾値よりも大きい場合に第1の制御信号及び第2の制御信号を交互に出力する第2の動作状態に遷移するステップと、第2の動作状態から第1の動作状態に遷移を行う場合には第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に減少させるステップとを有することを特徴とする。 In the present invention, a voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied. In addition, a first switching element that performs switching in accordance with a given first control signal and a rectifying element are provided in parallel, and a second conversion voltage is applied, and in response to a given second control signal. And a second switching element that performs switching, and a step of detecting an output current controlled by the first switching element and the second switching element; A step of transitioning to a first operating state in which the output of the first control signal and the second control signal is stopped when the output current is larger than a predetermined threshold; A transition to a second operating state that alternately outputs a signal and a second control signal, and a transition from the second operating state to the first operating state, the first control signal and the second control signal And a step of gradually decreasing an ON time during which the first switching element and the second switching element are turned ON per unit time of the control signal.
上述の如く、本発明によれば、出力電流が所定の閾値よりも小さい場合に第1の制御信号及び第2の制御信号の出力を停止する第1の動作状態と出力電流が所定の閾値よりも大きい場合に第1の制御信号及び第2の制御信号を交互に出力する第2の動作状態とで遷移を行う場合に第1の制御信号及び第2の制御信号の単位時間当たりの第1のスイッチング素子及び第2のスイッチング素子がオンするオン時間を徐々に変化させることにより、動作状態をスムーズに切り換えることができ、よって、出力電圧の変動を低減できる等の特長を有する。 As described above, according to the present invention, when the output current is smaller than the predetermined threshold, the first operation state in which the output of the first control signal and the second control signal is stopped and the output current are lower than the predetermined threshold. When the transition is made in the second operation state in which the first control signal and the second control signal are alternately output when the first control signal and the second control signal are also larger, the first per unit time of the first control signal and the second control signal By gradually changing the ON time during which the switching element and the second switching element are turned on, it is possible to smoothly switch the operating state, thereby reducing the fluctuation of the output voltage.
図5は本発明の一実施例のDC−DC変換回路の回路構成図を示す。同図中、図3と同一構成部分には同一符号を付し、その説明は省略する。 FIG. 5 is a circuit diagram of a DC-DC conversion circuit according to an embodiment of the present invention. In the figure, the same components as those in FIG. 3 are denoted by the same reference numerals, and the description thereof is omitted.
本実施例のDC−DC変換回路100は、制御回路101の構成が図3に示す従来のDC−DC変換回路31−iとは相違する。
The DC-
図6は制御回路101のブロック構成図を示す。
FIG. 6 shows a block diagram of the
制御回路101は、出力電圧検出回路111、三角波発生回路112、制御パルス生成回路113、出力電流検出回路114、パルス変調回路115、電源スイッチ116、ソフトスタート回路117、ANDゲート118〜121を含む構成とされている。
The
出力電圧検出回路111には、出力端子Toutから出力される出力電圧Voutが印加されている。出力電圧検出回路111は、出力電圧Voutと基準電圧Vrefとの差に応じたアナログ信号を生成し、出力する。
An output voltage Vout output from the output terminal Tout is applied to the output
図7は出力電圧検出回路111の回路構成図を示す。
FIG. 7 shows a circuit configuration diagram of the output
出力電圧検出回路111は、誤差アンプ131、及び基準電圧源132を含む構成とされている。誤差アンプ131は、反転入力端子に出力端子Toutから出力電圧Voutが印加され、非反転入力端子に基準電源132の基準電圧Vrefが印加されている。誤差アンプ131は、出力端子Toutから出力される出力電圧Voutと基準電圧Vrefとの差に応じた信号を出力する。
The output
出力電圧検出回路111の出力信号は、制御パルス生成回路113に供給される。制御パルス生成回路113には、出力電圧検出回路111の出力の他に、三角波発生回路112から三角波信号が供給されている。制御パルス生成回路113は、出力電圧検出回路111の出力及び三角波発生回路112からの三角波信号に基づいて制御パルスを生成する。
An output signal of the output
図8は、制御パルス生成回路113の回路構成図を示す。
FIG. 8 shows a circuit configuration diagram of the control
制御パルス生成回路113は、コンパレータ141、ソフトスタート回路142、ANDゲート143、フリップフロップ144、NANDゲート145、146を含む構成とされている。
The control
コンパレータ141は、非反転入力端子に出力電圧検出回路111の出力信号が供給され、反転入力端子に三角波発生回路112からの三角波信号が供給される。コンパレータ141は、出力電圧検出回路111の出力信号と三角波発生回路112で発生された三角波信号とを比較し、出力電圧検出回路111の出力信号レベルが三角波発生回路112で発生された三角波信号レベルより大きければ、出力をハイレベルとし、出力電圧検出回路111の出力信号レベルが三角波発生回路112で発生された三角波信号レベルより小さければ、出力をローレベルとする。コンパレータ141の出力は、ANDゲート143に供給される。
In the
ソフトスタート回路142は、電源スイッチ116の電源投入を検出して、ソフトスタート時に切換時に電源検出回路からの電源に応じてANDゲート143には、コンパレータ141の出力とソフトスタート回路142の出力が供給される。ソフトスタート回路142は、電源投入時にパルス幅が徐々に大きくなる出力信号を出力する。
The
図9はソフトスタート回路142の回路構成図を示す。
FIG. 9 shows a circuit configuration diagram of the
ソフトスタート回路142は、三角波発生回路151、遅延回路152、コンパレータ153を含む構成とされている。三角波発生回路151は、三角波発生回路112で発生される三角波の周波数より低い周波数の三角波信号を発生する。三角波発生回路151で発生された三角波信号は、コンパレータ153の反転入力端子に供給される。
The
遅延回路152は、電圧源154、トランジスタQ11、抵抗R11、R12、コンデンサC11を含む構成とされている。トランジスタQ11はNPNトランジスタから構成され、ベースに電源スイッチ116の出力がハイレベル、すなわち、電源が投入されると、オンする。
The
コンデンサC11は、抵抗R11、R12、トランジスタQ11を介して電圧源61に接続されている。トランジスタQ11がオンすると、抵抗R11、R12を介してコンデンサC11に電流が供給され、コンデンサC11が充電される。コンデンサC11の充電電圧は、抵抗R11、R12により分圧されてコンパレータ153の非反転入力端子に供給される。
The capacitor C11 is connected to the voltage source 61 via resistors R11 and R12 and a transistor Q11. When the transistor Q11 is turned on, current is supplied to the capacitor C11 via the resistors R11 and R12, and the capacitor C11 is charged. The charging voltage of the capacitor C11 is divided by resistors R11 and R12 and supplied to the non-inverting input terminal of the
図10はソフトスタートスイッチ回路142の動作波形図を示す。図10(A)は電源スイッチ116の出力信号、図10(B)で実線は抵抗R11と抵抗R12との接続点の電圧、一点鎖線は三角波発生回路151の出力三角波信号、図10(C)はコンパレータ153の出力を示す。
FIG. 10 shows an operation waveform diagram of the soft
時刻t1で電源スイッチ116がオンされ、図10(A)に示す電源スイッチ116の出力信号がローレベルからハイレベルに立ち上がると、抵抗R11と抵抗R12との接続点の電位が抵抗R11、R12とコンデンサC11とによって決まる時定数に応じて徐々に増加する。
When the
図10(B)に実線で示す抵抗R11と抵抗R12との接続点の電圧と図10(B)に一点鎖線で示す三角波信号はコンパレータ153により比較される。コンパレータ153は、図10(B)に実線で示す抵抗R11と抵抗R12との接続点の電圧が図10(B)に一点鎖線で示す三角波信号より大きいときに、出力をハイレベルとすることにより図10(C)に示すような徐々にパルス幅が増大する出力パルス信号を出力する。図10(C)に示されるコンパレータ153の出力信号は、ANDゲート143に供給される。ANDゲート143は、誤差アンプ141の出力とソフトスタート回路142の出力とのAND論理を取る。
The voltage at the connection point between the resistor R11 and the resistor R12 indicated by the solid line in FIG. 10B and the triangular wave signal indicated by the alternate long and short dash line in FIG. The
ANDゲート143の出力は、フリップフロップ144のクロック端子CLKに供給される。フリップフロップ144は、クリア端子CLR及びプリセット端子PRがハイレベルに固定されており、クロック端子CLKに供給されるANDゲート143の出力パルスの立ち上がりに応じて非反転出力Q及び反転出力/Qを反転させる。フリップフロップ144の非反転出力Qは、NANDゲート145に供給され、フリップフロップ144の反転出力/Qは、NANDゲート146に供給される。
The output of the AND
NANDゲート145は、フリップフロップ144の非反転出力Qと誤差アンプ141の出力とのNAND論理をとる。NANDゲート145の出力は、ANDゲート118に供給される。NANDゲート146は、フリップフロップ144の反転出力/Qと誤差アンプ141の出力とのNAND論理をとる。NANDゲート146の出力は、ANDゲート119に供給される。
The
ANDゲート118は、NANDゲート145の出力とパルス変調回路115の出力とのAND論理を出力する。また、ANDゲート119は、NANDゲート146の出力とパルス変調回路115の出力とのAND論理を出力する。
The AND
ここで、パルス変調回路115について詳細に説明する。
Here, the
図11はパルス変調回路115の回路構成図を示す。
FIG. 11 shows a circuit configuration diagram of the
パルス変調回路115は、インバータ161、トランジスタQ21、Q22、コンデンサC21、コンパレータ162、電流源163、抵抗R21を含む構成とされている。パルス変調回路115には、出力電流検出回路114から検出信号が供給される。
The
図12は出力電流検出回路114の回路構成図、図13はパルス変調回路115の動作波形図を示す。図13(A)は出力電流検出回路114の出力、図13(B)はトランジスタQ21のベース電圧、図13(C)はトランジスタQ22のベース電圧、図13(D)はコンデンサC21の充電電圧、及び三角波発生回路112の出力三角波信号、図13(E)はコンパレータ152の出力を示す。
FIG. 12 is a circuit configuration diagram of the output
出力電流検出回路114は、差動アンプ171、コンパレータ172、基準電圧源173を含む構成とされている。
The output
差動アンプ171は、出力電流検出用抵抗Rsの両端の電位差を検出する。差動アンプ171の出力は、コンパレータ172の反転入力端子に供給される。
The
コンパレータ172の非反転入力端子には、基準電圧源173から基準電圧が印加されている。コンパレータ172は、差動アンプ171の出力が基準電圧より小さい、すなわち、軽負荷時には、出力をハイレベル、差動アンプ171の出力が基準電圧より大きい、すなわち、重負荷時には、出力をローレベルとする。
A reference voltage is applied from the
コンパレータ172の出力がパルス変調回路115に供給される。コンパレータ172の出力は、パルス変調回路115で、NPNトランジスタQ22のベースに供給されるとともに、インバータ161を介してNPNトランジスタQ21のベースに供給される。
The output of the
軽負荷時、すなわち、コンパレータ172の出力がハイレベルのときには、トランジスタQ21のベースはローレベルであり、トランジスタQ22のベースはハイレベルとなるため、トランジスタQ21はオフし、トランジスタQ22はオンする。
At light load, that is, when the output of the
トランジスタQ22がオンすると、コンデンサC21が放電され、コンパレータ162の非反転入力端子はローレベルになる。コンパレータ162の反転入力端子には、三角波発生回路112から三角波信号が供給される。コンパレータ162は、三角波信号がコンデンサC21の充電電圧より大きければ、出力をローレベルとし、三角波信号がコンデンサC21の充電電圧より小さければ、出力をハイレベルにする。軽負荷時には、コンデンサC21の充電電圧はローレベルであり、三角波信号より小さいので、コンパレータ162の出力はローレベルとなる。
When the transistor Q22 is turned on, the capacitor C21 is discharged, and the non-inverting input terminal of the
時刻t11で、重負荷から軽負荷に移行するとき、図13(A)に示すようにコンパレータ172の出力がローレベルからハイレベルになる。このとき、図13(B)に示すようにトランジスタQ21のベースはハイレベルからローレベルになり、図13(C)に示すようにトランジスタQ22のベースはローレベルからハイレベルとなるため、トランジスタQ21はオフし、トランジスタQ22はオンする。
When shifting from a heavy load to a light load at time t11, the output of the
トランジスタQ21がオフし、トランジスタQ22がオンすると、コンデンサC21は、抵抗R21を介して徐々に放電される。このとき、コンデンサC21の充電電圧は、図13(D)に実線で示すように変化する。 When the transistor Q21 is turned off and the transistor Q22 is turned on, the capacitor C21 is gradually discharged through the resistor R21. At this time, the charging voltage of the capacitor C21 changes as shown by a solid line in FIG.
コンデンサC21の充電電圧は、コンパレータ162の非反転入力端子に供給されている。このため、コンパレータ162の出力は、図13(E)に示すように徐々にハイレベルの期間が短くなり、ローレベルの期間が長くなり、最終的にローレベルとなるように変化する。
The charging voltage of the capacitor C21 is supplied to the non-inverting input terminal of the
逆に、時刻t12で軽負荷から重負荷に移行するとき、すなわち、図13(A)に示すようにコンパレータ172の出力がハイレベルからローレベルになるときには、図13(B)に示すようにトランジスタQ21のベースがローレベルからハイレベルになり、図13(C)に示すようにトランジスタQ22のベースはハイレベルからローレベルとなるため、トランジスタQ21はオンし、トランジスタQ22はオフする。
On the contrary, when shifting from light load to heavy load at time t12, that is, when the output of the
トランジスタQ21がオンし、トランジスタQ22がオフすると、コンデンサC21に電流源163から定電流が供給され、徐々に充電される。このため、コンデンサC21の充電電圧は、図13(D)に示すように徐々に上昇する。
When the transistor Q21 is turned on and the transistor Q22 is turned off, a constant current is supplied from the
このため、コンパレータ162の出力は、図13(E)に示すように徐々にローレベルの期間が短くなり、ハイレベルの期間が長くなり、最終的にハイレベルとなるように変化する。
Therefore, the output of the
以上のように、重負荷から軽負荷及び軽負荷から重負荷に移行し、同期整流からダイオード整流、及びダイオード整流から同期整流に移行するとき、コンパレータ162の出力は、いきなりハイからローレベルあるいはローからハイレベルに切り替わるのではなく、ハイレベルあるいはローレベルの期間が徐々に短くなり、ローレベルあるいはハイレベルの期間が徐々に長くなる。
As described above, when shifting from a heavy load to a light load and from a light load to a heavy load, and from synchronous rectification to diode rectification and from diode rectification to synchronous rectification, the output of the
コンパレータ162の出力は、ANDゲート118、119に供給されている。
The output of the
ANDゲート118、119は、制御パルス生成回路113で生成された制御パルスsyncA及びsyncBとコンパレータ162の出力とのAND論理を出力する。すなわち、ANDゲート118、119は、コンパレータ162の出力がハイレベルの期間、制御パルス生成回路113で生成された制御パルスsyncA及びsyncBを出力する。
The AND
ANDゲート118の出力は、ANDゲート120に供給され、ANDゲート119の出力は、ANDゲート121に供給される。ANDゲート120、121には、ソフトスタート回路117の出力が供給されている。ANDゲート120は、ANDゲート118の出力とソフトスタート回路117の出力とのAND論理を出力する。ANDゲート121は、ANDゲート119の出力とソフトスタート回路117とのAND論理を出力する。
The output of the AND
ソフトスタート回路117は、図9に示すソフトスタート回路142と略同じ構成であり、コンデンサC11の容量がソフトスタート回路142より大きく設定されている。
The
図14にソフトスタート回路117の動作波形図を示す。図14(A)は電源スイッチ116の出力、図14(B)の実線はコンデンサC11の充電電圧、破線は三角波信号、図14(C)はコンパレータ153の出力を示す。
FIG. 14 shows an operation waveform diagram of the
ソフトスタート回路117は、コンデンサC11の容量を大きく設定することにより、コンデンサC11の充電電圧の立ち上がりが遅延するので、コンパレータ153の出力は、電源スイッチ116が投入されてから所定時間T10だけ遅延した後、出力がハイレベルとされる。このとき、コンパレータ153の出力は、図14(C)に示すようにハイレベルの期間が徐々に長くなり、ローレベルの期間が徐々に短くなり、最終的にハイレベルに固定される。
The
ANDゲート120は、ソフトスタート回路117の出力がハイレベルのときにANDゲート118の出力をトランジスタQ1のゲートに供給する。また、ANDゲート121は、ソフトスタート回路117の出力がハイレベルのときにANDゲート119の出力をトランジスタQ2のゲートに供給する。
The AND
電源投入時には、ソフトスタート回路117により一定時間T10経過するまでは、ANDゲート120、121の出力はローレベルに保持され、トランジスタQ1、Q2はオフ状態とされる。よって、トランジスタQ1、Q2により同期整流は停止され、ダイオードD11、D12によるダイオード整流により電源の供給が行われる。
When the power is turned on, the outputs of the AND
電源投入時に一定時間T10、ダイオードD11、D12によりダイオード整流が行われることにより、出力端子Toutから出力される出力電圧Voutが十分に立ち上がる前に、負荷への電源の冗長を行う他の電源装置の出力電圧が立ち上がってもダイオードD11、D12は逆方向に接続されているので、トランス42で電流が逆流することを防止できる。よって、図2で負荷とDC−DC変換回路31−1、31−2との間に接続していたダイオードD1、D2が不要となる。よって、回路構成を簡略化でき、また、製造コストを低減できる。
Since the diode rectification is performed by the diodes D11 and D12 for a predetermined time T10 when the power is turned on, the power supply to the load is made redundant before the output voltage Vout output from the output terminal Tout sufficiently rises. Even if the output voltage rises, the diodes D11 and D12 are connected in the reverse direction, so that the current can be prevented from flowing backward in the
また、一定時間T10経過後は、ソフトスタート回路117及びANDゲート120、121により徐々に同期整流に切り換わる。このため、ダイオードD11、D12のオン電圧とトランジスタQ1、Q2のオン電圧とが大きく相違しても、ダイオード整流と、同期整流とが徐々に切り替わるため、ダイオード整流と同期整流との切換をスムーズに行えるため、出力電圧Voutへの影響を小さくできる。また、出力電圧Voutへの影響が小さいので、チョークコイルL1、平滑コンデンサC0を小さくできる。
Further, after a predetermined time T10 has elapsed, the
さらに、本実施例のパルス変調回路115は、ダイオード整流から同期整流、あるいは同期整流からダイオード整流に切り換えるときに、出力信号のパルス幅を徐々の変化させることにより、整流方式の切換をスムーズにしたが、パルス周波数を徐々に変化させるようにしてもよい。
Further, the
図15はパルス変調回路115の第1変形例の回路構成図を示す。同図中、図11と同一構成部分には同一符号を付しその説明は省略する。
FIG. 15 shows a circuit configuration diagram of a first modification of the
本変形例のパルス変調回路115は、コンパレータ162に代えて周波数変調回路200を設けた構成としてなる。周波数変調回路200は、コンパレータ201、三角波発生回路202、ANDゲート203を含む構成とされている。
The
図16はパルス変調回路115の第1変形例の動作波形図を示す。図16(A)は出力電流検出回路114の出力、図16(B)はトランジスタQ21のベース電圧、図16(C)はトランジスタQ22のベース電圧、図16(D)に示す実線はコンデンサC21の充電電圧、破線は三角波発生回路202の出力三角波信号、図16(F)は制御パルス生成回路113のコンパレータ141の出力、図16(G)はANDゲート203の出力を示す。
FIG. 16 shows an operation waveform diagram of the first modification of the
コンパレータ201は、非反転入力端子にはコンデンサC21の充電電圧が印加され、反転入力端子には三角波発生回路202の出力三角波信号が供給されている。
In the
軽負荷から重負荷になると、図16(A)に示す出力電流検出回路114からの出力がハイレベルからローレベルになる。出力電流検出回路114の出力がローレベルになると、図16(B)に示すようにトランジスタQ21のベース電圧はハイレベルになり、トランジスタQ21はオンする。また、出力電流検出回路114の出力がローレベルになると、図16(C)に示すようにトランジスタQ22のベース電圧はローレベルになり、トランジスタQ22はオフする。
When the light load changes to the heavy load, the output from the output
トランジスタQ21がオンすると、電流源153によりコンデンサC21が充電され、図16(D)に実線で示すようにコンデンサC21の充電電圧が上昇する。コンデンサC21の充電電圧は、コンパレータ201で三角波発生回路202の出力三角波信号と比較される。なお、三角波発生回路202の出力三角波信号の周波数は、三角波発生回路112の出力三角波信号の周波数に比べて十分に低い周波数に設定されている。
When the transistor Q21 is turned on, the capacitor C21 is charged by the
コンパレータ201は、図16(E)に示すようにコンデンサC21の充電電圧が三角波発生回路202の出力三角波信号より大きいときにハイレベルとなり、小さいときにローレベルとなる信号を出力する。コンパレータ201の出力は、ANDゲート203に供給される。ANDゲート203は、コンパレータ201の出力と図16(F)に示す制御パルス生成回路113のコンパレータ141の出力とのAND論理を出力する。ANDゲート203は、図16(G)に示すようにコンパレータ201がハイレベルの期間に図16(F)に示す制御パルス生成回路113のコンパレータ141の出力信号を出力する。軽負荷から重負荷に移行するときには、コンパレータ201のハイレベルの期間が徐々に長くなり、ANDゲート203から出力される制御パルス生成回路113のコンパレータ141の出力パルス数が増加する。すなわち、周波数が上昇し、最終的にANDゲート203の出力は、制御パルス生成回路113のコンパレータ141の出力そのものとなる。
As shown in FIG. 16E, the
同様に、重負荷から軽負荷に移行するときには、コンパレータ201のハイレベルの期間が徐々に短くなり、ANDゲート203から出力される制御パルス生成回路113のコンパレータ141の出力パルス数が徐々に減少する。すなわち、周波数が低下し、ANDゲート203の出力は、最終的にローレベルに保持される。
Similarly, when shifting from a heavy load to a light load, the high level period of the
以上により、軽負荷から重負荷、及び重負荷から軽負荷に移行するときトランジスタQ1、Q2のゲートに徐々にパルスを供給できるため、ダイオード整流から同期整流、及び同期整流からダイオード整流にスムーズに移行させることができる。 As described above, since the pulse can be gradually supplied to the gates of the transistors Q1 and Q2 when shifting from a light load to a heavy load and from a heavy load to a light load, a smooth transition is made from diode rectification to synchronous rectification and from synchronous rectification to diode rectification. Can be made.
なお、本実施例では、重負荷から軽負荷に移行、すなわち、同期整流からダイオード整流に移行させるときに、徐々に移行させたが、軽負荷としたときに、負荷側から電流が逆流する恐れがある。このため、重負荷から軽負荷に移行、すなわち、同期整流からダイオード整流に移行させるときには、直ちに移行させるようにしてもよい。 In this embodiment, the transition from the heavy load to the light load, that is, the transition from the synchronous rectification to the diode rectification is performed gradually. However, when the load is light, there is a risk that current flows backward from the load side. There is. For this reason, when shifting from a heavy load to a light load, that is, when switching from synchronous rectification to diode rectification, the transition may be made immediately.
図17はパルス変調回路115の第2変形例の回路構成図を示す。同図中、図11と同一構成部分には同一符号を付し、その説明は省略する。また、図18はパルス変調回路115の第2変形例の動作波形図を示す。
FIG. 17 shows a circuit configuration diagram of a second modification of the
本変形例のパルス変調回路115は、コンデンサC21の放電電流を制限する抵抗R21を削除した構成とされている。これにより図18の時刻t11で、トランジスタQ22がオンしたときに、図18(D)に示すようにコンデンサC21が直ちに放電され、コンデンサC21の充電電圧が急激に低下する。これにより、図18(E)に示すようにコンパレータ164の出力は、直ちにローレベルに固定される。
The
コンパレータ164の出力がローレベルに固定されることにより、直ちにダイオード整流に移行する。ダイオード整流に移行することにより、ダイオードD1、D2は負荷に対して逆方向に接続されているので、負荷側からの電流の逆流を防止できる。
When the output of the
なお、本実施例では、出力電流検出用抵抗Rsの両端の電圧を検出することにより出力電流を検出しているが、2次コイルL21、L22に発生する逆起電力を検出することにより出力電流を検出してもよい。 In this embodiment, the output current is detected by detecting the voltage across the output current detection resistor Rs. However, the output current is detected by detecting the counter electromotive force generated in the secondary coils L21 and L22. May be detected.
図19は本発明の一実施例の変形例の回路構成図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明は省略する。 FIG. 19 is a circuit diagram showing a modification of the embodiment of the present invention. In the figure, the same components as those in FIG.
本変形例のDC−DC変換回路300は、制御回路301の構成がDC−DC制御回路100と相違するとともに、電流検出用抵抗Rsを削除した構成とされている。
The DC-
図20は制御回路301のブロック構成図を示す。同図中、図6と同一構成部分には同一符号を付し、その説明は省略する。
FIG. 20 shows a block diagram of the
本変形例の制御回路301は、出力電流検出回路311の構成が図6に示すし制御回路101とは相違する。制御回路301には、二次コイルL21と二次コイルL22との接続点の電圧が印加されるとともに、ANDゲート120の出力が供給される。
The
図21は出力電流検出回路311の回路構成図を示す。
FIG. 21 is a circuit configuration diagram of the output
出力電流検出回路311は、コンパレータ321、基準電圧源322、ANDゲート323、ラッチ回路324を含む構成とされている。
The output
二次コイルL21と二次コイルL22との接続点の電圧VTは、コンパレータ321の非反転入力端子に接続されている。コンパレータ321の反転入力端子には、基準電圧源322から基準電圧Vrefが印加されている。コンパレータ321は、二次コイルL21と二次コイルL22との接続点の電圧VTと基準電圧源322で発生される基準電圧Vrefとを比較し、二次コイルL21と二次コイルL22との接続点の電圧VTが基準電圧源322で発生される基準電圧より小さければ、出力をローレベルとし、二次コイルL21と二次コイルL22との接続点の電圧が基準電圧源322で発生される基準電圧Vrefより大きければ、出力をハイレベルとする。
The voltage VT at the connection point between the secondary coil L21 and the secondary coil L22 is connected to the non-inverting input terminal of the
コンパレータ321の出力は、ANDゲート323にインヒビットとして供給される。ANDゲート323は、ANDゲート120の出力をコンパレータ321からのインヒビットパルスに応じてゲートする。ANDゲート120の出力は、ラッチ回路324に供給される。ラッチ回路324は、ANDゲート323の出力をラッチする。
The output of the
図22は出力電流検出回路311の動作波形図を示す。図22(A)はANDゲート120の出力、図22(B)は二次コイルL21と二次コイルL22との接続点の電圧VT、図22(C)はラッチ回路324の出力を示す。
FIG. 22 shows an operation waveform diagram of the output
時刻t20で二次コイルL21に負荷側から電流が流入、すなわち、逆流が発生すると、トランジスタQ21のオン時に、二次コイルL21と二次コイルL22との接続点の電圧VTが通常のオン時の電圧V0に比べて低下する。 When a current flows into the secondary coil L21 from the load side at time t20, that is, when a reverse flow occurs, the voltage VT at the connection point between the secondary coil L21 and the secondary coil L22 is normal when the transistor Q21 is turned on. It is lower than the voltage V0.
二次コイルL21と二次コイルL22との接続点の電圧VTが基準電圧Vrefより低下すると、コンパレータ321の出力がローレベルになる。コンパレータ321の出力がローレベルになり、時刻t21でANDゲート120の出力がハイレベルになると、ANDゲート323の出力がハイレベルになる、ラッチ回路324は、時刻t21でハイレベルをラッチし、出力をハイレベルにする。
When the voltage VT at the connection point between the secondary coil L21 and the secondary coil L22 falls below the reference voltage Vref, the output of the
ラッチ回路324の出力は、パルス変調回路115に出力電流検出回路311の出力として供給され、前述の如く、同期整流とダイオード整流とを切り換える際の動作に用いられる。
The output of the
なお、上記実施例では、絶縁型DC−DC変換回路に対して本発明を適用した例について説明したが、他の回路形式、例えば、降圧型DC−DC変換回路にも適用可能である。 In the above embodiment, the example in which the present invention is applied to the isolated DC-DC conversion circuit has been described. However, the present invention can be applied to other circuit types, for example, a step-down DC-DC conversion circuit.
図23は本発明の他の実施例のDC−DC変換回路の回路構成図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明は省略する。 FIG. 23 shows a circuit configuration diagram of a DC-DC conversion circuit according to another embodiment of the present invention. In the figure, the same components as those in FIG.
本実施例のDC−DC変換回路400は、直流電圧がドレイン−ソースが直列接続されたトランジスタQ101、Q102に印加される。トランジスタQ102のドレイン−ソースには、ダイオードD100が並列に接続される。トランジスタQ101とトランジスタQ102との接続点はチョークコイルL0、出力電流検出用抵抗Rsを介して出力端子Toutに接続される。出力端子Toutと接地端子Tgndとの間には、平滑コンデンサC0が接続される。
In the DC-
トランジスタQ101、Q102は、制御回路401によって制御される。制御回路401は、出力端子Toutから流れ出す出力電流を出力電流検出用抵抗Rsにより検出するとともに、出力端子Toutの出力電圧を検出して、トランジスタQ101、Q102を制御している。
The transistors Q101 and Q102 are controlled by the
図24は制御回路401のブロック構成図を示す。同図中、図11と同一構成部分には同一符号を付し、その説明は省略する。
FIG. 24 shows a block diagram of the
制御回路401は、制御パルス生成回路411の構成が制御回路101とは相違する。
The
図25は制御パルス生成回路411の回路構成図を示す。同図中、図8と同一構成部分には同一符号を付し、その説明は省略する。
FIG. 25 shows a circuit configuration diagram of the control
制御パルス生成回路411は、図8に示す制御パルス生成回路113からフリップフロップ144、ANDゲート145、146を削除した構成とされており、ANDゲート143の出力を制御パルスとして出力する。
The control
制御パルス生成回路411から出力される出力制御パルスは、インバータ412により反転されてトランジスタQ101のゲートに供給される。また、ANDゲート143から出力される出力制御パルスは、ANDゲート119に供給される。ANDゲート119は、制御パルス生成回路411から出力される出力生成パルスとパルス変調回路115からの変調パルスとのAND論理を出力する。
The output control pulse output from the control
ANDゲート119の出力は、ANDゲート121に供給される。ANDゲート121は、ANDゲート119から出力とソフトスタート回路117の出力とのAND論理を出力する。ANDゲート119の出力は、トランジスタQ102のゲートに供給される。
The output of the AND
本実施例によれば、軽負荷時には、トランジスタQ102をオフして、ダイオードD100によるダイオード整流が行われる。また、重負荷時には、トランジスタQ102をトランジスタQ101とは逆相でスイッチングさせることにより同期整流が行われる。 According to this embodiment, at light load, the transistor Q102 is turned off and diode rectification by the diode D100 is performed. In heavy load, synchronous rectification is performed by switching the transistor Q102 in a phase opposite to that of the transistor Q101.
出力電流検出回路114の検出結果により軽負荷と重負荷とを識別し、ダイオード整流と同期整流とを切り換える。本実施例によれば、同期整流からダイオード整流に切り換えるときには、パルス変調回路115によりトランジスタQ102のスイッチングの間隔あるいは回数が徐々に長くなり、最終的にオフされ、徐々にダイオード整流に切り換えられる。また、ダイオード整流から同期整流に切り換えるときには、パルス変調回路115によりトランジスタQ102をオフ状態からスイッチングの間隔あるいは回数を徐々に短くして、最終的に制御パルス生成回路311で生成された制御パルスにより制御することにより、ダイオード整流から同期整流に徐々に切り換えられる。
A light load and a heavy load are identified based on the detection result of the output
このため、同期整流とダイオード整流との切換時に生じるトランジスタQ102とダイオードD100とのオン電圧の差異による出力電圧Voutの変動を低減できる。 For this reason, it is possible to reduce fluctuations in the output voltage Vout due to the difference in on-voltage between the transistor Q102 and the diode D100, which occurs when switching between synchronous rectification and diode rectification.
また、ソフトスタート回路117によって、起動時に一定時間T10の間ダイオード整流を行った後、徐々に同期整流に切り換えることにより負荷側からの逆流を防止できる。
The
なお、上記実施例では、出力電流の検出を抵抗により行う電源回路に提供した例について説明したが、これ限定されるものではなく、要は、出力電流が検出できればよく、本発明は出力電流の検出方式に限定されるものではない。 In the above-described embodiment, the example in which the output current is provided to the power supply circuit that detects the resistance has been described. However, the present invention is not limited to this, and it is essential that the output current can be detected. The detection method is not limited.
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形例が考えられることは言うまでもない。 In addition, this invention is not limited to the said Example, It cannot be overemphasized that a various modified example can be considered in the range which does not deviate from the summary of this invention.
41、161、412 インバータ
42 トランス
100、300、400 DC−DC変換回路
101、301、401 制御回路
111 出力電圧検出回路
112、151、201 三角波発生回路
113、411 制御パルス生成回路
114、311 出力電流検出回路
115 パルス変調回路
116 電源スイッチ
117、142 ソフトスタート回路
118〜121、143、203、323 ANDゲート
131 誤差アンプ
132、154、173 基準電圧源
141、153、162、172、321 コンパレータ
144 フリップフロップ
145、146 NANDゲート
152 遅延回路
163 電流源
171 誤差アンプ
200 周波数変調回路
324 ラッチ回路
L1 一次コイル
L21、L22 二次コイル
Q1、Q2 トランジスタ
D11、D12 ダイオード
L0 チョークコイル
C0 平滑コンデンサ
Rs 出力電流検出用抵抗
41, 161, 412
Claims (14)
整流素子が並列に設けられ、前記第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、
整流素子が並列に設けられ、前記第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子により制御される出力電流を検出する検出回路と、
前記出力電流が所定の閾値よりも小さい場合に前記第1の制御信号及び前記第2の制御信号の出力を停止する第1の動作状態と、前記出力電流が所定の閾値よりも大きい場合に前記第1の制御信号及び前記第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、前記第1の動作状態から前記第2の動作状態に遷移を行う場合には前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子がオンするオン時間を徐々に増加させる制御回路とを有することを特徴とする電源装置。 A voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage;
A first switching element provided with a rectifying element in parallel, to which the first conversion voltage is applied and which performs switching according to a given first control signal;
A second switching element provided with a rectifying element in parallel, to which the second conversion voltage is applied, and for switching according to a second control signal applied;
A detection circuit for detecting an output current controlled by the first switching element and the second switching element;
A first operating state in which the output of the first control signal and the second control signal is stopped when the output current is smaller than a predetermined threshold; and the output current is larger than a predetermined threshold. When the control is performed by the second operation state in which the first control signal and the second control signal are alternately output, and the transition from the first operation state to the second operation state is performed. And a control circuit for gradually increasing an ON time during which the first switching element and the second switching element are turned on per unit time of the first control signal and the second control signal. Power supply.
電源投入に応じた信号の積分波形を発生する時定数回路と、
前記三角波発生回路で発生した三角波と前記時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路とを有し、
前記比較回路の出力に応じて前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする請求項2記載の電源装置。 The control circuit includes a triangular wave generating circuit that generates a triangular wave;
A time constant circuit that generates an integrated waveform of the signal in response to power-on,
A comparison circuit that outputs a comparison result according to the magnitude relationship between the triangular wave generated by the triangular wave generation circuit and the integrated waveform output from the time constant circuit;
The ON time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal is gradually increased according to the output of the comparison circuit. The power supply device according to claim 2.
電源投入に応じた信号の積分波形を発生する時定数回路と、
前記三角波発生回路で発生した三角波と前記時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路と、
一定周波数のパルス波形を出力するパルス発生回路と、
前記比較回路の比較結果と前記パルス発生回路のパルス波形との論理積を出力する論理積回路とを有し、
前記比較回路の出力に応じて前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする請求項4記載の電源装置。 The control circuit includes a triangular wave generating circuit that generates a triangular wave;
A time constant circuit that generates an integrated waveform of the signal in response to power-on,
A comparison circuit that outputs a comparison result according to the magnitude relationship between the triangular wave generated by the triangular wave generation circuit and the integrated waveform output from the time constant circuit;
A pulse generation circuit that outputs a pulse waveform of a constant frequency;
A logical product circuit that outputs a logical product of the comparison result of the comparison circuit and the pulse waveform of the pulse generation circuit;
The ON time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal is gradually increased according to the output of the comparison circuit. The power supply device according to claim 4.
整流素子が並列に設けられ、前記第1の変換電圧が印加されるとともに、与えられる第1の制御信号に応じてスイッチングを行う第1のスイッチング素子と、
整流素子が並列に設けられ、前記第2の変換電圧が印加されるとともに、与えられる第2の制御信号に応じてスイッチングを行う第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子により制御される出力電流を検出する検出回路と、
前記出力電流が所定の閾値よりも小さい場合に前記第1の制御信号及び前記第2の制御信号の出力を停止する第1の動作状態と、前記出力電流が所定の閾値よりも大きい場合に前記第1の制御信号及び前記第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、前記第2の動作状態から前記第1の動作状態に遷移を行う場合には前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子がオンするオン時間を徐々に減少させる制御回路とを有することを特徴とする電源装置。 A voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage;
A first switching element provided with a rectifying element in parallel, to which the first conversion voltage is applied and which performs switching according to a given first control signal;
A second switching element provided with a rectifying element in parallel, to which the second conversion voltage is applied, and for switching according to a second control signal applied;
A detection circuit for detecting an output current controlled by the first switching element and the second switching element;
A first operating state in which the output of the first control signal and the second control signal is stopped when the output current is smaller than a predetermined threshold; and the output current is larger than a predetermined threshold. When the control is performed by the second operation state in which the first control signal and the second control signal are alternately output, and the transition from the second operation state to the first operation state is performed. And a control circuit for gradually decreasing an on-time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal. Power supply.
前記出力電流が所定の閾値よりも小さい場合に前記第1の制御信号及び前記第2の制御信号の出力を停止する第1の動作状態と、前記出力電流が所定の閾値よりも大きい場合に前記第1の制御信号及び前記第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、前記第1の動作状態から前記第2の動作状態に遷移を行う場合には前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子がオンするオン時間を徐々に増加させることを特徴とする制御回路。 A voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied and applied. A first switching element that performs switching in accordance with a control signal of 1 and a rectifying element are provided in parallel, and the second conversion voltage is applied and switching is performed in accordance with a given second control signal. A control circuit for a power supply device comprising: a second switching element; and a detection circuit that detects an output current controlled by the first switching element and the second switching element,
A first operating state in which the output of the first control signal and the second control signal is stopped when the output current is smaller than a predetermined threshold; and the output current is larger than a predetermined threshold. When the control is performed by the second operation state in which the first control signal and the second control signal are alternately output, and the transition from the first operation state to the second operation state is performed. A control circuit characterized by gradually increasing an on-time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal.
電源投入に応じた信号の積分波形を発生する時定数回路と、
前記三角波発生回路で発生した三角波と前記時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路とを有し、
前記比較回路の出力に応じて前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする請求項8記載の制御回路。 A triangular wave generating circuit for generating a triangular wave;
A time constant circuit that generates an integrated waveform of the signal in response to power-on,
A comparison circuit that outputs a comparison result according to the magnitude relationship between the triangular wave generated by the triangular wave generation circuit and the integrated waveform output from the time constant circuit;
The ON time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal is gradually increased according to the output of the comparison circuit. The control circuit according to claim 8.
電源投入に応じた信号の積分波形を発生する時定数回路と、
前記三角波発生回路で発生した三角波と前記時定数回路から出力される積分波形との大小関係に応じた比較結果を出力する比較回路と、
一定周波数のパルス波形を出力するパルス発生回路と、
前記比較回路の比較結果と前記パルス発生回路のパルス波形との論理積を出力する論理積回路とを有し、
前記比較回路の出力に応じて前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子をオンさせるオン時間を徐々に増加させることを特徴とする請求項10記載の電源装置。 A triangular wave generating circuit for generating a triangular wave;
A time constant circuit that generates an integrated waveform of the signal in response to power-on,
A comparison circuit that outputs a comparison result according to the magnitude relationship between the triangular wave generated by the triangular wave generation circuit and the integrated waveform output from the time constant circuit;
A pulse generation circuit that outputs a pulse waveform of a constant frequency;
A logical product circuit that outputs a logical product of the comparison result of the comparison circuit and the pulse waveform of the pulse generation circuit;
The ON time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal is gradually increased according to the output of the comparison circuit. The power supply device according to claim 10.
前記第1のスイッチング素子と前記第2のスイッチング素子により制御される出力電流を検出する検出回路とを備えた電源装置の制御回路であって、
前記出力電流が所定の閾値よりも小さい場合に前記第1の制御信号及び前記第2の制御信号の出力を停止する第1の動作状態と、前記出力電流が所定の閾値よりも大きい場合に前記第1の制御信号及び前記第2の制御信号を交互に出力する第2の動作状態とにより制御を行っており、前記第2の動作状態から前記第1の動作状態に遷移を行う場合には前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子がオンするオン時間を徐々に減少させることを特徴とする制御回路。 A voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied and applied. A first switching element that performs switching in accordance with a control signal of 1 and a rectifying element are provided in parallel, and the second conversion voltage is applied and switching is performed in accordance with a given second control signal. A second switching element;
A control circuit for a power supply device comprising a detection circuit for detecting an output current controlled by the first switching element and the second switching element,
A first operating state in which the output of the first control signal and the second control signal is stopped when the output current is smaller than a predetermined threshold; and the output current is larger than a predetermined threshold. When the control is performed by the second operation state in which the first control signal and the second control signal are alternately output, and the transition from the second operation state to the first operation state is performed. A control circuit characterized by gradually decreasing an on-time for turning on the first switching element and the second switching element per unit time of the first control signal and the second control signal.
前記第1のスイッチング素子と前記第2のスイッチング素子により制御される出力電流を検出するステップと、
前記出力電流が所定の閾値よりも小さい場合に前記第1の制御信号及び前記第2の制御信号の出力を停止する第1の動作状態に遷移するステップと、
前記出力電流が所定の閾値よりも大きい場合に前記第1の制御信号及び前記第2の制御信号を交互に出力する第2の動作状態に遷移するステップと、
前記第1の動作状態から前記第2の動作状態に遷移を行う場合には前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子がオンするオン時間を徐々に増加させるステップとを有することを特徴とする制御方法。 A voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied and applied. A first switching element that performs switching in accordance with a control signal of 1 and a rectifying element are provided in parallel, and the second conversion voltage is applied and switching is performed in accordance with a given second control signal. A control method for a power supply device comprising a second switching element,
Detecting an output current controlled by the first switching element and the second switching element;
Transition to a first operating state in which the output of the first control signal and the second control signal is stopped when the output current is smaller than a predetermined threshold;
Transition to a second operating state in which the first control signal and the second control signal are alternately output when the output current is greater than a predetermined threshold;
When transitioning from the first operating state to the second operating state, the first switching element and the second switching per unit time of the first control signal and the second control signal And a step of gradually increasing an on time during which the element is turned on.
前記第1のスイッチング素子と前記第2のスイッチング素子により制御される出力電流を検出するステップと、
前記出力電流が所定の閾値よりも小さい場合に前記第1の制御信号及び前記第2の制御信号の出力を停止する第1の動作状態に遷移するステップと、
前記出力電流が所定の閾値よりも大きい場合に前記第1の制御信号及び前記第2の制御信号を交互に出力する第2の動作状態に遷移するステップと、
前記第2の動作状態から前記第1の動作状態に遷移を行う場合には前記第1の制御信号及び前記第2の制御信号の単位時間当たりの前記第1のスイッチング素子及び前記第2のスイッチング素子がオンするオン時間を徐々に減少させるステップとを有することを特徴とする制御方法。 A voltage conversion circuit that converts an input voltage and outputs a first conversion voltage and a second conversion voltage, and a rectifying element are provided in parallel, and the first conversion voltage is applied and applied. A first switching element that performs switching in accordance with a control signal of 1 and a rectifying element are provided in parallel, and the second conversion voltage is applied and switching is performed in accordance with a given second control signal. A control method for a power supply device comprising a second switching element,
Detecting an output current controlled by the first switching element and the second switching element;
Transition to a first operating state in which the output of the first control signal and the second control signal is stopped when the output current is smaller than a predetermined threshold;
Transition to a second operating state in which the first control signal and the second control signal are alternately output when the output current is greater than a predetermined threshold;
When the transition from the second operation state to the first operation state is performed, the first switching element and the second switching per unit time of the first control signal and the second control signal And a step of gradually decreasing an on-time during which the element is turned on.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006208432A JP4543021B2 (en) | 2006-07-31 | 2006-07-31 | POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006208432A JP4543021B2 (en) | 2006-07-31 | 2006-07-31 | POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001335526A Division JP3961812B2 (en) | 2001-10-31 | 2001-10-31 | Power supply device and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006353095A true JP2006353095A (en) | 2006-12-28 |
JP4543021B2 JP4543021B2 (en) | 2010-09-15 |
Family
ID=37648308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006208432A Expired - Lifetime JP4543021B2 (en) | 2006-07-31 | 2006-07-31 | POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4543021B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077554A (en) * | 2007-09-21 | 2009-04-09 | Fdk Corp | Dc-dc converter and its reverse-current suppression method |
JP2009232544A (en) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | Rectifier instrument |
JP2012239364A (en) * | 2011-05-09 | 2012-12-06 | Ohira Electronics Co Ltd | Bidirectional power conversion device |
WO2013061800A1 (en) * | 2011-10-25 | 2013-05-02 | 株式会社村田製作所 | Inverter device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136967A (en) * | 1986-11-28 | 1988-06-09 | Toshiba Corp | Method of controlling pwm inverter |
JP2000023456A (en) * | 1998-07-06 | 2000-01-21 | Sanken Electric Co Ltd | Synchronized rectification dc/dc converter |
JP2000253658A (en) * | 1999-02-26 | 2000-09-14 | Sanken Electric Co Ltd | Dc-dc converter |
JP2001292571A (en) * | 2000-04-07 | 2001-10-19 | Yokogawa Electric Corp | Synchronous rectifying circuit |
-
2006
- 2006-07-31 JP JP2006208432A patent/JP4543021B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136967A (en) * | 1986-11-28 | 1988-06-09 | Toshiba Corp | Method of controlling pwm inverter |
JP2000023456A (en) * | 1998-07-06 | 2000-01-21 | Sanken Electric Co Ltd | Synchronized rectification dc/dc converter |
JP2000253658A (en) * | 1999-02-26 | 2000-09-14 | Sanken Electric Co Ltd | Dc-dc converter |
JP2001292571A (en) * | 2000-04-07 | 2001-10-19 | Yokogawa Electric Corp | Synchronous rectifying circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077554A (en) * | 2007-09-21 | 2009-04-09 | Fdk Corp | Dc-dc converter and its reverse-current suppression method |
JP2009232544A (en) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | Rectifier instrument |
JP2012239364A (en) * | 2011-05-09 | 2012-12-06 | Ohira Electronics Co Ltd | Bidirectional power conversion device |
WO2013061800A1 (en) * | 2011-10-25 | 2013-05-02 | 株式会社村田製作所 | Inverter device |
US9484841B2 (en) | 2011-10-25 | 2016-11-01 | Murata Manufacturing Co., Ltd. | Inverter device |
Also Published As
Publication number | Publication date |
---|---|
JP4543021B2 (en) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3961812B2 (en) | Power supply device and control method thereof | |
US7990121B2 (en) | Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof | |
JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
US7535210B2 (en) | Predictive duty ratio generating circuit and method for synchronous boost converters operating in PFM mode | |
US8970790B2 (en) | Switching power supply device | |
US7821750B2 (en) | Voltage converter for preventing switch device from being damaged by voltage spike by utilizing protection circuit | |
JP2006158067A (en) | Power supply driver circuit | |
JP5304281B2 (en) | DC-DC converter and switching control circuit | |
JP4717449B2 (en) | Switching regulator circuit | |
JP2010183722A (en) | Dc-dc converter and switching control circuit | |
KR102560435B1 (en) | Switching regulator | |
JP7151325B2 (en) | driver circuit | |
JP2004056983A (en) | Power circuit | |
US11063515B2 (en) | Power converter | |
JP4543021B2 (en) | POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD | |
JP3981612B2 (en) | Triangular wave generator, pulse width modulation signal generator, and external synchronization / internal synchronization / asynchronous switching device | |
JP7006840B2 (en) | Switching control circuit, power supply circuit | |
JP2002078325A (en) | Dc-dc converter and electronic apparatus using the same | |
US6038144A (en) | DC-DC converter | |
JP6912300B2 (en) | Switching regulator | |
JP6853684B2 (en) | DC / DC converter and its control circuit, control method and in-vehicle electrical equipment | |
US20180083526A1 (en) | Dc-dc converter with pull-up or pull-down current and associated control method | |
CN111953209B (en) | Switch type converter and control circuit and control method thereof | |
JP2009038894A (en) | Power supply control circuit | |
KR100426606B1 (en) | DC―DC Convertor and an electronic device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4543021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |