JP2009074850A - Inspection method of semiconductor integrated circuit and semiconductor integrated circuit - Google Patents

Inspection method of semiconductor integrated circuit and semiconductor integrated circuit Download PDF

Info

Publication number
JP2009074850A
JP2009074850A JP2007242362A JP2007242362A JP2009074850A JP 2009074850 A JP2009074850 A JP 2009074850A JP 2007242362 A JP2007242362 A JP 2007242362A JP 2007242362 A JP2007242362 A JP 2007242362A JP 2009074850 A JP2009074850 A JP 2009074850A
Authority
JP
Japan
Prior art keywords
constant current
inspection
voltage
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007242362A
Other languages
Japanese (ja)
Inventor
Ippei Kawamoto
一平 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007242362A priority Critical patent/JP2009074850A/en
Publication of JP2009074850A publication Critical patent/JP2009074850A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method of a semiconductor integrated circuit for inspecting a circuit having various constitutions without increasing terminals required for implementing an inspection. <P>SOLUTION: Switch circuits 4, 6 and a constant current source 7 are provided in an operational amplifier 1. A constant current source 5 for supplying a constant current during a normal operation is switched by a signal from an external apparatus through a control signal terminal 8. When a power supply voltage of the operational amplifier 1 is set to a normal voltage level VB, a slew rate is measured in a state that a micro constant current is supplied. When the power supply voltage is set to an inspection voltage VT, the constant current during the normal operation is supplied in a state that a voltage corresponding to the inspection voltage VT is applied across a phase compensation capacitor 14. The slew rate is measured again on the same condition as the initial measurement. The measured results before and after an application of the inspection voltage VT are compared, and the quality is determined. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、内部回路に対して通常動作用の定電流を供給する定電流源を内蔵する半導体集積回路について検査を行う方法,及びその方法に対応した構成を備える半導体集積回路に関する。   The present invention relates to a method for inspecting a semiconductor integrated circuit including a constant current source for supplying a constant current for normal operation to an internal circuit, and a semiconductor integrated circuit having a configuration corresponding to the method.

半導体集積回路は、完成後に不良品を判定するための検査、いわゆるスクリーニングを行い、良品と判定されたものだけが出荷される。例えばオペアンプは、一般に位相補償用のコンデンサを内蔵しているので、そのコンデンサの両端に通常動作時の電源電圧よりも高い電圧を印加した後に、リーク電流が検出される否かを検査する。
このような検査を行うため、半導体集積回路には、上記コンデンサのような検査対象デバイスの両端に接続される検査用端子を用意する必要があり、端子数が増えるという問題がある。また、特許文献1では、オペアンプの出力端子を介して位相補償用コンデンサに検査用の高電圧を印加し、リーク電流測定を行う方法が開示されている。
特開2006−214976号公報
A semiconductor integrated circuit is subjected to an inspection for determining a defective product after completion, so-called screening, and only those that are determined to be non-defective products are shipped. For example, since an operational amplifier generally includes a capacitor for phase compensation, it is inspected whether or not a leak current is detected after applying a voltage higher than a power supply voltage during normal operation to both ends of the capacitor.
In order to perform such inspection, it is necessary to prepare inspection terminals connected to both ends of the device to be inspected, such as the capacitor, in the semiconductor integrated circuit, and there is a problem that the number of terminals increases. Further, Patent Document 1 discloses a method of measuring a leakage current by applying a high voltage for inspection to a phase compensation capacitor via an output terminal of an operational amplifier.
JP 2006-214976 A

しかしながら、特許文献1に開示されている方法では、オペアンプが大規模な回路の一部を構成しているような場合、その回路の最終出力段に配置されていなければ、検査用の高電圧を印加することができない。また、上記コンデンサのような検査対象デバイスの一端が、出力端子から直接電圧を印加可能な状態で接続されていることが前提であり、検査が可能な回路構成が限定されてしまう。   However, in the method disclosed in Patent Document 1, when the operational amplifier forms a part of a large-scale circuit, if the operational amplifier is not arranged at the final output stage of the circuit, a high voltage for inspection is applied. It cannot be applied. Moreover, it is a premise that one end of the device to be inspected such as the capacitor is connected in a state where a voltage can be directly applied from the output terminal, and a circuit configuration that can be inspected is limited.

本発明は上記事情に鑑みてなされたものであり、その目的は、検査を実施するために必要な端子を極力増やすことなく、様々な構成の回路について検査を行うことができる半導体集積回路の検査方法,及びその方法に対応した構成を備える半導体集積回路を提供することにある。   The present invention has been made in view of the above circumstances, and its purpose is to inspect a semiconductor integrated circuit capable of inspecting circuits having various configurations without increasing the number of terminals necessary for carrying out the inspection as much as possible. A method and a semiconductor integrated circuit provided with a configuration corresponding to the method.

請求項1記載の検査方法によれば、半導体集積回路を、内部回路に対して供給する通常動作用定電流に替えて、微小定電流を供給することを外部より設定可能に構成する。そして、半導体集積回路の動作用電源電圧を通常の電圧レベルに設定し、微小定電流を供給した状態で特性検査を行うと(第1ステップ)、次に、動作用電源電圧を検査用の高電圧に設定すると、内部回路における検査対象部分の両端に検査用電圧相当の電圧を印加する状態に設定し、通常動作用定電流を供給する(第2ステップ)。それから、第1ステップと同じ条件で特性検査を再度行い(第3ステップ)、第1ステップの検査結果と第3ステップの検査結果とを比較して良否判定を行う(第4ステップ)。   According to the inspection method of the first aspect, the semiconductor integrated circuit is configured to be settable from the outside to supply a minute constant current instead of the constant current for normal operation supplied to the internal circuit. Then, when the power supply voltage for operation of the semiconductor integrated circuit is set to a normal voltage level and the characteristic inspection is performed in a state where a small constant current is supplied (first step), the power supply voltage for operation is then set to a high voltage for inspection. When the voltage is set, a state corresponding to the voltage for inspection is applied to both ends of the inspection target portion in the internal circuit, and a constant current for normal operation is supplied (second step). Then, the characteristic inspection is performed again under the same conditions as the first step (third step), and the pass / fail judgment is made by comparing the inspection result of the first step with the inspection result of the third step (fourth step).

すなわち、回路を検査するには、検査対象部分に高電圧を印加する前後で特性が変化したか否かを微小な電流を供給して測定し、判定する必要がある。そこで、本発明では、半導体集積回路を、検査用の微小電流も供給できるように予め構成しておく。また、検査用の高電圧は、電源電圧を通常時よりも高レベルにすることで供給し、その際に、内部の検査対象部分に検査用電圧相当の電圧が印加される状態に設定する(この設定は、電源電圧自体が検査用のレベルになっているため容易である)。   That is, in order to inspect a circuit, it is necessary to determine whether characteristics have changed before and after applying a high voltage to a part to be inspected by supplying a minute current and measuring it. Therefore, in the present invention, the semiconductor integrated circuit is configured in advance so as to supply a minute current for inspection. Further, the high voltage for inspection is supplied by setting the power supply voltage to a level higher than normal, and at that time, a voltage corresponding to the inspection voltage is applied to the internal inspection target portion ( This setting is easy because the power supply voltage itself is at the inspection level).

そして、(1)通常電圧,微小定電流による特性検査,(2)検査用電圧の印加,通常動作用定電流による動作状態,(3)通常電圧,微小定電流による再度の特性検査を順次行い、(1),(3)の検査結果を比較すれば、(2)の検査用電圧の印加により特性が変化したか否かを判断できる。したがって、検査用の端子としては、内部の定電流値を切替えるための端子を追加するだけで良く、また、半導体集積回路の外部に検査用の回路や装置を接続して検査用の微小定電流を供給する場合に比較して、それらが特性検査に及ぼす影響を排除できる。加えて、電源電圧を検査用の電圧レベルにするので、検査対象部分に高電圧を印加する際の制約がより小さくなる。   Then, (1) characteristic inspection with normal voltage and minute constant current, (2) application of inspection voltage, operation state with constant current for normal operation, and (3) characteristic inspection again with normal voltage and minute constant current. By comparing the inspection results of (1) and (3), it can be determined whether or not the characteristics have changed due to the application of the inspection voltage of (2). Therefore, it is only necessary to add a terminal for switching the internal constant current value as an inspection terminal, and a small constant current for inspection by connecting an inspection circuit or device outside the semiconductor integrated circuit. As compared with the case of supplying the above, the influence on the property inspection can be eliminated. In addition, since the power supply voltage is set to a voltage level for inspection, there are less restrictions when a high voltage is applied to the inspection target portion.

請求項2記載の半導体集積回路によれば、内部回路に対して通常動作用の定電流を供給する定電流源を内蔵するものにおいて、通常動作用定電流に替えて内部回路の特性を検査するための微小定電流を供給する設定を、外部より可能となるように構成する。したがって、請求項1の検査方法を実施するための前提として必要な構成を備えた半導体集積回路を提供することができる。   According to another aspect of the semiconductor integrated circuit of the present invention, in the case where the constant current source for supplying a constant current for normal operation to the internal circuit is built in, the characteristics of the internal circuit are inspected instead of the constant current for normal operation. The setting for supplying a small constant current is made possible from the outside. Therefore, it is possible to provide a semiconductor integrated circuit having a necessary configuration as a premise for carrying out the inspection method of claim 1.

(第1実施例)
以下、本発明をオペアンプに適用した場合の第1実施例について図1を参照して説明する。図1は、オペアンプ(半導体集積回路)1の構成を示す。オペアンプ1の電源線2にはPNPトランジスタ3a〜3eのエミッタが接続されており、トランジスタ3aと、トランジスタ3b〜3eとはミラー対を構成している。これらのベースが共通に接続されているトランジスタ3aのコレクタは、スイッチ回路4及び通常用定電流源5を介してグランドに接続されている。また、スイッチ回路4及び通常用定電流源5には、スイッチ回路6及び検査用定電流源7の並列回路が接続されている。
(First embodiment)
A first embodiment in which the present invention is applied to an operational amplifier will be described below with reference to FIG. FIG. 1 shows a configuration of an operational amplifier (semiconductor integrated circuit) 1. Emitters of PNP transistors 3a to 3e are connected to the power supply line 2 of the operational amplifier 1, and the transistor 3a and the transistors 3b to 3e constitute a mirror pair. The collectors of the transistors 3a to which these bases are connected in common are connected to the ground via the switch circuit 4 and the normal constant current source 5. A parallel circuit of the switch circuit 6 and the constant current source for inspection 7 is connected to the switch circuit 4 and the constant current source 5 for normal use.

通常用定電流源5は、オペアンプ1の各部に通常動作用の定電流(バイアス電流)を供給するもので、検査用定電流源7は、オペアンプ1について特性検査を行う場合に、検査用の微小定電流を供給する。微小定電流は、例えば通常動作用の定電流に比較して電流値が1桁以上小さく設定される。2つのスイッチ回路4,6は、制御信号端子8を介して外部より与えられる制御信号のレベル(ハイ,ロウ)に応じて何れか一方がONするように制御される。   The normal constant current source 5 supplies a constant current (bias current) for normal operation to each part of the operational amplifier 1, and the inspection constant current source 7 is used for inspection when performing a characteristic inspection on the operational amplifier 1. Supply a small constant current. The minute constant current is set, for example, to be smaller by one digit or more than the constant current for normal operation. The two switch circuits 4 and 6 are controlled so that one of them is turned on according to the level (high, low) of the control signal given from the outside via the control signal terminal 8.

トランジスタ3bのコレクタとグランドとの間には、PNPトランジスタ8a,8b及びNPNトランジスタ9a,9bからなる差動増幅回路が接続されており、トランジスタ8a,8bのベースが、オペアンプ1の反転入力端子Vin-,非反転入力端子Vin+となっている。
トランジスタ3cのコレクタには、PNPトランジスタ10のエミッタが接続され、トランジスタ10のコレクタはグランドに、ベースはトランジスタ9bのコレクタに接続されている。トランジスタ3dのコレクタには、NPNトランジスタ11のコレクタが接続され、トランジスタ11のエミッタは抵抗素子12を介してグランドに、ベースはトランジスタ10のエミッタに接続されている。これらが、オペアンプ1の中間増幅段を構成している。
A differential amplifier circuit comprising PNP transistors 8a and 8b and NPN transistors 9a and 9b is connected between the collector of the transistor 3b and the ground, and the bases of the transistors 8a and 8b are connected to the inverting input terminal Vin of the operational amplifier 1. -, Non-inverting input terminal Vin +.
The collector of the transistor 3c is connected to the emitter of the PNP transistor 10, the collector of the transistor 10 is connected to the ground, and the base is connected to the collector of the transistor 9b. The collector of the transistor 3d is connected to the collector of the NPN transistor 11. The emitter of the transistor 11 is connected to the ground via the resistance element 12, and the base is connected to the emitter of the transistor 10. These constitute the intermediate amplification stage of the operational amplifier 1.

トランジスタ3eのコレクタには、NPNトランジスタ13のコレクタが接続され、トランジスタ13のエミッタはグランドに、ベースはトランジスタ12のエミッタに接続されている。これらがオペアンプ1の出力増幅段を構成しており、トランジスタ13のコレクタがオペアンプ1の出力端子Voutとなっている。その出力端子Voutとトランジスタ8bのコレクタとの間には、位相補償用のコンデンサ14が接続されている。   The collector of the transistor 3e is connected to the collector of the NPN transistor 13. The emitter of the transistor 13 is connected to the ground, and the base is connected to the emitter of the transistor 12. These constitute the output amplification stage of the operational amplifier 1, and the collector of the transistor 13 is the output terminal Vout of the operational amplifier 1. A phase compensation capacitor 14 is connected between the output terminal Vout and the collector of the transistor 8b.

次に、本実施例の作用について説明する。以下では、完成したオペアンプ1,またはオペアンプ1を含む回路について出荷前に行うスクリーニングの一種である、位相補償用コンデンサ(検査対象部分,検査対象素子)14のリーク電流検査を行う場合の手順を述べる。
<第1ステップ>
オペアンプ1の電源電圧は、通常動作時の電圧(例えば、VB=14V)とする。制御信号端子8に例えばロウレベルの信号を与えて、図1(a)に示すようにスイッチ回路6側をONにし、オペアンプ1の内部回路に検査用の微小定電流を供給する。この状態で、例えば、スルーレート,入出力信号間の伝達遅延時間,セトリングタイムなどの、オペアンプ1の電気的特性を測定する。
Next, the operation of this embodiment will be described. In the following, a procedure for performing a leakage current test of the phase compensation capacitor (test target part, test target element) 14, which is a kind of screening performed before shipping the circuit including the completed operational amplifier 1 or the operational amplifier 1, will be described. .
<First step>
The power supply voltage of the operational amplifier 1 is a voltage during normal operation (for example, VB = 14 V). For example, a low level signal is given to the control signal terminal 8 to turn on the switch circuit 6 as shown in FIG. 1A and supply a small constant current for inspection to the internal circuit of the operational amplifier 1. In this state, for example, the electrical characteristics of the operational amplifier 1 such as slew rate, transmission delay time between input / output signals, and settling time are measured.

<第2ステップ>
次に、オペアンプ1の電源電圧を、検査用の高電圧(スクリーニング電圧,例えばVT=35V)に設定し、制御信号端子8にハイレベルの信号を与えて、図1(b)に示すようにスイッチ回路4側をONにし、オペアンプ1の内部回路に通常動作時の定電流を供給する。そして、オペアンプ1の非反転入力端子Vin+の電位が、反転入力端子Vin-の電位よりも高くなるように設定し、出力端子Voutのレベルがハイレベルに固定される状態にする。この場合、反転入力端子の電位はGNDレベル付近にすることが望ましく、斯様に設定することで、コンデンサ14の両端にスクリーニング電圧VT相当の電圧を印加する。
<Second step>
Next, the power supply voltage of the operational amplifier 1 is set to a high voltage for inspection (screening voltage, for example, VT = 35V), a high level signal is given to the control signal terminal 8, and as shown in FIG. The switch circuit 4 side is turned ON, and a constant current during normal operation is supplied to the internal circuit of the operational amplifier 1. Then, the potential of the non-inverting input terminal Vin + of the operational amplifier 1 is set to be higher than the potential of the inverting input terminal Vin−, so that the level of the output terminal Vout is fixed to a high level. In this case, it is desirable that the potential of the inverting input terminal is close to the GND level. By setting the potential in this way, a voltage corresponding to the screening voltage VT is applied to both ends of the capacitor 14.

<第3ステップ>
それから、第1ステップと同様に、オペアンプ1の電源電圧をVB=14Vにして内部回路に検査用の微小定電流を供給し、第1ステップと同じ電気的特性を測定する。
<第4ステップ>
第1ステップの測定結果と、第3ステップの測定結果とを比較する。比較の結果、特性に変動がある場合には、スクリーニング電圧VTを印加した結果、コンデンサ14にリーク電流が発生するようになったと判断できる(不良判定)。
<Third step>
Then, as in the first step, the power supply voltage of the operational amplifier 1 is set to VB = 14 V, a small constant current for inspection is supplied to the internal circuit, and the same electrical characteristics as in the first step are measured.
<4th step>
The measurement result of the first step is compared with the measurement result of the third step. As a result of the comparison, if there is a change in characteristics, it can be determined that a leakage current has occurred in the capacitor 14 as a result of applying the screening voltage VT (defect determination).

ここで、微小定電流値を決定する場合の一例を示す。微小定電流値は、例えば、電気的特性の測定精度と、検査により不良品としてリジェクトすべきリーク電流値とを勘案して決定する。例えばコンデンサ14の容量を20pF,リーク電流しきい値(規格)を0.1μAとした場合に、検査用の微小電流値を0.5μAにすると、スルーレートSrは、
Sr=I/C×A
であるから(Iは差動対に流れる電流,Cはコンデンサ14の容量,Aはオペアンプ1固有の定数)、コンデンサ14のリーク電流が「0」であれば(A=1とする)、
Sr=(0.5μA)/(20pF)=0.025V/μS
となる。これに対して、コンデンサ14に0.1μAのリーク電流が発生すれば、スルーレートSrは20%低下する。すなわち、
Sr=(0.4μA)/(20pF)=0.02V/μS
となる。この程度のスルーレートの変動は、ごく一般的な検査装置(オシロスコープなど)によって十分測定が可能である。
Here, an example of determining a minute constant current value is shown. The minute constant current value is determined in consideration of, for example, the measurement accuracy of electrical characteristics and the leak current value to be rejected as a defective product by inspection. For example, when the capacitance of the capacitor 14 is 20 pF and the leak current threshold value (standard) is 0.1 μA, when the minute current value for inspection is 0.5 μA, the slew rate Sr is
Sr = I / C × A
(I is the current flowing through the differential pair, C is the capacitance of the capacitor 14, and A is a constant specific to the operational amplifier 1). If the leakage current of the capacitor 14 is “0” (A = 1),
Sr = (0.5 μA) / (20 pF) = 0.025 V / μS
It becomes. On the other hand, if a leak current of 0.1 μA is generated in the capacitor 14, the slew rate Sr is reduced by 20%. That is,
Sr = (0.4 μA) / (20 pF) = 0.02 V / μS
It becomes. Such fluctuation of the slew rate can be sufficiently measured by a very general inspection device (such as an oscilloscope).

尚、同様に検査が可能に構成されている他の回路が存在する場合には、制御信号端子8に与えられる制御信号を、それらにも供給すれば良い。また、オペアンプ1の伝達遅延時間やセトリングタイムを測定して検査する場合は、スクリーニング電圧VTの印加後に伝達遅延時間やセトリングタイムが所定時間以上長くなった場合に、リークの発生を判定すれば良い。   If there are other circuits that can be similarly inspected, the control signal supplied to the control signal terminal 8 may be supplied to them. In the case where the transmission delay time or settling time of the operational amplifier 1 is measured and inspected, the occurrence of leak may be determined when the transmission delay time or settling time becomes longer than a predetermined time after application of the screening voltage VT. .

以上のように本実施例によれば、オペアンプ1の内部にスイッチ回路4,6及び検査用定電流源7を設け、通常動作時に定電流を供給する通常用定電流源5との切り替えを、制御信号端子8を介して外部より可能となるように構成した。そして、オペアンプ1の電源電圧を通常の電圧レベルVBに設定し、微小定電流を供給した状態でスルーレートを測定し、次に、電源電圧を検査用電圧VTに設定すると、位相補償用コンデンサ14の両端に検査用電圧VT相当の電圧を印加する状態にして通常動作用定電流を供給する。それから、最初と同じ条件でスルーレートを再度測定し、検査用電圧VTの印加前後における測定結果を比較してオペアンプ1の良否判定を行うようにした。   As described above, according to the present embodiment, the switching circuits 4 and 6 and the constant current source for inspection 7 are provided in the operational amplifier 1, and switching to the normal constant current source 5 that supplies a constant current during normal operation is performed. It was configured to be possible from the outside via the control signal terminal 8. Then, the power supply voltage of the operational amplifier 1 is set to the normal voltage level VB, the slew rate is measured in a state where a minute constant current is supplied, and then the power supply voltage is set to the inspection voltage VT. A constant current for normal operation is supplied in a state in which a voltage corresponding to the inspection voltage VT is applied to both ends of. Then, the slew rate was measured again under the same conditions as the first, and the measurement results before and after application of the test voltage VT were compared to determine whether the operational amplifier 1 was good or bad.

すなわち、オペアンプ1のリーク電流検査(良否判定)を行うには、内部のコンデンサ14の両端に高電圧を印加し、その印加前後で電気的特性が変化したか否かを微小な電流を供給して測定し、判定する必要がある。本実施例では、オペアンプ1に検査用定電流源7を設け、スイッチ回路4,6を外部より切り替えて検査用の微小定電流も供給可能としたので、検査用の外部端子としては制御信号端子8を追加するだけで良い。
また、オペアンプ1の外部で検査用の回路や装置を接続して検査用の微小定電流を供給する場合に比較して、それらが特性検査に及ぼす影響を排除できる。加えて、検査時には、オペアンプ1の電源電圧を検査用電圧VTに設定するので、内部のコンデンサ14のような検査対象部分に高電圧を印加する際の制約がより小さくなる。
That is, in order to perform a leakage current inspection (good / bad determination) of the operational amplifier 1, a high voltage is applied to both ends of the internal capacitor 14, and a small current is supplied to determine whether the electrical characteristics have changed before and after the application. Need to be measured and judged. In this embodiment, a constant current source for inspection 7 is provided in the operational amplifier 1 and the switching circuits 4 and 6 are switched from the outside so that a small constant current for inspection can be supplied. Therefore, a control signal terminal is used as an external terminal for inspection. Just add 8.
Further, compared to the case where an inspection circuit or device is connected outside the operational amplifier 1 to supply a small constant current for inspection, the influence of these on the characteristic inspection can be eliminated. In addition, since the power supply voltage of the operational amplifier 1 is set to the inspection voltage VT at the time of inspection, restrictions on applying a high voltage to a portion to be inspected such as the internal capacitor 14 become smaller.

(第2実施例)
図2は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例は、例えば複数のオペアンプ21a〜21cが搭載されている半導体集積回路22において、それらのオペアンプ21a〜21cに対して第1実施例と同様の検査方法を実行するため、定電流源を共用化した構成を示す。
(Second embodiment)
FIG. 2 shows a second embodiment of the present invention. The same parts as those of the first embodiment are denoted by the same reference numerals and the description thereof will be omitted. In the second embodiment, for example, in a semiconductor integrated circuit 22 on which a plurality of operational amplifiers 21a to 21c are mounted, the same inspection method as that of the first embodiment is executed on the operational amplifiers 21a to 21c. A configuration with shared use is shown.

すなわち、定電流源回路23は、各オペアンプ21a〜21cに通常動作用の定電流と検査用の微小定電流との双方を切り換えて同時に供給する。電源とグランドとの間には、PNPトランジスタ24と、抵抗素子25及び26との直列回路が接続されており、トランジスタ24のベースとグランドとの間には、PNPトランジスタ27のエミッタ,コレクタが接続され、トランジスタ27のべースはトランジスタ24のコレクタに接続されている。そして、抵抗素子26には、NチャネルMOSFET28が並列接続されており、FET28のゲートは、第1実施例の制御信号端子8に相当する制御信号端子29に接続されている。
トランジスタ24のベースは各オペアンプ21a〜21cに配線され、これらに内蔵されている、トランジスタ24とミラー対を構成するPNPトランジスタ(図1のトランジスタ3b〜3eに相当:図示せず)のベースに接続されている。
That is, the constant current source circuit 23 switches and supplies both the constant current for normal operation and the minute constant current for inspection to the operational amplifiers 21a to 21c simultaneously. A series circuit of a PNP transistor 24 and resistance elements 25 and 26 is connected between the power supply and the ground, and an emitter and a collector of a PNP transistor 27 are connected between the base of the transistor 24 and the ground. The base of the transistor 27 is connected to the collector of the transistor 24. An N channel MOSFET 28 is connected in parallel to the resistance element 26, and the gate of the FET 28 is connected to a control signal terminal 29 corresponding to the control signal terminal 8 of the first embodiment.
The base of the transistor 24 is wired to each of the operational amplifiers 21a to 21c, and is connected to the base of a PNP transistor (corresponding to the transistors 3b to 3e in FIG. Has been.

次に、第2実施例の作用について説明する。各オペアンプ21a〜21cを通常動作させる場合には、制御信号端子29にハイレベル信号を与えてFET28をONさせ、抵抗素子26を短絡する。すると、トランジスタ24のコレクタ抵抗は実質的に抵抗素子25のみの低抵抗状態となるので、トランジスタ24のベース電流は大きくなり通常動作時に対応する定電流が各オペアンプ21a〜21cの内部回路に供給される。   Next, the operation of the second embodiment will be described. When each of the operational amplifiers 21a to 21c is normally operated, a high level signal is given to the control signal terminal 29 to turn on the FET 28, and the resistance element 26 is short-circuited. Then, since the collector resistance of the transistor 24 is substantially in the low resistance state of only the resistance element 25, the base current of the transistor 24 is increased, and a constant current corresponding to the normal operation is supplied to the internal circuits of the operational amplifiers 21a to 21c. The

一方、リーク電流検査を行う場合には、制御信号端子29にロウレベル信号を与えてFET28をOFFさせる。すると、トランジスタ24のコレクタ抵抗は抵抗素子25及び26の直列抵抗となり増大するので、トランジスタ24のベース電流は、検査用に対応した微小定電流レベルとなる。   On the other hand, when performing a leakage current inspection, a low level signal is given to the control signal terminal 29 to turn off the FET 28. Then, the collector resistance of the transistor 24 becomes a series resistance of the resistance elements 25 and 26 and increases, so that the base current of the transistor 24 becomes a minute constant current level corresponding to the inspection.

以上のように構成される第2実施例によれば、半導体集積回路22に複数のオペアンプ21a〜21cが搭載される場合、それらに通常動作用定電流,及び検査用の微小定電流を供給する定電流源回路23を共通化したので、検査用の内部回路を付加する場合に回路規模の増大を抑制することができる。   According to the second embodiment configured as described above, when a plurality of operational amplifiers 21a to 21c are mounted on the semiconductor integrated circuit 22, a constant current for normal operation and a minute constant current for inspection are supplied to them. Since the constant current source circuit 23 is made common, an increase in circuit scale can be suppressed when an internal circuit for inspection is added.

(第3実施例)
図3は本発明の第3実施例を示すものであり、第2実施例と異なる部分について説明する。第3実施例は、半導体集積回路31が第2実施例よりも多くのオペアンプ21a〜21fを搭載している場合に、それらに対して通常動作時の定電流を供給する構成は、2群に分けて共通化している。すなわち、オペアンプ21a〜21cの群に対しては定電流源回路32Aを配置し、オペアンプ21d〜21fの群に対しては定電流源回路32Bを配置している。そして、これら2つの定電流源回路32A,32Bが検査用の微小定電流を切り換えて供給する回路については、双方について共通化している。
(Third embodiment)
FIG. 3 shows a third embodiment of the present invention, and different portions from the second embodiment will be described. In the third embodiment, when the semiconductor integrated circuit 31 includes more operational amplifiers 21a to 21f than the second embodiment, the configuration for supplying a constant current during normal operation to them is divided into two groups. It is divided and shared. That is, a constant current source circuit 32A is arranged for the group of operational amplifiers 21a to 21c, and a constant current source circuit 32B is arranged for the group of operational amplifiers 21d to 21f. The two constant current source circuits 32A and 32B share a common circuit for switching and supplying a small constant current for inspection.

定電流源回路32Aは、第2実施例と同様のトランジスタ24,27に加えて、トランジスタ24のコレクタとグランドとの間に抵抗素子33及びNチャネルMOSFET34の直列回路を接続して構成されている。定電流源回路32Bも、基本的に定電流源回路32Aと対称な構成であり、PNPトランジスタ35及び36,抵抗素子37,NチャネルMOSFET38で構成されている。
そして、定電流源回路32A,32Bに対して、検査用電流供給制御部39が付加されており、制御部39は、PチャネルMOSFET40,抵抗素子41,NPNトランジスタ42〜44で構成されている。電源には、FET40のソースが接続され、FET40のドレインは、抵抗素子41を介してトランジスタ42のベース及びコレクタに接続されている。
The constant current source circuit 32A is configured by connecting a series circuit of a resistance element 33 and an N-channel MOSFET 34 between the collector of the transistor 24 and the ground in addition to the transistors 24 and 27 similar to those of the second embodiment. . The constant current source circuit 32B is basically symmetric with the constant current source circuit 32A, and includes PNP transistors 35 and 36, a resistance element 37, and an N-channel MOSFET 38.
An inspection current supply control unit 39 is added to the constant current source circuits 32A and 32B, and the control unit 39 includes a P-channel MOSFET 40, a resistance element 41, and NPN transistors 42 to 44. The power source is connected to the source of the FET 40, and the drain of the FET 40 is connected to the base and collector of the transistor 42 via the resistance element 41.

トランジスタ42とトランジスタ43,44とはミラー対を構成しており、これらのベースは共通に接続され、エミッタは何れもグランドに接続され、トランジスタ43,44のコレクタは、それぞれトランジスタ24,35のコレクタに接続されている。また、FET34,38,40のゲートは、何れも制御信号端子45に接続されている。尚、抵抗素子33,37の抵抗値は、オペアンプ21a〜21c,オペアンプ21d〜21fの各群における通常動作時の定電流値に応じて設定される。また、抵抗素子41の抵抗値は、検査用の微小定電流を規定するため、抵抗素子33,37の抵抗値よりも高く設定されている。   The transistor 42 and the transistors 43 and 44 constitute a mirror pair, their bases are connected in common, the emitters are all connected to the ground, and the collectors of the transistors 43 and 44 are the collectors of the transistors 24 and 35, respectively. It is connected to the. The gates of the FETs 34, 38, and 40 are all connected to the control signal terminal 45. The resistance values of the resistance elements 33 and 37 are set according to the constant current values during normal operation in each group of the operational amplifiers 21a to 21c and the operational amplifiers 21d to 21f. The resistance value of the resistance element 41 is set higher than the resistance values of the resistance elements 33 and 37 in order to define a minute constant current for inspection.

次に、第3実施例の作用について説明する。各オペアンプ21a〜21fを通常動作させる場合には、制御信号端子45にハイレベル信号を与えてFET34,38をONさせ、FET45をOFFさせる。この時、トランジスタ42〜44のミラー対はOFFになる。すると、トランジスタ24,35のコレクタ電流は抵抗素子33,37の抵抗値に規定されて流れ、トランジスタ24,35のベース電流は、通常動作時に対応する値となって各オペアンプ21a〜21c,21d〜21fに供給される。   Next, the operation of the third embodiment will be described. When the operational amplifiers 21a to 21f are normally operated, a high level signal is given to the control signal terminal 45 to turn on the FETs 34 and 38 and turn off the FET 45. At this time, the mirror pair of the transistors 42 to 44 is turned off. Then, the collector currents of the transistors 24 and 35 flow as defined by the resistance values of the resistance elements 33 and 37, and the base currents of the transistors 24 and 35 become values corresponding to those during normal operation, and the operational amplifiers 21a to 21c and 21d to 21f.

一方、リーク電流検査を行う場合には、制御信号端子45にロウレベル信号を与えてFET34,38をOFFさせ、FET40をONさせる。この時、トランジスタ42〜44のミラー対はONになる。すると、トランジスタ24,35のコレクタ電流は、抵抗素子41を介して流れる電流値で定まるトランジスタ43,44のコレクタ電流(ミラー電流)に規定されるので、検査用に対応した微小定電流レベルとなり、各オペアンプ21a〜21c,21d〜21fに供給される。   On the other hand, when the leakage current inspection is performed, a low level signal is given to the control signal terminal 45 to turn off the FETs 34 and 38 and turn on the FET 40. At this time, the mirror pair of the transistors 42 to 44 is turned on. Then, since the collector currents of the transistors 24 and 35 are defined by the collector currents (mirror currents) of the transistors 43 and 44 determined by the current value flowing through the resistance element 41, they become a minute constant current level corresponding to the inspection, It is supplied to each operational amplifier 21a-21c, 21d-21f.

以上のように第3実施例によれば、半導体集積回路31が複数のオペアンプ21a〜21fを搭載している場合に、それらに対して通常動作時の定電流を供給する構成は、2群に分けて定電流源回路32A,32Bによりそれぞれ共通化し、これら2つの定電流源回路32A,32Bが検査用の微小定電流を切り換えて供給する回路は、検査用電流供給制御部39で共通化する構成とした。したがって、複数のオペアンプ21を使用する場合に、機能に応じて通常動作時の定電流値が異なる場合でも対応することができる。   As described above, according to the third embodiment, when the semiconductor integrated circuit 31 includes a plurality of operational amplifiers 21a to 21f, the configuration for supplying a constant current during normal operation to them is divided into two groups. Separately, the constant current source circuits 32A and 32B share the circuit, and the two constant current source circuits 32A and 32B switch and supply a small constant current for inspection to be shared by the inspection current supply control unit 39. The configuration. Therefore, when a plurality of operational amplifiers 21 are used, it is possible to cope with the case where the constant current value during normal operation differs depending on the function.

(第4実施例)
図4は本発明の第4実施例を示すものである。第4実施例は、検査対象がオペアンプの内部回路ではなく、半導体集積回路51の出力段に配置されているNチャネルMOSFET52のゲート酸化膜であり、そのゲート酸化膜について、良否判定を行う場合を示す。電源には、ミラー対をなすPNPトランジスタ53a〜53cのエミッタが接続されており、これらのベースはトランジスタ53aのコレクタに共通に接続されている。トランジスタ53aのコレクタは、抵抗素子54及び55を介してグランドに接続されている。第2実施例と同様に、抵抗素子55には、NチャネルMOSFET56が並列に接続されており、制御信号端子57を介してFET56のゲートに与えられる制御信号により、通常動作時と検査時との定電流値の切り替えが行われる。
(Fourth embodiment)
FIG. 4 shows a fourth embodiment of the present invention. In the fourth embodiment, the inspection target is not the internal circuit of the operational amplifier, but the gate oxide film of the N-channel MOSFET 52 arranged at the output stage of the semiconductor integrated circuit 51, and the pass / fail judgment is performed on the gate oxide film. Show. The power source is connected to the emitters of PNP transistors 53a to 53c forming a mirror pair, and these bases are commonly connected to the collector of the transistor 53a. The collector of the transistor 53a is connected to the ground via resistance elements 54 and 55. As in the second embodiment, an N-channel MOSFET 56 is connected in parallel to the resistance element 55, and a normal operation and an inspection time are determined by a control signal applied to the gate of the FET 56 via the control signal terminal 57. The constant current value is switched.

トランジスタ53b,53cのコレクタには、グランド側でミラー対を構成しているNPNトランジスタ58a,58bのコレクタがそれぞれ接続されており、また、トランジスタ53cのコレクタには、出力段FET52のゲートが接続されている。FET52のドレインは出力端子59に接続され、ソースはグランドに接続されている。トランジスタ58aには、NチャネルMOSFET60が並列に接続されており、FET60のゲートには、出力段FET52の駆動信号が与えられる。すなわち、駆動信号がロウレベルの場合はトランジスタ58のミラー対がONになることでFET52はOFFになり、駆動信号がハイレベルの場合はトランジスタ58のミラー対がOFFになることでFET52がONになる。   The collectors of the transistors 53b and 53c are connected to the collectors of NPN transistors 58a and 58b constituting a mirror pair on the ground side, respectively, and the collector of the transistor 53c is connected to the gate of the output stage FET 52. ing. The drain of the FET 52 is connected to the output terminal 59, and the source is connected to the ground. An N-channel MOSFET 60 is connected in parallel to the transistor 58a, and a drive signal for the output stage FET 52 is applied to the gate of the FET 60. That is, when the drive signal is at a low level, the mirror pair of the transistor 58 is turned on to turn off the FET 52, and when the drive signal is at a high level, the mirror pair of the transistor 58 is turned off to turn on the FET 52. .

次に、第4実施例の作用について説明する。検査方法は基本的に第1実施例等と同様であり、
(1)電源電圧を通常動作レベルのVBに、定電流を検査用の微小定電流にしてFET 52を駆動し、そのゲート電圧についてスルーレートを測定する。
(2)出力端子59をグランドに接続し、電源電圧をスクリーニング電圧VTに、定電 流を通常動作時に切り替える。
(3)(1)と同じ状態で、スルーレートを再度測定する。
(4)(1),(3)の測定結果を比較する。
というプロセスになる。FET52のゲート酸化膜に不良がある場合には、スクリーニング電圧VTを印加することでゲートからのリーク電流が増加するので、第1実施例と同様にスルーレートに変化が生じる。
以上のように第4実施例によれば、半導体集積回路51を構成するFET52のゲート酸化膜についても同様に、スクリーニングを実施することができる。
Next, the operation of the fourth embodiment will be described. The inspection method is basically the same as in the first embodiment, etc.
(1) The FET 52 is driven with the power supply voltage set to VB at the normal operation level and the constant current set to a minute constant current for inspection, and the slew rate is measured for the gate voltage.
(2) Connect the output terminal 59 to the ground, switch the power supply voltage to the screening voltage VT, and switch the constant current during normal operation.
(3) In the same state as (1), measure the slew rate again.
(4) Compare the measurement results of (1) and (3).
It becomes a process. When there is a defect in the gate oxide film of the FET 52, the leakage current from the gate increases by applying the screening voltage VT, so that the slew rate changes as in the first embodiment.
As described above, according to the fourth embodiment, screening can be similarly performed on the gate oxide film of the FET 52 constituting the semiconductor integrated circuit 51.

(第5実施例)
図5は本発明の第5実施例を示すものである。第5実施例のオペアンプ(半導体集積回路)61は、第1実施例のオペアンプ1と同様の構成を、MOSFETに置き換えて構成した場合を示す。すなわち、NPNトランジスタはNチャネルMOSFETに、PNPトランジスタはPチャネルMOSFETに置換されている。また、本発明独特の構成であるスイッチ回路4及び6,定電流源5及び7,制御信号端子8については第1実施例と同様に接続されている。
以上のように構成されるオペアンプ61についても、第1実施例のオペアンプ1と全く同様に本発明を適用することができる。
(5th Example)
FIG. 5 shows a fifth embodiment of the present invention. The operational amplifier (semiconductor integrated circuit) 61 of the fifth embodiment shows a case where the same configuration as the operational amplifier 1 of the first embodiment is replaced with a MOSFET. That is, the NPN transistor is replaced with an N-channel MOSFET, and the PNP transistor is replaced with a P-channel MOSFET. Further, the switch circuits 4 and 6, the constant current sources 5 and 7, and the control signal terminal 8, which are unique to the present invention, are connected in the same manner as in the first embodiment.
The present invention can also be applied to the operational amplifier 61 configured as described above in exactly the same manner as the operational amplifier 1 of the first embodiment.

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
第1実施例においても、第2実施例のように1つの定電流源が出力する定電流値を通常動作用と検査用とで変更するように構成しても良い。
例えばオペアンプ1がその他の回路と共に製品の一部として組み込まれており、オペアンプ1自体の電気的特性を直接測定できない場合には、製品全体の機能が正常か否かを判定すれば良い。例えば、製品について不良と判定されるリーク電流の規格が0.1μAであれば、検査用の微小定電流も0.1μAに設定する。すると、0.1μA以上のリーク電流が発生した場合は、製品の機能(電気特性の一種に相当)に異常が現れるはずであるから、異常が現れるか否かにより判定を行えば良い。
The present invention is not limited to the embodiments described above and shown in the drawings, and the following modifications or expansions are possible.
Also in the first embodiment, the constant current value output from one constant current source may be changed between normal operation and inspection as in the second embodiment.
For example, when the operational amplifier 1 is incorporated as a part of the product together with other circuits, and the electrical characteristics of the operational amplifier 1 itself cannot be directly measured, it may be determined whether or not the function of the entire product is normal. For example, if the standard of the leakage current determined to be defective for a product is 0.1 μA, the minute constant current for inspection is also set to 0.1 μA. Then, when a leak current of 0.1 μA or more occurs, an abnormality should appear in the function of the product (corresponding to one kind of electrical characteristics), and therefore, determination may be made based on whether or not an abnormality appears.

第1実施例のように入力信号レベルを適宜設定し、内部のコンデンサ14の両端に印加する電圧をスクリーニング電圧相当にすることが困難である場合には、検査電圧を印加するための切り替えスイッチ等を配置しても良い。
オペアンプの構成は、第1実施例に示したものに限ることはない。
判定を行うための具体数値等は、個別の設計に応じて適宜変更すれば良い。
When it is difficult to set the input signal level appropriately as in the first embodiment and make the voltage applied to both ends of the internal capacitor 14 equivalent to the screening voltage, a changeover switch for applying the inspection voltage, etc. May be arranged.
The configuration of the operational amplifier is not limited to that shown in the first embodiment.
What is necessary is just to change the specific numerical value etc. for performing determination suitably according to an individual design.

本発明をオペアンプに適用した場合の第1実施例を示す図The figure which shows 1st Example at the time of applying this invention to an operational amplifier 本発明を複数のオペアンプに適用した場合の第2実施例を示す図The figure which shows 2nd Example at the time of applying this invention to several operational amplifier. 本発明の第3実施例を示す図2相当図FIG. 2 equivalent view showing a third embodiment of the present invention. 本発明を集積回路の出力段に配置されているFETに適用した場合の第4実施例を示す図The figure which shows 4th Example at the time of applying this invention to FET arrange | positioned in the output stage of an integrated circuit 本発明の第5実施例を示す図1相当図FIG. 1 equivalent view showing a fifth embodiment of the present invention.

符号の説明Explanation of symbols

図面中、1はオペアンプ(半導体集積回路)、5は通常用定電流源、7は検査用定電流源、14は位相補償用コンデンサ(検査対象部分)、22は半導体集積回路、23は定電流源回路、31は半導体集積回路、32は定電流源回路、51は半導体集積回路、52はNチャネルMOSFET(検査対象部分)、61はオペアンプ(半導体集積回路)を示す。   In the drawings, 1 is an operational amplifier (semiconductor integrated circuit), 5 is a constant current source for normal use, 7 is a constant current source for inspection, 14 is a capacitor for phase compensation (part to be inspected), 22 is a semiconductor integrated circuit, and 23 is a constant current. Reference numeral 31 denotes a semiconductor integrated circuit, 32 denotes a constant current source circuit, 51 denotes a semiconductor integrated circuit, 52 denotes an N-channel MOSFET (part to be inspected), and 61 denotes an operational amplifier (semiconductor integrated circuit).

Claims (2)

内部回路に対して通常動作用の定電流を供給する定電流源を内蔵すると共に、前記通常動作用定電流に替えて微小定電流を供給するように、外部より設定可能に構成される半導体集積回路について検査を行う方法であって、
前記半導体集積回路の動作用電源電圧を通常の電圧レベルに設定し、前記微小定電流を供給した状態で特性検査を行う第1ステップと
前記半導体集積回路の動作用電源電圧を検査用の高電圧に設定して、前記内部回路における検査対象部分の両端に前記検査用電圧相当の電圧を印加すると共に、前記通常動作用定電流を供給する第2ステップと、
前記第1ステップと同じ条件で前記特性検査を再度行う第3ステップと、
前記第1ステップにおける検査結果と、前記第3ステップにおける検査結果とを比較することで良否判定を行う第4ステップとからなることを特徴とする半導体集積回路の検査方法。
Built-in constant current source that supplies a constant current for normal operation to the internal circuit, and a semiconductor integrated circuit that can be set from the outside so as to supply a small constant current instead of the constant current for normal operation A method for inspecting a circuit,
A first step of performing a characteristic test in a state in which the operation power supply voltage of the semiconductor integrated circuit is set to a normal voltage level and the minute constant current is supplied; and a power supply voltage for testing the operation power supply voltage of the semiconductor integrated circuit A second step of applying a voltage corresponding to the inspection voltage to both ends of the inspection target portion in the internal circuit and supplying the constant current for normal operation;
A third step of performing the characteristic inspection again under the same conditions as in the first step;
A method of testing a semiconductor integrated circuit, comprising: a fourth step of performing pass / fail judgment by comparing a test result in the first step and a test result in the third step.
内部回路に対して通常動作用の定電流を供給する定電流源を内蔵した半導体集積回路において、
前記通常動作用定電流に替えて、前記内部回路の特性を検査するための微小定電流を供給する設定を、外部より可能に構成したことを特徴とする半導体集積回路。
In a semiconductor integrated circuit incorporating a constant current source for supplying a constant current for normal operation to an internal circuit,
A semiconductor integrated circuit characterized in that a setting for supplying a small constant current for inspecting the characteristics of the internal circuit in place of the constant current for normal operation is made possible from the outside.
JP2007242362A 2007-09-19 2007-09-19 Inspection method of semiconductor integrated circuit and semiconductor integrated circuit Pending JP2009074850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007242362A JP2009074850A (en) 2007-09-19 2007-09-19 Inspection method of semiconductor integrated circuit and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007242362A JP2009074850A (en) 2007-09-19 2007-09-19 Inspection method of semiconductor integrated circuit and semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2009074850A true JP2009074850A (en) 2009-04-09

Family

ID=40609982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007242362A Pending JP2009074850A (en) 2007-09-19 2007-09-19 Inspection method of semiconductor integrated circuit and semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2009074850A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017096643A (en) * 2015-11-18 2017-06-01 株式会社東海理化電機製作所 Semiconductor circuit and inspection method
JP2017174116A (en) * 2016-03-23 2017-09-28 エスアイアイ・セミコンダクタ株式会社 Voltage Regulator
JP2020038504A (en) * 2018-09-04 2020-03-12 エイブリック株式会社 Voltage regulator and method of testing voltage regulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017096643A (en) * 2015-11-18 2017-06-01 株式会社東海理化電機製作所 Semiconductor circuit and inspection method
JP2017174116A (en) * 2016-03-23 2017-09-28 エスアイアイ・セミコンダクタ株式会社 Voltage Regulator
JP2020038504A (en) * 2018-09-04 2020-03-12 エイブリック株式会社 Voltage regulator and method of testing voltage regulator

Similar Documents

Publication Publication Date Title
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
US7960983B2 (en) Circuit for detecting bonding defect in multi-bonding wire
JP4174511B2 (en) Noise detection and measurement circuit for semiconductor integrated circuit
CN102955125B (en) Integrated circuit
JP2017174116A (en) Voltage Regulator
US8779796B2 (en) Method and apparatus for device parameter measurement
JP2009074850A (en) Inspection method of semiconductor integrated circuit and semiconductor integrated circuit
JP2958992B2 (en) Semiconductor integrated circuit
US10006958B2 (en) Semiconductor device and method of inspecting a semiconductor device
US8013589B2 (en) Semiconductor device
JP2007040771A (en) Semiconductor device for noise measurement
JP4898539B2 (en) D / A converter and operation test method thereof
EP1977261B1 (en) Device for evaluating a delay of an input/output circuit
JP3649082B2 (en) Operational amplifier measuring circuit and measuring method thereof
US20090237394A1 (en) Display driving circuit including output circuit having test circuit and test method thereof
JP4909192B2 (en) Capacitor capacity measuring device
JP3093628B2 (en) Differential amplifier circuit
US20020180630A1 (en) Electronic volume circuit
US7532449B2 (en) Analog semiconductor integrated circuit and method of adjusting same
JPWO2008069025A1 (en) Semiconductor device
JP4992838B2 (en) Operational amplifier
JP5493540B2 (en) Semiconductor device
JP2002168902A (en) Testing device for direct current, and method of testing direct current using the same
JP2011232036A (en) Semiconductor device
JP2000055978A (en) Power source current measuring device of complementary metal oxide semiconductor integrated circuit