JP2009064251A - 半導体記憶装置及び半導体記憶装置の制御方法 - Google Patents
半導体記憶装置及び半導体記憶装置の制御方法 Download PDFInfo
- Publication number
- JP2009064251A JP2009064251A JP2007231640A JP2007231640A JP2009064251A JP 2009064251 A JP2009064251 A JP 2009064251A JP 2007231640 A JP2007231640 A JP 2007231640A JP 2007231640 A JP2007231640 A JP 2007231640A JP 2009064251 A JP2009064251 A JP 2009064251A
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- unit
- flash memory
- memory controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】メモリコントローラは、チップ内の各ブロックを、複数ページから成る第1ページ集合と、複数ページから成る第2ページ集合に分割し、論理アドレス空間を複数グループに分割し、各グループを複数ラインに分割する。そして、複数チップの各々から所定数のブロックを集めてブロックユニットを複数組作成し、このうち所定数のブロックユニットを標準ブロックユニット、それ以外を予備ブロックユニットとして管理する。各標準ブロックユニットには1つのグループを対応付け、標準ブロックユニットを構成する複数ブロックの第1ページ集合内のページに対応グループのデータを格納し、第2ページ集合内のページにそのグループデータの更新データを記録するための未書き込みページを設ける。
【選択図】図1
Description
Claims (17)
- メモリコントローラと複数のフラッシュメモリチップとを有する半導体記憶装置であって、
前記メモリコントローラは、前記複数のフラッシュメモリチップを制御するために前記フラッシュメモリチップに接続され、
前記複数のフラッシュメモリチップの各々は、前記メモリコントローラの指示で一括消去可能なブロックを複数含み、
前記ブロックの各々は、前記メモリコントローラが書込単位とする複数のページで構成され、
前記メモリコントローラは、前記各ブロックを、複数の前記ページから成る第1ページ集合と、複数の前記ページから成る第2ページ集合に分割する第1の分割部と、
論理アドレス空間を複数のグループに分割し、前記グループの各々を複数のラインに分割する第2の分割部と、
前記複数のフラッシュメモリチップの各々から、所定数の前記ブロックを集めてブロックユニットを複数組作成し、所定数の前記ブロックユニットを標準ブロックユニット、その標準ブロックユニット以外の前記ブロックユニットを予備ブロックユニットとして管理する管理部と、
前記標準ブロックユニットの各々に1つの前記グループを対応付け、前記標準ブロックユニットを構成する複数の前記ブロックの前記第1ページ集合内の前記ページに、対応する前記グループのデータを格納する格納部とを含み、
前記標準ブロックユニットを構成する複数の前記ブロックの前記第2ページ集合内の前記ページ中に、前記対応グループデータの更新データを記録するための未書き込みの前記ページを有すること、
を特徴とする半導体記憶装置。 - 前記メモリコントローラは、前記半導体記憶装置が受信したライトコマンドに応じて、ライト先の論理アドレスとライトデータとを受信する受信部と、
前記論理アドレスを含む前記グループと前記ラインとを特定する特定部と、
前記複数のフラッシュメモリチップから、前記第2ページ集合に関する所定条件を満たす1つの前記フラッシュメモリチップを選択する選択部と、
前記ライトデータを、前記特定グループの前記特定ライン内のデータの更新データとして、前記選択したフラッシュメモリチップの前記第2ページ集合内の前記未書き込みページに書き込む書き込み部と
さらに含むことを特徴とする半導体記憶装置。 - 前記メモリコントローラは、前記所定条件を評価するために、前記グループデータの更新データに関する情報を管理するテーブルを含むことを特徴とする請求項2記載の半導体記憶装置。
- 前記メモリコントローラは、揮発性記憶部を有し、
前記テーブルは、前記揮発性記憶部に記憶されること、
を特徴とする請求項3記載の半導体記憶装置。 - 前記揮発性記憶部は、揮発性RAMであること、
を特徴とする請求項4記載の半導体記憶装置。 - 前記メモリコントローラは、前記第2ページ集合のページ内の冗長部に前記更新データに関する情報を記録すること、
を特徴とする請求項3記載の半導体記憶装置。 - 前記メモリコントローラは、前記第2ページ集合のページ内の前記冗長部を読むことによって、前記テーブルを作成すること、
を特徴とする請求項6に記載の半導体記憶装置。 - 前記作成部は、前記第2ページ集合内に記録された前記更新データを用いて、前記対応グループデータの最新データを作成し、
前記選択部は、前記予備ブロックユニットの1つを選択し、
前記メモリコントローラは、前記予備ブロックユニットの前記第1ページ集合内に前記最新グループデータをコピーするコピー部を含み、
前記管理部は、前記予備ブロックユニットを、前記グループに対応する新しい前記標準ブロックユニットとして管理すること、
を特徴とする請求項2記載の半導体記憶装置。 - 前記所定条件は、前記特定グループに対応する前記標準ブロックユニットに属する前記第2ページ集合内に少なくとも1つの前記未書き込みページを有する前記フラッシュメモリチップのうち、前記特定ライン内データの更新データの記録ページ数が最も少ない前記フラッシュメモリチップであること、
を特徴とする請求項2記載の半導体記憶装置。 - メモリコントローラと複数のフラッシュメモリチップとを有する半導体記憶装置の制御方法であって、
前記メモリコントローラは、前記複数のフラッシュメモリチップを制御するために前記フラッシュメモリチップに接続され、
前記複数のフラッシュメモリチップの各々は、前記メモリコントローラの指示で一括消去可能なブロックを複数含み、
前記ブロックの各々は、前記メモリコントローラが書込単位とする複数のページで構成され、
前記メモリコントローラは、前記各ブロックを、複数の前記ページから成る第1ページ集合と、複数の前記ページから成る第2ページ集合に分割する第1の分割部と、
論理アドレス空間を複数のグループに分割し、前記グループの各々を複数のラインに分割する第2の分割部と、
前記複数のフラッシュメモリチップの各々から、所定数の前記ブロックを集めてブロックユニットを複数組作成し、所定数の前記ブロックユニットを標準ブロックユニット、その標準ブロックユニット以外の前記ブロックユニットを予備ブロックユニットとして管理する管理部と、
前記標準ブロックユニットの各々に1つの前記グループを対応付ける対応付け、前記標準ブロックユニットを構成する複数の前記ブロックの前記第1ページ集合内の前記ページに、対応する前記グループのデータを格納する格納部とを含み、
前記半導体記憶装置は、前記標準ブロックユニットを構成する複数の前記ブロックの前記第2ページ集合内の前記ページ中に、前記対応グループデータの更新データを記録するための未書き込みの前記ページを有し、
前記メモリコントローラは、
前記半導体記憶装置が受信したライトコマンドに応じて、ライト先の論理アドレスとライトデータとを受信するステップと、
前記論理アドレスを含む前記グループと前記ラインとを特定するステップと、
前記複数のフラッシュメモリチップから、前記第2ページ集合に関する所定条件を満たす1つの前記フラッシュメモリチップを選択するステップと、
前記ライトデータを、前記特定グループの前記特定ライン内のデータの更新データとして、前記選択したフラッシュメモリチップの前記第2ページ集合内の前記未書き込みページに書き込むステップと、
を有することを特徴とする半導体記憶装置の制御方法。 - 前記メモリコントローラは、前記所定条件を評価するために、前記グループデータの更新データに関する情報を管理するテーブルを含むことを特徴とする請求項10記載の半導体記憶装置の制御方法。
- 前記メモリコントローラは、揮発性記憶部を有し、
前記テーブルは、前記揮発性記憶部に記憶されること、
を特徴とする請求項10記載の半導体記憶装置の制御方法。 - 前記揮発性記憶部は、揮発性RAMであること、
を特徴とする請求項12記載の半導体記憶装置の制御方法。 - 前記メモリコントローラは、前記第2ページ集合のページ内の冗長部に前記更新データに関する情報を記録するステップを有すること、
を特徴とする請求項10記載の半導体記憶装置の制御方法。 - 前記メモリコントローラは、前記第2ページ集合のページ内の前記冗長部を読むことによって、前記テーブルを作成するステップを有すること、
を特徴とする請求項14に記載の半導体記憶装置の制御方法。 - 前記作成するステップは、前記第2ページ集合内に記録された前記更新データを用いて、前記対応グループデータの最新データを作成するステップを含み、
前記選択部は、前記予備ブロックユニットの1つを選択するステップを含み、
前記メモリコントローラは、
前記予備ブロックユニットの前記第1ページ集合内に前記最新グループデータをコピーするステップを有し、
前記管理するステップは、前記予備ブロックユニットを、前記グループに対応する新しい前記標準ブロックユニットとして管理すること、
を特徴とする請求項10記載の半導体記憶装置の制御方法。 - 前記所定条件は、前記特定グループに対応する前記標準ブロックユニットに属する前記第2ページ集合内に少なくとも1つの前記未書き込みページを有する前記フラッシュメモリチップのうち、前記特定ライン内データの更新データの記録ページ数が最も少ない前記フラッシュメモリチップであること、
を特徴とする請求項10記載の半導体記憶装置の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007231640A JP5087347B2 (ja) | 2007-09-06 | 2007-09-06 | 半導体記憶装置及び半導体記憶装置の制御方法 |
EP08250224A EP2034414A1 (en) | 2007-09-06 | 2008-01-17 | Semiconductor storage device and method of controlling semiconductor storage device |
US12/017,615 US8312203B2 (en) | 2007-09-06 | 2008-01-22 | Semiconductor storage device and method of controlling a semiconductor storage device by allocating a physical block composed of plural pages to a group of logical addresses |
CN200810098627XA CN101382917B (zh) | 2007-09-06 | 2008-06-03 | 半导体存储装置及半导体存储装置的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007231640A JP5087347B2 (ja) | 2007-09-06 | 2007-09-06 | 半導体記憶装置及び半導体記憶装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009064251A true JP2009064251A (ja) | 2009-03-26 |
JP5087347B2 JP5087347B2 (ja) | 2012-12-05 |
Family
ID=40000893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007231640A Expired - Fee Related JP5087347B2 (ja) | 2007-09-06 | 2007-09-06 | 半導体記憶装置及び半導体記憶装置の制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8312203B2 (ja) |
EP (1) | EP2034414A1 (ja) |
JP (1) | JP5087347B2 (ja) |
CN (1) | CN101382917B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011048738A1 (ja) * | 2009-10-22 | 2011-04-28 | 株式会社日立製作所 | 半導体記憶装置および制御方法 |
JP2012033045A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 電子機器およびデータ読み出し方法 |
US8447915B2 (en) | 2009-07-23 | 2013-05-21 | Hitachi, Ltd. | Flash memory device for allocating physical blocks to logical blocks based on an erase count |
US8539142B2 (en) | 2011-09-30 | 2013-09-17 | Hitachi, Ltd. | Storage system comprising nonvolatile semiconductor storage media |
WO2013171792A1 (en) | 2012-05-16 | 2013-11-21 | Hitachi, Ltd. | Storage control apparatus and storage control method |
KR20150095260A (ko) * | 2014-02-13 | 2015-08-21 | 삼성전자주식회사 | 비휘발성 메모리 장치의 부분 페이지 프로그램 방법 |
JP2020170477A (ja) * | 2019-04-05 | 2020-10-15 | 株式会社バッファロー | 記憶装置、その制御方法、及びプログラム |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US7609567B2 (en) * | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US8060774B2 (en) * | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8169233B2 (en) | 2009-06-09 | 2012-05-01 | Google Inc. | Programming of DIMM termination resistance values |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US20080028136A1 (en) * | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
WO2007028109A2 (en) | 2005-09-02 | 2007-03-08 | Metaram, Inc. | Methods and apparatus of stacking drams |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
JP4417994B2 (ja) * | 2007-11-26 | 2010-02-17 | 株式会社東芝 | 素材データ記録装置及び、素材データ記録方法 |
TWI394161B (zh) * | 2008-12-15 | 2013-04-21 | Silicon Motion Inc | 快閃記憶體裝置及其資料管理方法 |
US8694750B2 (en) * | 2008-12-19 | 2014-04-08 | Nvidia Corporation | Method and system for data structure management |
US8732350B2 (en) * | 2008-12-19 | 2014-05-20 | Nvidia Corporation | Method and system for improving direct memory access offload |
US9208108B2 (en) * | 2008-12-19 | 2015-12-08 | Nvidia Corporation | Method and system for improved flash controller commands selection |
JP2010282369A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Corp | メモリシステム |
US8468419B2 (en) * | 2009-08-31 | 2013-06-18 | Lsi Corporation | High-reliability memory |
US9753847B2 (en) | 2009-10-27 | 2017-09-05 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping |
TWI421870B (zh) * | 2009-10-30 | 2014-01-01 | Phison Electronics Corp | 用於快閃記憶體的資料寫入方法及其控制器與儲存系統 |
US20110231713A1 (en) * | 2009-11-04 | 2011-09-22 | Hitachi, Ltd. | Flash memory module |
US8683293B2 (en) * | 2009-12-16 | 2014-03-25 | Nvidia Corporation | Method and system for fast two bit error correction |
US20110161553A1 (en) * | 2009-12-30 | 2011-06-30 | Nvidia Corporation | Memory device wear-leveling techniques |
US9594675B2 (en) * | 2009-12-31 | 2017-03-14 | Nvidia Corporation | Virtualization of chip enables |
US9135168B2 (en) | 2010-07-07 | 2015-09-15 | Marvell World Trade Ltd. | Apparatus and method for generating descriptors to reaccess a non-volatile semiconductor memory of a storage drive due to an error |
US9141538B2 (en) | 2010-07-07 | 2015-09-22 | Marvell World Trade Ltd. | Apparatus and method for generating descriptors to transfer data to and from non-volatile semiconductor memory of a storage drive |
US8868852B2 (en) * | 2010-07-07 | 2014-10-21 | Marvell World Trade Ltd. | Interface management control systems and methods for non-volatile semiconductor memory |
JP2012033002A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | メモリ管理装置およびメモリ管理方法 |
US9063663B2 (en) | 2010-09-21 | 2015-06-23 | Hitachi, Ltd. | Semiconductor storage device and data control method thereof |
JP5066241B2 (ja) | 2010-09-24 | 2012-11-07 | 株式会社東芝 | メモリシステム |
US9465728B2 (en) | 2010-11-03 | 2016-10-11 | Nvidia Corporation | Memory controller adaptable to multiple memory devices |
US9396106B2 (en) * | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
KR101959567B1 (ko) * | 2012-05-14 | 2019-03-18 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 |
US9798630B2 (en) * | 2013-03-08 | 2017-10-24 | Intel Corporation | Hardware-supported memory temporal copy |
US9755943B2 (en) * | 2013-08-08 | 2017-09-05 | Cisco Technology, Inc. | Location based technique for detecting devices employing multiple addresses |
KR20150062646A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전자주식회사 | 전자 시스템 및 이의 동작 방법 |
US9582205B2 (en) * | 2014-04-17 | 2017-02-28 | Sandisk Technologies Llc | Protection scheme with dual programming of a memory system |
US9471428B2 (en) * | 2014-05-06 | 2016-10-18 | International Business Machines Corporation | Using spare capacity in solid state drives |
US10261899B2 (en) * | 2014-09-03 | 2019-04-16 | Infineon Technologies Ag | Method, device and system for data processing using dedicated mapping between logical and physical addresses |
TWI556254B (zh) * | 2014-10-14 | 2016-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料存取方法 |
JP6517549B2 (ja) * | 2015-03-13 | 2019-05-22 | 東芝メモリ株式会社 | メモリコントローラ、記憶装置、データ転送システム、データ転送方法、及びデータ転送プログラム |
CN106681652B (zh) * | 2016-08-26 | 2019-11-19 | 合肥兆芯电子有限公司 | 存储器管理方法、存储器控制电路单元与存储器存储装置 |
CN107039076A (zh) * | 2017-03-20 | 2017-08-11 | 北京握奇智能科技有限公司 | 一种延长可擦写芯片寿命的方法和装置 |
JP6912240B2 (ja) * | 2017-03-29 | 2021-08-04 | ラピスセミコンダクタ株式会社 | メモリシステム及びメモリの管理方法 |
KR20200033625A (ko) * | 2018-09-20 | 2020-03-30 | 에스케이하이닉스 주식회사 | 메모리 시스템에서의 유효 데이터 체크 방법 및 장치 |
KR20210076505A (ko) * | 2019-12-16 | 2021-06-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007058840A (ja) * | 2005-07-29 | 2007-03-08 | Sony Corp | 記憶装置、コンピュータシステム、および記憶システム |
JP2007094571A (ja) * | 2005-09-27 | 2007-04-12 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2007199905A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 半導体記憶装置の制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7318117B2 (en) * | 2004-02-26 | 2008-01-08 | Super Talent Electronics, Inc. | Managing flash memory including recycling obsolete sectors |
US6763424B2 (en) | 2001-01-19 | 2004-07-13 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
US7039788B1 (en) | 2002-10-28 | 2006-05-02 | Sandisk Corporation | Method and apparatus for splitting a logical block |
US7254668B1 (en) * | 2002-10-28 | 2007-08-07 | Sandisk Corporation | Method and apparatus for grouping pages within a block |
US7139864B2 (en) * | 2003-12-30 | 2006-11-21 | Sandisk Corporation | Non-volatile memory and method with block management system |
US7680977B2 (en) * | 2004-02-26 | 2010-03-16 | Super Talent Electronics, Inc. | Page and block management algorithm for NAND flash |
KR100568115B1 (ko) * | 2004-06-30 | 2006-04-05 | 삼성전자주식회사 | 점진적 머지 방법 및 그것을 이용한 메모리 시스템 |
JP4254930B2 (ja) | 2004-10-29 | 2009-04-15 | Tdk株式会社 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
US20070094445A1 (en) * | 2005-10-20 | 2007-04-26 | Trika Sanjeev N | Method to enable fast disk caching and efficient operations on solid state disks |
US7793068B2 (en) * | 2005-12-21 | 2010-09-07 | Sandisk Corporation | Dual mode access for non-volatile storage devices |
JP4410765B2 (ja) | 2006-03-01 | 2010-02-03 | 新日本製鐵株式会社 | 道路用防護柵 |
-
2007
- 2007-09-06 JP JP2007231640A patent/JP5087347B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-17 EP EP08250224A patent/EP2034414A1/en not_active Withdrawn
- 2008-01-22 US US12/017,615 patent/US8312203B2/en active Active
- 2008-06-03 CN CN200810098627XA patent/CN101382917B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007058840A (ja) * | 2005-07-29 | 2007-03-08 | Sony Corp | 記憶装置、コンピュータシステム、および記憶システム |
JP2007094571A (ja) * | 2005-09-27 | 2007-04-12 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2007199905A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 半導体記憶装置の制御方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8447915B2 (en) | 2009-07-23 | 2013-05-21 | Hitachi, Ltd. | Flash memory device for allocating physical blocks to logical blocks based on an erase count |
WO2011048738A1 (ja) * | 2009-10-22 | 2011-04-28 | 株式会社日立製作所 | 半導体記憶装置および制御方法 |
JP2011090496A (ja) * | 2009-10-22 | 2011-05-06 | Hitachi Ltd | 半導体記憶装置および制御方法 |
JP2012033045A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 電子機器およびデータ読み出し方法 |
US8539142B2 (en) | 2011-09-30 | 2013-09-17 | Hitachi, Ltd. | Storage system comprising nonvolatile semiconductor storage media |
WO2013171792A1 (en) | 2012-05-16 | 2013-11-21 | Hitachi, Ltd. | Storage control apparatus and storage control method |
US9183136B2 (en) | 2012-05-16 | 2015-11-10 | Hitachi, Ltd. | Storage control apparatus and storage control method |
KR20150095260A (ko) * | 2014-02-13 | 2015-08-21 | 삼성전자주식회사 | 비휘발성 메모리 장치의 부분 페이지 프로그램 방법 |
KR102195298B1 (ko) * | 2014-02-13 | 2020-12-24 | 삼성전자주식회사 | 비휘발성 메모리 장치의 부분 페이지 프로그램 방법 |
JP2020170477A (ja) * | 2019-04-05 | 2020-10-15 | 株式会社バッファロー | 記憶装置、その制御方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20090070520A1 (en) | 2009-03-12 |
EP2034414A1 (en) | 2009-03-11 |
US8312203B2 (en) | 2012-11-13 |
CN101382917B (zh) | 2013-03-27 |
JP5087347B2 (ja) | 2012-12-05 |
CN101382917A (zh) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5087347B2 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
JP4844639B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP3604466B2 (ja) | フラッシュディスクカード | |
US6725321B1 (en) | Memory system | |
US6865658B2 (en) | Nonvolatile data management system using data segments and link information | |
WO2011048738A1 (ja) | 半導体記憶装置および制御方法 | |
US20080120488A1 (en) | Apparatus and method of managing nonvolatile memory | |
US8949515B2 (en) | Storage device and memory controller | |
US8510502B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
US20100318726A1 (en) | Memory system and memory system managing method | |
JP2009245163A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2007334413A (ja) | 記憶装置 | |
JP4737223B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4661497B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4513786B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP2008123241A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2005115562A (ja) | フラッシュrom制御装置 | |
JP4687720B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4241741B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4636046B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4235595B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4254930B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4760826B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5087347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |