JP2009059905A - Semiconductor element and semiconductor device equipped with it - Google Patents

Semiconductor element and semiconductor device equipped with it Download PDF

Info

Publication number
JP2009059905A
JP2009059905A JP2007226053A JP2007226053A JP2009059905A JP 2009059905 A JP2009059905 A JP 2009059905A JP 2007226053 A JP2007226053 A JP 2007226053A JP 2007226053 A JP2007226053 A JP 2007226053A JP 2009059905 A JP2009059905 A JP 2009059905A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
layer
step portion
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007226053A
Other languages
Japanese (ja)
Inventor
Koji Kotomizu
孝二 言水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Consumer Electronics Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007226053A priority Critical patent/JP2009059905A/en
Publication of JP2009059905A publication Critical patent/JP2009059905A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element which enhances recognizing precision. <P>SOLUTION: The semiconductor laser element (semiconductor element) 10 is provided with a semiconductor element layer 12, and an electrode layer 13 arranged on the major surface of the semiconductor element layer 12, wherein level differences 10c and 10d extending in the Y direction and level differences 10e and 10f extending in the X direction are formed on the major surface of the semiconductor element layer 12. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、半導体素子およびそれを備えた半導体装置に関し、特に、半導体レーザ素子などの半導体素子およびそれを備えた半導体装置に関する。   The present invention relates to a semiconductor element and a semiconductor device including the semiconductor element, and more particularly to a semiconductor element such as a semiconductor laser element and a semiconductor device including the semiconductor element.

従来、半導体レーザ素子などの半導体素子が知られている（たとえば、特許文献１参照）。この特許文献１には、第１発光層および第２発光層を備えた２波長半導体レーザ素子（半導体素子）が開示されている。この２波長半導体レーザ素子では、第１発光層および第２発光層上には、それぞれ電極層が形成されている。また、第１発光層および第２発光層の間には、第１発光層および第２発光層を互いに絶縁するための分離溝が形成されており、分離溝には、電流阻止埋込層が配置されている。   Conventionally, semiconductor elements such as semiconductor laser elements are known (see, for example, Patent Document 1). Patent Document 1 discloses a two-wavelength semiconductor laser element (semiconductor element) including a first light emitting layer and a second light emitting layer. In the two-wavelength semiconductor laser element, electrode layers are formed on the first light emitting layer and the second light emitting layer, respectively. Further, a separation groove for insulating the first light emission layer and the second light emission layer from each other is formed between the first light emission layer and the second light emission layer, and a current blocking buried layer is formed in the separation groove. Has been placed.

このような２波長半導体レーザ素子（半導体素子）をサブマウントに搭載する場合、通常、２波長半導体レーザ素子の上方から光を照射するとともに、その反射光により電極層などを画像認識することによって、２波長半導体レーザ素子の位置決めを行う。
特開平８−１８１５４号公報 When such a two-wavelength semiconductor laser element (semiconductor element) is mounted on a submount, usually, by irradiating light from above the two-wavelength semiconductor laser element and recognizing an electrode layer or the like by the reflected light, The two-wavelength semiconductor laser element is positioned.
JP-A-8-18154

しかしながら、上記特許文献１に開示された２波長半導体レーザ素子（半導体素子）では、第１発光層および第２発光層などの半導体層を結晶成長させる際に、格子不整合により半導体層の表面が荒れる場合がある。この場合、半導体層上に形成される電極層の表面も荒れる場合がある。このため、２波長半導体レーザ素子をサブマウントに搭載する場合、電極層に光を照射した際の電極層からの反射光にムラが生じるので、電極層を画像認識しにくくなるという不都合がある。これにより、２波長半導体レーザ素子の認識精度が低下するという問題点がある。このように、２波長半導体レーザ素子の認識精度が低下した場合、２波長半導体レーザ素子の位置決め精度が低下するので、２波長半導体レーザ素子のサブマウントに対する搭載精度が低下するという不都合がある。   However, in the two-wavelength semiconductor laser device (semiconductor device) disclosed in Patent Document 1, when the semiconductor layers such as the first light-emitting layer and the second light-emitting layer are grown, the surface of the semiconductor layer is caused by lattice mismatch. May be rough. In this case, the surface of the electrode layer formed on the semiconductor layer may also become rough. For this reason, when the two-wavelength semiconductor laser device is mounted on the submount, unevenness occurs in the reflected light from the electrode layer when the electrode layer is irradiated with light, which makes it difficult to recognize the image of the electrode layer. As a result, there is a problem that the recognition accuracy of the two-wavelength semiconductor laser element is lowered. As described above, when the recognition accuracy of the two-wavelength semiconductor laser element is lowered, the positioning accuracy of the two-wavelength semiconductor laser element is lowered, so that there is a disadvantage that the mounting accuracy of the two-wavelength semiconductor laser element on the submount is lowered.

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、認識精度を向上させることが可能な半導体素子およびそれを備えた半導体装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor element capable of improving recognition accuracy and a semiconductor device including the same. .

上記目的を達成するために、この発明の第１の局面による半導体素子は、半導体層と、半導体層の主表面上に配置された電極層とを備え、半導体層の主表面には、第１の方向に延びる第１段差部と、第１の方向と略直交する第２の方向に延びる第２段差部とが形成されている。   In order to achieve the above object, a semiconductor element according to a first aspect of the present invention includes a semiconductor layer and an electrode layer disposed on the main surface of the semiconductor layer. And a second step portion extending in a second direction substantially orthogonal to the first direction is formed.

この第１の局面による半導体素子では、上記のように、半導体層の主表面に、第１の方向に延びる第１段差部と、第１の方向と略直交する第２の方向に延びる第２段差部とを形成することによって、半導体層および電極層に光を照射した場合、第１段差部および第２段差部からの反射光と、電極層からの反射光とにコントラスト差が生じるので、電極層の表面が荒れることにより電極層を画像認識しにくい場合にも、第１段差部および第２段差部を画像認識することができる。これにより、半導体素子の認識精度を向上させることができるので、半導体素子の位置決め精度を向上させることができる。その結果、半導体素子のサブマウントに対する搭載精度を向上させることができる。   In the semiconductor element according to the first aspect, as described above, on the main surface of the semiconductor layer, the first step portion extending in the first direction and the second step extending in the second direction substantially orthogonal to the first direction. By forming the step portion, when the semiconductor layer and the electrode layer are irradiated with light, a contrast difference is generated between the reflected light from the first step portion and the second step portion and the reflected light from the electrode layer. Even when it is difficult to recognize the image of the electrode layer due to the rough surface of the electrode layer, the first step portion and the second step portion can be recognized. Thereby, since the recognition accuracy of a semiconductor element can be improved, the positioning accuracy of a semiconductor element can be improved. As a result, the mounting accuracy with respect to the submount of the semiconductor element can be improved.

また、第１の局面による半導体素子では、上記のように、第１の方向に延びる第１段差部と、第１の方向と略直交する第２の方向に延びる第２段差部とを形成することによって、第１の方向に延びる第１段差部を画像認識することにより、半導体素子の第２の方向（たとえば、Ｘ方向）の認識精度を向上させることができるとともに、第２の方向に延びる第２段差部を画像認識することにより、半導体素子の第１の方向（たとえば、Ｙ方向）の認識精度を向上させることができる。これにより、半導体素子の位置決め精度をより向上させることができるので、半導体素子のサブマウントに対する搭載精度をより向上させることができる。   Further, in the semiconductor element according to the first aspect, as described above, the first step portion extending in the first direction and the second step portion extending in the second direction substantially orthogonal to the first direction are formed. Thus, by recognizing the first step portion extending in the first direction, recognition accuracy in the second direction (for example, the X direction) of the semiconductor element can be improved, and the first step portion extends in the second direction. By recognizing the second stepped portion, the recognition accuracy in the first direction (for example, the Y direction) of the semiconductor element can be improved. Thereby, since the positioning accuracy of the semiconductor element can be further improved, the mounting accuracy of the semiconductor element with respect to the submount can be further improved.

上記第１の局面による半導体素子において、好ましくは、半導体層は、第１の方向に延びる光導波路を含み、第１段差部は、光導波路の延びる第１の方向に沿って形成され、第２段差部は、光導波路の延びる方向と略直交する第２の方向に沿って形成されている。このように構成すれば、第１段差部および第２段差部を画像認識することにより、光導波路の延びる方向と略直交する方向（たとえば、Ｘ方向）と、半導体素子の光導波路の延びる方向（たとえば、Ｙ方向）との認識精度を向上させることができる。   In the semiconductor element according to the first aspect, preferably, the semiconductor layer includes an optical waveguide extending in the first direction, the first stepped portion is formed along the first direction in which the optical waveguide extends, and the second The step portion is formed along a second direction substantially orthogonal to the direction in which the optical waveguide extends. If comprised in this way, the 1st level | step-difference part and the 2nd level | step-difference part image-recognize, the direction (for example, X direction) substantially orthogonal to the direction where an optical waveguide is extended, and the direction (the direction where the optical waveguide of a semiconductor element is extended ( For example, the recognition accuracy with respect to the Y direction) can be improved.

上記第１の局面による半導体素子において、好ましくは、第１段差部および第２段差部は、半導体層の主表面に対して傾斜した平面を含む。このように構成すれば、半導体層の上方から第１段差部および第２段差部を画像認識する場合、第１段差部および第２段差部が半導体層の主表面に対して垂直に形成されている場合に比べて、第１段差部および第２段差部の幅（面積）を大きくすることができる。これにより、第１段差部および第２段差部をより画像認識しやすくすることができるので、半導体素子の認識精度をより向上させることができる。   In the semiconductor element according to the first aspect, preferably, the first step portion and the second step portion include a plane inclined with respect to the main surface of the semiconductor layer. With this configuration, when the first stepped portion and the second stepped portion are recognized from above the semiconductor layer, the first stepped portion and the second stepped portion are formed perpendicular to the main surface of the semiconductor layer. Compared with the case where it exists, the width | variety (area) of a 1st step part and a 2nd step part can be enlarged. Thereby, since the first step portion and the second step portion can be more easily recognized, the recognition accuracy of the semiconductor element can be further improved.

上記第１段差部および第２段差部が半導体層の主表面に対して傾斜した平面を含む半導体素子において、好ましくは、第１段差部および第２段差部の表面は、鏡面に形成されている。このように構成すれば、半導体層および電極層に光を照射した場合、第１段差部および第２段差部からの反射光にムラが生じるのを抑制することができるので、第１段差部および第２段差部をより画像認識しやすくすることができる。これにより、半導体素子の認識精度をより向上させることができる。   In the semiconductor element including the plane in which the first step portion and the second step portion are inclined with respect to the main surface of the semiconductor layer, preferably, the surfaces of the first step portion and the second step portion are formed in a mirror surface. . If comprised in this way, when light is irradiated to a semiconductor layer and an electrode layer, since it can suppress that a nonuniformity arises in the reflected light from a 1st step part and a 2nd step part, a 1st step part and The second step portion can be more easily recognized. Thereby, the recognition accuracy of the semiconductor element can be further improved.

上記第１の局面による半導体素子において、好ましくは、半導体層の電極層が配置されていない領域には、第１段差部および第２段差部と底面とを含む凹部が形成され、凹部の第１段差部および第２段差部は、凹部の底面と電極層との間に配置されている。このように構成すれば、第１段差部および第２段差部のみならず、底面によっても画像認識することができるので、半導体素子の認識精度をより向上させることができる。   In the semiconductor element according to the first aspect, preferably, a recess including the first step portion, the second step portion, and the bottom surface is formed in a region where the electrode layer of the semiconductor layer is not disposed, The step part and the second step part are disposed between the bottom surface of the recess and the electrode layer. If comprised in this way, since not only a 1st level | step-difference part and a 2nd level | step-difference part but an image recognition can be carried out, the recognition precision of a semiconductor element can be improved more.

上記半導体層の電極層が配置されていない領域に凹部が形成されている半導体素子において、好ましくは、凹部の底面は、鏡面に形成されている。このように構成すれば、半導体層および電極層に光を照射した場合、凹部の底面からの反射光にムラが生じるのを抑制することができるので、凹部の底面を画像認識しやすくすることができる。これにより、半導体素子の認識精度をさらに向上させることができる。   In the semiconductor element in which the concave portion is formed in the region where the electrode layer of the semiconductor layer is not disposed, the bottom surface of the concave portion is preferably formed in a mirror surface. If comprised in this way, when light is irradiated to a semiconductor layer and an electrode layer, since it can suppress that a nonuniformity arises in the reflected light from the bottom face of a recessed part, it can make the bottom face of a recessed part image recognition easy. it can. Thereby, the recognition accuracy of the semiconductor element can be further improved.

この場合、好ましくは、半導体層は、半導体層の主表面とは反対側に配置された半導体基板を含み、凹部は、半導体層の主表面から半導体基板に達するように形成されている。このように構成すれば、凹部の底面を容易に鏡面に形成することができるので、容易に、凹部の底面を画像認識しやすくすることができる。   In this case, preferably, the semiconductor layer includes a semiconductor substrate disposed on the side opposite to the main surface of the semiconductor layer, and the recess is formed so as to reach the semiconductor substrate from the main surface of the semiconductor layer. If comprised in this way, since the bottom face of a recessed part can be easily formed in a mirror surface, image recognition of the bottom face of a recessed part can be made easy.

上記第１の局面による半導体素子において、好ましくは、凹部は、半導体層のコーナー部に設けられている。このように構成すれば、半導体層の主表面のコーナー部は、通常、光導波路や分離溝などが設けられておらず平坦に形成されているので、凹部を平坦な領域に設けることができる。これにより、凹部（第１段差部、第２段差部および底面）をより画像認識しやすくすることができる。   In the semiconductor element according to the first aspect, the recess is preferably provided in a corner portion of the semiconductor layer. With this configuration, the corner portion of the main surface of the semiconductor layer is normally formed flat without an optical waveguide or a separation groove, so that the concave portion can be provided in a flat region. This makes it easier to recognize the image of the recesses (the first step portion, the second step portion, and the bottom surface).

上記第１の局面による半導体素子において、好ましくは、半導体層は、第１光導波路を有する第１半導体素子部と、第２光導波路を有する第２半導体素子部とを含み、第１段差部および第２段差部は、第１半導体素子部の第１光導波路と第２半導体素子部の第２光導波路との間の領域よりも外側の領域に配置されている。このような、第１光導波路を有する第１半導体素子部と第２光導波路を有する第２半導体素子部とを含む半導体素子では、通常、第１半導体素子部と第２半導体素子部との間の領域には分離溝などが設けられており、第１半導体素子部の第１光導波路と第２半導体素子部の第２光導波路との間の領域よりも外側の領域は、第１半導体素子部と第２半導体素子部との間の領域に比べて、平坦に形成されている。このため、第１段差部および第２段差部を、第１半導体素子部の第１光導波路と第２半導体素子部の第２光導波路との間の領域よりも外側の領域に配置することにより、第１段差部および第２段差部を平坦な領域に配置することができるので、第１段差部および第２段差部をより画像認識しやすくすることができる。   In the semiconductor element according to the first aspect, preferably, the semiconductor layer includes a first semiconductor element portion having a first optical waveguide and a second semiconductor element portion having a second optical waveguide, and the first step portion and The second step portion is disposed in a region outside the region between the first optical waveguide of the first semiconductor element unit and the second optical waveguide of the second semiconductor element unit. In such a semiconductor element including the first semiconductor element portion having the first optical waveguide and the second semiconductor element portion having the second optical waveguide, the gap is usually between the first semiconductor element portion and the second semiconductor element portion. A separation groove or the like is provided in the region, and a region outside the region between the first optical waveguide of the first semiconductor element portion and the second optical waveguide of the second semiconductor element portion is the first semiconductor element. Compared to the region between the first semiconductor element portion and the second semiconductor element portion, it is formed flat. For this reason, by arranging the first step portion and the second step portion in a region outside the region between the first optical waveguide of the first semiconductor element portion and the second optical waveguide of the second semiconductor element portion. Since the first step portion and the second step portion can be arranged in a flat area, the first step portion and the second step portion can be more easily recognized.

この場合、好ましくは、第１段差部および第２段差部のいずれか一方は、第１光導波路および第２光導波路の延びる方向と直交する方向の半導体層の端面から第１光導波路および第２光導波路に向かって延びるように形成されている。このように構成すれば、第１光導波路および第２光導波路の延びる方向と交差する方向に形成されている第１段差部および第２段差部のいずれか一方の長さが小さくなるのを抑制することができるので、第１段差部および第２段差部のいずれか一方が画像認識しにくくなるのを抑制することができる。   In this case, preferably, any one of the first step portion and the second step portion is configured such that the first optical waveguide and the second step from the end face of the semiconductor layer in a direction orthogonal to the extending direction of the first optical waveguide and the second optical waveguide. It is formed so as to extend toward the optical waveguide. If comprised in this way, it will suppress that the length of either the 1st level | step-difference part formed in the direction crossing the direction where the 1st optical waveguide and the 2nd optical waveguide extend is reduced. Therefore, it is possible to prevent any one of the first step portion and the second step portion from being difficult to recognize an image.

上記第１の局面による半導体素子において、好ましくは、第１段差部および第２段差部の少なくとも一方は、複数からなり、複数からなる第１段差部および第２段差部の少なくとも一方は、第１の方向または第２の方向に延びる同一直線上に配置されている。このように構成すれば、複数からなる第１段差部および第２段差部の少なくとも一方の第１の方向または第２の方向の長さを大きくすることができるので、半導体素子の第１の方向および第２の方向の少なくとも一方の認識精度をより向上させることができる。   In the semiconductor element according to the first aspect, preferably, at least one of the first step portion and the second step portion is composed of a plurality, and at least one of the plurality of first step portions and second step portions is the first step portion. Or on the same straight line extending in the second direction. With this configuration, the length in the first direction or the second direction of at least one of the plurality of first step portions and second step portions can be increased, so the first direction of the semiconductor element And the recognition accuracy of at least one of the second directions can be further improved.

上記第１の局面による半導体素子において、好ましくは、第１段差部および第２段差部は、エッチング加工により形成されている。このように構成すれば、半導体層の主表面に第１段差部および第２段差部を容易に形成することができるとともに、第１段差部および第２段差部を容易に半導体層の主表面に対して傾斜した平面や鏡面に形成することができる。   In the semiconductor element according to the first aspect, the first step portion and the second step portion are preferably formed by etching. With this configuration, the first step portion and the second step portion can be easily formed on the main surface of the semiconductor layer, and the first step portion and the second step portion can be easily formed on the main surface of the semiconductor layer. On the other hand, it can be formed in a plane or mirror surface inclined.

この発明の第２の局面による半導体装置は、請求項１〜１２のいずれか１項に記載の半導体素子と、半導体素子が搭載されるサブマウントとを備えている。このように構成すれば、サブマウントに対する半導体素子の搭載精度が良好な半導体装置を得ることができる。   A semiconductor device according to a second aspect of the present invention includes the semiconductor element according to any one of claims 1 to 12 and a submount on which the semiconductor element is mounted. If comprised in this way, the semiconductor device with the favorable mounting precision of the semiconductor element with respect to a submount can be obtained.

以上のように、本発明によれば、認識精度を向上させることが可能な半導体素子およびそれを備えた半導体装置を容易に得ることができる。   As described above, according to the present invention, a semiconductor element capable of improving recognition accuracy and a semiconductor device including the same can be easily obtained.

（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子を備えた半導体レーザ装置の構造を示した断面図である。図２は、図１に示した第１実施形態による半導体レーザ素子の構造を示した平面図である。図３は、図２の１００−１００線に沿った断面図である。図４は、図１に示した第１実施形態による半導体レーザ素子の半導体素子層の構造を示した拡大断面図である。まず、図１〜図４を参照して、本発明の第１実施形態による半導体レーザ素子１０を備えた半導体レーザ装置１の構造について説明する。なお、半導体レーザ素子１０は、本発明の「半導体素子」の一例であり、半導体レーザ装置１は、本発明の「半導体装置」の一例である。 (First embodiment)
FIG. 1 is a sectional view showing the structure of a semiconductor laser device including a semiconductor laser element according to a first embodiment of the present invention. FIG. 2 is a plan view showing the structure of the semiconductor laser device according to the first embodiment shown in FIG. FIG. 3 is a cross-sectional view taken along line 100-100 in FIG. FIG. 4 is an enlarged cross-sectional view showing the structure of the semiconductor element layer of the semiconductor laser element according to the first embodiment shown in FIG. First, the structure of the semiconductor laser device 1 including the semiconductor laser element 10 according to the first embodiment of the present invention will be described with reference to FIGS. The semiconductor laser element 10 is an example of the “semiconductor element” in the present invention, and the semiconductor laser device 1 is an example of the “semiconductor device” in the present invention.

本発明の第１実施形態による半導体レーザ装置１は、図１に示すように、半導体レーザ素子１０と、半導体レーザ素子１０の主表面側が接合されるサブマウント２０と、サブマウント２０が搭載されるキャンタイプやフレームタイプなどのパッケージ３０とによって構成されている。   As shown in FIG. 1, the semiconductor laser device 1 according to the first embodiment of the present invention includes a semiconductor laser element 10, a submount 20 to which the main surface side of the semiconductor laser element 10 is bonded, and the submount 20. It is configured by a package 30 such as a can type or a frame type.

半導体レーザ素子１０は、図３に示すように、半導体基板１１と、半導体基板１１の主表面上に配置された半導体素子層１２と、半導体素子層１２の主表面上に配置された電極層１３と、半導体基板１１の下面（裏面）上に配置された電極層１４とによって構成されている。この半導体基板１１は、約１００μｍの厚みを有し、半導体素子層１２は、約１μｍの厚みを有する。なお、半導体基板１１および半導体素子層１２は、それぞれ、本発明の「半導体層」の一例である。   As shown in FIG. 3, the semiconductor laser element 10 includes a semiconductor substrate 11, a semiconductor element layer 12 disposed on the main surface of the semiconductor substrate 11, and an electrode layer 13 disposed on the main surface of the semiconductor element layer 12. And the electrode layer 14 disposed on the lower surface (back surface) of the semiconductor substrate 11. The semiconductor substrate 11 has a thickness of about 100 μm, and the semiconductor element layer 12 has a thickness of about 1 μm. The semiconductor substrate 11 and the semiconductor element layer 12 are examples of the “semiconductor layer” in the present invention.

また、半導体レーザ素子１０は、図１に示すように、サブマウント２０に搭載された状態では、電極層１３がサブマウント２０の後述する半田層２３に接合されている。   As shown in FIG. 1, the semiconductor laser element 10 is bonded to a solder layer 23 (described later) of the submount 20 when mounted on the submount 20.

また、半導体レーザ素子１０の半導体素子層１２は、図４に示すように、半導体基板１１上に形成されたバッファ層１２０、クラッド層１２１、活性層１２２、クラッド層１２３、コンタクト層１２４、ブロック層１２５およびキャップ層１２６によって構成されている。   As shown in FIG. 4, the semiconductor element layer 12 of the semiconductor laser element 10 includes a buffer layer 120, a cladding layer 121, an active layer 122, a cladding layer 123, a contact layer 124, and a block layer formed on the semiconductor substrate 11. 125 and the cap layer 126.

クラッド層１２３のＸ方向の中央部には、Ｙ方向（図２参照）に延びる凸部１２３ａが形成されている。この凸部１２３ａ上に、コンタクト層１２４が形成されている。これらクラッド層１２３の凸部１２３ａおよびコンタクト層１２４によって、Ｙ方向に延びるリッジ部１２７が形成されている。なお、Ｘ方向は、本発明の「第２の方向」の一例であり、Ｙ方向は、本発明の「第１の方向」の一例である。   A projection 123a extending in the Y direction (see FIG. 2) is formed at the center of the cladding layer 123 in the X direction. A contact layer 124 is formed on the convex portion 123a. A ridge portion 127 extending in the Y direction is formed by the projecting portion 123 a of the cladding layer 123 and the contact layer 124. The X direction is an example of the “second direction” in the present invention, and the Y direction is an example of the “first direction” in the present invention.

また、半導体素子層１２には、図２および図４に示すように、リッジ部１２７（図４参照）の下方に、Ｙ方向（図２参照）に延びる光導波路１２ａが形成されている。   2 and 4, an optical waveguide 12a extending in the Y direction (see FIG. 2) is formed below the ridge 127 (see FIG. 4).

ブロック層１２５は、図４に示すように、クラッド層１２３の凸部１２３ａ以外の上面、および、リッジ部１２７の側面を覆うように形成されている。キャップ層１２６は、コンタクト層１２４およびブロック層１２５上を覆うように形成されている。   As shown in FIG. 4, the block layer 125 is formed so as to cover the upper surface of the cladding layer 123 other than the convex portion 123 a and the side surface of the ridge portion 127. The cap layer 126 is formed so as to cover the contact layer 124 and the block layer 125.

ここで、第１実施形態では、図２に示すように、半導体素子層１２の主表面上のコーナー部１０ａ以外の領域に、電極層１３が配置されている。   Here, in the first embodiment, as shown in FIG. 2, the electrode layer 13 is disposed in a region other than the corner portion 10 a on the main surface of the semiconductor element layer 12.

また、第１実施形態では、半導体基板１１および半導体素子層１２には、電極層１３が形成されていないコーナー部１０ａに、４つの凹部１０ｂが形成されている。この４つの凹部１０ｂは、光導波路１２ａの延びる方向（Ｙ方向）に沿って延びる複数の段差部１０ｃおよび１０ｄと、光導波路１２ａの延びる方向（Ｙ方向）と直交する方向（Ｘ方向）に沿って延びる複数の段差部１０ｅおよび１０ｆと、底面１０ｇとによって構成されている。このＹ方向に沿って延びる複数の段差部１０ｃおよび１０ｄは、半導体レーザ素子１０のＸ方向の位置を認識するために設けられており、Ｘ方向に沿って延びる複数の段差部１０ｅおよび１０ｆは、半導体レーザ素子１０のＹ方向の位置を認識するために設けられている。また、複数の段差部１０ｃ〜１０ｆは、底面１０ｇと電極層１３との間に配置されている。なお、段差部１０ｃおよび１０ｄは、本発明の「第１段差部」の一例であり、段差部１０ｅおよび１０ｆは、本発明の「第２段差部」の一例である。   In the first embodiment, the semiconductor substrate 11 and the semiconductor element layer 12 are formed with four concave portions 10b in the corner portion 10a where the electrode layer 13 is not formed. The four recesses 10b are provided along a plurality of stepped portions 10c and 10d extending along the extending direction (Y direction) of the optical waveguide 12a and a direction (X direction) orthogonal to the extending direction (Y direction) of the optical waveguide 12a. A plurality of stepped portions 10e and 10f extending in parallel and a bottom surface 10g. The plurality of step portions 10c and 10d extending along the Y direction are provided for recognizing the position of the semiconductor laser element 10 in the X direction, and the plurality of step portions 10e and 10f extending along the X direction are It is provided to recognize the position of the semiconductor laser element 10 in the Y direction. Further, the plurality of step portions 10 c to 10 f are disposed between the bottom surface 10 g and the electrode layer 13. The step portions 10c and 10d are examples of the “first step portion” in the present invention, and the step portions 10e and 10f are examples of the “second step portion” in the present invention.

また、第１実施形態では、図３に示すように、凹部１０ｂは、半導体素子層１２の主表面から半導体基板１１に達するように形成されている。即ち、凹部１０ｂは、約１μｍよりも大きい深さを有し、凹部１０ｂの底面１０ｇは、半導体基板１１に形成されている。   In the first embodiment, as shown in FIG. 3, the recess 10 b is formed so as to reach the semiconductor substrate 11 from the main surface of the semiconductor element layer 12. That is, the recess 10 b has a depth greater than about 1 μm, and the bottom surface 10 g of the recess 10 b is formed in the semiconductor substrate 11.

また、第１実施形態では、凹部１０ｂはウェットエッチング加工により形成されており、凹部１０ｂの段差部１０ｃ〜１０ｆの表面および底面１０ｇは、鏡面に形成されている。   Moreover, in 1st Embodiment, the recessed part 10b is formed by the wet etching process, and the surface and bottom face 10g of level | step-difference part 10c-10f of the recessed part 10b are formed in the mirror surface.

また、第１実施形態では、段差部１０ｃ〜１０ｆの表面は、半導体素子層１２の主表面に対して傾斜した平面に形成されている。また、底面１０ｇは、半導体素子層１２の主表面に対して平行な平面に形成されている。また、図２に示すように、２つの段差部１０ｃは、Ｙ方向に延びる同一直線上に配置されており、２つの段差部１０ｄも、Ｙ方向に延びる同一直線上に配置されている。また、２つの段差部１０ｅは、Ｘ方向に延びる同一直線上に配置されており、２つの段差部１０ｆも、Ｘ方向に延びる同一直線上に配置されている。   In the first embodiment, the surfaces of the stepped portions 10 c to 10 f are formed on a plane inclined with respect to the main surface of the semiconductor element layer 12. Further, the bottom surface 10 g is formed in a plane parallel to the main surface of the semiconductor element layer 12. As shown in FIG. 2, the two stepped portions 10c are arranged on the same straight line extending in the Y direction, and the two stepped portions 10d are also arranged on the same straight line extending in the Y direction. In addition, the two step portions 10e are arranged on the same straight line extending in the X direction, and the two step portions 10f are also arranged on the same straight line extending in the X direction.

サブマウント２０は、図１に示すように、窒化アルミニウム層２１と、窒化アルミニウム層２１上に配置された電極層２２と、電極層２２の上面上の所定領域に配置された半田層２３と、窒化アルミニウム層２１の下面上に配置された金属層２４とによって構成されている。   As shown in FIG. 1, the submount 20 includes an aluminum nitride layer 21, an electrode layer 22 disposed on the aluminum nitride layer 21, a solder layer 23 disposed in a predetermined region on the upper surface of the electrode layer 22, The metal layer 24 is disposed on the lower surface of the aluminum nitride layer 21.

半田層２３は、溶融することにより、半導体レーザ素子１０の電極層１３と接合するように構成されている。金属層２４は、サブマウント２０をパッケージ３０に強固に固定するために設けられている。   The solder layer 23 is configured to be joined to the electrode layer 13 of the semiconductor laser element 10 by melting. The metal layer 24 is provided to firmly fix the submount 20 to the package 30.

次に、図２〜図４を参照して、第１実施形態による半導体レーザ素子１０の製造プロセスについて説明する。   A manufacturing process for the semiconductor laser device 10 according to the first embodiment is now described with reference to FIGS.

まず、図４に示すように、半導体基板１１上に、ＭＯＣＶＤ（有機金属気相成長）法などにより、バッファ層１２０、クラッド層１２１、活性層１２２、クラッド層１２３およびコンタクト層１２４を結晶成長させる。   First, as shown in FIG. 4, the buffer layer 120, the clad layer 121, the active layer 122, the clad layer 123, and the contact layer 124 are crystal-grown on the semiconductor substrate 11 by MOCVD (metal organic chemical vapor deposition) or the like. .

そして、コンタクト層１２４のＸ方向の中央部に、Ｙ方向（図２参照）に延びるＳｉＯ2膜（図示せず）を形成した後、ＳｉＯ2膜（図示せず）をマスクとして、コンタクト層１２４の上面からクラッド層１２３の途中の深さまでをエッチング加工により除去する。その後、ＳｉＯ2膜（図示せず）を除去することにより、Ｙ方向に延びるリッジ部１２７を形成する。 Then, the center of the X-direction of the contact layer 124, after forming the SiO 2 film extending in the Y direction (see FIG. 2) (not shown), SiO 2 film (not shown) as a mask, the contact layer 124 From the upper surface to the intermediate depth of the cladding layer 123 is removed by etching. Thereafter, the SiO 2 film (not shown) is removed to form a ridge portion 127 extending in the Y direction.

そして、クラッド層１２３の凸部１２３ａ以外の上面、および、リッジ部１２７の側面を覆うように、ブロック層１２５を結晶成長させる。その後、コンタクト層１２４およびブロック層１２５上を覆うように、キャップ層１２６を結晶成長させる。   Then, the block layer 125 is crystal-grown so as to cover the upper surface of the cladding layer 123 other than the convex portion 123a and the side surface of the ridge portion 127. Thereafter, the cap layer 126 is crystal-grown so as to cover the contact layer 124 and the block layer 125.

次に、第１実施形態では、図２に示すように、半導体基板１１および半導体素子層１２のコーナー部１０ａを、半導体素子層１２の主表面から半導体基板１１の途中の深さまでウェットエッチング加工することにより、凹部１０ｂを形成する。このとき、凹部１０ｂの段差部１０ｃ〜１０ｆの表面および底面１０ｇは、鏡面に形成される。また、段差部１０ｃ〜１０ｆは、図３に示すように、半導体素子層１２の主表面に対して傾斜した平面に形成され、底面１０ｇは、半導体素子層１２の主表面に対して平行な平面に形成される。   Next, in the first embodiment, as shown in FIG. 2, the corner portions 10 a of the semiconductor substrate 11 and the semiconductor element layer 12 are wet-etched from the main surface of the semiconductor element layer 12 to a depth in the middle of the semiconductor substrate 11. Thus, the recess 10b is formed. At this time, the surface and the bottom surface 10g of the stepped portions 10c to 10f of the recess 10b are formed in a mirror surface. Further, as shown in FIG. 3, the step portions 10 c to 10 f are formed in a plane inclined with respect to the main surface of the semiconductor element layer 12, and the bottom surface 10 g is a plane parallel to the main surface of the semiconductor element layer 12. Formed.

そして、図２に示すように、半導体素子層１２の主表面上のコーナー部１０ａ以外の領域に、電極層１３を形成する。なお、半導体素子層１２の結晶成長時の格子不整合により、半導体素子層１２の主表面が荒れている場合、電極層１３の表面も荒れやすくなる。   Then, as shown in FIG. 2, the electrode layer 13 is formed in a region other than the corner portion 10 a on the main surface of the semiconductor element layer 12. When the main surface of the semiconductor element layer 12 is rough due to lattice mismatch during crystal growth of the semiconductor element layer 12, the surface of the electrode layer 13 is also easily roughened.

その後、図３に示すように、半導体基板１１の下面（裏面）上に、電極層１４を形成する。   Thereafter, as shown in FIG. 3, the electrode layer 14 is formed on the lower surface (back surface) of the semiconductor substrate 11.

以上のようにして、第１実施形態による半導体レーザ素子１０が形成される。   As described above, the semiconductor laser device 10 according to the first embodiment is formed.

次に、図１および図２を参照して、第１実施形態による半導体レーザ装置１の製造プロセスについて説明する。   A manufacturing process for the semiconductor laser device 1 according to the first embodiment is now described with reference to FIGS.

まず、サブマウント２０（図１参照）を画像認識するとともに、サブマウント２０を位置決めする。   First, the image of the submount 20 (see FIG. 1) is recognized and the submount 20 is positioned.

そして、半導体レーザ素子１０を画像認識する。このとき、上方から半導体レーザ素子１０に光を照射して、図２に示した凹部１０ｂの段差部１０ｃ〜１０ｆおよび底面１０ｇと、電極層１３とからの反射光により、半導体レーザ素子１０を画像認識する。具体的には、段差部１０ｃ〜１０ｆの表面からの反射光は、均一な灰色として認識され、底面１０ｇからの反射光は、均一な白色として認識される。また、電極層１３からの反射光は、黒色として認識される。即ち、段差部１０ｃ〜１０ｆからの反射光と、底面１０ｇからの反射光と、電極層１３からの反射光とにコントラスト差が生じ、そのコントラスト差により半導体レーザ素子１０が画像認識される。   Then, the semiconductor laser element 10 is image-recognized. At this time, the semiconductor laser device 10 is irradiated with light from above, and the semiconductor laser device 10 is imaged by reflected light from the step portions 10c to 10f and the bottom surface 10g of the recess 10b and the electrode layer 13 shown in FIG. recognize. Specifically, the reflected light from the surfaces of the step portions 10c to 10f is recognized as uniform gray, and the reflected light from the bottom surface 10g is recognized as uniform white. Further, the reflected light from the electrode layer 13 is recognized as black. That is, a contrast difference is generated between the reflected light from the step portions 10c to 10f, the reflected light from the bottom surface 10g, and the reflected light from the electrode layer 13, and the semiconductor laser element 10 is recognized by the contrast difference.

その後、図１に示すように、半導体レーザ素子１０の電極層１３をサブマウント２０の半田層２３上に配置する。そして、サブマウント２０の半田層２３を溶融することにより、電極層１３（半導体レーザ素子１０）と半田層２３（サブマウント２０）とを接合する。   Thereafter, as shown in FIG. 1, the electrode layer 13 of the semiconductor laser element 10 is disposed on the solder layer 23 of the submount 20. Then, the electrode layer 13 (semiconductor laser element 10) and the solder layer 23 (submount 20) are joined by melting the solder layer 23 of the submount 20.

以上のようにして、第１実施形態による半導体レーザ装置１が組み立てられる。   As described above, the semiconductor laser device 1 according to the first embodiment is assembled.

第１実施形態では、上記のように、半導体素子層１２の主表面に、Ｙ方向に延びる段差部１０ｃおよび１０ｄと、Ｘ方向に延びる段差部１０ｅおよび１０ｆとを形成することによって、半導体素子層１２および電極層１３に光を照射した場合、段差部１０ｃ〜１０ｆからの反射光と、電極層１３からの反射光とにコントラスト差が生じるので、電極層１３の表面が荒れることにより電極層１３を画像認識しにくい場合にも、段差部１０ｃ〜１０ｆを画像認識することができる。これにより、半導体レーザ素子１０の認識精度を向上させることができるので、半導体レーザ素子１０の位置決め精度を向上させることができる。その結果、半導体レーザ素子１０のサブマウント２０に対する搭載精度を向上させることができる。   In the first embodiment, as described above, by forming the step portions 10c and 10d extending in the Y direction and the step portions 10e and 10f extending in the X direction on the main surface of the semiconductor element layer 12, the semiconductor element layer is formed. 12 and the electrode layer 13 are irradiated with light, a contrast difference is generated between the reflected light from the stepped portions 10c to 10f and the reflected light from the electrode layer 13, so that the surface of the electrode layer 13 is roughened and the electrode layer 13 Even when it is difficult to recognize the image, the steps 10c to 10f can be recognized. Thereby, since the recognition accuracy of the semiconductor laser element 10 can be improved, the positioning accuracy of the semiconductor laser element 10 can be improved. As a result, the mounting accuracy of the semiconductor laser element 10 with respect to the submount 20 can be improved.

また、第１実施形態では、Ｙ方向に延びる段差部１０ｃおよび１０ｄと、Ｘ方向に延びる段差部１０ｅおよび１０ｆとを設けることによって、Ｙ方向に延びる段差部１０ｃおよび１０ｄを画像認識することにより、半導体レーザ素子１０のＸ方向の認識精度を向上させることができるとともに、Ｘ方向に延びる段差部１０ｅおよび１０ｆを画像認識することにより、半導体レーザ素子１０のＹ方向の認識精度を向上させることができる。これにより、半導体レーザ素子１０の位置決め精度をより向上させることができるので、半導体レーザ素子１０のサブマウント２０に対する搭載精度をより向上させることができる。   In the first embodiment, by providing the stepped portions 10c and 10d extending in the Y direction and the stepped portions 10e and 10f extending in the X direction, the stepped portions 10c and 10d extending in the Y direction are image-recognized. The recognition accuracy in the X direction of the semiconductor laser element 10 can be improved, and the recognition accuracy in the Y direction of the semiconductor laser element 10 can be improved by image recognition of the stepped portions 10e and 10f extending in the X direction. . Thereby, since the positioning accuracy of the semiconductor laser element 10 can be further improved, the mounting accuracy of the semiconductor laser element 10 with respect to the submount 20 can be further improved.

また、第１実施形態では、段差部１０ｃ〜１０ｆを、半導体素子層１２の主表面に対して傾斜した平面に形成することによって、半導体素子層１２の上方から段差部１０ｃ〜１０ｆを画像認識する場合、段差部１０ｃ〜１０ｆが半導体素子層１２の主表面に対して垂直に形成されている場合に比べて、段差部１０ｃ〜１０ｆの幅（面積）を大きくすることができる。これにより、段差部１０ｃ〜１０ｆをより画像認識しやすくすることができるので、半導体レーザ素子１０の認識精度をより向上させることができる。   In the first embodiment, the step portions 10 c to 10 f are formed on a plane inclined with respect to the main surface of the semiconductor element layer 12, so that the step portions 10 c to 10 f are recognized from above the semiconductor element layer 12. In this case, the width (area) of the step portions 10c to 10f can be increased as compared with the case where the step portions 10c to 10f are formed perpendicular to the main surface of the semiconductor element layer 12. As a result, the stepped portions 10c to 10f can be more easily recognized, so that the recognition accuracy of the semiconductor laser element 10 can be further improved.

また、第１実施形態では、段差部１０ｃ〜１０ｆの表面を、鏡面に形成することによって、半導体素子層１２および電極層１３に光を照射した場合、段差部１０ｃ〜１０ｆからの反射光にムラが生じるのを抑制することができるので、段差部１０ｃ〜１０ｆをより画像認識しやすくすることができる。これにより、半導体レーザ素子１０の認識精度をより向上させることができる。   Moreover, in 1st Embodiment, when light is irradiated to the semiconductor element layer 12 and the electrode layer 13 by forming the surface of level | step-difference part 10c-10f in a mirror surface, the reflected light from level | step-difference part 10c-10f is uneven. Can be suppressed, and thus the stepped portions 10c to 10f can be more easily recognized. Thereby, the recognition accuracy of the semiconductor laser element 10 can be further improved.

また、第１実施形態では、段差部１０ｃ〜１０ｆを、底面１０ｇと電極層１３との間に配置することによって、段差部１０ｃ〜１０ｆのみならず、底面１０ｇによっても画像認識することができるので、半導体レーザ素子１０の認識精度をより向上させることができる。   In the first embodiment, by disposing the step portions 10c to 10f between the bottom surface 10g and the electrode layer 13, not only the step portions 10c to 10f but also the bottom surface 10g can recognize an image. The recognition accuracy of the semiconductor laser element 10 can be further improved.

また、第１実施形態では、凹部１０ｂの底面１０ｇを、鏡面に形成することによって、半導体素子層１２および電極層１３に光を照射した場合、底面１０ｇからの反射光にムラが生じるのを抑制することができるので、底面１０ｇを画像認識しやすくすることができる。これにより、半導体レーザ素子１０の認識精度をさらに向上させることができる。   Further, in the first embodiment, by forming the bottom surface 10g of the recess 10b in a mirror surface, when the semiconductor element layer 12 and the electrode layer 13 are irradiated with light, the occurrence of unevenness in the reflected light from the bottom surface 10g is suppressed. Therefore, the bottom surface 10g can be easily recognized. Thereby, the recognition accuracy of the semiconductor laser element 10 can be further improved.

また、第１実施形態では、凹部１０ｂを、半導体素子層１２の主表面から半導体基板１１に達するように形成することによって、凹部１０ｂの底面１０ｇを容易に鏡面に形成することができるので、容易に、凹部１０ｂの底面１０ｇを画像認識しやすくすることができる。   In the first embodiment, since the recess 10b is formed so as to reach the semiconductor substrate 11 from the main surface of the semiconductor element layer 12, the bottom surface 10g of the recess 10b can be easily formed on a mirror surface, so that Furthermore, the bottom surface 10g of the recess 10b can be easily recognized.

また、第１実施形態では、凹部１０ｂを、半導体素子層１２のコーナー部１０ａに設けることによって、容易に、凹部１０ｂを平坦な領域に設けることができる。これにより、凹部１０ｂ（段差部１０ｃ〜１０ｆおよび底面１０ｇ）をより画像認識しやすくすることができる。   In the first embodiment, by providing the recess 10b in the corner portion 10a of the semiconductor element layer 12, the recess 10b can be easily provided in a flat region. Thereby, the recessed part 10b (step part 10c-10f and bottom face 10g) can be made easier to recognize an image.

また、第１実施形態では、２つの段差部１０ｃ、２つの段差部１０ｄ、２つの段差部１０ｅおよび２つの段差部１０ｆを、それぞれ、Ｙ方向またはＸ方向に延びる同一直線上に配置することによって、段差部１０ｃおよび１０ｄのＹ方向の長さと、段差部１０ｅおよび１０ｆのＸ方向の長さとを大きくすることができるので、半導体レーザ素子１０のＸ方向およびＹ方向の認識精度をより向上させることができる。   In the first embodiment, the two step portions 10c, the two step portions 10d, the two step portions 10e, and the two step portions 10f are arranged on the same straight line extending in the Y direction or the X direction, respectively. Since the length in the Y direction of the stepped portions 10c and 10d and the length in the X direction of the stepped portions 10e and 10f can be increased, the recognition accuracy of the semiconductor laser element 10 in the X and Y directions can be further improved. Can do.

また、第１実施形態では、凹部１０ｂを、ウェットエッチング加工により形成することによって、段差部１０ｃ〜１０ｆの表面および底面１０ｇを、容易に鏡面に形成することができるとともに、段差部１０ｃ〜１０ｆを、容易に半導体素子層１２の主表面に対して傾斜した平面に形成することができる。
（第２実施形態）
図５は、本発明の第２実施形態による２波長半導体レーザ素子を備えた半導体レーザ装置の構造を示した断面図である。図６は、図５に示した第２実施形態による２波長半導体レーザ素子の構造を示した平面図である。図７は、図６の２００−２００線に沿った断面図である。図８および図９は、図６の３００−３００線に沿った断面図である。図５〜図９を参照して、この第２実施形態では、上記第１実施形態と異なり、半導体素子が２波長半導体レーザ素子４０からなる場合について説明する。 Moreover, in 1st Embodiment, while forming the recessed part 10b by wet etching, the surface and bottom face 10g of level | step-difference part 10c-10f can be easily formed in a mirror surface, and level | step-difference part 10c-10f is formed. It can be easily formed in a plane inclined with respect to the main surface of the semiconductor element layer 12.
(Second Embodiment)
FIG. 5 is a cross-sectional view showing the structure of a semiconductor laser device including a two-wavelength semiconductor laser device according to the second embodiment of the present invention. FIG. 6 is a plan view showing the structure of the two-wavelength semiconductor laser device according to the second embodiment shown in FIG. FIG. 7 is a cross-sectional view taken along line 200-200 in FIG. 8 and 9 are cross-sectional views taken along the line 300-300 in FIG. With reference to FIGS. 5 to 9, in the second embodiment, a case will be described in which the semiconductor element includes a two-wavelength semiconductor laser element 40, unlike the first embodiment.

本発明の第２実施形態による半導体レーザ装置１ａは、図５に示すように、２波長半導体レーザ素子４０と、２波長半導体レーザ素子４０の主表面側が接合されるサブマウント５０と、サブマウント５０が搭載されるキャンタイプやフレームタイプなどのパッケージ６０とによって構成されている。なお、２波長半導体レーザ素子４０は、本発明の「半導体素子」の一例であり、半導体レーザ装置１ａは、本発明の「半導体装置」の一例である。   As shown in FIG. 5, the semiconductor laser device 1 a according to the second embodiment of the present invention includes a two-wavelength semiconductor laser element 40, a submount 50 to which the main surface side of the two-wavelength semiconductor laser element 40 is bonded, and a submount 50. And a package 60 such as a can type or a frame type. The two-wavelength semiconductor laser element 40 is an example of the “semiconductor element” in the present invention, and the semiconductor laser device 1a is an example of the “semiconductor device” in the present invention.

ここで、第２実施形態による２波長半導体レーザ素子４０では、図７に示すように、約１００μｍの厚みを有する半導体基板４１の主表面上に配置された半導体素子層４２は、光導波路４２ａ（図６参照）を有する半導体素子部４２ｂと、光導波路４２ｃ（図６参照）を有する半導体素子部４２ｄとを含んでいる。この半導体素子部４２ｂは、例えば、赤色の光を出射し、半導体素子部４２ｄは、例えば、赤外光を出射する。また、半導体素子層４２（半導体素子部４２ｂおよび４２ｄ）は、約１μｍの厚みを有する。なお、半導体基板４１および半導体素子層４２は、それぞれ、本発明の「半導体層」の一例である。また、光導波路４２ａは、本発明の「第１光導波路」の一例であり、半導体素子部４２ｂは、本発明の「第１半導体素子部」の一例である。また、光導波路４２ｃは、本発明の「第２光導波路」の一例であり、半導体素子部４２ｄは、本発明の「第２半導体素子部」の一例である。   Here, in the two-wavelength semiconductor laser device 40 according to the second embodiment, as shown in FIG. 7, the semiconductor device layer 42 disposed on the main surface of the semiconductor substrate 41 having a thickness of about 100 μm includes the optical waveguide 42 a ( The semiconductor element part 42b which has an optical waveguide 42c (refer FIG. 6) and the semiconductor element part 42d which has an optical waveguide 42c (refer FIG. 6) are included. The semiconductor element part 42b emits red light, for example, and the semiconductor element part 42d emits infrared light, for example. The semiconductor element layer 42 (semiconductor element portions 42b and 42d) has a thickness of about 1 μm. The semiconductor substrate 41 and the semiconductor element layer 42 are examples of the “semiconductor layer” in the present invention. The optical waveguide 42a is an example of the “first optical waveguide” in the present invention, and the semiconductor element portion 42b is an example of the “first semiconductor element portion” in the present invention. The optical waveguide 42c is an example of the “second optical waveguide” in the present invention, and the semiconductor element portion 42d is an example of the “second semiconductor element portion” in the present invention.

また、第２実施形態では、半導体基板４１および半導体素子層４２のＸ方向の中央部には、半導体素子部４２ｂと半導体素子部４２ｄとを分離するための分離溝４０ａが設けられている。   In the second embodiment, a separation groove 40a for separating the semiconductor element portion 42b and the semiconductor element portion 42d is provided in the central portion of the semiconductor substrate 41 and the semiconductor element layer 42 in the X direction.

また、半導体素子部４２ｂと半導体素子部４２ｄとは、Ｘ方向に所定の間隔を隔てて配置されている。また、図６に示すように、半導体素子部４２ｂの光導波路４２ａ、および、半導体素子部４２ｄの光導波路４２ｃは、Ｙ方向に延びるように形成されている。   Further, the semiconductor element portion 42b and the semiconductor element portion 42d are arranged at a predetermined interval in the X direction. As shown in FIG. 6, the optical waveguide 42a of the semiconductor element portion 42b and the optical waveguide 42c of the semiconductor element portion 42d are formed so as to extend in the Y direction.

また、半導体素子部４２ｂおよび４２ｄの主表面上の所定領域には、それぞれ、電極層４３ａおよび４３ｂが形成されている。また、図７に示すように、半導体基板４１の下面（裏面）上には、電極層４４が形成されている。   Electrode layers 43a and 43b are formed in predetermined regions on the main surfaces of the semiconductor element portions 42b and 42d, respectively. Further, as shown in FIG. 7, an electrode layer 44 is formed on the lower surface (back surface) of the semiconductor substrate 41.

また、２波長半導体レーザ素子４０は、図５に示すように、サブマウント５０に搭載された状態では、電極層４３ａおよび４３ｂが、それぞれ、サブマウント５０の後述する半田層５３ａおよび５３ｂに接合されている。   As shown in FIG. 5, in the state where the two-wavelength semiconductor laser element 40 is mounted on the submount 50, the electrode layers 43a and 43b are bonded to solder layers 53a and 53b described later of the submount 50, respectively. ing.

また、第２実施形態では、図６に示すように、半導体素子層４２および電極層４３ａには、光導波路４２ａおよび４２ｃの延びる方向（Ｙ方向）に沿って延びる段差部４０ｂが形成されている。また、半導体素子層４２、電極層４３ａおよび４３ｂには、光導波路４２ａおよび４２ｃの延びる方向（Ｙ方向）と直交する方向（Ｘ方向）に沿って延びる２つの段差部４０ｃおよび４０ｄが形成されている。これら段差部４０ｂ〜４０ｄは、光導波路４２ａからＸ方向に所定の間隔を隔てて配置されている。なお、段差部４０ｂは、本発明の「第１段差部」の一例であり、段差部４０ｃおよび４０ｄは、それぞれ、本発明の「第２段差部」の一例である。   In the second embodiment, as shown in FIG. 6, the semiconductor element layer 42 and the electrode layer 43a are formed with a stepped portion 40b extending along the direction (Y direction) in which the optical waveguides 42a and 42c extend. . The semiconductor element layer 42 and the electrode layers 43a and 43b are formed with two step portions 40c and 40d extending along a direction (X direction) orthogonal to the direction (Y direction) in which the optical waveguides 42a and 42c extend. Yes. The step portions 40b to 40d are arranged at a predetermined interval in the X direction from the optical waveguide 42a. The stepped portion 40b is an example of the “first stepped portion” in the present invention, and the stepped portions 40c and 40d are examples of the “second stepped portion” in the present invention.

また、第２実施形態では、段差部４０ｂ〜４０ｄは、半導体素子部４２ｂの光導波路４２ａと、半導体素子部４２ｄの光導波路４２ｃとの間の領域よりもＸ方向の外側の領域に配置されている。   In the second embodiment, the step portions 40b to 40d are arranged in a region outside the X direction with respect to the region between the optical waveguide 42a of the semiconductor element unit 42b and the optical waveguide 42c of the semiconductor element unit 42d. Yes.

また、第２実施形態では、段差部４０ｂ〜４０ｄは、上記第１実施形態と異なり、半導体基板１１に達することなく、半導体素子層４２に形成されている。即ち、段差部４０ｂ〜４０ｄは、約１μｍよりも小さい深さに形成されている。   In the second embodiment, the step portions 40 b to 40 d are formed in the semiconductor element layer 42 without reaching the semiconductor substrate 11, unlike the first embodiment. That is, the step portions 40b to 40d are formed to a depth smaller than about 1 μm.

また、段差部４０ｂは、半導体素子層４２のＹ方向の端面から、光導波路４２ａおよび４２ｃの延びる方向（Ｙ方向）に沿って形成されている。また、段差部４０ｃおよび４０ｄは、半導体素子層４２のＸ方向の端面から、光導波路４２ａおよび４２ｃに向かって延びるように形成されている。   Further, the stepped portion 40b is formed along the direction (Y direction) in which the optical waveguides 42a and 42c extend from the end surface of the semiconductor element layer 42 in the Y direction. The step portions 40c and 40d are formed so as to extend from the end face in the X direction of the semiconductor element layer 42 toward the optical waveguides 42a and 42c.

また、段差部４０ｃおよび４０ｄは、光導波路４２ａおよび４２ｃの延びる方向（Ｙ方向）と直交する方向（Ｘ方向）に形成されているので、段差部４０ｂよりも長さが小さい。   Further, since the step portions 40c and 40d are formed in a direction (X direction) orthogonal to the direction (Y direction) in which the optical waveguides 42a and 42c extend, the length is smaller than the step portion 40b.

また、第２実施形態では、段差部４０ｃおよび４０ｄは、Ｙ方向に延びる同一直線上に配置されている。   In the second embodiment, the stepped portions 40c and 40d are arranged on the same straight line extending in the Y direction.

また、第２実施形態では、段差部４０ｂ〜４０ｄは、上記第１実施形態と異なり、ドライエッチング加工により形成されている。これにより、段差部４０ｂ〜４０ｄは、図８に示すように、半導体素子層４２（電極層４３ａおよび４３ｂ）の主表面に対して垂直な側面を有する。なお、段差部４０ｂ〜４０ｄは、上記第１実施形態と同様、ウェットエッチング加工により形成されていてもよい。この場合、段差部４０ｂ〜４０ｄは、図９に示すように、半導体素子層４２（電極層４３ａおよび４３ｂ）の主表面に対して傾斜した平面を有する。なお、段差部４０ｂ〜４０ｄの表面は、上記第１実施形態と同様、鏡面に形成されていることが好ましい。   In the second embodiment, the stepped portions 40b to 40d are formed by dry etching unlike the first embodiment. Accordingly, the step portions 40b to 40d have side surfaces perpendicular to the main surface of the semiconductor element layer 42 (electrode layers 43a and 43b), as shown in FIG. Note that the stepped portions 40b to 40d may be formed by wet etching as in the first embodiment. In this case, as shown in FIG. 9, the stepped portions 40 b to 40 d have a plane inclined with respect to the main surface of the semiconductor element layer 42 (electrode layers 43 a and 43 b). In addition, it is preferable that the surface of level | step-difference part 40b-40d is formed in the mirror surface similarly to the said 1st Embodiment.

なお、第２実施形態では、段差部４０ｂ〜４０ｄ内には、電極層４３ａおよび４３ｂは形成されていない。   In the second embodiment, the electrode layers 43a and 43b are not formed in the stepped portions 40b to 40d.

サブマウント５０は、図５に示すように、窒化アルミニウム層５１と、窒化アルミニウム層５１上に配置された電極層５２と、電極層５２の上面上の所定領域に配置された半田層５３ａおよび５３ｂと、窒化アルミニウム層５１の下面上に配置された金属層５４とによって構成されている。   As shown in FIG. 5, the submount 50 includes an aluminum nitride layer 51, an electrode layer 52 disposed on the aluminum nitride layer 51, and solder layers 53a and 53b disposed in predetermined regions on the upper surface of the electrode layer 52. And a metal layer 54 disposed on the lower surface of the aluminum nitride layer 51.

半田層５３ａおよび５３ｂは、溶融することにより、２波長半導体レーザ素子４０の電極層４３ａおよび４３ｂとそれぞれ接合するように構成されている。   The solder layers 53a and 53b are configured to be bonded to the electrode layers 43a and 43b of the two-wavelength semiconductor laser element 40 by melting.

なお、第２実施形態のその他の構造は、上記第１実施形態と同様である。   The remaining structure of the second embodiment is the same as that of the first embodiment.

次に、図６および図７を参照して、第２実施形態による２波長半導体レーザ素子４０の製造プロセスについて説明する。   Next, with reference to FIGS. 6 and 7, a manufacturing process of the two-wavelength semiconductor laser device 40 according to the second embodiment will be described.

まず、図７に示すように、上記第１実施形態と同様のプロセスを用いて、半導体基板４１上に半導体素子層４２を形成する。   First, as shown in FIG. 7, the semiconductor element layer 42 is formed on the semiconductor substrate 41 using the same process as in the first embodiment.

そして、半導体基板４１および半導体素子層４２のＸ方向の中央部を、半導体素子層４２の主表面から半導体基板４１の途中の深さまでウェットエッチング加工することにより、分離溝４０ａを形成する。これにより、半導体素子層４２が半導体素子部４２ｂと半導体素子部４２ｄとに分離される。   Then, the isolation groove 40 a is formed by wet etching the central portion of the semiconductor substrate 41 and the semiconductor element layer 42 in the X direction from the main surface of the semiconductor element layer 42 to a depth in the middle of the semiconductor substrate 41. Thereby, the semiconductor element layer 42 is separated into the semiconductor element part 42b and the semiconductor element part 42d.

その後、半導体素子部４２ｂおよび４２ｄ上に、それぞれ、電極層４３ａおよび４３ｂを形成する。   Thereafter, electrode layers 43a and 43b are formed on the semiconductor element portions 42b and 42d, respectively.

次に、第２実施形態では、半導体素子層４２（半導体素子部４２ｂおよび４２ｄ）、電極層４３ａおよび４３ｂを、電極層４３ａおよび４３ｂの上面から半導体素子層４２の途中の深さまでドライエッチング加工することにより、段差部４０ｂ〜４０ｄ（図６参照）を形成する。   Next, in the second embodiment, the semiconductor element layer 42 (semiconductor element portions 42b and 42d) and the electrode layers 43a and 43b are dry-etched from the upper surfaces of the electrode layers 43a and 43b to a depth in the middle of the semiconductor element layer 42. As a result, step portions 40b to 40d (see FIG. 6) are formed.

そして、半導体基板４１の下面（裏面）上に、電極層４４を形成する。   Then, an electrode layer 44 is formed on the lower surface (back surface) of the semiconductor substrate 41.

以上のようにして、第２実施形態による２波長半導体レーザ素子４０が形成される。   As described above, the two-wavelength semiconductor laser device 40 according to the second embodiment is formed.

なお、第２実施形態の２波長半導体レーザ素子４０のその他の製造プロセスは、上記第１実施形態と同様である。   The other manufacturing processes of the two-wavelength semiconductor laser device 40 of the second embodiment are the same as those of the first embodiment.

次に、図５および図６を参照して、第２実施形態による半導体レーザ装置１ａの製造プロセスについて説明する。   A manufacturing process for the semiconductor laser device 1a according to the second embodiment is now described with reference to FIGS.

まず、サブマウント５０（図５参照）を画像認識するとともに、サブマウント５０を位置決めする。   First, the image of the submount 50 (see FIG. 5) is recognized and the submount 50 is positioned.

そして、２波長半導体レーザ素子４０を画像認識する。このとき、図６に示した段差部４０ｂ〜４０ｄと、電極層４３ａおよび４３ｂとからの反射光により、２波長半導体レーザ素子４０を画像認識する。具体的には、第２実施形態では、段差部４０ｂ〜４０ｄからの反射光は、白色（または灰色）の線として認識される。   The two-wavelength semiconductor laser element 40 is recognized as an image. At this time, the two-wavelength semiconductor laser element 40 is image-recognized by the reflected light from the step portions 40b to 40d and the electrode layers 43a and 43b shown in FIG. Specifically, in the second embodiment, the reflected light from the stepped portions 40b to 40d is recognized as a white (or gray) line.

その後、図５に示すように、２波長半導体レーザ素子４０の電極層４３ａおよび４３ｂをサブマウント５０の半田層５３ａおよび５３ｂ上に配置する。そして、サブマウント５０の半田層５３ａおよび５３ｂを溶融することにより、電極層４３ａおよび４３ｂ（２波長半導体レーザ素子４０）と半田層５３ａおよび５３ｂ（サブマウント５０）とを接合する。   Thereafter, as shown in FIG. 5, the electrode layers 43 a and 43 b of the two-wavelength semiconductor laser element 40 are disposed on the solder layers 53 a and 53 b of the submount 50. Then, by melting the solder layers 53a and 53b of the submount 50, the electrode layers 43a and 43b (two-wavelength semiconductor laser element 40) and the solder layers 53a and 53b (submount 50) are joined.

以上のようにして、第２実施形態による半導体レーザ装置１ａが組み立てられる。   As described above, the semiconductor laser device 1a according to the second embodiment is assembled.

なお、第２実施形態の半導体レーザ装置１ａのその他の製造プロセスは、上記第１実施形態と同様である。   The other manufacturing process of the semiconductor laser device 1a of the second embodiment is the same as that of the first embodiment.

第２実施形態では、上記のように、段差部４０ｂ〜４０ｄを、半導体素子部４２ｂの光導波路４２ａと半導体素子部４２ｄの光導波路４２ｃとの間の領域よりも外側の領域に配置することによって、半導体素子部４２ｂと半導体素子部４２ｄとの間の領域に分離溝４０ａが設けられている場合にも、段差部４０ｂ〜４０ｄを、平坦な領域に配置することができる。これにより、段差部４０ｂ〜４０ｄをより画像認識しやすくすることができる。なお、段差部４０ｂ〜４０ｄを分離溝４０ａの近傍に配置して画像認識する場合、分離溝４０ａと段差部４０ｂ〜４０ｄとを区別しにくくなるので、段差部４０ｂ〜４０ｄを画像認識しにくくなる。   In the second embodiment, as described above, the step portions 40b to 40d are arranged in a region outside the region between the optical waveguide 42a of the semiconductor element portion 42b and the optical waveguide 42c of the semiconductor element portion 42d. Even when the separation groove 40a is provided in the region between the semiconductor element portion 42b and the semiconductor element portion 42d, the step portions 40b to 40d can be arranged in a flat region. Thereby, the stepped portions 40b to 40d can be more easily recognized. When the step portions 40b to 40d are arranged in the vicinity of the separation groove 40a and the image is recognized, it is difficult to distinguish the separation groove 40a and the step portions 40b to 40d, and thus the step portions 40b to 40d are difficult to recognize. .

また、第２実施形態では、段差部４０ｃおよび４０ｄを、半導体素子層４２のＸ方向の端面から光導波路４２ａおよび４２ｃに向かって延びるように形成することによって、段差部４０ｃおよび４０ｄのＸ方向の長さが小さくなるのを抑制することができるので、段差部４０ｃおよび４０ｄを画像認識しくくなるのを抑制することができる。   In the second embodiment, the stepped portions 40c and 40d are formed so as to extend from the end surface in the X direction of the semiconductor element layer 42 toward the optical waveguides 42a and 42c, whereby the stepped portions 40c and 40d in the X direction are formed. Since it can suppress that length becomes small, it can suppress that level difference part 40c and 40d becomes difficult to recognize an image.

また、第２実施形態では、段差部４０ｃおよび４０ｄを、Ｘ方向に延びる同一直線上に配置することによって、２つの段差部４０ｃおよび４０ｄの長さが、それぞれ、段差部４０ｂの長さよりも小さい場合にも、２つの段差部４０ｃおよび４０ｄを合わせたＸ方向の長さを大きくすることができるので、２波長半導体レーザ素子４０のＹ方向の認識精度を向上させることができる。   In the second embodiment, the stepped portions 40c and 40d are arranged on the same straight line extending in the X direction, so that the length of the two stepped portions 40c and 40d is smaller than the length of the stepped portion 40b, respectively. Even in this case, since the length in the X direction in which the two stepped portions 40c and 40d are combined can be increased, the recognition accuracy in the Y direction of the two-wavelength semiconductor laser device 40 can be improved.

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
（第３実施形態）
図１０は、本発明の第３実施形態による２波長半導体レーザ素子の構造を示した平面図である。図１１は、図１０の４００−４００線に沿った断面図である。図１０および図１１を参照して、この第３実施形態では、上記第２実施形態と異なり、段差部７０ｂ〜７０ｄ内に電極層７３ａおよび７３ｂが配置されている場合について説明する。 The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.
(Third embodiment)
FIG. 10 is a plan view showing the structure of a two-wavelength semiconductor laser device according to the third embodiment of the present invention. 11 is a cross-sectional view taken along line 400-400 in FIG. With reference to FIGS. 10 and 11, in the third embodiment, a case will be described in which electrode layers 73 a and 73 b are arranged in the stepped portions 70 b to 70 d, unlike the second embodiment.

本発明の第３実施形態による２波長半導体レーザ素子７０では、図１０に示すように、半導体素子層７２の半導体素子部７２ｂの主表面上には、光導波路４２ａおよび４２ｃの延びる方向（Ｙ方向）に沿って延びる段差部７０ｂが形成されている。また、半導体素子層７２の半導体素子部７２ｂおよび７２ｄの主表面上には、それぞれ、光導波路４２ａおよび４２ｃの延びる方向（Ｙ方向）と直交する方向（Ｘ方向）に沿って延びる段差部７０ｃおよび７０ｄが形成されている。なお、２波長半導体レーザ素子７０は、本発明の「半導体素子」の一例であり、半導体素子層７２は、本発明の「半導体層」の一例である。また、半導体素子部７２ｂは、本発明の「第１半導体素子部」の一例であり、半導体素子部７２ｄは、本発明の「第２半導体素子部」の一例である。また、段差部７０ｂは、本発明の「第１段差部」の一例であり、段差部７０ｃおよび７０ｄは、本発明の「第２段差部」の一例である。   In the two-wavelength semiconductor laser device 70 according to the third embodiment of the present invention, the direction in which the optical waveguides 42a and 42c extend (Y direction) is formed on the main surface of the semiconductor element portion 72b of the semiconductor element layer 72, as shown in FIG. ) Is formed along the step. Further, on the main surfaces of the semiconductor element portions 72b and 72d of the semiconductor element layer 72, step portions 70c extending along the direction (X direction) orthogonal to the extending direction (Y direction) of the optical waveguides 42a and 42c, respectively. 70d is formed. The two-wavelength semiconductor laser element 70 is an example of the “semiconductor element” in the present invention, and the semiconductor element layer 72 is an example of the “semiconductor layer” in the present invention. The semiconductor element portion 72b is an example of the “first semiconductor element portion” in the present invention, and the semiconductor element portion 72d is an example of the “second semiconductor element portion” in the present invention. The stepped portion 70b is an example of the “first stepped portion” in the present invention, and the stepped portions 70c and 70d are examples of the “second stepped portion” in the present invention.

ここで、第３実施形態では、図１０および図１１に示すように、半導体素子層７２の半導体素子部７２ｂの主表面上に形成された電極層７３ａは、段差部７０ｂおよび７０ｃ内にも配置されている。また、半導体素子層７２の半導体素子部７２ｄの主表面上に形成された電極層７３ｂは、段差部７０ｄ内にも配置されている。   Here, in the third embodiment, as shown in FIGS. 10 and 11, the electrode layer 73a formed on the main surface of the semiconductor element portion 72b of the semiconductor element layer 72 is also disposed in the step portions 70b and 70c. Has been. The electrode layer 73b formed on the main surface of the semiconductor element portion 72d of the semiconductor element layer 72 is also disposed in the stepped portion 70d.

なお、第３実施形態のその他の構造は、上記第２実施形態と同様である。   The remaining structure of the third embodiment is similar to that of the aforementioned second embodiment.

次に、図１０および図１１を参照して、第３実施形態による２波長半導体レーザ素子７０の製造プロセスについて説明する。   Next, with reference to FIGS. 10 and 11, a manufacturing process of the two-wavelength semiconductor laser device 70 according to the third embodiment will be described.

まず、図１１に示すように、上記第２実施形態と同様のプロセスを用いて、半導体基板４１上に、半導体素子部７２ｂと半導体素子部７２ｄとに分離された半導体素子層７２を形成する。   First, as shown in FIG. 11, the semiconductor element layer 72 separated into the semiconductor element part 72b and the semiconductor element part 72d is formed on the semiconductor substrate 41 using the same process as that of the second embodiment.

そして、第３実施形態では、上記第２実施形態と異なり、電極層７３ａおよび７３ｂを形成する前に、半導体素子層７２の半導体素子部７２ｂおよび７２ｄの主表面上に段差部７０ｂ〜７０ｄ（図１０参照）を形成する。   And in 3rd Embodiment, unlike the said 2nd Embodiment, before forming electrode layer 73a and 73b, level | step-difference part 70b-70d on the main surface of the semiconductor element part 72b and 72d of the semiconductor element layer 72 (FIG. 10).

その後、図１０および図１１に示すように、半導体素子部７２ｂおよび７２ｄ上に、それぞれ、電極層７３ａおよび７３ｂを形成する。このとき、第３実施形態では、段差部７０ｂおよび７０ｃ内には電極層７３ａが配置され、段差部７０ｄ内には電極層７３ｂが配置される。   Thereafter, as shown in FIGS. 10 and 11, electrode layers 73a and 73b are formed on the semiconductor element portions 72b and 72d, respectively. At this time, in the third embodiment, the electrode layer 73a is disposed in the step portions 70b and 70c, and the electrode layer 73b is disposed in the step portion 70d.

なお、第３実施形態の２波長半導体レーザ素子７０のその他の製造プロセスは、上記第２実施形態と同様である。   The remaining manufacturing process of the two-wavelength semiconductor laser device 70 of the third embodiment is the same as that of the second embodiment.

また、第３実施形態の半導体レーザ装置の製造プロセス、および、第３実施形態の効果は、上記第２実施形態と同様である。   The manufacturing process of the semiconductor laser device of the third embodiment and the effects of the third embodiment are the same as those of the second embodiment.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記実施形態では、半導体レーザ素子が搭載された半導体レーザ装置に本発明を適用したが、半導体レーザ素子以外の半導体素子が搭載された半導体装置に本発明を適用してもよい。   For example, in the above embodiment, the present invention is applied to a semiconductor laser device in which a semiconductor laser element is mounted. However, the present invention may be applied to a semiconductor device in which a semiconductor element other than the semiconductor laser element is mounted.

また、上記実施形態では、半導体層を半導体基板および半導体素子層により構成した例について示したが、本発明はこれに限らず、半導体層を半導体素子層のみにより構成するとともに、半導体層（半導体素子層）の主表面とは反対側に半導体以外の材料からなる基板を設けてもよい。   In the above embodiment, the example in which the semiconductor layer is configured by the semiconductor substrate and the semiconductor element layer has been described. However, the present invention is not limited thereto, and the semiconductor layer is configured by only the semiconductor element layer. A substrate made of a material other than a semiconductor may be provided on the side opposite to the main surface of the layer.

また、上記第１実施形態では、段差部をウェットエッチング加工により形成した例について示したが、本発明はこれに限らず、段差部をドライエッチング加工により形成してもよい。   Moreover, although the example which formed the level | step-difference part by wet etching process was shown in the said 1st Embodiment, this invention is not limited to this, You may form a level | step-difference part by dry etching process.

また、上記実施形態では、段差部および分離溝をエッチング加工により形成した例について示したが、本発明はこれに限らず、段差部および分離溝をエッチング加工以外の方法により形成してもよい。   In the above embodiment, an example in which the step portion and the separation groove are formed by etching is shown. However, the present invention is not limited to this, and the step portion and the separation groove may be formed by a method other than etching.

また、上記第１実施形態では、段差部を、半導体素子層の主表面に対して傾斜した平面に形成した例について示したが、本発明はこれに限らず、段差部を、半導体素子層の主表面に対して垂直に形成してもよい。   Moreover, in the said 1st Embodiment, although the example which formed the level | step-difference part in the plane inclined with respect to the main surface of a semiconductor element layer was shown, this invention is not limited to this, A level | step-difference part is not shown in a semiconductor element layer. It may be formed perpendicular to the main surface.

また、上記第１実施形態では、４つの凹部を設けた例について示したが、本発明はこれに限らず、１〜３つ、または、５つ以上の凹部を設けてもよい。   Moreover, although the example which provided four recessed parts was shown in the said 1st Embodiment, this invention is not limited to this, You may provide 1-3 or 5 or more recessed parts.

また、上記第２および第３実施形態では、分離溝を、電極層を形成する前に形成した例について示したが、本発明はこれに限らず、分離溝を、電極層を形成した後に形成してもよいし、段差部と同時に形成してもよい。   In the second and third embodiments, the separation groove is formed before the electrode layer is formed. However, the present invention is not limited to this, and the separation groove is formed after the electrode layer is formed. Alternatively, it may be formed simultaneously with the stepped portion.

本発明の第１実施形態による半導体レーザ素子を備えた半導体レーザ装置の構造を示した断面図である。It is sectional drawing which showed the structure of the semiconductor laser apparatus provided with the semiconductor laser element by 1st Embodiment of this invention. 図１に示した第１実施形態による半導体レーザ素子の構造を示した平面図である。FIG. 2 is a plan view showing the structure of the semiconductor laser device according to the first embodiment shown in FIG. 1. 図２の１００−１００線に沿った断面図である。FIG. 3 is a cross-sectional view taken along line 100-100 in FIG. 2. 図１に示した第１実施形態による半導体レーザ素子の半導体素子層の構造を示した拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing a structure of a semiconductor element layer of the semiconductor laser element according to the first embodiment shown in FIG. 1. 本発明の第２実施形態による２波長半導体レーザ素子を備えた半導体レーザ装置の構造を示した断面図である。It is sectional drawing which showed the structure of the semiconductor laser apparatus provided with the 2 wavelength semiconductor laser element by 2nd Embodiment of this invention. 図５に示した第２実施形態による２波長半導体レーザ素子の構造を示した平面図である。FIG. 6 is a plan view showing a structure of a two-wavelength semiconductor laser device according to the second embodiment shown in FIG. 5. 図６の２００−２００線に沿った断面図である。It is sectional drawing along the 200-200 line | wire of FIG. 図６の３００−３００線に沿った断面図である。It is sectional drawing along the 300-300 line of FIG. 図６の３００−３００線に沿った断面図である。It is sectional drawing along the 300-300 line of FIG. 本発明の第３実施形態による２波長半導体レーザ素子の構造を示した平面図である。It is the top view which showed the structure of the 2 wavelength semiconductor laser element by 3rd Embodiment of this invention. 図１０の４００−４００線に沿った断面図である。It is sectional drawing along the 400-400 line of FIG.

符号の説明Explanation of symbols

１、１ａ 半導体レーザ装置（半導体装置）
１０ 半導体レーザ素子（半導体素子）
１０ａ コーナー部
１０ｂ 凹部
１０ｃ、１０ｄ、４０ｂ、７０ｂ 段差部（第１段差部）
１０ｅ、１０ｆ、４０ｃ、４０ｄ、７０ｃ、７０ｄ 段差部（第２段差部）
１０ｇ 底面
１１、４１ 半導体基板（半導体層）
１２、４２、７２ 半導体素子層（半導体層）
１２ａ 光導波路
１３、４３ａ、４３ｂ、７３ａ、７３ｂ 電極層
２０、５０ サブマウント
４０、７０ ２波長半導体レーザ素子（半導体素子）
４２ａ 光導波路（第１光導波路）
４２ｂ、７２ｂ 半導体素子部（第１半導体素子部）
４２ｃ 光導波路（第２光導波路）
４２ｄ、７２ｄ 半導体素子部（第２半導体素子部） 1, 1a Semiconductor laser device (semiconductor device)
10 Semiconductor laser device (semiconductor device)
10a Corner portion 10b Recessed portion 10c, 10d, 40b, 70b Step portion (first step portion)
10e, 10f, 40c, 40d, 70c, 70d Stepped portion (second stepped portion)
10g Bottom surface 11, 41 Semiconductor substrate (semiconductor layer)
12, 42, 72 Semiconductor element layer (semiconductor layer)
12a Optical waveguide 13, 43a, 43b, 73a, 73b Electrode layer 20, 50 Submount 40, 70 Two-wavelength semiconductor laser element (semiconductor element)
42a Optical waveguide (first optical waveguide)
42b, 72b Semiconductor element part (first semiconductor element part)
42c Optical waveguide (second optical waveguide)
42d, 72d Semiconductor element part (second semiconductor element part)

Claims (13)

半導体層と、
前記半導体層の主表面上に配置された電極層とを備え、
前記半導体層の主表面には、第１の方向に延びる第１段差部と、前記第１の方向と略直交する第２の方向に延びる第２段差部とが形成されていることを特徴とする半導体素子。 A semiconductor layer;
An electrode layer disposed on the main surface of the semiconductor layer,
The main surface of the semiconductor layer is formed with a first step portion extending in a first direction and a second step portion extending in a second direction substantially orthogonal to the first direction. Semiconductor element. 前記半導体層は、前記第１の方向に延びる光導波路を含み、
前記第１段差部は、前記光導波路の延びる前記第１の方向に沿って形成され、
前記第２段差部は、前記光導波路の延びる方向と略直交する前記第２の方向に沿って形成されていることを特徴とする請求項１に記載の半導体素子。 The semiconductor layer includes an optical waveguide extending in the first direction;
The first step portion is formed along the first direction in which the optical waveguide extends,
2. The semiconductor device according to claim 1, wherein the second step portion is formed along the second direction substantially orthogonal to a direction in which the optical waveguide extends. 前記第１段差部および前記第２段差部は、前記半導体層の主表面に対して傾斜した平面を含むことを特徴とする請求項１または２に記載の半導体素子。   3. The semiconductor element according to claim 1, wherein the first step portion and the second step portion include a plane inclined with respect to a main surface of the semiconductor layer. 前記第１段差部および前記第２段差部の表面は、鏡面に形成されていることを特徴とする請求項３に記載の半導体素子。   4. The semiconductor device according to claim 3, wherein surfaces of the first step portion and the second step portion are formed in a mirror surface. 5. 前記半導体層の前記電極層が配置されていない領域には、前記第１段差部および前記第２段差部と底面とを含む凹部が形成され、
前記凹部の第１段差部および第２段差部は、前記凹部の底面と前記電極層との間に配置されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体素子。 In the region of the semiconductor layer where the electrode layer is not disposed, a recess including the first step portion and the second step portion and the bottom surface is formed,
5. The semiconductor element according to claim 1, wherein the first step portion and the second step portion of the recess are disposed between a bottom surface of the recess and the electrode layer. . 前記凹部の底面は、鏡面に形成されていることを特徴とする請求項５に記載の半導体素子。   The semiconductor element according to claim 5, wherein a bottom surface of the recess is formed in a mirror surface. 前記半導体層は、前記半導体層の主表面とは反対側に配置された半導体基板を含み、
前記凹部は、前記半導体層の主表面から前記半導体基板に達するように形成されていることを特徴とする請求項６に記載の半導体素子。 The semiconductor layer includes a semiconductor substrate disposed on the opposite side of the main surface of the semiconductor layer,
The semiconductor element according to claim 6, wherein the recess is formed so as to reach the semiconductor substrate from a main surface of the semiconductor layer. 前記凹部は、前記半導体層のコーナー部に設けられていることを特徴とする請求項５〜７のいずれか１項に記載の半導体素子。   The semiconductor element according to claim 5, wherein the recess is provided in a corner portion of the semiconductor layer. 前記半導体層は、第１光導波路を有する第１半導体素子部と、第２光導波路を有する第２半導体素子部とを含み、
前記第１段差部および前記第２段差部は、前記第１半導体素子部の第１光導波路と前記第２半導体素子部の第２光導波路との間の領域よりも外側の領域に配置されていることを特徴とする請求項１〜８のいずれか１項に記載の半導体素子。 The semiconductor layer includes a first semiconductor element portion having a first optical waveguide, and a second semiconductor element portion having a second optical waveguide,
The first step portion and the second step portion are disposed in a region outside a region between the first optical waveguide of the first semiconductor element portion and the second optical waveguide of the second semiconductor element portion. The semiconductor element according to claim 1, wherein the semiconductor element is a semiconductor element. 前記第１段差部および前記第２段差部のいずれか一方は、前記第１光導波路および前記第２光導波路の延びる方向と直交する方向の前記半導体層の端面から前記第１光導波路および前記第２光導波路に向かって延びるように形成されているとを特徴とする請求項９に記載の半導体素子。   One of the first stepped portion and the second stepped portion is formed from the end face of the semiconductor layer in a direction orthogonal to the extending direction of the first optical waveguide and the second optical waveguide. The semiconductor element according to claim 9, wherein the semiconductor element is formed to extend toward the two optical waveguides. 前記第１段差部および前記第２段差部の少なくとも一方は、複数からなり、
前記複数からなる第１段差部および第２段差部の少なくとも一方は、前記第１の方向または前記第２の方向に延びる同一直線上に配置されていることを特徴とする請求項１〜１０のいずれか１項に記載の半導体素子。 At least one of the first stepped portion and the second stepped portion comprises a plurality of
The at least one of the plurality of first step portions and second step portions is arranged on the same straight line extending in the first direction or the second direction. The semiconductor element of any one of Claims. 前記第１段差部および前記第２段差部は、エッチング加工により形成されていることを特徴とする請求項１〜１１のいずれか１項に記載の半導体素子。   The semiconductor element according to claim 1, wherein the first step portion and the second step portion are formed by etching. 請求項１〜１２のいずれか１項に記載の半導体素子と、
前記半導体素子が搭載されるサブマウントとを備えたことを特徴とする半導体装置。 The semiconductor element according to any one of claims 1 to 12,
A semiconductor device comprising: a submount on which the semiconductor element is mounted.
JP2007226053A 2007-08-31 2007-08-31 Semiconductor element and semiconductor device equipped with it Withdrawn JP2009059905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007226053A JP2009059905A (en) 2007-08-31 2007-08-31 Semiconductor element and semiconductor device equipped with it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007226053A JP2009059905A (en) 2007-08-31 2007-08-31 Semiconductor element and semiconductor device equipped with it

Publications (1)

Publication Number Publication Date
JP2009059905A true JP2009059905A (en) 2009-03-19

Family

ID=40555379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007226053A Withdrawn JP2009059905A (en) 2007-08-31 2007-08-31 Semiconductor element and semiconductor device equipped with it

Country Status (1)

Country Link
JP (1) JP2009059905A (en)

Similar Documents

Publication Publication Date Title
JP6258414B2 (en) Edge-emitting etching facet laser
JP5598297B2 (en) Semiconductor light modulation device and manufacturing method thereof
US20110281382A1 (en) Nitride-based semiconductor device and method of fabricating the same
JP2009004820A (en) Nitride-based semiconductor element, and method for manufacturing the same
JP4998210B2 (en) Manufacturing method of semiconductor light emitting device
JP2006278661A (en) Optical semiconductor element and its manufacturing method, and optical semiconductor device
JP7241572B2 (en) Semiconductor optical device, optical module, and method for manufacturing semiconductor optical device
JP2006278694A (en) Optical semiconductor device
US9466947B2 (en) Semiconductor laser diode with shortened cavity length
JP2009070835A (en) Semiconductor element and manufacturing method thereof
JP2017034080A (en) Semiconductor light-emitting element
JP2009059905A (en) Semiconductor element and semiconductor device equipped with it
JP2005183621A (en) Method for manufacturing semiconductor light emitting device
JP2010028020A (en) Semiconductor laser element, semiconductor wafer, and method for manufacturing semiconductor laser element
JP2010108993A (en) Bar-shaped semiconductor laser device and manufacturing method for the same
JP5118875B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP5043495B2 (en) Semiconductor light emitting device
JP2010258050A (en) Manufacture method of semiconductor laser element
JPH1187840A (en) Semiconductor optical element
JP4980091B2 (en) Semiconductor light emitting device manufacturing method
JP5292443B2 (en) Method for manufacturing optical semiconductor element
JP2010267795A (en) Method of manufacturing semiconductor laser element
JP2006286785A (en) Semiconductor light emitting device and its manufacturing method
JP2016082050A (en) Optical semiconductor device
JP4860499B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120508