JP2009054773A - Multilayer wiring board and manufacturing method thereof - Google Patents
Multilayer wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2009054773A JP2009054773A JP2007219777A JP2007219777A JP2009054773A JP 2009054773 A JP2009054773 A JP 2009054773A JP 2007219777 A JP2007219777 A JP 2007219777A JP 2007219777 A JP2007219777 A JP 2007219777A JP 2009054773 A JP2009054773 A JP 2009054773A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- conductive composition
- conductive paste
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電子機器等に使用される多層配線板(多層プリント配線板)に関し、特に、ビアホールに充填した導電性ペーストにより層間導通を得る構造の多層配線板及びその製造方法に関する。 The present invention relates to a multilayer wiring board (multilayer printed wiring board) used for electronic devices and the like, and more particularly, to a multilayer wiring board having a structure in which interlayer conduction is obtained by a conductive paste filled in via holes and a method for manufacturing the same.
近年の電子機器は、信号の高周波化、デジタル化に加えて、小型・軽量化が進み、それに伴って、電子機器に実装されるプリント配線板においても、高密度化、多層化が必要不可欠なものとなっている。プリント配線板を多層化した多層配線板では、絶縁基材にIVH(Interstitial Via Hole)等のビアホールを形成し、そのビアホールに導電性ペーストを充填することによって、基板裏表の導通(層間導通)を得るようにしたものが一般的である。 In recent years, electronic devices have become smaller and lighter in addition to higher-frequency and digitized signals, and accordingly, printed wiring boards mounted on electronic devices are also required to have higher densities and multilayers. It has become a thing. In multilayer wiring boards with multiple printed wiring boards, via holes such as IVH (Interstitial Via Hole) are formed in the insulating base material, and conductive via paste is filled in the via holes, thereby providing conduction (interlayer conduction) between the front and back of the board. What you get is common.
例えば、プリント基板の貫通孔に、樹脂中に金属フィラを分散させた導電性ペーストを充填することにより層間導通を得るようにした多層プリント基板が知られている(特許文献1参照)。また、プリント基板の貫通孔に粉末状の導電物質を充填し、その上に導電性ペーストを塗布して焼成することにより層間導通を得るようにしたビア形成方法が知られている(特許文献2参照)。また、プリント基板の貫通孔にマイクロ粒子導電性ペーストとナノ粒子導電性ペーストを層状に積層充填することにより層間導通を得るようにした多層配線板が知られている(特許文献3参照)。
図9は、従来の一般的な多層配線板におけるIVH部分の部分断面図である。図9に示すように、プリント配線板100は、相互に張り合わされた絶縁基材101と接着材層103とを有し、所定箇所にビアホール104が形成された積層板(絶縁層)110により構成されている。積層板110の絶縁基材101側の面には、ビアホール104の位置に回路パターンとなる導体層102aが形成されている。また、ビアホール104の内部には導電性ペースト105が充填されている。
FIG. 9 is a partial cross-sectional view of an IVH portion in a conventional general multilayer wiring board. As shown in FIG. 9, the printed
上記のように構成されたプリント配線板同士を積層して熱圧着すると、各プリント配線板の導電性ペースト105が高密度に圧縮されることになる。これにより、導電性ペースト105と導体層102a、102bとが密着して、基板表裏の電気的な導通が得られる。図9において、導電性ペースト105の下側に配置された導体層102bは、積層された図示しない他のプリント配線板に形成された導体層を示している。
When the printed wiring boards configured as described above are stacked and thermocompression bonded, the
上記のような多層配線板の電気的な導通のために用いられる導電性ペースト105は、樹脂バインダ中に金属フィラを分散させたものである。この導電性ペースト105をビアホール104の内部に充填した後、焼結処理すると、導体層102a(102b)と導電性ペースト105との界面に合金層107が形成される。この合金層107と導体層102a(102b)との接続強度が弱いと、実使用環境での冷熱サイクルによる繰り返し応力によって、導体層102a(102b)と導電性ペースト105との接触が不十分となり、電気的な導通に不具合が生じるおそれが生じる。
The
すなわち、絶縁基材101や接着材層103は、導電性ペースト105に比べて熱膨張係数が大きく、冷熱サイクルによる膨張/収縮も大きなものとなる。このような膨張/収縮は、図9に矢印で示すような応力F1、F2となって作用する。このため、冷熱サイクルにより絶縁基材101と接着材層103の膨張/収縮が繰り返されると、この応力F1、F2は導体層102a(102b)と導電性ペースト105との間を引き剥がす方向に作用することになり、導体層102a(102b)と合金層107との間(層間接続部)にクラックが生じ易くなる。そして、このクラックにより導体層102a(102b)と導電性ペースト105との接触が不十分となり、電気的な導通に不具合が生じることになる。
That is, the
本発明の目的は、導体層と導電性ペーストとの間の電気的な導通の耐久性を高め、冷熱サイクルの環境下においても、導通信頼性の高い多層配線板及びその製造方法を提供することにある。 An object of the present invention is to provide a multilayer wiring board having high electrical connection reliability between a conductor layer and a conductive paste and having high electrical connection reliability even in an environment of a thermal cycle and a method for manufacturing the same. It is in.
上記目的を達成するため、請求項1に係わる発明は、絶縁層の両側に第1、第2導体層が配置され、前記絶縁層に形成された層間導通穴に充填された導電性組成物の層により前記第1、第2導体層間が電気的に接続された多層配線板であって、前記層間導通穴の深さ方向に延びる複数の接続界面が形成され、複数種の導電性組成物が前記層間導通穴の径方向に沿って層状に充填されており、前記導電性組成物の層は、第1導電性組成物からなる層と、第2導電性組成物からなる層と、前記第1導電性組成物中の第1導電性金属と前記第2導電性組成物中の第2導電性金属との合金を含む合金層からなる層とを備えることを特徴とする。
In order to achieve the above object, the invention according to
請求項2に係わる発明は、相互に張り合わせた絶縁基材と接着材層とを有し、層間導通穴が形成された絶縁層と、前記層間導通穴の深さ方向に延びる複数の接続界面が形成され、前記層間導通穴の径方向に沿って層状に充填された導電性組成物の層と、前記絶縁層の絶縁基材側の面において前記層間導通穴の位置に形成され前記導電性組成物と電気的に接続された第1導体層と、前記絶縁層の接着材層側の面において前記層間導通穴の位置に形成され前記導電性組成物と電気的に接続された第2導体層とを有し、前記導電性組成物の層は、第1導電性組成物からなる層と、第2導電性組成物からなる層と、前記第1導電性組成物中の第1導電性金属と前記第2導電性組成物中の第2導電性金属との合金を含む合金層からなる層とを備えることを特徴とする多層配線板である。 The invention according to claim 2 includes an insulating base material and an adhesive layer laminated to each other, an insulating layer in which an interlayer conduction hole is formed, and a plurality of connection interfaces extending in the depth direction of the interlayer conduction hole. The conductive composition layer formed and filled in layers along the radial direction of the interlayer conduction hole, and the conductive composition formed at the position of the interlayer conduction hole on the surface of the insulating layer on the insulating substrate side A first conductor layer electrically connected to the object, and a second conductor layer formed at a position of the interlayer conduction hole on the surface of the insulating layer on the adhesive layer side and electrically connected to the conductive composition The conductive composition layer includes a layer made of a first conductive composition, a layer made of a second conductive composition, and a first conductive metal in the first conductive composition. And a layer made of an alloy layer containing an alloy with the second conductive metal in the second conductive composition. A multilayer wiring board, wherein.
請求項3に係わる発明は、絶縁基材と接着材層とを有する絶縁層の両側に導体層が配置され、前記絶縁層に形成された層間導通穴に前記導体層間を電気的に導通させる導電性組成物が充填された配線板を積層してなる多層配線板の製造方法であって、片面に導体層が設けられた絶縁基材の前記導体層と反対側の面に接着材層とマスク層を形成する工程と、前記絶縁基材に前記導体層を底部とする層間導通穴を形成する工程と、前記層間導通穴の深さ方向に延びる複数の接続界面が形成されるように、複数種の導電性組成物を前記層間導通穴の径方向に沿って層状に充填する工程と、前記マスク層を除去して、前記接着材層と前記導電性組成物の端部とを露出させる工程と、上記各工程を経て製作された配線板を含む複数の配線板を積層して熱圧着する工程とを備えることを特徴とする。 According to a third aspect of the present invention, a conductive layer is disposed on both sides of an insulating layer having an insulating base material and an adhesive layer, and the conductive layer is electrically connected to an interlayer conduction hole formed in the insulating layer. A method of manufacturing a multilayer wiring board in which a wiring board filled with a conductive composition is laminated, wherein an adhesive layer and a mask are provided on a surface opposite to the conductor layer of an insulating substrate provided with a conductor layer on one side. Forming a layer, forming an interlayer conduction hole having the conductor layer as a bottom in the insulating base, and forming a plurality of connection interfaces extending in a depth direction of the interlayer conduction hole. A step of filling a seed conductive composition in layers along the radial direction of the interlayer conduction hole, and a step of removing the mask layer to expose the adhesive layer and the end of the conductive composition And stacking a plurality of wiring boards including the wiring boards manufactured through the above steps Characterized in that it comprises the step of wearing.
請求項4に係わる発明は、請求項3において、前記層間導通穴の底部となる前記導体層に前記層間導通穴の径よりも小さな径の貫通穴を形成する工程を備え、前記導電性組成物を充填する工程において、前記貫通穴の外側を負圧とし、前記層間導通穴の上部から投入した前記導電性組成物の一部を前記貫通穴から外側に引き抜き、残りの前記導電性組成物を前記層間導通穴の側壁に形成することを特徴とする多層配線板の製造方法である。 The invention according to claim 4 comprises the step of forming a through hole having a diameter smaller than the diameter of the interlayer conduction hole in the conductor layer as the bottom of the interlayer conduction hole according to claim 3, In the step of filling, the outside of the through hole is set to a negative pressure, a part of the conductive composition introduced from the upper part of the interlayer conduction hole is pulled out from the through hole, and the remaining conductive composition is removed. It is a method for manufacturing a multilayer wiring board, wherein the multilayer wiring board is formed on a side wall of the interlayer conduction hole.
本発明によれば、層間絶縁穴の径方向に沿って異種の合金層が形成されるため、均一な界面が形成された従来構造に比べて層間接続部のクラックが成長しにくくなり、導体層と導電性組成物との間の電気的な導通の耐久性を高めることができる。したがって、冷熱サイクルの環境下においても、導通信頼性の高い多層配線板とすることができる。 According to the present invention, since a different kind of alloy layer is formed along the radial direction of the interlayer insulating hole, the crack in the interlayer connection portion is less likely to grow compared to the conventional structure in which a uniform interface is formed, and the conductor layer And the durability of electrical conduction between the conductive composition and the conductive composition can be enhanced. Therefore, a multilayer wiring board with high conduction reliability can be obtained even in an environment of a thermal cycle.
以下、本発明に係わる多層配線板及びその製造方法の実施形態について説明する。 Hereinafter, embodiments of a multilayer wiring board and a manufacturing method thereof according to the present invention will be described.
[実施形態1]
図1は、実施形態1に係わる多層配線板の部分断面図であり、特にIVH部分の構造を示したものである。本実施形態に示すプリント配線板10は、相互に張り合わされた絶縁基材11と接着材層13とを有し、所定箇所にビアホール(層間導通穴)14が形成された積層板(絶縁層)20により構成されている。積層板20の絶縁基材11側の面には、ビアホール14の位置に回路パターンとなる導体層12aが形成されている。そして、導体層12aを底部とするビアホール14の内部には、後述する複数の導電性ペースト(導電性組成物)からなる導電性ペースト層15が形成されている。図1において、導電性ペースト層15の下側に配置された導体層12bは、積層された図示しない他のプリント配線板に形成された導体層を示している。
[Embodiment 1]
FIG. 1 is a partial sectional view of a multilayer wiring board according to the first embodiment, and particularly shows the structure of an IVH portion. The printed
絶縁基材11としては、例えばポリイミド、LCP(Liquid Crystal Polymer)などの可とう性樹脂フィルムを用いることができる。
As the
導体層12a、12bとしては、例えば銅箔などの導電性部材を用いることができる。
As the
接着材層13としては、例えば熱可塑性ポリイミド等の熱可塑性の樹脂フィルムや、エポキシ系、ポリエステル系、フェノール系、アクリル系等の熱硬化性の樹脂フィルムを用いることができる。
As the
導電性ペースト層15は、第1導電性ペースト16と、第2導電性ペースト17と、これら2つのペーストの接続界面に形成される合金層18とから構成されている。第1、第2導電性ペースト16、17としては、μmサイズの金属フィラ(銅、錫、銀など)を樹脂バインダ中に分散させ、溶剤を含む粘性媒体に混ぜてペースト状にしたポリマー型導電性ペーストなどを用いることができる。本実施形態においては、複数種の導電性ペーストとして、後述するように、第1導電性ペースト16として銅ペースト、第2導電性ペースト17として錫ペーストを用いた例を示すが、本発明はこれに限定されるものではなく、種類の異なる導電性ペーストであれば、どのような組み合わせであってもよい。
The
更に、上述の導電性ペーストをビアホール14内に充填する手法としては、例えば、スクリーン印刷法、ディスペンス法、インクジェット法、無電解めっきなどを用いることができる。
Furthermore, as a method of filling the above-described conductive paste into the
また、第1導電性ペースト16と第2導電性ペースト17は、ビアホール14の深さ方向に延びる複数の接続界面が形成されるように、ビアホール14の径方向に沿って層状に充填されている。すなわち、最初にビアホール14の側壁に第1導電性ペースト16を形成し、次いで、この第1導電性ペースト16を内壁とするビアホール14の内部に第2導電性ペースト17を形成することにより、ビアホール14内部に2種の導電性ペーストを層状が充填されることになる。これら第1導電性ペースト16と第2導電性ペースト17は、図1の矢視Aから見たときに同心円状に形成される。このようにしてビアホール14内部に第1導電性ペースト16と第2導電性ペースト17とを充填した後、焼結処理を施すと、第1導電性ペースト16と第2導電性ペースト17との接続界面に、第1導電性ペースト16中の導電性金属と、第2導電性ペースト17中の導電性金属との合金を含む合金層18が形成される。なお、合金層18は、積層したプリント配線板の熱圧着と同時に焼結することで形成してもよい。
上記のように構成されたプリント配線板10を含む複数のプリント配線板を所定枚数積層し、熱圧着することにより、導体層12a、導電性ペースト層15、及び導体層12bがそれぞれ密着するため、導電性ペースト層15を介して導体層12a、12b間の電気的な導通が得られる。
The first
By laminating a predetermined number of printed wiring boards including the printed
本実施形態において、多層配線板を構成するプリント配線板10は、ビアホール14の深さ方向に延びる複数の接続界面が形成されるように、複数種の導電性ペーストがビアホール14の径方向に沿って層状に充填されているため、導体層12a(12b)と第1、第2導電性ペースト16、17、及び合金層18とのそれぞれの接続界面には、図1の部分拡大図である図2に示すように、厚みや接続強度が各々異なる合金層16a、17a、18aが形成される。
In the present embodiment, the printed
このように、導体層12a(12b)と導電性ペースト層15との接続界面には、厚みや接続強度が各々異なる複数の合金層が形成されるので、均一な合金層が形成された従来構造(図9)のように、層間接続部に発生したクラックが一気に成長することがなく、クラックの成長はいずれかの合金層において抑制されることになる。
Thus, since a plurality of alloy layers having different thicknesses and connection strengths are formed at the connection interface between the
すなわち、本実施形態の構造によれば、ビアホール14の径方向に沿って異種の合金層が複数形成されるため、均一な界面が形成された従来構造に比べてクラックが成長しにくくなるという効果がある。したがって、導体層12a(12b)と導電性ペースト層15との接触が維持され、電気的な導通の耐久性を高めることができる。この結果、冷熱サイクルの環境下においても、導通信頼性の高い多層配線板とすることができる。
That is, according to the structure of the present embodiment, a plurality of different alloy layers are formed along the radial direction of the via
次に、本実施形態に係わる多層配線板の製造方法を図3及び図4を参照しながら説明する。図3(a)〜(i)、及び図4(j)〜(l)は、本実施形態に係わる多層配線板の製造工程を示す模式図である。なお、以下に説明する実施形態において、材料、加工法などは一例を示したものにすぎない。すなわち、本発明は、ここでは記載していない様々な実施形態を含むことは勿論であり、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。 Next, the manufacturing method of the multilayer wiring board concerning this embodiment is demonstrated, referring FIG.3 and FIG.4. FIGS. 3A to 3I and FIGS. 4J to 4L are schematic views showing the manufacturing process of the multilayer wiring board according to this embodiment. In the embodiments described below, materials, processing methods, and the like are merely examples. That is, the present invention includes various embodiments that are not described herein, and the technical scope of the present invention is determined only by the invention specifying matters related to the appropriate claims from the above description. Is.
まず、図3(a)に示すように、ポリイミドからなる絶縁基材11の表面に銅箔の導体層12を張り合わせた積層板(絶縁層)20を出発材料とし、図3(b)に示すように、フォトリソグラフィーによって必要な部分のみが配線となるように回路パターンを形成する。以下、導体層12a、12bを導体層12とも表記する。
First, as shown in FIG. 3A, a laminate (insulating layer) 20 in which a copper
次に、図3(c)に示すように、絶縁基材11の裏面に、接着材層13となる熱可塑性ポリイミドの樹脂フィルムをラミネートする。続いて、図3(d)に示すように、接着材層13の表面にマスキングフィルム19となるプラスチックフィルムをラミネートする。このマスキングフィルム19は、後述する第1導電性ペーストがビアホール14内を除く接着材層13に塗布されるのを防ぐ役割を果たす。
Next, as shown in FIG. 3C, a thermoplastic polyimide resin film to be the
なお、マスキングフィルム19の材料に特に制限はなく、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフィニレンサルファイト、ポリイミド、ポリプロピレン、ポリエチレン、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、メラミン樹脂などのプラスチックフィルムを用いることができる。また、マスキングフィルム19のラミネーションは、ロールラミネータ、平行平板のプレスなどの手法を用いることができる。また、これらの手法を真空中で実施するようにしてもよい。
The material of the masking
次に、図3(e)に示すように、マスキングフィルム19上の所定位置から炭酸ガスレーザを照射して、導体層12を底部とするビアホール14を形成する。なお、ビアホール14の形成には、炭酸ガスレーザ以外にも、例えば、UV−YAGレーザやエキシマレーザなどのレーザを用いることができる。
Next, as shown in FIG. 3 (e), a carbon dioxide laser is irradiated from a predetermined position on the masking
また、ビアホール14を形成した後に、導体層12と導電性ペースト層15との接続信頼性を向上させるために、必要に応じて、ビアホール14内に残存したスミアを除去するデスミア処理を実施してもよい。また、酸化銅を除去するため、塩酸、硫酸などの水溶液を用いて洗浄してもよい。
In addition, after the via
次に、図3(f)に示すように、ビアホール14の側壁に第1導電性ペースト16となる銅ペーストをスクリーン印刷法により形成する。次いで、銅ペーストを乾燥させた後、図3(g)に示すように、第1導電性ペースト16を内壁とするビアホール14の内部に第2導電性ペースト17となる錫ペーストをスクリーン印刷法により形成する。そして、図3(h)に示すように、第1導電性ペースト16及び第2導電性ペースト17を焼結処理することにより、第1導電性ペースト16と第2導電性ペースト17との接続界面に合金層18を形成する。これにより、第1導電性ペースト16、第2導電性ペースト17は、ビアホール14の深さ方向に延びる複数の接続界面が形成されるように、ビアホール14の径方向に沿って層状に充填されることになる。更に、図3(i)に示すように、マスキングフィルム19を除去して、接着材層13と、導電性ペースト層15の突起部15aとをそれぞれ露出させる。
Next, as shown in FIG. 3F, a copper paste to be the first
以上の工程(a)〜(i)を経ることにより、1枚分のプリント配線板10が完成する。これを必要分だけ作製する。
Through the above steps (a) to (i), one printed
次に、図4(j)に示すように、上記と同様の工程で作製した複数枚のプリント配線板10と、絶縁基材11に回路パターンとなる導体層12が形成された最下層用のプリント配線板30とを、それぞれ位置合わせして積層する。位置合わせは、例えば、画像認識による手法、或いはそれぞれのプリント配線板10に設けた図示しない穴にピンを通すなどの手法を用いて行う。更に、図4(k)に示すように、積層した複数のプリント配線板10,30をプレス機により熱圧着する。このとき、同時に焼結がなされ、導電性ペースト層15と導体層12bとの間に合金層16a、17a、18aが形成される。
これによって、プリント配線板10,30の接着材層13と対応する絶縁基材11とが層間接着され、多層化された多層配線板40が完成する。また、熱圧着することにより、導電性ペースト層15の突起部15aが対向するプリント配線板の導体層12b(回路パターン)に押し付けられて潰され、ビアホール14内に高密度に充填される。同時に、導電性ペースト層15と導体層12bとの間に合金層16a、17a、18aが形成され、導電性ペースト層15と導体層12bとが密着するので、基板表裏の電気的な導通が得られる。
Next, as shown in FIG. 4 (j), a plurality of printed
As a result, the
そして、図4(l)に示すように、最上層となるプリント配線板10の表面を覆うように、絶縁膜41となるカバーレイ、或いはソルダーレジストを形成する。なお、図4(j)〜(l)では、導電性ペースト層15の断面を単一の模様で表している。
Then, as shown in FIG. 4L, a cover lay or a solder resist to be the insulating film 41 is formed so as to cover the surface of the printed
[実施形態2]
次に、実施形態2として、ビアホール14の内部に導電性ペースト層15を充填する他の手法について説明する。図5(a)〜(e)は、実施形態2における導電性ペースト層15の充填工程を示す模式図である。ここに示す各工程は図3(f)、(g)に相当するものであり、その他の工程は実施形態1と同じであるため説明を省略する。
[Embodiment 2]
Next, as a second embodiment, another method for filling the inside of the via
実施形態1で説明した図3(e)の工程に続いて、図5(a)に示すように、ビアホール14の底部となる導体層12にビアホール14の直径よりも小さい直径の貫通穴21を形成する。次に、図5(b)に示すように、マスキングフィルム19の表面にスクイーズプレート22をセットし、このスクイーズプレート22を矢印xの方向に移動させて、第1導電性ペースト16となる銅ペーストをスキージングする。このとき、貫通穴21から所定の真空度で真空引きすることにより、貫通穴21の外側を負圧とする。これにより、図5(c)に示すように、スキージングによりビアホール14の内部に投入された第1導電性ペースト16の一部が矢印yの方向から外部に抜き取られ、残りの第1導電性ペースト16がビアホール14の側壁に形成される。次に、図5(d)に示すように、第2導電性ペースト17となる錫ペーストが抜け落ちない程度の真空度で真空引きしながら、同様の手法で錫ペーストをスキージングし、第2導電性ペースト17を第1導電性ペースト16の側壁に形成する。これにより、ビアホール14の内部に第1導電性ペースト16と第2導電性ペースト17が充填される。
Following the step of FIG. 3 (e) described in the first embodiment, as shown in FIG. 5 (a), a through
そして、図5(e)に示すように、第1導電性ペースト16及び第2導電性ペースト17を焼結処理することにより、第1導電性ペースト16と第2導電性ペースト17との接続界面に合金層18を形成する。これにより、第1導電性ペースト16、第2導電性ペースト17は、ビアホール14の深さ方向に延びる複数の接続界面が形成されるように、ビアホール14の径方向に沿って層状に充填されることになる。以後の工程は図4(j)〜(l)と同じである。
Then, as shown in FIG. 5 (e), the first
本実施形態では、導電性ペースト層15の一部が導体層12に形成した貫通穴21から露出するため、積層時には対向するプリント配線板の導電性ペースト層15と直接に接続されることになる。
In the present embodiment, since a part of the
また、本実施形態では、スキージングの際に、導体層12に形成した貫通穴21の外側を負圧となるようにしたので、ビアホール14内に各導電性ペーストを効率良く充填することができる。また、導電性ペースト中に含まれる気泡が貫通穴21から排出され、ビアホール14内に気泡が残存することがなく、導電性ペーストをより高密度に充填することができる。したがって、導体層12と導電性ペースト層15との密着性を高めることができ、導体層12と導電性ペースト層15との間の機械的信頼性、電気的信頼性を向上させることが可能となる。
Further, in this embodiment, the negative pressure is applied to the outside of the through
[実施形態3]
上記実施形態1、2では、第1導電性ペースト16と第2導電性ペースト17をビアホール14の径方向に沿って2層に形成した例について説明したが、この実施形態3では、更に複数層を形成した例について説明する。
[Embodiment 3]
In the first and second embodiments, the example in which the first
図6(a)、(b)は、実施形態3における導電性ペースト層15の充填工程を示す模式図である。ここに示す各工程は図3(f)、(g)に相当するものであり、その他の工程は実施形態1と同じであるため説明を省略する。また、貫通穴21の形成、及び導電性ペーストをスキージングする手法は図5(a)、(b)と同じであるため説明を省略する。
6A and 6B are schematic views showing a filling process of the
本実施形態においても、実施形態2で説明した手法により第1導電性ペースト16、第2導電性ペースト17のスキージングと真空引きを交互に行う。ここでは、図6(a)に示すように、実施形態2よりも第1導電性ペースト16、第2導電性ペースト17が薄く形成されるように真空度を設定する。そして、第1導電性ペースト16に次いで、第2導電性ペースト17を形成した後、更にもう一度、第1導電性ペースト16を形成する。最後に充填される第1導電性ペースト16については、銅ペーストが抜け落ちない程度の真空度で真空引きしながらスキージングし、ビアホール14の内部に充填する。
Also in this embodiment, squeezing and vacuuming of the first
そして、図6(b)に示すように、第1導電性ペースト16及び第2導電性ペースト17を焼結処理することにより、第1導電性ペースト16と第2導電性ペースト17との接続界面に複数の合金層18を形成する。これにより、第1導電性ペースト16、第2導電性ペースト17は、ビアホール14の深さ方向に延びる複数の接続界面が形成されるように、ビアホール14の径方向に沿って層状に充填されることになる。以後の工程は図4(j)〜(l)と同じである。
Then, as shown in FIG. 6B, the first
本実施形態についても、導電性ペースト層15の一部が導体層12に形成した貫通穴21から露出するため、積層時には対向するプリント配線板の導電性ペースト層15と直接に接続されることになる。
Also in this embodiment, since a part of the
本実施形態の構成によれば、導体層12と導電性ペースト層15との接続界面には、厚みや接続強度が各々異なる合金層が実施形態1よりも多く形成されることになるため、クラックの成長を抑制する効果を更に高めることができる。
According to the configuration of the present embodiment, more alloy layers having different thicknesses and connection strengths are formed at the connection interface between the
上述したような第1導電性ペースト16と第2導電性ペースト17を形成する工程を任意の回数交互に繰り返して行うことにより、導体層12と導電性ペースト層15との接続界面に、厚みや接続強度が各々異なる合金層を更に多く形成することができる。
By repeating the step of forming the first
以下、本発明に係わる多層配線板の実施例及び比較例について説明する。なお、本発明は下記実施例に示したものに限定されるものではなく、その要旨を変更しない範囲において、適宜に変更して実施することができるものである。 Examples of the multilayer wiring board according to the present invention and comparative examples will be described below. In addition, this invention is not limited to what was shown in the following Example, In the range which does not change the summary, it can change suitably and can implement.
[試験1]
ここでは、先に説明した実施形態2の構造をもつ多層配線板を実施例1とした。すなわち、実施例1は、実施形態2の図5(e)に示すように、第1導電性ペースト16を一層形成し、その内側に第2導電性ペースト17を充填した構造の多層配線板とした。また、比較例として、先に説明した特許文献1〜3の構造で多層配線板を作製した。すなわち、特許文献1(特開平7−176846号公報)を比較例1、特許文献2(特公平7−79195号公報)を比較例2、特許文献3(特開2005−340279号公報)を比較例3とした。
[Test 1]
Here, the multilayer wiring board having the structure of the second embodiment described above is referred to as Example 1. That is, in Example 1, as shown in FIG. 5E of the second embodiment, a multilayer wiring board having a structure in which a first
共通の構成として、25μm厚のポリイミドからなる絶縁基材の表面に、12μm厚の銅箔を張り合わせて導体層とした。また、回路パターンの大きさを50μm×50μmとした。更に、実施例1及び各比較例の構造を有するプリント配線板をそれぞれ5枚用意し、最下層用のプリント配線板と位置合わせして積層することにより、6層の多層配線板を作製した。 As a common configuration, a 12 μm thick copper foil was laminated on the surface of an insulating base material made of 25 μm thick polyimide to form a conductor layer. The size of the circuit pattern was 50 μm × 50 μm. Furthermore, five printed wiring boards each having the structure of Example 1 and each comparative example were prepared, and aligned with the printed wiring board for the lowermost layer to laminate, thereby producing a six-layer multilayer wiring board.
また、冷熱サイクル試験として、−40℃で30分放置後、125℃で30分放置する処理を1サイクルとし、これを1000サイクル繰り返す熱衝撃を与えた。そして、1サイクルごとに導体層と導電性ペースト層との間(層間接続部)の抵抗値変化率をテスタにて確認した。これは、層間接続部に発生したクラックが成長するにつれて、電気的な導通の不具合による抵抗値変化率も大きくなるため、抵抗値変化率を調べることにより、層間接続部におけるクラックの成長度合いを検証するものである。試験結果を図7に示す。 Further, as a cooling / heating cycle test, a process of leaving at −40 ° C. for 30 minutes and then leaving at 125 ° C. for 30 minutes was defined as one cycle, and a thermal shock was repeated 1000 times. Then, the resistance value change rate between the conductor layer and the conductive paste layer (interlayer connection portion) was confirmed by a tester every cycle. This is because, as the crack generated in the interlayer connection grows, the rate of change in resistance value due to electrical continuity failure also increases, so the degree of crack growth in the interlayer connection is verified by examining the rate of change in resistance value. To do. The test results are shown in FIG.
本試験において、1000サイクル終了後の抵抗値変化率は、比較例1の抵抗値変化率は37%、比較例2の抵抗値変化率は48%、比較例3の抵抗値変化率は29%となった。これに対して、実施例1の多層配線板では、1000サイクル終了後の抵抗値変化率が8%と小さいことが分かった。これは、導体層12と導電性ペースト層15との接続界面に種類の異なる複数の合金層が形成されたため、層間接続部において、材料の膨張/収縮によるクラックの成長が抑制されたものと推察される。
In this test, the resistance value change rate after 1000 cycles was 37% for the resistance value of Comparative Example 1, 48% for the resistance value of Comparative Example 2, and 29% for the resistance value of Comparative Example 3. It became. On the other hand, in the multilayer wiring board of Example 1, it was found that the rate of change in resistance value after 1000 cycles was as small as 8%. This is probably because a plurality of different types of alloy layers were formed at the connection interface between the
[試験2]
ここでは、実施例2として、実施形態3の図6(b)に示すように、第1導電性ペースト16を一層形成し、その内側に第2導電性ペースト17を一層形成し、更にその内側に第1導電性ペースト16を形成した構造の多層配線板を作製した。比較例1〜3及び冷熱サイクル試験の内容は試験1と同じである。試験結果を図8に示す。
[Test 2]
Here, as Example 2, as shown in FIG. 6B of Embodiment 3, one layer of the first
本試験において、比較例1〜3の抵抗値変化率は試験1と同じである。実施例2の多層配線板では、1000サイクル終了後の抵抗値変化率が2%と極めて小さいことが分かった。これは、導体層12と導電性ペースト層15との接続界面に、種類の異なる複数の合金層が実施例1よりも多く形成されているため、層間接続部において、材料の膨張/収縮によるクラックの成長が実施例1よりも更に抑制されたものと推察される。
In this test, the resistance change rate of Comparative Examples 1 to 3 is the same as
10…プリント配線板
11…絶縁基材
12(12a、12b)…導体層
13…接着材層
14…ビアホール(層間導通穴)
15…導電性ペースト層
15a…突起部
16…第1導電性ペースト(導電性組成物)
16a、17a、18a、18…合金層
17…第2導電性ペースト(導電性組成物)
19…マスキングフィルム
20…積層板(絶縁層)
21…貫通穴
22…スクイーズプレート
30…プリント配線板
40…多層配線板
41…絶縁膜
DESCRIPTION OF
DESCRIPTION OF
16a, 17a, 18a, 18 ...
19 ... Masking
DESCRIPTION OF
Claims (4)
前記層間導通穴の深さ方向に延びる複数の接続界面が形成され、複数種の導電性組成物が前記層間導通穴の径方向に沿って層状に充填されており、
前記導電性組成物の層は、第1導電性組成物からなる層と、第2導電性組成物からなる層と、前記第1導電性組成物中の第1導電性金属と前記第2導電性組成物中の第2導電性金属との合金を含む合金層からなる層と、を備えることを特徴とする多層配線板。 First and second conductor layers are disposed on both sides of the insulating layer, and the first and second conductor layers are electrically connected by a layer of a conductive composition filled in an interlayer conduction hole formed in the insulating layer. Multi-layered wiring board,
A plurality of connection interfaces extending in the depth direction of the interlayer conduction holes are formed, and a plurality of types of conductive compositions are filled in layers along the radial direction of the interlayer conduction holes,
The conductive composition layer includes a first conductive composition layer, a second conductive composition layer, a first conductive metal in the first conductive composition, and a second conductive composition. And a layer made of an alloy layer containing an alloy with the second conductive metal in the conductive composition.
前記層間導通穴の深さ方向に延びる複数の接続界面が形成され、前記層間導通穴の径方向に沿って層状に充填された導電性組成物の層と、
前記絶縁層の絶縁基材側の面において前記層間導通穴の位置に形成され前記導電性組成物と電気的に接続された第1導体層と、
前記絶縁層の接着材層側の面において前記層間導通穴の位置に形成され前記導電性組成物と電気的に接続された第2導体層と、
を有し、
前記導電性組成物の層は、第1導電性組成物からなる層と、第2導電性組成物からなる層と、前記第1導電性組成物中の第1導電性金属と前記第2導電性組成物中の第2導電性金属との合金を含む合金層からなる層と、を備えることを特徴とする多層配線板。 An insulating layer having an insulating base material and an adhesive layer laminated to each other, and having an interlayer conduction hole;
A plurality of connection interfaces extending in the depth direction of the interlayer conduction holes are formed, and a layer of a conductive composition filled in layers along the radial direction of the interlayer conduction holes;
A first conductor layer formed at a position of the interlayer conduction hole on the surface of the insulating layer on the insulating substrate side and electrically connected to the conductive composition;
A second conductor layer formed at a position of the interlayer conduction hole on the surface of the insulating layer on the adhesive layer side and electrically connected to the conductive composition;
Have
The conductive composition layer includes a first conductive composition layer, a second conductive composition layer, a first conductive metal in the first conductive composition, and a second conductive composition. And a layer made of an alloy layer containing an alloy with the second conductive metal in the conductive composition.
片面に導体層が設けられた絶縁基材の前記導体層と反対側の面に接着材層とマスク層を形成する工程と、
前記絶縁基材に前記導体層を底部とする層間導通穴を形成する工程と、
前記層間導通穴の深さ方向に延びる複数の接続界面が形成されるように、複数種の導電性組成物を前記層間導通穴の径方向に沿って層状に充填する工程と、
前記マスク層を除去して、前記接着材層と前記導電性組成物の端部とを露出させる工程と、
上記各工程を経て製作された配線板を含む複数の配線板を積層して熱圧着する工程と、
を備えることを特徴とする多層配線板の製造方法。 A wiring in which a conductor layer is disposed on both sides of an insulating layer having an insulating base and an adhesive layer, and a conductive composition for electrically connecting the conductor layers to the interlayer conductive holes formed in the insulating layer is filled A method for producing a multilayer wiring board obtained by laminating boards,
Forming an adhesive layer and a mask layer on the surface opposite to the conductor layer of the insulating base provided with a conductor layer on one side;
Forming an interlayer conduction hole having the conductor layer as a bottom in the insulating base;
Filling a plurality of types of conductive compositions in layers along the radial direction of the interlayer conduction holes so that a plurality of connection interfaces extending in the depth direction of the interlayer conduction holes are formed;
Removing the mask layer to expose the adhesive layer and the end of the conductive composition;
Laminating and thermocompression bonding a plurality of wiring boards including the wiring board produced through the above steps;
A method for producing a multilayer wiring board, comprising:
前記導電性組成物を充填する工程において、前記貫通穴の外側を負圧とし、前記層間導通穴の上部から投入した前記導電性組成物の一部を前記貫通穴から外側に引き抜き、残りの前記導電性組成物を前記層間導通穴の側壁に形成すること、
を特徴とする請求項3に記載の多層配線板の製造方法。 Comprising a step of forming a through hole having a diameter smaller than the diameter of the interlayer conduction hole in the conductor layer serving as the bottom of the interlayer conduction hole;
In the step of filling the conductive composition, the outside of the through hole is set to a negative pressure, a part of the conductive composition introduced from the upper part of the interlayer conductive hole is pulled out from the through hole, and the remaining the Forming a conductive composition on a sidewall of the interlayer conduction hole;
The method for producing a multilayer wiring board according to claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219777A JP2009054773A (en) | 2007-08-27 | 2007-08-27 | Multilayer wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219777A JP2009054773A (en) | 2007-08-27 | 2007-08-27 | Multilayer wiring board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054773A true JP2009054773A (en) | 2009-03-12 |
Family
ID=40505600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219777A Pending JP2009054773A (en) | 2007-08-27 | 2007-08-27 | Multilayer wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054773A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169408A1 (en) * | 2011-06-08 | 2012-12-13 | 京セラ株式会社 | Circuit board and electronic device provided with same |
JP2015026689A (en) * | 2013-07-25 | 2015-02-05 | 富士通株式会社 | Circuit board, manufacturing method of circuit board, and electronic apparatus |
-
2007
- 2007-08-27 JP JP2007219777A patent/JP2009054773A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169408A1 (en) * | 2011-06-08 | 2012-12-13 | 京セラ株式会社 | Circuit board and electronic device provided with same |
JP5349714B2 (en) * | 2011-06-08 | 2013-11-20 | 京セラ株式会社 | Circuit board and electronic device having the same |
US9820379B2 (en) | 2011-06-08 | 2017-11-14 | Kyocera Corporation | Circuit board and electronic device including same |
JP2015026689A (en) * | 2013-07-25 | 2015-02-05 | 富士通株式会社 | Circuit board, manufacturing method of circuit board, and electronic apparatus |
US9769936B2 (en) | 2013-07-25 | 2017-09-19 | Fujitsu Limited | Production method of circuit board |
US10327340B2 (en) | 2013-07-25 | 2019-06-18 | Fujitsu Limited | Circuit board, production method of circuit board, and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI225762B (en) | Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same | |
TWI466607B (en) | Printed circuit board having buried component and method for manufacturing same | |
TWI336225B (en) | Wiring board, multilayer wiring board, and method for manufacturing the same | |
JP4075673B2 (en) | Copper-clad laminate for multilayer printed wiring board, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
KR101868680B1 (en) | Circuit board, production method of circuit board, and electronic equipment | |
WO2004016054A1 (en) | Wiring substrate and wiring substrate connection structure | |
US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
JP2006313932A (en) | Multilayer circuit board and manufacturing method therefor | |
WO2004017689A1 (en) | Multilayer printed wiring board and production method therefor | |
KR100716809B1 (en) | A PCB using the ACF and manufacturing method thereof | |
JP4598140B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2007109697A (en) | Multilayer printed wiring board and method of manufacturing same | |
JP4728054B2 (en) | Multilayer wiring substrate, multilayer wiring substrate manufacturing method, and multilayer wiring board | |
JP2009054773A (en) | Multilayer wiring board and manufacturing method thereof | |
JP4012022B2 (en) | Multilayer wiring substrate, base material for multilayer wiring substrate, and manufacturing method thereof | |
JP4961180B2 (en) | Printed wiring board | |
JP4824972B2 (en) | Circuit wiring board and manufacturing method thereof | |
JP4821276B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
JP2008181914A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
KR100704927B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
JP2009043917A (en) | Multilayered wiring board, and manufacturing method thereof | |
JP2007242872A (en) | Multilayer printed wiring board, and manufacturing method thereof | |
JP2008181915A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
WO2023176063A1 (en) | Multilayer substrate, multilayer substrate production method, and electronic device | |
JP2002344141A (en) | Multilayer circuit board and manufacturing method thereof |