JP2009049115A - Semiconductor device, and manufacturing method thereof - Google Patents
Semiconductor device, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2009049115A JP2009049115A JP2007212651A JP2007212651A JP2009049115A JP 2009049115 A JP2009049115 A JP 2009049115A JP 2007212651 A JP2007212651 A JP 2007212651A JP 2007212651 A JP2007212651 A JP 2007212651A JP 2009049115 A JP2009049115 A JP 2009049115A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- semiconductor device
- substrate
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
図6(a)及び(b)は従来例に係る半導体装置90の構成例を示す断面図と、その一部を拡大した図である。図6(a)に示すように、この半導体装置90はCSP(Chip Size Package)の一例であり、半導体チップ81と、配線基板83と、半導体チップ81と配線基板83との間にあるフィルム状の接着剤85と、配線基板83の裏面に設けられた複数個の半田ボール87、とを含んだ構成となっている。半導体チップ81はその能動面に突起状電極(以下、バンプともいう。)91を有し、配線基板83はその表面から裏面にかけて複数の層からなる配線パターン(図示せず)を有する。この半導体装置90では、半導体チップ81は配線基板83にフェースダウンで取り付けられており、半導体チップ81のバンプ91は配線基板83表面の配線パターンに接合されている。このような実装形態は、フリップチップ実装とも呼ばれており、例えば特許文献1に開示されている。
ところで、図6(a)に示した半導体装置90を製造する際の、ダイアタッチ工程では、配線基板83にフィルム状の接着剤85を配置した後、熱と加重とにより半導体チップ81を配線基板83側に押圧する。このとき、接着剤85は半導体チップ81下から部分的にはみ出し、このはみ出した部分85aからバンプ91近傍にかけて接着剤85中に細かなボイド(空隙)hが入ってしまうことが多かった。
By the way, in the die attach process when manufacturing the
また、図6(a)に示すように、接着剤85のはみ出した部分85aは露出しているため、実際の使用環境下ではこの部分85aに水分が直接付着する場合がある。ここで、接着剤85のはみ出した部分85aに水分が付着すると、接着剤85に含まれる不純物が水分と共にボイドhに入り込み、ボイドhを伝って半導体装置90の内部に入り込んでしまうおそれがあった。上記不純物が水分と共にバンプ91近傍にまで到達すると、半導体チップ81の腐食を引き起して信頼性を損なうおそれがあった。
Further, as shown in FIG. 6A, since the
一方、上記の半導体装置90では、熱膨張係数の違いなどにより、半導体チップ81と接着剤85及び配線基板83間で応力が発生する。この応力の緩和を目的として、図6(b)に示すように、半導体チップ81の側面81aに沿って樹脂層95を形成する場合がある。この場合、接着剤85のはみ出した部分85aは樹脂層95で覆われるので剥き出しとはならず、水分が直接付着することを防ぐことができる。しかしながら、図6(b)では、樹脂層95中の不純物が湿度により溶け出す場合があり、溶け出した不純物は接着剤85に到達し、さらに、ボイドhを伝ってバンプ91近傍にまで到達するおそれがあった。
そこで、この発明はこのような問題に鑑みてなされたものであって、半導体装置の信頼性を向上できるようにした半導体装置及びその製造方法の提供を目的とする。
On the other hand, in the
Accordingly, the present invention has been made in view of such problems, and it is an object of the present invention to provide a semiconductor device and a method for manufacturing the same that can improve the reliability of the semiconductor device.
上記課題を解決するために、発明1の半導体装置は、基板と、第1の面に電極を有する半導体チップであって、前記第1の面が前記基板と対向するように取り付けられた前記半導体チップと、前記基板と前記半導体チップとの間にある第1樹脂と、前記基板と前記半導体チップの側面とに接する第2樹脂と、を備え、前記第2樹脂に含まれる不純物の濃度は2mg/L以下であることを特徴とするものである。
ここで、本発明の「第1樹脂」は例えばシート状の接着剤である。「第2樹脂」は例えばエポキシ樹脂であり、当該第2樹脂に含まれる「不純物」は例えば塩素イオン(Cl-)である。なお、発明1〜4の半導体装置では、第2樹脂は既に硬化後の状態(即ち、固体状態)であり、硬化した状態で不純物濃度が2mg/L以下となっている。
In order to solve the above-described problems, a semiconductor device according to a first aspect of the present invention is a semiconductor chip having a substrate and an electrode on a first surface, and the semiconductor is attached so that the first surface faces the substrate. A chip, a first resin between the substrate and the semiconductor chip, and a second resin in contact with the substrate and a side surface of the semiconductor chip, and the concentration of impurities contained in the second resin is 2 mg / L or less.
Here, the “first resin” of the present invention is, for example, a sheet-like adhesive. The “second resin” is, for example, an epoxy resin, and the “impurities” contained in the second resin are, for example, chlorine ions (Cl − ). In the semiconductor devices of the
発明2の半導体装置は、発明1の半導体装置において、前記第1樹脂は前記半導体チップ下からはみ出した部分を有し、当該はみ出した部分を前記第2樹脂が覆っていることを特徴とするものである。
発明3の半導体装置は、発明1又は発明2の半導体装置において、前記半導体チップの側面全体を前記第2樹脂が覆っていることを特徴とするものである。
発明4の半導体装置は、発明1から発明3の何れか一の半導体装置において、前記半導体チップは、前記第1の面とは反対側の第2の面を有し、前記第2樹脂は前記第2の面を覆っていることを特徴とするものである。
発明5の半導体装置は、発明4の半導体装置において、前記第2樹脂は前記第2の面を全て覆っていることを特徴とするものである。
A semiconductor device according to a second aspect of the invention is the semiconductor device according to the first aspect, wherein the first resin has a portion protruding from below the semiconductor chip, and the protruding portion covers the second resin. It is.
A semiconductor device according to a third aspect of the invention is the semiconductor device according to the first or second aspect, wherein the second resin covers the entire side surface of the semiconductor chip.
The semiconductor device according to a fourth aspect is the semiconductor device according to any one of the first to third aspects, wherein the semiconductor chip has a second surface opposite to the first surface, and the second resin is the The second surface is covered.
A semiconductor device according to a fifth aspect of the invention is the semiconductor device according to the fourth aspect of the invention, wherein the second resin covers the entire second surface.
発明6の半導体装置装置は、発明1から発明3の何れか一の半導体装置において、前記不純物は、塩素イオンであることを特徴とするものである。
発明1〜発明6の半導体装置によれば、第1樹脂は、基板と半導体チップとによって断面視で上下方向から挟まれ、且つ、第2樹脂によって側方から封止される。従って、第1樹脂に水分が直接付着することを防ぐことができる。また、第2樹脂に含まれる不純物濃度は2mg/L以下であり、湿度により溶け出す不純物量を少なくすることができる。これにより、水分及び不純物がボイドを伝って半導体装置の内部へ入り込むことを防ぐことができ、半導体チップの腐食を防止することができるので、半導体装置の信頼性向上に寄与することができる。
A semiconductor device device of an invention 6 is the semiconductor device according to any one of the
According to the semiconductor devices of the
発明7の半導体装置の製造方法は、第1樹脂を介して、第1の面に電極を有する半導体チップを基板に取り付ける工程であって、前記第1の面が前記基板と対向するように前記半導体チップを前記基板に取り付ける工程と、前記基板と前記半導体チップの側面とに接するように液状の第2樹脂を設ける工程と、前記液状の第2樹脂を硬化させる工程と、を含み、前記液状の第2樹脂を設ける工程では、前記液状の第2樹脂として不純物濃度が2mg/L以下の樹脂を使用することを特徴とするものである。 A method of manufacturing a semiconductor device according to a seventh aspect of the present invention is a step of attaching a semiconductor chip having an electrode on a first surface to a substrate via a first resin, wherein the first surface is opposed to the substrate. A step of attaching a semiconductor chip to the substrate; a step of providing a liquid second resin so as to contact the substrate and a side surface of the semiconductor chip; and a step of curing the liquid second resin. In the step of providing the second resin, a resin having an impurity concentration of 2 mg / L or less is used as the liquid second resin.
ここで、発明7の半導体装置の製造方法では、液状の第2樹脂の不純物濃度が2mg/L以下となっている。この点は発明1〜6の半導体装置と異なる。即ち、発明1〜6では第2樹脂の固体状態における不純物濃度を2mg/L以下に規定しているのに対して、発明7では第2樹脂の液体状態における不純物濃度を2mg/L以下に規定している。また、発明7の「液状の第2樹脂」が例えば加熱硬化型の樹脂である場合、「所定処理」は加熱処理である。第2樹脂を硬化させる工程では、加熱処理により液状の第2樹脂に含まれる溶媒成分が揮発するため、液状のときと比べて硬化後では第2樹脂の体積が若干減少することが想定される。従って、液状の第2樹脂の不純物濃度が2mg/L以下であっても、硬化後の不純物濃度は2mg/Lを若干上回る可能性がある。
Here, in the manufacturing method of the semiconductor device of the
発明7の半導体装置の製造方法によれば、第1樹脂に水分が直接付着することを防ぐことができ、また、第2樹脂から溶け出す不純物量を少なくすることができる。従って、水分及び不純物がボイドを伝って半導体装置の内部へ入り込むことを防ぐことができ、半導体チップの腐食を防止することができる。その結果、半導体装置の信頼性向上に寄与することができる。 According to the method for manufacturing a semiconductor device of the seventh aspect, it is possible to prevent moisture from adhering directly to the first resin, and to reduce the amount of impurities that are dissolved from the second resin. Therefore, moisture and impurities can be prevented from entering the inside of the semiconductor device through the void, and corrosion of the semiconductor chip can be prevented. As a result, the reliability of the semiconductor device can be improved.
なお、従来技術では、例えば特許文献1に開示されているように、半導体チップと基板とに挟まれたシート状の接着剤をその側方から樹脂で封止する技術が知られている。しかしながら、従来技術において上記樹脂の不純物濃度は液状で通常5〜6mg/Lであり、これを液状で2mg/L以下にわざわざ低減することは今まで行われてこなかった。また、上記樹脂の不純物濃度を液状で2mg/L以下にまで低減することのメリットも今まで知られていなかった。
In the prior art, as disclosed in
以下、図面を参照しながら、本発明の実施の形態について説明する。
(1)第1実施形態
図1〜図3は本発明の第1実施形態に係る半導体装置100の製造方法を示す工程図であり、図1(a)〜(e)は断面図、図2(a)は平面図、図2(b)は図2(a)をX2−X´2に沿って切断した断面図、図3(a)は平面図、図3(b)は図3(a)をX3−X´3に沿って切断した断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(1) First Embodiment FIGS. 1 to 3 are process diagrams showing a method for manufacturing a
図1(a)に示すように、まず始めに、半導体チップ1を用意する。この半導体チップ1はウエーハ工程(前工程)で製造されたものであり、回路素子(図示せず)を有し、半導体チップ1の表面に回路素子と電気的に接続されている電極と、回路素子に繋がり、電極上に設けられた複数のバンプ11とが形成されている。バンプ11は半導体チップ1の表面に露出しており、例えば金(Au)からなる。なお、半導体チップ1の表面には、バンプ11を避けてパッシベーション膜(図示せず)も形成されている。
As shown in FIG. 1A, first, a
次に、図1(b)に示すように、配線基板3を用意する。この配線基板3は例えばインターポーザであり、その表面から裏面にかけて複数の層からなる配線パターン(図示せず)を有する。これら各層の配線パターンは例えばスルーホールによって互いに電気的に接続されている。なお、この配線基板3は、有機系(例えばポリイミド樹脂、エポキシ樹脂)又は無機系(例えばセラミック、ガラス)のいずれの材料であっても良く、これらの複合構造からなるものであっても良い。
Next, as shown in FIG. 1B, a
次に、図1(b)に示すように、配線基板3表面の、半導体チップ1が取り付けられる領域(以下、チップ取付け領域ともいう。)にフィルム状の接着剤5を貼り付ける。この接着剤5は、例えばACF(Anisotropic Conductive Film:異方性導電フィルム)又はNCF(Non Conductive Film)である。ACFは、例えば熱硬化性のエポキシ樹脂に導電性の粒子を分散させた樹脂である。
Next, as shown in FIG. 1B, a film-
次に、図1(c)に示すように、電極が設けられた面若しくはバンプ11が設けられた面が配線基板3と対向するように、半導体チップ1を配線基板3に取り付ける(ダイアタッチ工程)。ここでは、ボンディングツール(図示しない)を用いて半導体チップ1の表面を配線基板3の表面に押し当てると共に、これら半導体チップ1と配線基板3との間にあるフィルム状の接着剤5を所定の温度に加熱する。これにより、半導体チップ1の表面と配線基板3の表面とが接着し、半導体チップ1が有するバンプ11と、配線基板3が有する配線パターンとが接合される。
Next, as shown in FIG. 1C, the
なお、ダイアタッチ工程では、加熱により接着剤5は流動性が高くなっているので、接着剤5の一部が半導体チップ1下からはみ出す場合がある。以後、この接着剤5の半導体チップ1下からはみ出した部分を、はみ出し部分5aとも呼ぶ。また、ダイアタッチ後は、半導体チップ1の裏面(即ち、能動面とは反対側の面)に製品の名称や番号、商標等をレーザ又はインクジェットプリントで記しても良い。
In the die attach process, since the fluidity of the adhesive 5 is increased by heating, a part of the adhesive 5 may protrude from the bottom of the
次に、図1(d)に示すように、配線基板3の裏面に半田ボール7を取り付ける。これら半田ボール7は外部(例えば、半導体装置100が取り付けられるマザーボード)との電気的コンタクトをとるための球状端子である。この取付け工程では、例えば、配線基板3裏面の所定位置に半田ボール7を搭載し、リフロー炉等で半田ボール7を加熱溶融することによって、半田ボール7を配線基板3が有する配線パターンに接合する。
Next, as shown in FIG. 1D,
次に、図1(e)に示すように、半田ボール7が形成された側にシート9を貼付し、この状態で配線基板3をダイシングして半導体装置100を個片化する(ダイシング工程)。このダイシング工程では、シート9を切らないように配線基板3のみをダイシングする。その後、個片化されたシート9から半導体装置100を剥がす。シート9に塗布されている接着剤5が例えば紫外線硬化型の場合、シート9に紫外線を照射することでその接着力を無くすことができ、シート9から個々の半導体装置100を無理なく剥がすことができる。
図2(a)及び(b)は、シートから半導体装置100を剥離した後の図である。図2(a)及び(b)に示すように、半導体チップ1と配線基板3との間にはフィルム状の接着剤5が存在し、この接着剤5の半導体チップ1下からはみ出した部分5aは露出した状態となっている。
Next, as shown in FIG. 1E, a
2A and 2B are views after the
次に、図3(a)及び(b)において、例えばディスペンスノズル13から配線基板3の表面に向けて液状の樹脂15´を吐出し、これを半導体チップ1の側面1aと配線基板3の表面とに接するように、半導体チップ1の側面に沿って配線基板3上に塗布する。この液状の樹脂15´は例えば加熱硬化型のエポキシ樹脂である。また、液状の樹脂15´には不純物濃度が2mg/L以下の樹脂を使用する。不純物とは、例えば塩素イオン(Cl-)である。
Next, in FIGS. 3A and 3B, for example, a
次に、例えば、半導体チップ1を含む配線基板3全体に加熱処理を施して、液状の樹脂15´を硬化させる。これにより、図3(a)及び(b)に示すように、配線基板3と半導体チップ1の側面1aとに接し、且つ、接着剤5の半導体チップ1下からはみ出している部分5aを隙間なく覆う形状の樹脂層15を形成する。ここでは、ディスペンスノズル13から吐出する樹脂15´の不純物濃度が2mg/L以下であるため、硬化後の樹脂層15の不純物濃度も2mg/L以下、若しくは2mg/Lを若干上回る程度となる。また、硬化後の樹脂層15は耐熱性を有する。なお、側面1aは、半導体チップ1の、基板と対向する面と、基板と対向する面とは反対側の面と、を繋ぐ面といっても良い。
Next, for example, the
このように、本発明の第1実施形態によれば、図3(a)及び(b)に示すように、シート状の接着剤5は、配線基板3と半導体チップ1とによって断面視で上下方向から挟まれ、且つ、樹脂層51によって側方から封止される。従って、シート状の接着剤5に水分が直接付着することを防ぐことができる。また、ディスペンスノズル13から吐出される液状の樹脂15´の不純物濃度は2mg/L以下と極めて低濃度であるため、湿度により樹脂層15から溶け出す不純物量を少なくすることができる。これにより、水分及び不純物が接着剤5中のボイドを伝って半導体装置100の内部へ入り込むことを防ぐことができ、半導体チップ1の腐食を防止することができるので、半導体装置100の信頼性を高めることができる。
As described above, according to the first embodiment of the present invention, as shown in FIGS. 3A and 3B, the sheet-
この第1実施形態では、配線基板3が本発明の「基板」に対応し、フィルム状の接着剤5が本発明の「第1樹脂」に対応している。また、樹脂15´が本発明の「液状の第2樹脂」に対応し、樹脂層15が本発明の「(硬化後の)第2樹脂」に対応している。
なお、上記の第1実施形態では、配線基板3をダイシングした後で液状の樹脂15´を塗布する場合について説明した。しかしながら、樹脂15´の塗布はダイシング後に限られることはなく、ダイアタッチ以降の工程であれば、どの工程で実施しても良い。また、樹脂15´の塗布はディスペンスに限らず、真空モールド等、別の方法を用いても良い。ここで、真空モールドとは、例えば、半導体チップ1を含む配線基板3の表面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内に樹脂15´を供給する方法のことである。
In the first embodiment, the
In the first embodiment, the case where the
(2)その他の実施形態
上記の第1実施形態では、シート状の接着剤5を側方から封止するために、樹脂層15を半導体チップ1の側面に沿って形成する場合について説明したが、本発明の封止はこれに限られるものではない。この点について、図4及び図5を参照しながら説明する。
図4(a)及び(b)は、本発明の第2、第3実施形態に係る半導体装置100の構成例を示す断面図である。図4(a)及び(b)において、図1〜図3と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
(2) Other Embodiments In the first embodiment described above, the case where the
4A and 4B are cross-sectional views showing a configuration example of the
例えば、図4(a)に示すように、半導体チップ1の裏面(基板と対向する面とは反対側の面)を覆うように樹脂層25を形成しても良い。このとき、樹脂層25は、半導体チップ1の裏面全てを覆うように形成しても良い。さらに、図4(b)に示すように、半導体チップ1の側面1aを完全に覆うと共に、半導体チップ1の裏面を完全に露出するように樹脂層35を形成しても良い。特に、図4(b)に示すような樹脂層35を形成する場合は、アンダーフィル剤のような流動性の高い樹脂を使用することで樹脂層35を効率良く形成することが可能である。
For example, as shown in FIG. 4A, the
アンダーフィル剤を使用して樹脂層35を形成する場合は、例えば図5(a)に示すように、チップ取付け領域を一定距離の余裕を持って囲むことが可能な枠体41を用意する。この枠体41は、例えばフッ素樹脂で構成されていることが望ましい。これにより、後の工程で、枠体41の樹脂層35からの取り外しが容易となる。次に、図5(b)に示すように、この枠体41を配線基板3の表面側に被せる。ここでは、枠体41の中心と、半導体チップ1の中心とが平面視で重なるように、枠体41の配置を調整しておく。
When the
そして、この枠体41の内側にアンダーフィル剤を塗布する。ここで、アンダーフィル剤は、例えば、一液性加熱硬化型のエポキシ樹脂である。この塗布工程では、気泡の発生を防ぐために空気の抜け道を確保しながらアンダーフィル剤を塗布する。次に、配線基板3上に供給されたアンダーフィル剤を加熱して硬化させる。硬化したアンダーフィル剤が、図4(b)に示した樹脂層35である。その後、樹脂層35から枠体41を取り外す。
Then, an underfill agent is applied to the inside of the
この第2、第3実施形態では、不純物濃度が2mg/L以下の液状の樹脂又はアンダーフィル剤を使用して、樹脂層25、35を形成する。これにより、水分及び不純物がボイドを伝って半導体装置100の内部へ入り込むことを防ぐことができ、半導体チップ1の腐食を防止することができる。図4(a)に示す第2実施形態では樹脂層25が本発明の「(硬化後の)第2樹脂」に対応し、図4(b)に示す第3実施形態では樹脂層35が本発明の「(硬化後の)第2樹脂」に対応している。その他の対応関係は図1〜図3に示した第1実施形態と同じである。
In the second and third embodiments, the resin layers 25 and 35 are formed using a liquid resin or an underfill agent having an impurity concentration of 2 mg / L or less. Thereby, moisture and impurities can be prevented from entering the inside of the
(3)実験結果
半導体装置の試験において、「高温高湿バイアス試験」がある。本試験は高温高湿(例:85℃、85%湿度)環境において、半導体チップに絶対最大定格の電圧を印加し続けるものである。求められる信頼性の程度により試験条件は異なり、又耐性も異なる。この試験における本発明の優位性を示すデータを表1に記す。
(3) Experimental results A semiconductor device test includes a “high temperature and high humidity bias test”. In this test, the voltage of the absolute maximum rating is continuously applied to the semiconductor chip in a high temperature and high humidity (eg, 85 ° C., 85% humidity) environment. Test conditions vary depending on the degree of reliability required, and resistance varies. Data showing the superiority of the present invention in this test is shown in Table 1.
表1において、「樹脂保護層」とは図1〜図3に示した樹脂層15のように、半導体チップの側面と配線基板とに接し、シート状の接着剤を側方から封止する樹脂層のことである。また、「Cl-濃度」は塩素イオン濃度であり、不純物濃度のことである。
また表1において、水準1は樹脂保護層無しのサンプルである。水準2は高不純物濃度の樹脂保護層有りで、樹脂保護層の形成に使用した液状樹脂のCl-濃度が5mg/Lのサンプルである。水準3は低不純物濃度の樹脂保護層有りで、樹脂保護層の形成に使用した液状樹脂のCl-濃度が2mg/L以下のサンプルである。このように、水準1はリファレンス、水準2は従来技術、水準3は本発明に係るサンプルである。
In Table 1, the “resin protective layer” is a resin that contacts the side surface of the semiconductor chip and the wiring substrate and seals the sheet-like adhesive from the side, like the
In Table 1,
表1に示すように、実験結果では、水準1では簡単に不良が発生した。また、水準1と比べて、水準2、3では不良の発生数が少なかった。さらに、水準2では不良の発生数はゼロではなかったが、水準3では不良の発生数がゼロだった。
このような実験結果から本発明者は、樹脂保護層に含まれるCl−の濃度(即ち、不純物濃度)の大小によって不良発生率が異なる、ということを見出した。実験結果から、樹脂保護層における不純物濃度は低ければ低いほど優位であると考えられ、液状樹脂における不純物濃度を2mg/L以下にすることで、不良発生数を著しく低減することができるということがわかった。
なお、樹脂保護層の不純物濃度は0mg/Lが最も理想的であると考えられるが、有機物である樹脂保護層において不純物濃度0mg/Lを実現することはほぼ不可能である。このような考えから、本発明では不純物濃度の下限を設定せず、上限のみを2mg/L以下に設定した。
As shown in Table 1, in the experimental results, defects were easily generated at
From such experimental results, the present inventor has found that the defect occurrence rate varies depending on the concentration of Cl − (ie, impurity concentration) contained in the resin protective layer. From the experimental results, it can be considered that the lower the impurity concentration in the resin protective layer is, the more dominant, and the number of defects can be remarkably reduced by setting the impurity concentration in the liquid resin to 2 mg / L or less. all right.
It is considered that the impurity concentration of the resin protective layer is most ideal 0 mg / L, but it is almost impossible to achieve the impurity concentration of 0 mg / L in the organic resin protective layer. From such an idea, the lower limit of the impurity concentration is not set in the present invention, and only the upper limit is set to 2 mg / L or less.
1 半導体チップ、3 配線基板、5 接着剤、5a 接着剤の(半導体チップ下から)はみ出した部分、7 半田ボール、9 シート、11 バンプ、15、25、35 (硬化後の)樹脂層、15´ (液状の)樹脂、41 枠体、100 半導体装置
DESCRIPTION OF
Claims (7)
第1の面に電極を有する半導体チップであって、前記第1の面が前記基板と対向するように取り付けられた前記半導体チップと、
前記基板と前記半導体チップとの間にある第1樹脂と、
前記基板と前記半導体チップの側面とに接する第2樹脂と、を備え、
前記第2樹脂に含まれる不純物の濃度は2mg/L以下であることを特徴とする半導体装置。 A substrate,
A semiconductor chip having an electrode on a first surface, the semiconductor chip attached so that the first surface faces the substrate;
A first resin between the substrate and the semiconductor chip;
A second resin in contact with the substrate and the side surface of the semiconductor chip,
The semiconductor device, wherein the concentration of impurities contained in the second resin is 2 mg / L or less.
前記第2樹脂は前記第2の面を覆っていることを特徴とする請求項1から請求項3の何れか一項に記載の半導体装置。 The semiconductor chip has a second surface opposite to the first surface,
4. The semiconductor device according to claim 1, wherein the second resin covers the second surface. 5.
前記基板と前記半導体チップの側面とに接するように液状の第2樹脂を設ける工程と、
前記液状の第2樹脂を硬化させる工程と、を含み、
前記液状の第2樹脂を設ける工程では、前記液状の第2樹脂として不純物濃度が2mg/L以下の樹脂を使用することを特徴とする半導体装置の製造方法。 A step of attaching a semiconductor chip having an electrode on a first surface to a substrate via a first resin, the step of attaching the semiconductor chip to the substrate such that the first surface faces the substrate;
Providing a liquid second resin in contact with the substrate and the side surface of the semiconductor chip;
Curing the second liquid resin,
In the step of providing the liquid second resin, a semiconductor device manufacturing method using a resin having an impurity concentration of 2 mg / L or less as the liquid second resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212651A JP2009049115A (en) | 2007-08-17 | 2007-08-17 | Semiconductor device, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212651A JP2009049115A (en) | 2007-08-17 | 2007-08-17 | Semiconductor device, and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009049115A true JP2009049115A (en) | 2009-03-05 |
Family
ID=40501083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007212651A Withdrawn JP2009049115A (en) | 2007-08-17 | 2007-08-17 | Semiconductor device, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009049115A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129826A (en) * | 2008-11-28 | 2010-06-10 | Denso Corp | Electronic apparatus and method of manufacturing the same |
JP2013141027A (en) * | 2013-04-15 | 2013-07-18 | Renesas Electronics Corp | Semiconductor device |
JP2013183054A (en) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | Manufacturing method of semiconductor device and semiconductor device |
US8710651B2 (en) | 2009-10-14 | 2014-04-29 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08153830A (en) * | 1994-11-29 | 1996-06-11 | Toshiba Corp | Semiconductor device and manufacture thereof |
JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
JPH10125834A (en) * | 1996-10-23 | 1998-05-15 | Nec Corp | Heat dissipation structure of semiconductor element |
JP2000327884A (en) * | 1999-03-17 | 2000-11-28 | Shin Etsu Chem Co Ltd | Underfill material for flip-chip semiconductor device |
JP2005086040A (en) * | 2003-09-09 | 2005-03-31 | Sony Chem Corp | Method for mounting electronic component |
JP2006100457A (en) * | 2004-09-29 | 2006-04-13 | Hitachi Ltd | Electronic device and its manufacturing method |
WO2007032406A1 (en) * | 2005-09-15 | 2007-03-22 | Hitachi Chemical Company, Ltd. | Resin composition for sealing filler, flip chip mounting method using same, and flip chip mounted article |
WO2007116979A1 (en) * | 2006-04-12 | 2007-10-18 | Hitachi Chemical Company, Ltd. | Resin composition for encapsulating filler, method of flip chip mounting with the same, and product of flip chip mounting |
-
2007
- 2007-08-17 JP JP2007212651A patent/JP2009049115A/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08153830A (en) * | 1994-11-29 | 1996-06-11 | Toshiba Corp | Semiconductor device and manufacture thereof |
JPH08195414A (en) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | Semiconductor device |
JPH10125834A (en) * | 1996-10-23 | 1998-05-15 | Nec Corp | Heat dissipation structure of semiconductor element |
JP2000327884A (en) * | 1999-03-17 | 2000-11-28 | Shin Etsu Chem Co Ltd | Underfill material for flip-chip semiconductor device |
JP2005086040A (en) * | 2003-09-09 | 2005-03-31 | Sony Chem Corp | Method for mounting electronic component |
JP2006100457A (en) * | 2004-09-29 | 2006-04-13 | Hitachi Ltd | Electronic device and its manufacturing method |
WO2007032406A1 (en) * | 2005-09-15 | 2007-03-22 | Hitachi Chemical Company, Ltd. | Resin composition for sealing filler, flip chip mounting method using same, and flip chip mounted article |
WO2007116979A1 (en) * | 2006-04-12 | 2007-10-18 | Hitachi Chemical Company, Ltd. | Resin composition for encapsulating filler, method of flip chip mounting with the same, and product of flip chip mounting |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129826A (en) * | 2008-11-28 | 2010-06-10 | Denso Corp | Electronic apparatus and method of manufacturing the same |
US8710651B2 (en) | 2009-10-14 | 2014-04-29 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
JP2013183054A (en) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | Manufacturing method of semiconductor device and semiconductor device |
JP2013141027A (en) * | 2013-04-15 | 2013-07-18 | Renesas Electronics Corp | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7554205B2 (en) | Flip-chip type semiconductor device | |
US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
JP2005064362A5 (en) | ||
TW200836320A (en) | Semiconductor device package with die receiving through-hole and connecting through hole and method of the same | |
WO2006035541A1 (en) | Semiconductor device | |
JP2015106617A (en) | Substrate bonding method, bump forming method, and semiconductor device | |
JP2000349194A (en) | Semiconductor device and its manufacture | |
JP5569676B2 (en) | Electronic component mounting method | |
JP4569605B2 (en) | Filling method of underfill of semiconductor device | |
JP2009049115A (en) | Semiconductor device, and manufacturing method thereof | |
JP2010050262A (en) | Semiconductor device and manufacturing method thereof | |
JP2010135501A (en) | Method of manufacturing semiconductor device | |
JP5020051B2 (en) | Semiconductor device | |
JP4688443B2 (en) | Manufacturing method of semiconductor device | |
JP4324773B2 (en) | Manufacturing method of semiconductor device | |
JP2008091408A (en) | Semiconductor device, and its manufacturing method | |
JP2003297977A (en) | Method for producing electronic component | |
JP2005217295A (en) | Manufacturing method of semiconductor device | |
JP4696712B2 (en) | Semiconductor device | |
US20210100108A1 (en) | Wafer level bump stack for chip scale package | |
JP5024137B2 (en) | Manufacturing method of semiconductor device | |
JPH11274235A (en) | Semiconductor device and producing method therefor | |
JP2003243447A (en) | Method of mounting semiconductor element | |
JP2010232671A (en) | Method for filling underfill of semiconductor device | |
JP2009065183A (en) | Electronic apparatus and its manufacturing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120202 |