JP2009049045A - Soft recovery diode - Google Patents

Soft recovery diode Download PDF

Info

Publication number
JP2009049045A
JP2009049045A JP2007210926A JP2007210926A JP2009049045A JP 2009049045 A JP2009049045 A JP 2009049045A JP 2007210926 A JP2007210926 A JP 2007210926A JP 2007210926 A JP2007210926 A JP 2007210926A JP 2009049045 A JP2009049045 A JP 2009049045A
Authority
JP
Japan
Prior art keywords
type
base layer
type base
layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007210926A
Other languages
Japanese (ja)
Inventor
Yoichi Mitsuyanagi
洋一 三柳
Yoshitaka Sugawara
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2007210926A priority Critical patent/JP2009049045A/en
Priority to PCT/JP2008/064097 priority patent/WO2009022592A1/en
Publication of JP2009049045A publication Critical patent/JP2009049045A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a soft recovery diode which can implement further soft recovery using a simple structure, attaining high speed and low loss and improve reliability. <P>SOLUTION: A soft recovery diode comprises an n<SP>+</SP>-type semiconductor substrate 2, an n<SP>--</SP>-type base layer 3 formed on the n<SP>+</SP>-type semiconductor substrate 2, an n<SP>-</SP>-type base layer 4 formed on the n<SP>--</SP>-type base layer 3, and a p<SP>+</SP>-type anode layer 5 formed on the n<SP>-</SP>-type base layer 4. The n<SP>--</SP>-type base layer 3 has a lower level of n-type impurity than that of the n<SP>-</SP>-type base layer 4. A pn junction is formed of the p<SP>+</SP>-type anode layer 5 and the n<SP>-</SP>-type base layer 4. An anode electrode 6 is formed on the p<SP>+</SP>-type anode layer 5. A cathode electrode 7 is formed under the n<SP>+</SP>-type semiconductor substrate 2. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、ソフトリカバリーダイオードに関し、インバータ等の電力変換装置に好適なソフトリカバリーダイオードに関する。   The present invention relates to a soft recovery diode, and more particularly to a soft recovery diode suitable for a power conversion device such as an inverter.

インバータ等の電力変換装置において、スイッチング素子に並列接続するダイオードには、通常ｐｎ接合ダイオードが用いられている。近年、そのダイオードには、スイッチング周波数の高周波化に伴って、高速化、低損失化、さらに逆回復特性のソフトリカバリー化が求められている。これまで、高速化,低損失化,逆回復特性のソフトリカバリー化を実現する様々な技術が発明されてきたが、これらの従来技術においては、逆回復特性のソフトリカバリー化に対する根拠が示されていないものもあり、また、そのダイオードの用途によっては、ソフトリカバリー化が十分でない場合があった。   In power converters such as inverters, pn junction diodes are usually used as diodes connected in parallel to switching elements. In recent years, diodes are required to have higher speed, lower loss, and soft recovery with reverse recovery characteristics as the switching frequency becomes higher. Up to now, various technologies have been invented to realize high speed, low loss, and soft recovery with reverse recovery characteristics. However, these conventional technologies have shown the basis for soft recovery with reverse recovery characteristics. In some cases, soft recovery is not sufficient depending on the use of the diode.

従来、高速かつ低損失のｐｎ接合ダイオードを得るために、粒子線照射や電子線照射によって生成される欠陥やアノード層へのイオン注入時に残留する欠陥を利用することによって少数キャリアの注入を抑制する技術や、金や白金といった重金属を拡散することによって少数キャリアのライフタイムを低減し、その蓄積量を低減する技術がある(例えば、特開２００３−２２４２８１号公報(特許文献１)参照)。これらの技術では、ダイオードのターンオフ時に流れる逆回復電流がピーク値に至った後の逆回復電流の時間変化率を小さくしてソフトリカバリー化することができ、素子の破壊原因となり得るサージ電圧の抑制に有効である。   Conventionally, in order to obtain a high-speed and low-loss pn junction diode, minority carrier injection is suppressed by utilizing defects generated by particle beam irradiation or electron beam irradiation or defects remaining when ions are implanted into the anode layer. There is a technique and a technique for reducing the lifetime of minority carriers by diffusing heavy metals such as gold and platinum and reducing the accumulation amount (see, for example, Japanese Patent Laid-Open No. 2003-224281 (Patent Document 1)). With these technologies, the reverse recovery current that flows during diode turn-off reaches its peak value, and the reverse recovery current can be soft-recovered by reducing the rate of change over time. It is effective for.

上記従来のソフトリカバリーダイオードでは、ｐｎ接合ダイオードの通電時における少数キャリアの蓄積量を低減すると、逆回復時におけるベース層内のキャリア濃度(逆回復電荷量)は低くなるため、逆回復電流は小さくなり、逆回復時間も短くなる。これによって、ダイオードは高速化,低損失化されるが、その用途によっては、必要とされる逆回復特性が十分に得られない場合がある。この場合、逆回復電流の時間変化率とこのダイオードを使用する回路のインダクタンス成分との積によって決まるサージ電圧の増大を引き起こし、素子の破壊に至る恐れがある。さらに、このサージ電圧の増大に伴って、電力変換装置においてダイオードと並列接続するスイッチング素子の端子間電圧の時間変化率が増大すると、スイッチング素子が誤動作し、回路に流れる短絡電流によってスイッチング素子が破壊する可能性もある。
特開２００３−２２４２８１号公報 In the above-mentioned conventional soft recovery diode, if the amount of minority carriers accumulated during energization of the pn junction diode is reduced, the carrier concentration (reverse recovery charge amount) in the base layer at the time of reverse recovery is reduced, so the reverse recovery current is small. The reverse recovery time is also shortened. This increases the speed and loss of the diode, but depending on the application, the required reverse recovery characteristic may not be sufficiently obtained. In this case, an increase in surge voltage determined by the product of the time change rate of the reverse recovery current and the inductance component of the circuit using the diode may occur, leading to the destruction of the element. Furthermore, if the time change rate of the voltage between the terminals of the switching element connected in parallel with the diode in the power conversion device increases with the surge voltage, the switching element malfunctions and the switching element is destroyed by the short-circuit current flowing in the circuit. There is also a possibility to do.
JP 2003-224281 A

そこで、この発明の課題は、簡単な構成でさらなるソフトリカバリー化が実現できるソフトリカバリーダイオードを提供することにある。   Therefore, an object of the present invention is to provide a soft recovery diode that can realize further soft recovery with a simple configuration.

上記課題を解決するため、この発明のソフトリカバリーダイオードは、
ｐ型不純物を有するｐ+型アノード層と、
上記ｐ+型アノード層と一方の面でＰＮ接合を形成するｎ型不純物を有するｎ-型ベース層と、
上記ｎ-型ベース層の他方の面に一方の面が接し、上記ｎ-型ベース層よりも低濃度のｎ型不純物を有するｎ--型ベース層と、
上記ｎ--型ベース層の他方の面に一方の面が接するｎ型不純物を有するｎ+型半導体層と
を備えたことを特徴とする。 In order to solve the above problems, the soft recovery diode of the present invention is
a p + type anode layer having p type impurities;
An n − type base layer having an n type impurity forming a PN junction on one side with the p + type anode layer;
The n - -type on the other surface of the base layer in contact with the one surface, the n - -type base layer, - n with type base layer low-concentration n-type impurity than
An n + -type semiconductor layer having an n-type impurity in contact with one surface of the other surface of the n − -type base layer.

上記構成のソフトリカバリーダイオードによれば、上記ｎ-型ベース層とｎ+型半導体層との間に、ｎ-型ベース層よりもｎ型不純物濃度が低いｎ--型ベース層を設けて、このｎ--型ベース層を逆回復電荷が滞留する領域とする。ここで、ｎ-型ベース層の不純物濃度と、ｐ+型アノード層の不純物濃度と、ｎ-型ベース層,ｐ+型アノード層を構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧によって、ｎ-型ベース層にできる空乏層の厚みが決まり、ｎ-型ベース層の厚みをその空乏層の厚み以上とすることで、ｎ--型ベース層は非空乏化領域となる。そうすることによって、ターンオフ時、非空乏化領域であるｎ--型ベース層では、ｎ型不純物濃度が低いほど逆回復電荷の滞留時間が増加し、逆回復電荷は非空乏化領域からゆっくりと掃き出されるので、逆回復電流がピークに至った後の逆回復電流の時間変化率は小さくなり、効果的なソフトリカバリー化ができる。 According to the soft recovery diode having the above configuration, an n − type base layer having an n type impurity concentration lower than that of the n − type base layer is provided between the n − type base layer and the n + type semiconductor layer, the n - reverse recovery charge type base layer has a region residing. Here, the impurity concentration of the n − -type base layer, the impurity concentration of the p + -type anode layer, the physical properties of the semiconductor materials constituting the n − -type base layer and the p + -type anode layer, and the reverse direction applied at turn-off The thickness of the depletion layer that can be formed in the n − -type base layer is determined by the voltage. By making the thickness of the n − -type base layer equal to or greater than the thickness of the depletion layer, the n − -type base layer becomes a non-depleted region. By doing so, in the n − -type base layer that is a non-depleted region at the time of turn-off, the dwell time of the reverse recovery charge increases as the n-type impurity concentration is low, and the reverse recovery charge slowly increases from the non-depleted region. Since it is swept out, the time change rate of the reverse recovery current after the reverse recovery current reaches the peak becomes small, and effective soft recovery can be achieved.

また、一実施形態のソフトリカバリーダイオードでは、
上記ｎ-型ベース層の厚みをｔ1[μm]とし、上記ｎ--型ベース層の厚みをｔ2[μm]とするとき、
ｔ1／２ ≦ ｔ2 ≦ １００[μm]−ｔ1
の条件を満足する。 In the soft recovery diode of one embodiment,
When the thickness of the n − type base layer is t1 [μm] and the thickness of the n − type base layer is t2 [μm],
t1 / 2 ≤ t2 ≤ 100 [μm]-t1
Satisfy the conditions.

上記実施形態によれば、シミュレーション結果から上記条件を満足することによって、非空乏化領域であるｎ--型ベース層において、ｎ-型ベース層の厚さの１／２以上の厚さで、かつ、厚さがより厚いほど、キャリア(逆回復電荷)が非空乏化領域からゆっくりと掃き出されるので、逆回復電流がピークに至った後の逆回復電流の時間変化率をより小さくできる。なお、上記ｎ--型ベース層の厚みｔ2を(１００−ｔ1)[μm]よりも厚くすることは、半導体プロセスやコストなどの制約、あるいは、素子の定常損失の不要な増大を招くため好ましくない。 According to the above embodiment, by satisfying the above condition from the simulation result, in the n − -type base layer that is the non-depleted region, the thickness is ½ or more of the thickness of the n − -type base layer, In addition, as the thickness increases, carriers (reverse recovery charges) are slowly swept out from the non-depleted region, so that the time change rate of the reverse recovery current after the reverse recovery current reaches the peak can be further reduced. The above the n - thickness t2 of type base layer (100-t1) be thicker than the [[mu] m], the constraints such as semiconductor process and costs, or preferably because it causes unnecessary increase in steady loss of the element Absent.

また、一実施形態のソフトリカバリーダイオードでは、
上記ｎ-型ベース層の不純物濃度をｎ1[cm-3]とし、上記ｎ--型ベース層の不純物濃度をｎ2[cm-3]とするとき、
５×１０12[cm-3] ≦ ｎ2 ≦ ｎ1
の条件を満足する。 In the soft recovery diode of one embodiment,
When the impurity concentration of the n − type base layer is n1 [cm −3 ] and the impurity concentration of the n − type base layer is n2 [cm −3 ],
5 × 10 12 [cm -3 ] ≤ n2 ≤ n1
Satisfy the conditions.

上記実施形態によれば、シミュレーションの結果から上記条件を満足することによって、非空乏化領域であるｎ--型ベース層において、ｎ-型ベース層の不純物濃度以下で、かつ、不純物濃度がより低いほど逆回復電荷の滞留時間が増加するので、逆回復電荷が非空乏化領域からゆっくりと掃き出される。なお、不純物濃度の５×１０12[cm-3]は、エピタキシャル層の製作下限であって、ｎ--型ベース層の不純物濃度が低いほど、逆回復特性のソフトリカバリー化の効果が高い。 According to the above embodiment, by satisfying the above condition from the result of simulation, the n − -type base layer that is a non-depleted region has an impurity concentration lower than or equal to that of the n − -type base layer. Since the residence time of the reverse recovery charge increases as the value is lower, the reverse recovery charge is slowly swept out of the non-depleted region. The impurity concentration of 5 × 10 12 [cm −3 ] is the lower limit of the epitaxial layer fabrication. The lower the impurity concentration of the n − -type base layer, the higher the effect of soft recovery with reverse recovery characteristics.

また、一実施形態のソフトリカバリーダイオードでは、上記ｐ+型アノード層と上記ｎ-型ベース層と上記ｎ--型ベース層および上記ｎ+型半導体層は、シリコンカーバイド(ＳiＣ)を母材とする。 In one embodiment of the soft recovery diode, the p + type anode layer, the n − type base layer, the n − type base layer, and the n + type semiconductor layer are made of silicon carbide (SiC) as a base material. To do.

上記実施形態によれば、上記ｐ+型アノード層とｎ-型ベース層とｎ--型ベース層およびｎ+型半導体層がシリコンカーバイド(ＳiＣ)を母材とすることによって、シリコン(Ｓｉ)を母材とした半導体素子に比べて損失が少なく、また、高温でも安定した動作が可能となる。 According to the embodiment, the p + -type anode layer, the n − -type base layer, the n − -type base layer, and the n + -type semiconductor layer have silicon carbide (SiC) as a base material, thereby forming silicon (Si). Compared to a semiconductor element using as a base material, there is less loss and stable operation is possible even at high temperatures.

以上より明らかなように、この発明によれば、ｎ型不純物濃度が低いｎ--型ベース層を付加した簡単な構成でさらなるソフトリカバリー化ができ、電力変換装置に適用したときにはスイッチング素子の誤動作を防止し、信頼性の向上を実現することができる。 As is clear from the above, according to the present invention, further soft recovery can be achieved with a simple configuration to which an n − -type base layer having a low n-type impurity concentration is added, and the switching element malfunctions when applied to a power converter. Can be prevented and reliability can be improved.

以下、この発明のソフトリカバリーダイオードを図示の実施の形態により詳細に説明する。   Hereinafter, the soft recovery diode of the present invention will be described in detail with reference to the illustrated embodiments.

図１はこの発明の実施の一形態のソフトリカバリーダイオード１の断面図であり、２はｎ+型半導体層の一例としてのｎ+型半導体基板、３は上記ｎ+型半導体基板２上に形成されたｎ--型ベース層、４は上記ｎ--型ベース層３上に形成されたｎ-型ベース層、５は上記ｎ-型ベース層４上に形成されたｐ+型アノード層である。上記ｐ+型アノード層５上にアノード電極６を形成し、ｎ+型半導体基板２の下側にカソード電極７を形成している。上記ｐ+型アノード層５とｎ-型ベース層４でｐｎ接合を形成している。 Figure 1 is a cross-sectional view of a soft recovery diode 1 of the embodiment of the present invention, 2 n + -type semiconductor substrate as an example of the n + -type semiconductor layer, 3 is formed on the n + -type semiconductor substrate 2 been n - -type base layer, 4 is the n - -type base layer 3 n formed on - -type base layer, 5 is the n - in type base layer 4 p + -type anode layer formed on is there. An anode electrode 6 is formed on the p + type anode layer 5, and a cathode electrode 7 is formed on the lower side of the n + type semiconductor substrate 2. The p + type anode layer 5 and the n − type base layer 4 form a pn junction.

また、上記ｎ-型ベース層４の厚みｔ1[μm]と、ｎ--型ベース層３の厚みｔ2[μm]は、
ｔ1／２ ≦ ｔ2 ≦ １００[μm]−ｔ1
の条件を満足するように設定されている。 The thickness t1 [μm] of the n − -type base layer 4 and the thickness t2 [μm] of the n − -type base layer 3 are:
t1 / 2 ≤ t2 ≤ 100 [μm]-t1
It is set to satisfy the conditions.

ここで、上記ｎ--型ベース層３の厚みｔ2を(１００−ｔ1)[μm]よりも厚くすることは、半導体プロセスやコストなどの制約、あるいは、素子の定常損失の不要な増大を招くため好ましくない。 Here, the n - -type base layer (100-t1) and the thickness t2 of 3 [[mu] m] be thicker than the constraint, such as a semiconductor process and costs, or leading to unnecessary increase in steady loss of the element Therefore, it is not preferable.

また、上記ｎ-型ベース層４の不純物濃度ｎ1[cm-3]と、ｎ--型ベース層３の不純物濃度ｎ2[cm-3]は、
５×１０12[cm-3] ≦ ｎ2 ≦ ｎ1
の条件を満足するように設定されている。 Further, the impurity concentration of n - type base layer 4 n1 and [cm -3], impurity concentration of n - -type base layer 3 n2 [cm -3], the
5 × 10 12 [cm -3 ] ≤ n2 ≤ n1
It is set to satisfy the conditions.

ここで、不純物濃度の５×１０12[cm-3]は、エピタキシャル層の製作下限であって、ｎ--型ベース層の不純物濃度が低いほど、逆回復特性のソフトリカバリー化の効果が高い。 Here, the impurity concentration of 5 × 10 12 [cm −3 ] is the lower limit of the epitaxial layer fabrication, and the lower the impurity concentration of the n − -type base layer, the higher the effect of soft recovery with reverse recovery characteristics. .

以下、上記ソフトリカバリーダイオード１の電流,電圧の逆回復特性に係るｎ--型ベース層３の厚み依存性と、上記ソフトリカバリーダイオード１の電流,電圧の逆回復特性に係るｎ--型ベース層３の不純物濃度の依存性について、図２,図３を用いて説明する。 Hereinafter, the soft recovery diode 1 of the current, according to the reverse recovery characteristics of the voltage n - and the thickness dependency of the type base layer 3, the soft recovery diode 1 of the current, n according to the reverse recovery characteristic of the voltage - -type base The dependency of the impurity concentration of the layer 3 will be described with reference to FIGS.

図２は、典型例として、シリコンカーバイド(ＳiＣ)を母材とする半導体で形成されたソフトリカバリーダイオード１について、回路シミュレータとしてＴＣＡＤ−ＤＥＳＳＩＳ(Ｓｙｎｏｐｓｉｓ製)を用いて行った電流・電圧の逆回復特性に係るシミュレーション結果である。   FIG. 2 shows, as a typical example, reverse recovery of current and voltage using TCAD-DESSIS (manufactured by Synopsis) as a circuit simulator for a soft recovery diode 1 formed of a semiconductor using silicon carbide (SiC) as a base material. It is a simulation result concerning a characteristic.

このときの試験回路は、図７に示す回路構成としている。図７に示すように、直流電源Ｅの正極(ｎ４)に抵抗Ｒ1の一端を接続し、抵抗Ｒ1の他端(ｎ５)をシリコンダイオードＤaのカソードに接続している。上記シリコンダイオードＤaのアノードを抵抗Ｒaを介してスイッチＳＷの一端(ｎ６(SW1))に接続している。また、上記シリコンダイオードＤaのカソードとスイッチＳＷの一端(ｎ６(SW1))との間にコイルＬaを接続している。上記スイッチＳＷの他端(ｎ１(SW2))に、ソフトリカバリーダイオードＤsのカソードを接続している。上記ソフトリカバリーダイオードＤsのアノード(ｎ２)をコイルＬ1を介して直流電源Ｅの負極(ｎ８)に接続している。また、上記ソフトリカバリーダイオードＤsのカソードをコイルＬ2の一端に接続し、コイルＬ2の他端(ｎ３)とソフトリカバリーダイオードＤsのアノードを抵抗Ｒ2を介して接続している。   The test circuit at this time has a circuit configuration shown in FIG. As shown in FIG. 7, one end of the resistor R1 is connected to the positive electrode (n4) of the DC power source E, and the other end (n5) of the resistor R1 is connected to the cathode of the silicon diode Da. The anode of the silicon diode Da is connected to one end (n6 (SW1)) of the switch SW through a resistor Ra. A coil La is connected between the cathode of the silicon diode Da and one end (n6 (SW1)) of the switch SW. The cathode of the soft recovery diode Ds is connected to the other end (n1 (SW2)) of the switch SW. The anode (n2) of the soft recovery diode Ds is connected to the negative electrode (n8) of the DC power source E through the coil L1. The cathode of the soft recovery diode Ds is connected to one end of the coil L2, and the other end (n3) of the coil L2 and the anode of the soft recovery diode Ds are connected via a resistor R2.

ここで、直流電源Ｅの電圧値は２ｋＶ、抵抗Ｒaの抵抗値は２Ω、抵抗Ｒ1,抵抗Ｒ2の抵抗値は１ｍΩ、コイルＬaのインダクタンスは２０μＨ、コイルＬ2のインダクタンスは０.５ｍＨ、コイルＬ1のインダクタンスは１μＨとしている。   Here, the voltage value of the DC power source E is 2 kV, the resistance value of the resistor Ra is 2Ω, the resistance values of the resistors R1 and R2 are 1 mΩ, the inductance of the coil La is 20 μH, the inductance of the coil L2 is 0.5 mH, and the coil L1 The inductance is 1 μH.

上記試験回路のスイッチＳＷをオン状態からオフ状態にすることによって、ターンオフ時の逆回復特性をシミュレーションする。   The reverse recovery characteristic at the time of turn-off is simulated by changing the switch SW of the test circuit from the on state to the off state.

また、この試験回路によるシミュレーションのパラメータは、次のとおりである。
Ｘa ： 素子幅 [μｍ]
ｔ1 ： ｎ-型ベース層４の厚み [μｍ]
ｔ2 ： ｎ--型ベース層３の厚み [μｍ]
ｐ+ ： ｐ+型アノード層５の不純物濃度 [ｃｍ-3]
ｎ- ： ｎ-型ベース層４の不純物濃度 [ｃｍ-3]
ｎ-- ： ｎ--型ベース層３の不純物濃度 [ｃｍ-3]
ｎ+ ： ｎ+型半導体基板２の不純物濃度 [ｃｍ-3]
μe ： 電子の移動度 [ｃｍ2／Ｖs]
μh ： 正孔の移動度 [ｃｍ2／Ｖs]
τe ： 電子のライフタイム [μsec]
τh ： 正孔のライフタイム [μsec]
τe' ： 電子のライフタイム [μsec]
τh' ： 正孔のライフタイム [μsec]
Ｔ ： 温度 [℃] The simulation parameters by this test circuit are as follows.
Xa: Element width [μm]
t1: thickness of the n - type base layer 4 [μm]
t2: thickness of the n - type base layer 3 [μm]
p + : Impurity concentration of the p + type anode layer 5 [cm −3 ]
n − : Impurity concentration of the n − type base layer 4 [cm −3 ]
n − : Impurity concentration of the n − -type base layer 3 [cm −3 ]
n + : impurity concentration of the n + type semiconductor substrate 2 [cm −3 ]
μe: Electron mobility [cm 2 / Vs]
μh: Mobility of holes [cm 2 / Vs]
τe: Lifetime of electrons [μsec]
τh: lifetime of hole [μsec]
τe ': electron lifetime [μsec]
τh ': Hole lifetime [μsec]
T: Temperature [° C]

図２に示すように、この発明のソフトリカバリーダイオードは、ｔ1／２≦ｔ2のときのピークに至った後の逆回復電流の時間変化率が小さく、素子の破壊原因となり得るサージ電圧も小さくなる。   As shown in FIG. 2, the soft recovery diode of the present invention has a small rate of time change of reverse recovery current after reaching a peak at t1 / 2 ≦ t2, and a surge voltage that can cause destruction of the device is also small. .

このときのシミュレーションの条件は、ｐ+型アノード層５の厚み１.６μｍ、ｎ+型半導体基板２の厚みは計算を簡素化するために５μｍとし、その他のパラメータを以下のとおりとする。
Ｘa ： ８０００ [μｍ]
ｔ1 ： ５０ [μｍ]
ｔ2 ： １５、２５、３５ [μｍ]
ｐ+ ： １×１０18 [ｃｍ-3]
ｎ- ： ９×１０14 [ｃｍ-3]
ｎ-- ： １×１０14 [ｃｍ-3]
ｎ+ ： １×１０19 [ｃｍ-3]
μe ： １０００ [ｃｍ2／Ｖs]
μh ： １００ [ｃｍ2／Ｖs]
τe ： ３ [μsec]
τh ： １ [μsec]
Ｔ ： １００ [℃] The simulation conditions are as follows: the thickness of the p + -type anode layer 5 is 1.6 μm, the thickness of the n + -type semiconductor substrate 2 is 5 μm to simplify the calculation, and other parameters are as follows.
Xa: 8000 [μm]
t1: 50 [μm]
t2: 15, 25, 35 [μm]
p + : 1 × 10 18 [cm −3 ]
n − : 9 × 10 14 [cm −3 ]
n − : 1 × 10 14 [cm −3 ]
n + : 1 × 10 19 [cm −3 ]
μe: 1000 [cm 2 / Vs]
μh: 100 [cm 2 / Vs]
τe: 3 [μsec]
τh: 1 [μsec]
T: 100 [° C.]

図２において、電圧,電流の逆回復特性のｔ2＝t1／２の曲線は、ｎ--型ベース層３の厚みが２５[μｍ]のときであり、電圧,電流の逆回復特性のｔ2＜t1／２の曲線は、ｎ--型ベース層３の厚みが１５[μｍ]のときであり、電圧,電流の逆回復特性のｔ2＞t1／２の曲線は、ｎ--型ベース層３の厚みが３５[μｍ]のときである。 2, the voltage, the t2 = t1 / 2 of the curve of the reverse recovery characteristics of the current, n - thickness type base layer 3 is at the time of 25 [[mu] m], the voltage, the reverse recovery characteristics of the current t2 < t1 / 2 of the curve, n - thickness type base layer 3 is when is 15 [[mu] m], the voltage, the curve of t2> t1 / 2 of the reverse recovery characteristics of the current, n - -type base layer 3 This is when the thickness is 35 [μm].

図２から明らかなように、ｎ--型ベース層３の厚みｔ2がｎ-型ベース層４の厚みｔ1の１／２以上の厚みで、かつ、より厚いほど、キャリア(逆回復電荷)が非空乏化領域からゆっくりと掃き出されるので、逆回復電流がピークに至った後の逆回復電流の時間変化率をより小さくできる。なお、上記ｎ--型ベース層３の厚みｔ2を(１００−ｔ1)[μm]よりも厚くすることは、半導体プロセスやコストなどの制約、あるいは、素子の定常損失の不要な増大を招くため好ましくない。 As apparent from FIG. 2, n - thickness t2 of type base layer 3 the n - 1/2 or more of the thickness of the mold base layer 4 having a thickness of t1, and, as the thicker, the carrier (reverse recovery charges) Since it is slowly swept out from the non-depleted region, the time change rate of the reverse recovery current after the reverse recovery current reaches the peak can be further reduced. Incidentally, the n - -type thickness t2 of the base layer 3 (100-t1) be thicker than the [[mu] m], the constraints such as semiconductor process and costs, or because it causes unnecessary increase in steady loss of the element It is not preferable.

また、図３に示すように、この発明のソフトリカバリーダイオードは、ｎ--型ベース層３の不純物濃度が、ｎ2＝ｎ1から徐々に小さくなるほど、逆回復電流がピークに至った後の逆回復電流の時間変化率が小さく、素子の破壊原因となる得るサージ電圧も小さくなる。 Further, as shown in FIG. 3, the soft recovery diode of the present invention, n - impurity concentration type base layer 3 is, the more gradually reduced from n2 = n1, the reverse recovery after the reverse recovery current reaches a peak The rate of current change with time is small, and the surge voltage that can cause destruction of the element is also small.

このときのシミュレーションの条件は、ｐ+型アノード層５の厚み１.６μｍ、ｎ+型半導体基板２の厚みは計算を簡素化するために５μｍとし、その他のパラメータを以下のとおりとする。
Ｘa ： ８０００ [μｍ]
ｔ1 ： ５０ [μｍ]
ｔ2 ： １５ [μｍ]
ｐ+ ： １×１０18 [ｃｍ-3]
ｎ- ： ９×１０14 [ｃｍ-3]
ｎ-- ： ５×１０14、１×１０14、１×１０13 [ｃｍ-3]
ｎ+ ： １×１０19 [ｃｍ-3]
μe ： １０００ [ｃｍ2／Ｖs]
μh ： １００ [ｃｍ2／Ｖs]
τe ： ３ [μsec]
τh ： １ [μsec]
Ｔ ： １００ [℃] The simulation conditions are as follows: the thickness of the p + -type anode layer 5 is 1.6 μm, the thickness of the n + -type semiconductor substrate 2 is 5 μm to simplify the calculation, and other parameters are as follows.
Xa: 8000 [μm]
t1: 50 [μm]
t2: 15 [μm]
p + : 1 × 10 18 [cm −3 ]
n − : 9 × 10 14 [cm −3 ]
n − : 5 × 10 14 , 1 × 10 14 , 1 × 10 13 [cm −3 ]
n + : 1 × 10 19 [cm −3 ]
μe: 1000 [cm 2 / Vs]
μh: 100 [cm 2 / Vs]
τe: 3 [μsec]
τh: 1 [μsec]
T: 100 [° C.]

図３において、電圧,電流の逆回復特性のＡの曲線は、ｎ--型ベース層３の不純物濃度５×１０14 [ｃｍ-3]のときであり、電圧,電流の逆回復特性のＢの曲線は、ｎ--型ベース層３の不純物濃度１×１０14 [ｃｍ-3]のときであり、電圧,電流の逆回復特性のＣの曲線は、ｎ--型ベース層３の不純物濃度１×１０13 [ｃｍ-3]のときである。 In FIG. 3, a curve A of reverse recovery characteristics of voltage and current is obtained when the impurity concentration of the n − -type base layer 3 is 5 × 10 14 [cm −3 ], and B of reverse recovery characteristics of voltage and current is obtained. The curve of is the n − type base layer 3 impurity concentration of 1 × 10 14 [cm −3 ], and the C curve of the reverse recovery characteristics of voltage and current is the impurity of the n − type base layer 3. The concentration is 1 × 10 13 [cm −3 ].

図３から明らかなように、ｎ--型ベース層３の不純物濃度がｎ-型ベース層４の不純物濃度よりも低く、かつ、不純物濃度がより低いほど、逆回復電荷の滞留時間が増加するので、キャリア(逆回復電荷)が非空乏化領域からゆっくりと掃き出される。 As apparent from FIG. 3, n - impurity concentration type base layer 3 the n - lower than the impurity concentration of type base layer 4, and, as the lower the impurity concentration, the residence time of the reverse recovery charge is increased Therefore, carriers (reverse recovery charges) are slowly swept out from the non-depleted region.

このように、この発明のソフトリカバリーダイオードでは、ｐｎ接合ダイオードのｎ型ベース層をｎ-型ベース層４とｎ--型ベース層３の２層構造とし、アノード側のｎ-型ベース層４とカソード側のｎ--型ベース層３の不純物濃度は、ｎ+型半導体基板２よりも小さく、かつ、制御可能な濃度とする。 As described above, in the soft recovery diode of the present invention, the n-type base layer of the pn junction diode has a two-layer structure of the n − -type base layer 4 and the n − -type base layer 3, and the n − -type base layer 4 on the anode side. The impurity concentration of the n − -type base layer 3 on the cathode side is smaller than that of the n + -type semiconductor substrate 2 and can be controlled.

また、ｎ-型ベース層４の厚みは、その不純物濃度とｐ+型アノード層５の不純物濃度、ダイオードを構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧から決まる空乏層の厚み以上とする。 The thickness of the n − type base layer 4 is determined by the impurity concentration of the p + type anode layer 5, the physical property value of the semiconductor material constituting the diode, and the reverse voltage applied at turn-off. That's it.

また、ｎ--型ベース層３の不純物濃度は、ｎ-型ベース層４の不純物濃度よりも小さく、かつ、制御可能な濃度(可能な限り小さい方が望ましい)とする。 Further, n - impurity concentration type base layer 3, n - type base layer 4 less than the impurity concentration of, and a controllable concentration (preferably smaller as possible).

また、ｎ--型ベース層３の厚みは、ｎ-型ベース層４の厚みの１／２以上とし、これを逆回復電荷が滞留できる領域とする。このような構造にすることにより、逆回復時における逆回復電荷は、その滞留時間が増加して、非空乏化領域からゆっくりと掃き出され、逆回復電流がピークに至った後の逆回復電流の時間変化率は小さくなり、ソフトリカバリー化が達成される。 Further, n - -type base layer 3 has a thickness of, n - and least 1/2 of the thickness of the mold base layer 4, which reverse recovery charge is a region that can be retained. By adopting such a structure, the reverse recovery charge during reverse recovery is increased after its residence time is slowly swept away from the non-depleted region, and the reverse recovery current after the reverse recovery current reaches its peak. The rate of change with time is reduced, and soft recovery is achieved.

また、上記ｐ+型アノード層５とｎ-型ベース層４とｎ--型ベース層３およびｎ+型半導体基板２がシリコンカーバイド(ＳiＣ)を母材とすることによって、シリコン(Ｓｉ)を母材とした半導体素子に比べて損失が少なく、高温でも安定した動作が可能となるので、大電力用途において高速スイッチング素子のリカバリーに高い効果が発揮できる。 The p + -type anode layer 5, the n − -type base layer 4, the n − -type base layer 3 and the n + -type semiconductor substrate 2 have silicon carbide (SiC) as a base material, so that silicon (Si) is formed. Compared to a semiconductor element used as a base material, there is less loss and stable operation is possible even at high temperatures, so that it is highly effective in recovering a high-speed switching element in high power applications.

〔第１実施例〕
図４はこの発明の第１実施例のソフトリカバリーダイオードの電流,電圧の逆回復特性を示している。この図４は図７の試験回路を用いて回路シミュレータ(ＴＣＡＤ−ＤＥＳＳＩＳ)によりシミュレーションしたものである。 [First embodiment]
FIG. 4 shows the reverse recovery characteristics of the current and voltage of the soft recovery diode of the first embodiment of the present invention. FIG. 4 shows a simulation using a circuit simulator (TCAD-DESSIS) using the test circuit of FIG.

また、図８は比較のための従来の一般的なダイオード１１の断面図を示している。   FIG. 8 shows a sectional view of a conventional general diode 11 for comparison.

図８において、１２はｎ+型半導体基板、１４は上記ｎ+型半導体基板１２上に形成されたｎ-型ベース層、１５は上記ｎ-型ベース層１４上に形成されたｐ+型アノード層である。上記ｐ+型アノード層１５上にアノード電極１６を形成し、ｎ+型半導体基板１２の下側にカソード電極１７を形成している。上記ｐ+型アノード層１５とｎ-型ベース層１４でｐｎ接合を形成している。 In FIG. 8, 12 is an n + type semiconductor substrate, 14 is an n − type base layer formed on the n + type semiconductor substrate 12, and 15 is a p + type anode formed on the n − type base layer 14. Is a layer. An anode electrode 16 is formed on the p + type anode layer 15, and a cathode electrode 17 is formed on the lower side of the n + type semiconductor substrate 12. The p + type anode layer 15 and the n − type base layer 14 form a pn junction.

このときのシミュレーションの条件は、ｐ+型アノード層１５の厚み１.６μｍ、ｎ+型半導体基板１２の厚みは計算を簡素化するために５μｍとし、その他のパラメータを以下のとおりとする。
Ｘa ： ８０００ [μｍ]
ｔ1 ： ７５ [μｍ]
ｐ+ ： １×１０18 [ｃｍ-3]
ｎ- ： ９×１０14 [ｃｍ-3]
ｎ+ ： １×１０19 [ｃｍ-3]
μe ： １０００ [ｃｍ2／Ｖs]
μh ： １００ [ｃｍ2／Ｖs]
τe ： ３ [μsec]
τh ： １ [μsec]
Ｔ ： １００ [℃] The simulation conditions are as follows: the thickness of the p + -type anode layer 15 is 1.6 μm, the thickness of the n + -type semiconductor substrate 12 is 5 μm to simplify the calculation, and other parameters are as follows.
Xa: 8000 [μm]
t1: 75 [μm]
p + : 1 × 10 18 [cm −3 ]
n − : 9 × 10 14 [cm −3 ]
n + : 1 × 10 19 [cm −3 ]
μe: 1000 [cm 2 / Vs]
μh: 100 [cm 2 / Vs]
τe: 3 [μsec]
τh: 1 [μsec]
T: 100 [° C.]

図９は上記第１実施例のソフトリカバリーダイオード２１の断面図を示している。   FIG. 9 shows a sectional view of the soft recovery diode 21 of the first embodiment.

図９において、２２はｎ+型半導体層の一例としてのｎ+型半導体基板、２３は上記ｎ+型半導体基板２２上に形成されたｎ--型ベース層、２４は上記ｎ--型ベース層２３上に形成されたｎ-型ベース層、２５は上記ｎ-型ベース層２４上に形成されたｐ+型アノード層である。上記ｐ+型アノード層２５上にアノード電極２６を形成し、ｎ+型半導体基板２２の下側にカソード電極２７を形成している。上記ｐ+型アノード層２５とｎ-型ベース層２４でｐｎ接合を形成している。 In FIG. 9, 22 is an n + type semiconductor substrate as an example of an n + type semiconductor layer, 23 is an n − type base layer formed on the n + type semiconductor substrate 22, and 24 is the n − type base. An n − type base layer 25 formed on the layer 23, and a p + type anode layer 25 formed on the n − type base layer 24. An anode electrode 26 is formed on the p + type anode layer 25, and a cathode electrode 27 is formed on the lower side of the n + type semiconductor substrate 22. The p + type anode layer 25 and the n − type base layer 24 form a pn junction.

このときのシミュレーションの条件は、ｐ+型アノード層５の厚み１.６μｍ、ｎ+型半導体基板２の厚みは計算を簡素化するために５μｍとし、その他のパラメータを以下のとおりとする。
Ｘa ： ８０００ [μｍ]
ｔ1 ： ５０ [μｍ]
ｔ2 ： ２５ [μｍ]
ｐ+ ： １×１０18 [ｃｍ-3]
ｎ- ： ９×１０14 [ｃｍ-3]
ｎ-- ： １×１０14 [ｃｍ-3]
ｎ+ ： １×１０19 [ｃｍ-3]
μe ： １０００ [ｃｍ2／Ｖs]
μh ： １００ [ｃｍ2／Ｖs]
τe ： ３ [μsec]
τh ： １ [μsec]
Ｔ ： １００ [℃] The simulation conditions are as follows: the thickness of the p + -type anode layer 5 is 1.6 μm, the thickness of the n + -type semiconductor substrate 2 is 5 μm to simplify the calculation, and other parameters are as follows.
Xa: 8000 [μm]
t1: 50 [μm]
t2: 25 [μm]
p + : 1 × 10 18 [cm −3 ]
n − : 9 × 10 14 [cm −3 ]
n − : 1 × 10 14 [cm −3 ]
n + : 1 × 10 19 [cm −3 ]
μe: 1000 [cm 2 / Vs]
μh: 100 [cm 2 / Vs]
τe: 3 [μsec]
τh: 1 [μsec]
T: 100 [° C.]

図８に示す従来のダイオードのシミュレーションでは、ピーク逆回復電流が２８.５Ａ、逆回復電流の時間変化率が６２０Ａ／μsec、ピーク電圧が２６６０Ｖ、逆回復時間が０.４４０μsecであったのに対して、図９に示す第１実施例のソフトリカバリーダイオードのシミュレーションでは、ピーク逆回復電流が２８.２Ａ、逆回復電流の時間変化率が２９０Ａ／μsec、ピーク電圧が２３２０Ｖ、逆回復時間が０.４７９μsecであった。   In the simulation of the conventional diode shown in FIG. 8, the peak reverse recovery current was 28.5 A, the time change rate of the reverse recovery current was 620 A / μsec, the peak voltage was 2660 V, and the reverse recovery time was 0.440 μsec. In the simulation of the soft recovery diode of the first embodiment shown in FIG. 9, the peak reverse recovery current is 28.2 A, the time rate of change of the reverse recovery current is 290 A / μsec, the peak voltage is 2320 V, and the reverse recovery time is 0. It was 479 μsec.

このように、従来の一般的なダイオードに比べて、逆回復電流がピークに至った後の逆回復電流の時間変化率は大幅に改善され、効果的なソフトリカバリー化ができる。   Thus, compared with the conventional general diode, the time change rate of the reverse recovery current after the reverse recovery current reaches the peak is greatly improved, and effective soft recovery can be achieved.

〔第２実施例〕
図５はこの発明の第２実施例のソフトリカバリーダイオードの一例としてのライフタイム制御ダイオードの電流,電圧の逆回復特性を示す図を示している。ここで、ライフタイム制御ダイオードは、順方向通電時においてアノード層に注入される少数キャリアのライフタイムを制御する構造である。この図５は図７の試験回路を用いて回路シミュレータ(ＴＣＡＤ−ＤＥＳＳＩＳ)によりシミュレーションしたものである。 [Second Embodiment]
FIG. 5 is a diagram showing reverse recovery characteristics of current and voltage of a lifetime control diode as an example of the soft recovery diode of the second embodiment of the present invention. Here, the lifetime control diode has a structure for controlling the lifetime of minority carriers injected into the anode layer during forward energization. FIG. 5 shows a simulation using a circuit simulator (TCAD-DESSIS) using the test circuit of FIG.

図１０は上記第２実施例のライフタイム制御ダイオード３１の断面図を示している。   FIG. 10 is a sectional view of the lifetime control diode 31 of the second embodiment.

図１０において、３２はｎ+型半導体層の一例としてのｎ+型半導体基板、３３は上記ｎ+型半導体基板３２上に形成されたｎ--型ベース層、３４は上記ｎ--型ベース層３３上に形成されたｎ-型ベース層、３５は上記ｎ-型ベース層３４上に形成されたｐ+型アノード層である。上記ｐ+型アノード層３５上にアノード電極３６を形成し、ｎ+型半導体基板３２の下側にカソード電極３７を形成している。上記ｐ+型アノード層３５とｎ-型ベース層３４でｐｎ接合を形成している。ここで、上記ｐ+型アノード層３５は、不純物濃度を制御して、キャリアのライフタイムを低減している。 In FIG. 10, 32 is an n + type semiconductor substrate as an example of an n + type semiconductor layer, 33 is an n − type base layer formed on the n + type semiconductor substrate 32, and 34 is the n − type base. An n − -type base layer 35 formed on the layer 33 is a p + -type anode layer 35 formed on the n − -type base layer 34. An anode electrode 36 is formed on the p + type anode layer 35, and a cathode electrode 37 is formed on the lower side of the n + type semiconductor substrate 32. The p + type anode layer 35 and the n − type base layer 34 form a pn junction. Here, the p + -type anode layer 35 controls the impurity concentration to reduce the lifetime of carriers.

このときのシミュレーションの条件は、ｐ+型アノード層５の厚み５.０μｍ、ｎ+型半導体基板２の厚みは計算を簡素化するために５μｍとし、その他のパラメータを以下のとおりとする。
Ｘa ： ８０００ [μｍ]
ｔ1 ： ５０ [μｍ]
ｔ2 ： ２５ [μｍ]
ｐ+ ： １×１０16 [ｃｍ-3]
ｎ- ： ９×１０14 [ｃｍ-3]
ｎ-- ： １×１０14 [ｃｍ-3]
ｎ+ ： １×１０19 [ｃｍ-3]
μe ： １０００ [ｃｍ2／Ｖs]
μh ： １００ [ｃｍ2／Ｖs]
τe ： ３ [μsec]
τh ： １ [μsec]
τe' ： ０.０３ [μsec]
τh' ： ０.０１ [μsec]
Ｔ ： １００ [℃] The simulation conditions are as follows: the thickness of the p + -type anode layer 5 is 5.0 μm, the thickness of the n + -type semiconductor substrate 2 is 5 μm to simplify the calculation, and other parameters are as follows.
Xa: 8000 [μm]
t1: 50 [μm]
t2: 25 [μm]
p + : 1 × 10 16 [cm −3 ]
n − : 9 × 10 14 [cm −3 ]
n − : 1 × 10 14 [cm −3 ]
n + : 1 × 10 19 [cm −3 ]
μe: 1000 [cm 2 / Vs]
μh: 100 [cm 2 / Vs]
τe: 3 [μsec]
τh: 1 [μsec]
τe ': 0.03 [μsec]
τh ': 0.01 [μsec]
T: 100 [° C.]

ｎ型ベース層を２層構造としないライフタイム制御ダイオードでは、同一条件のシミュレーションにおいて、ピーク逆回復電流が２０.４Ａ、逆回復電流の時間変化率が３６０Ａ／μsec、ピーク電圧が２４００Ｖ、逆回復時間が０.３６２μsecであったのに対して、図１０に示す第２実施例のライフタイム制御ダイオードのシミュレーションでは、ピーク逆回復電流が２０.４Ａ、逆回復電流の時間変化率が３４０Ａ／μsec、ピーク電圧が２３７０Ｖ、逆回復時間が０.３５７μsecであった。   In a lifetime control diode in which the n-type base layer does not have a two-layer structure, in a simulation under the same conditions, the peak reverse recovery current is 20.4 A, the time change rate of the reverse recovery current is 360 A / μsec, the peak voltage is 2400 V, and reverse recovery In contrast to the time of 0.362 μsec, in the simulation of the lifetime control diode of the second embodiment shown in FIG. 10, the peak reverse recovery current is 20.4 A, and the time change rate of the reverse recovery current is 340 A / μsec. The peak voltage was 2370 V, and the reverse recovery time was 0.357 μsec.

このように、ｎ型ベース層を２層構造としないライフタイム制御ダイオードに比べて、逆回復電流がピークに至った後の逆回復電流の時間変化率は改善され、さらなるソフトリカバリー化ができる。   Thus, compared with a lifetime control diode in which the n-type base layer does not have a two-layer structure, the time change rate of the reverse recovery current after the reverse recovery current reaches the peak is improved, and further soft recovery can be achieved.

〔第３実施例〕
図６はこの発明の第３実施例のソフトリカバリーダイオードの一例としてのスタティックシールドダイオードの電流,電圧の逆回復特性を示す図を示している。ここで、スタティックシールドダイオードは、アノード層の中央に、厚みが小さく、かつ、ｐ型不純物濃度が低い部分を形成することによって、順方向通電時におけるアノード層への少数キャリアの注入量を制御する構造である。この図６は図７の試験回路を用いて回路シミュレータ(ＴＣＡＤ−ＤＥＳＳＩＳ)によりシミュレーションしたものである。 [Third embodiment]
FIG. 6 is a diagram showing reverse recovery characteristics of current and voltage of a static shield diode as an example of the soft recovery diode of the third embodiment of the present invention. Here, the static shield diode controls the amount of minority carriers injected into the anode layer during forward energization by forming a portion having a small thickness and a low p-type impurity concentration in the center of the anode layer. Structure. FIG. 6 shows a simulation by a circuit simulator (TCAD-DESSIS) using the test circuit of FIG.

図１１は上記第３実施例のスタティックシールドダイオード４１の断面図を示している。   FIG. 11 shows a sectional view of the static shield diode 41 of the third embodiment.

図１１において、４２はｎ+型半導体層の一例としてのｎ+型半導体基板、４３は上記ｎ+型半導体基板４２上に形成されたｎ--型ベース層、４４は上記ｎ--型ベース層４３上に形成されたｎ-型ベース層、４５Ａは上記ｎ-型ベース層４４上の中央部分に形成されたｐ型アノード層、４５Ｂは上記ｐ型アノード層４５Ａの両側に形成されたｐ+型アノード層である。上記ｐ型アノード層４５Ａの幅をＸ1、ｐ+型アノード層４５Ｂの幅をＸ2とし、ｐ型アノード層４５Ａの厚さをｔ3とする。上記ｐ型アノード層４５Ａおよびｐ+型アノード層４５Ｂの上にアノード電極４６を形成し、ｎ+型半導体基板４２の下側にカソード電極４７を形成している。上記ｐ+型アノード層４５とｎ-型ベース層４４でｐｎ接合を形成している。 In FIG. 11, reference numeral 42 denotes an n + type semiconductor substrate as an example of an n + type semiconductor layer, 43 denotes an n − type base layer formed on the n + type semiconductor substrate 42, and 44 denotes the n − type base. An n − type base layer 45A formed on the layer 43, 45A is a p type anode layer formed in the central portion on the n − type base layer 44, and 45B is a p formed on both sides of the p type anode layer 45A. It is a + type anode layer. The width of the p-type anode layer 45A is X1, the width of the p + -type anode layer 45B is X2, and the thickness of the p-type anode layer 45A is t3. An anode electrode 46 is formed on the p-type anode layer 45A and the p + -type anode layer 45B, and a cathode electrode 47 is formed on the lower side of the n + -type semiconductor substrate 42. The p + type anode layer 45 and the n − type base layer 44 form a pn junction.

このときのシミュレーションの条件は、ｐ+型アノード層５の厚み１.６μｍ、ｎ+型半導体基板２の厚みは計算を簡素化するために５μｍとし、Ｘ1は４０００[μｍ]、Ｘ2は２０００[μｍ]とし、その他のパラメータを以下のとおりとする。
Ｘa ： ８０００ [μｍ]
ｔ1 ： ５０ [μｍ]
ｔ2 ： ２５ [μｍ]
ｔ3 ： ０.０２ [μｍ]
ｐ+ ： １×１０18 [ｃｍ-3]
ｐ ： １×１０17 [ｃｍ-3]
ｎ- ： ９×１０14 [ｃｍ-3]
ｎ-- ： １×１０14 [ｃｍ-3]
ｎ+ ： １×１０19 [ｃｍ-3]
μe ： １０００ [ｃｍ2／Ｖs]
μh ： １００ [ｃｍ2／Ｖs]
τe ： ３ [μsec]
τh ： １ [μsec]
Ｔ ： １００ [℃] The simulation conditions are as follows: the thickness of the p + -type anode layer 5 is 1.6 μm, the thickness of the n + -type semiconductor substrate 2 is 5 μm to simplify the calculation, X1 is 4000 [μm], and X2 is 2000 [ μm] and other parameters as follows.
Xa: 8000 [μm]
t1: 50 [μm]
t2: 25 [μm]
t3: 0.02 [μm]
p + : 1 × 10 18 [cm −3 ]
p: 1 × 10 17 [cm −3 ]
n − : 9 × 10 14 [cm −3 ]
n − : 1 × 10 14 [cm −3 ]
n + : 1 × 10 19 [cm −3 ]
μe: 1000 [cm 2 / Vs]
μh: 100 [cm 2 / Vs]
τe: 3 [μsec]
τh: 1 [μsec]
T: 100 [° C.]

ｎ型ベース層を２層構造としないスタティックシールドダイオードでは、同一条件のシミュレーションにおいて、ピーク逆回復電流が２１.３Ａ、逆回復電流の時間変化率が４１０Ａ／μsec、ピーク電圧が２５００Ｖ、逆回復時間が０.３５５μsecであったのに対して、図１１に示す第３実施例のスタティックシールドダイオードのシミュレーションでは、ピーク逆回復電流が２１.０Ａ、逆回復電流の時間変化率が３００Ａ／μsec、ピーク電圧が２３２０Ｖ、逆回復時間が０.３６９μsecであった。   In a static shield diode in which the n-type base layer does not have a two-layer structure, the peak reverse recovery current is 21.3 A, the time rate of change of the reverse recovery current is 410 A / μsec, the peak voltage is 2500 V, and the reverse recovery time in a simulation under the same conditions. Was 0.355 μsec, whereas in the simulation of the static shield diode of the third embodiment shown in FIG. 11, the peak reverse recovery current was 21.0 A, the time rate of change of the reverse recovery current was 300 A / μsec, the peak The voltage was 2320 V and the reverse recovery time was 0.369 μsec.

このように、ｎ型ベース層を２層構造としないスタティックシールドダイオードに比べて、逆回復電流がピークに至った後の逆回復電流の時間変化率は改善され、さらなるソフトリカバリー化ができる。   Thus, compared with a static shield diode in which the n-type base layer does not have a two-layer structure, the time rate of change of the reverse recovery current after the reverse recovery current reaches a peak is improved, and further soft recovery can be achieved.

第１〜第３実施例のいずれの場合においても、逆回復時間および逆回復電荷量は、若干増加するが、逆回復電流の時間変化率は低減され、ソフトリカバリー化が可能であることが確認できた。   In any of the first to third embodiments, the reverse recovery time and the reverse recovery charge amount slightly increase, but it is confirmed that the time rate of change of the reverse recovery current is reduced and soft recovery is possible. did it.

このように、この発明を利用することにより、従来のダイオードのさらなるソフトリカバリー化を実現でき、インバータ等の電力変換装置の性能向上につなげることが可能となる。   Thus, by utilizing this invention, further soft recovery of a conventional diode can be realized, and it becomes possible to improve the performance of a power converter such as an inverter.

特に、この発明のソフトリカバリーダイオードは、大電力用途において高速スイッチング素子のリカバリーに効果が高い。   In particular, the soft recovery diode of the present invention is highly effective in recovering a high-speed switching element in high power applications.

上記第１〜第３実施例では、シリコンカーバイド(ＳiＣ)を母材とする半導体で形成されたソフトリカバリーダイオードについて説明したが、シリコン(Ｓi)や砒化ガリウム(ＧaＡs)、窒化ガリウム(ＧaＮ)等の他の半導体を母材とするダイオードにこの発明を適用してもよい。また、ショットキーバリアダイオードとｐｎ接合ダイオードの複合ダイオードに適用してもよい。   In the above first to third embodiments, the soft recovery diode formed of a semiconductor using silicon carbide (SiC) as a base material has been described. However, silicon (Si), gallium arsenide (GaAs), gallium nitride (GaN), etc. The present invention may be applied to a diode having other semiconductor as a base material. Further, the present invention may be applied to a composite diode of a Schottky barrier diode and a pn junction diode.

この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。   Although specific embodiments of the present invention have been described, the present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention.

図１はこの発明の実施の一形態のソフトリカバリーダイオードの断面図である。FIG. 1 is a cross-sectional view of a soft recovery diode according to an embodiment of the present invention. 図２は上記ソフトリカバリーダイオードの電流,電圧の逆回復特性に係るｎ--型ベース層の厚み依存性を示す図である。FIG. 2 is a diagram showing the thickness dependence of the n − -type base layer related to the reverse recovery characteristics of the current and voltage of the soft recovery diode. 図３は上記ソフトリカバリーダイオードの電流,電圧の逆回復特性に係るｎ--型ベース層の不純物濃度の依存性を示す図である。FIG. 3 is a graph showing the dependence of the impurity concentration of the n − -type base layer on the reverse recovery characteristics of the current and voltage of the soft recovery diode. 図４はこの発明の第１実施例のソフトリカバリーダイオードの電流,電圧特性を示す図である。FIG. 4 is a diagram showing current and voltage characteristics of the soft recovery diode of the first embodiment of the present invention. 図５はこの発明の第２実施例のソフトリカバリーダイオードとしてのライフタイム制御ダイオードの電流,電圧の逆回復特性を示す図である。FIG. 5 is a diagram showing reverse recovery characteristics of current and voltage of a lifetime control diode as a soft recovery diode according to the second embodiment of the present invention. 図６はこの発明の第３実施例のソフトリカバリーダイオードとしてのスタティックシールドダイオードの電流,電圧の逆回復特性を示す図である。FIG. 6 is a diagram showing reverse recovery characteristics of current and voltage of a static shield diode as a soft recovery diode according to the third embodiment of the present invention. 図７はこの発明のソフトリカバリーダイオードのシミュレーションに用いた試験回路を示す図である。FIG. 7 is a diagram showing a test circuit used for the simulation of the soft recovery diode of the present invention. 図８は従来のダイオードの断面図である。FIG. 8 is a sectional view of a conventional diode. 図９は上記第１実施例のソフトリカバリーダイオードの断面図である。FIG. 9 is a cross-sectional view of the soft recovery diode of the first embodiment. 図１０は上記第２実施例のライフタイム制御ダイオードの断面図である。FIG. 10 is a sectional view of the lifetime control diode of the second embodiment. 図１１は上記第３実施例のスタティックシールドダイオードの断面図である。FIG. 11 is a sectional view of the static shield diode of the third embodiment.

符号の説明Explanation of symbols

１,２１…ソフトリカバリーダイオード
２,１２,２２,３２,４２…ｎ+型半導体基板
３,２３,３３,４３…ｎ--型ベース層
４,１４,２４,３４,４４…ｎ-型ベース層
５,１５,２５,３５…ｐ+型アノード層
６,１６,２６,３６,４６…アノード電極
７,１７,２７,３７,４７…カソード電極
４５Ａ…ｐ型アノード層
４５Ｂ…ｐ+型アノード層
３１…ライフタイム制御ダイオード
４１…スタティックシールドダイオード DESCRIPTION OF SYMBOLS 1,21 ... Soft recovery diode 2,12,22,32,42 ... n + type semiconductor substrate 3,23,33,43 ... n - type base layer 4,14,24,34,44 ... n - type base Layer 5, 15, 25, 35 ... p + type anode layer 6,16,26,36,46 ... Anode electrode 7,17,27,37,47 ... Cathode electrode 45A ... p type anode layer 45B ... p + type anode Layer 31 ... Lifetime control diode 41 ... Static shield diode

Claims (4)

ｐ型不純物を有するｐ+型アノード層と、
上記ｐ+型アノード層と一方の面でＰＮ接合を形成するｎ型不純物を有するｎ-型ベース層と、
上記ｎ-型ベース層の他方の面に一方の面が接し、上記ｎ-型ベース層よりも低濃度のｎ型不純物を有するｎ--型ベース層と、
上記ｎ--型ベース層の他方の面に一方の面が接するｎ型不純物を有するｎ+型半導体層と
を備えたことを特徴とするソフトリカバリーダイオード。 a p + type anode layer having p type impurities;
An n − type base layer having an n type impurity forming a PN junction on one side with the p + type anode layer;
The n - -type on the other surface of the base layer in contact with the one surface, the n - -type base layer, - n with type base layer low-concentration n-type impurity than
A soft recovery diode comprising: an n + type semiconductor layer having an n type impurity in contact with one surface of the other surface of the n − type base layer. 請求項１に記載のソフトリカバリーダイオードにおいて、
上記ｎ-型ベース層の厚みをｔ1[μm]とし、上記ｎ--型ベース層の厚みをｔ2[μm]とするとき、
ｔ1／２ ≦ ｔ2 ≦ １００[μm]−ｔ1
の条件を満足することを特徴とするソフトリカバリーダイオード。 The soft recovery diode according to claim 1,
When the thickness of the n − type base layer is t1 [μm] and the thickness of the n − type base layer is t2 [μm],
t1 / 2 ≤ t2 ≤ 100 [μm]-t1
A soft recovery diode that satisfies the following conditions. 請求項１または２に記載のソフトリカバリーダイオードにおいて、
上記ｎ-型ベース層の不純物濃度をｎ1[cm-3]とし、上記ｎ--型ベース層の不純物濃度をｎ2[cm-3]とするとき、
５×１０12[cm-3] ≦ ｎ2 ≦ ｎ1
の条件を満足することを特徴とするソフトリカバリーダイオード。 The soft recovery diode according to claim 1 or 2,
When the impurity concentration of the n − type base layer is n1 [cm −3 ] and the impurity concentration of the n − type base layer is n2 [cm −3 ],
5 × 10 12 [cm -3 ] ≤ n2 ≤ n1
A soft recovery diode that satisfies the following conditions. 請求項１から３までのいずれか１つに記載のソフトリカバリーダイオードにおいて、
上記ｐ+型アノード層と上記ｎ-型ベース層と上記ｎ--型ベース層および上記ｎ+型半導体層は、シリコンカーバイド(ＳiＣ)を母材とすることを特徴とするソフトリカバリーダイオード。 The soft recovery diode according to any one of claims 1 to 3,
The soft recovery diode, wherein the p + type anode layer, the n − type base layer, the n − type base layer and the n + type semiconductor layer are made of silicon carbide (SiC) as a base material.
JP2007210926A 2007-08-13 2007-08-13 Soft recovery diode Pending JP2009049045A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007210926A JP2009049045A (en) 2007-08-13 2007-08-13 Soft recovery diode
PCT/JP2008/064097 WO2009022592A1 (en) 2007-08-13 2008-08-06 Soft recovery diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007210926A JP2009049045A (en) 2007-08-13 2007-08-13 Soft recovery diode

Publications (1)

Publication Number Publication Date
JP2009049045A true JP2009049045A (en) 2009-03-05

Family

ID=40350645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007210926A Pending JP2009049045A (en) 2007-08-13 2007-08-13 Soft recovery diode

Country Status (2)

Country Link
JP (1) JP2009049045A (en)
WO (1) WO2009022592A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038409A (en) * 2011-07-15 2013-02-21 Internatl Rectifier Corp Composite semiconductor device with integrated diode
US9716186B2 (en) 2014-11-26 2017-07-25 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, and semiconductor device
US9786513B2 (en) 2014-07-07 2017-10-10 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device including first and second thermal treatments
US9941361B2 (en) 2014-03-19 2018-04-10 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6082314B2 (en) * 2012-11-06 2017-02-15 株式会社東芝 Semiconductor device
CN116799039B (en) * 2023-06-30 2024-03-08 海信家电集团股份有限公司 Fast recovery diode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273354A (en) * 1994-03-31 1995-10-20 Shindengen Electric Mfg Co Ltd Diode
JPH08316499A (en) * 1995-05-23 1996-11-29 Toyo Electric Mfg Co Ltd High-speed diode
JP2000323488A (en) * 1999-05-10 2000-11-24 Fuji Electric Co Ltd Diode and manufacture thereof
JP2006303469A (en) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd SiC SEMICONDUCTOR DEVICE

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19713980C2 (en) * 1997-04-04 1999-03-18 Siemens Ag Power diode, manufacturing process therefor and use thereof (FCI diode)
US6737731B1 (en) * 2000-06-26 2004-05-18 Fairchild Semiconductor Corporation Soft recovery power diode
JP2003124478A (en) * 2001-10-09 2003-04-25 Matsushita Electric Ind Co Ltd Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273354A (en) * 1994-03-31 1995-10-20 Shindengen Electric Mfg Co Ltd Diode
JPH08316499A (en) * 1995-05-23 1996-11-29 Toyo Electric Mfg Co Ltd High-speed diode
JP2000323488A (en) * 1999-05-10 2000-11-24 Fuji Electric Co Ltd Diode and manufacture thereof
JP2006303469A (en) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd SiC SEMICONDUCTOR DEVICE

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038409A (en) * 2011-07-15 2013-02-21 Internatl Rectifier Corp Composite semiconductor device with integrated diode
US9941361B2 (en) 2014-03-19 2018-04-10 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
US10312330B2 (en) 2014-03-19 2019-06-04 Kabushiki Kaisha Toshiba Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
US9786513B2 (en) 2014-07-07 2017-10-10 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device including first and second thermal treatments
US10177009B2 (en) 2014-07-07 2019-01-08 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device including first and second thermal treatments
US9716186B2 (en) 2014-11-26 2017-07-25 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, and semiconductor device

Also Published As

Publication number Publication date
WO2009022592A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
JP5011069B2 (en) Low voltage diode with small parasitic resistance and manufacturing method
JP5616911B2 (en) Silicon carbide junction barrier Schottky diode with suppressed minority carrier injection
JP5244809B2 (en) Power switching semiconductor devices including rectifying junction shunts
JP5671014B2 (en) High voltage insulated gate bipolar transistor including minority carrier divertor
JP4843253B2 (en) Power semiconductor device
JP5345596B2 (en) Surge current tolerant semiconductor diode with soft recovery behavior and method for manufacturing semiconductor diode
JP5044117B2 (en) Silicon carbide bipolar semiconductor device
JP6649183B2 (en) Semiconductor device
JPWO2009101868A1 (en) Reverse conducting semiconductor element driving method, semiconductor device, and power feeding device
JP2012204411A (en) Semiconductor device
JP2009049045A (en) Soft recovery diode
CN111446293A (en) Silicon carbide power MOSFET device of enhanced body diode
JP2010177361A (en) Soft recovery diode
US6664591B2 (en) Insulated gate semiconductor device
JP2979964B2 (en) Semiconductor device and inverter device using the same
US9349853B2 (en) Semiconductor transistor device
JP2020150043A (en) Semiconductor device and manufacturing method thereof
JP2012248736A (en) Semiconductor device
JP4020871B2 (en) Semiconductor device
Chowdhury et al. Experimental demonstration of high-voltage 4H-SiC Bi-directional IGBTs
US6388306B1 (en) Semiconductor device with rapid reverse recovery characteristic
JP5465937B2 (en) Semiconductor device, semiconductor device control method, and semiconductor module
JP2022009745A (en) Semiconductor device
JP6964564B2 (en) Semiconductor device
US20080290466A1 (en) Semiconductor Element

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100414

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A02 Decision of refusal

Effective date: 20130326

Free format text: JAPANESE INTERMEDIATE CODE: A02