JP2009044517A - Amplification circuit, and remote controller - Google Patents

Amplification circuit, and remote controller Download PDF

Info

Publication number
JP2009044517A
JP2009044517A JP2007207969A JP2007207969A JP2009044517A JP 2009044517 A JP2009044517 A JP 2009044517A JP 2007207969 A JP2007207969 A JP 2007207969A JP 2007207969 A JP2007207969 A JP 2007207969A JP 2009044517 A JP2009044517 A JP 2009044517A
Authority
JP
Japan
Prior art keywords
amplifier circuit
input terminal
potential
circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007207969A
Other languages
Japanese (ja)
Inventor
Yutaka Yoshida
豊 吉田
Satoshi Toyoda
聡史 豊田
Toshihisa Kaneko
敏久 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corona Corp
Original Assignee
Corona Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corona Corp filed Critical Corona Corp
Priority to JP2007207969A priority Critical patent/JP2009044517A/en
Publication of JP2009044517A publication Critical patent/JP2009044517A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce dark noise sound, harsh on the ears, during a sounding halt time. <P>SOLUTION: An amplifier mute circuit 2 shifts a potential of a node a21 based on a control signal C to change a potential difference between a +IN terminal and a -IN terminal of a power amplifier IC. In the case that the potential difference is <Vd, a differential amplifier circuit 1 outputs a signal amplifying an AC signal S and an amplifier circuit 100 performs amplifying operation. In the case that the potential difference is equal to or greater than Vd, the differential amplifier circuit 1 outputs a saturation voltage, and the amplifier circuit 100 stops the amplifying operation. Furthermore, quality is improved in a remote controller having the amplifier circuit 100. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、正転入力端及び反転入力端の電位差を増幅する差動増幅回路と、増幅動作を停止させるアンプミュート回路とを備えた増幅回路、及び、これを用いたリモコン装置に関する。   The present invention relates to an amplifier circuit including a differential amplifier circuit that amplifies a potential difference between a normal input terminal and an inverting input terminal, an amplifier mute circuit that stops an amplification operation, and a remote control device using the amplifier circuit.

給湯器のリモコン装置は、増幅回路及びスピーカを内蔵し、操作時に各種の音声が出力されるようになっていることが多い。増幅回路には、差動増幅回路及びアンプミュート回路を備えるものがある。差動増幅回路は、外部に抵抗器を接続することにより、任意のゲインを設定することができる。
従来のアンプミュート回路は、各種の音声である交流信号を入力する信号ラインを切断等することにより、差動増幅回路が交流信号を増幅しない発音停止時間を設けていた。
In many cases, a remote controller for a water heater has an amplifier circuit and a speaker built therein, and various sounds are output during operation. Some amplifier circuits include a differential amplifier circuit and an amplifier mute circuit. The differential amplifier circuit can set an arbitrary gain by connecting a resistor to the outside.
The conventional amplifier mute circuit cuts off a signal line for inputting an AC signal as various sounds, thereby providing a sound generation stop time during which the differential amplifier circuit does not amplify the AC signal.

特許文献1には、電源投入時に差動増幅回路への電源供給を停止して、増幅回路が出力するポップ音を防止する技術が開示されている。可聴周波数以上の制御信号で電源供給をオンオフするので、増幅回路の電源ラインに並列接続されたキャパシタの効果により、増幅回路に供給される電源電圧の上昇時間を緩やかにするものである。
特開平8−237035号公報
Japanese Patent Application Laid-Open No. 2004-228561 discloses a technique for preventing pop noise output from an amplifier circuit by stopping power supply to a differential amplifier circuit when the power is turned on. Since the power supply is turned on / off by a control signal having an audible frequency or higher, the rise time of the power supply voltage supplied to the amplifier circuit is moderated by the effect of the capacitor connected in parallel to the power supply line of the amplifier circuit.
JP-A-8-237035

前記特許文献1に記載された技術は、電源投入時のポップ音を除去するものである。このため、電源オフ時のポップ音も耳障りになる。
また、差動増幅回路は、発音停止時間にもゲインを有し、内部で発生する暗ノイズを増幅している。このため、電源オフ時のポップ音だけではなく、発音停止時間の暗ノイズ音も耳障りである。
The technique described in Patent Document 1 removes a pop sound when the power is turned on. For this reason, the pop sound when the power is turned off is also annoying.
The differential amplifier circuit also has a gain in the sound generation stop time, and amplifies dark noise generated inside. For this reason, not only the pop sound when the power is turned off but also the dark noise sound during the sound generation stop time is annoying.

そこで、本発明は、前記の問題点に鑑み、発音停止時間の暗ノイズ音の発生を低減することができる増幅回路、及び、これを用いたリモコン装置を提供することを課題とする。   In view of the above problems, an object of the present invention is to provide an amplifier circuit that can reduce the generation of dark noise sound during the sound generation stop time, and a remote control device using the same.

請求項1の増幅回路は、正転入力端と反転入力端との間の電位差を増幅する差動増幅回路と、電位差を所定値以上に設定して、差動増幅回路の出力電圧を飽和させることにより増幅動作を停止させるアンプミュート回路とを備えたことを特徴とする。
また、請求項4の増幅回路は、正転入力端と反転入力端との間の電位差を増幅する差動増幅回路と、正転入力端に交流信号が入力され、反転入力端を接地させたときに、差動増幅回路に電位差を増幅させ、電位差を所定値以上に設定したときに、交流信号をマスクさせるアンプミュート回路とを備えたことを特徴とする。
前記構成によれば、出力電圧を飽和させて増幅動作を停止させるアンプミュート回路、又は、入力される交流信号をマスクさせるアンプミュート回路を備えたので、発音停止時間の耳障りな暗ノイズ音を低減することができる。
The amplifier circuit according to claim 1 saturates the output voltage of the differential amplifier circuit by setting the potential difference to a predetermined value or more by amplifying the potential difference between the normal input terminal and the inverting input terminal. And an amplifier mute circuit for stopping the amplification operation.
According to another aspect of the present invention, the amplifier circuit includes a differential amplifier circuit that amplifies the potential difference between the non-inverting input terminal and the inverting input terminal, an AC signal is input to the non-inverting input terminal, and the inverting input terminal is grounded. In some cases, the differential amplifying circuit includes an amplifier mute circuit that amplifies a potential difference and masks an AC signal when the potential difference is set to a predetermined value or more.
According to the above configuration, since the amplifier mute circuit that saturates the output voltage and stops the amplification operation or the amplifier mute circuit that masks the input AC signal is provided, the annoying dark noise sound of the sound generation stop time is reduced. can do.

請求項2の増幅回路は、請求項1に記載の増幅回路であって、差動増幅回路は、正転入力端に交流信号電圧が印加され、アンプミュート回路は、反転入力端を接地させたときに、増幅動作を行わせ、反転入力端に印加される電位の絶対値を所定値以上に遷移させたときに、増幅動作を停止させることを特徴とする。
前記構成によれば、差動増幅回路の増幅動作を容易に停止させることができる。
The amplifier circuit according to claim 2 is the amplifier circuit according to claim 1, wherein the differential amplifier circuit has an AC signal voltage applied to the normal input terminal, and the amplifier mute circuit has the inverting input terminal grounded. Sometimes, the amplification operation is performed, and the amplification operation is stopped when the absolute value of the potential applied to the inverting input terminal is shifted to a predetermined value or more.
According to the configuration, the amplification operation of the differential amplifier circuit can be easily stopped.

請求項3の増幅回路は、請求項1に記載の増幅回路であって、差動増幅回路は、片電源で動作し、正転入力端にバイアス電圧が加算された交流信号電圧が印加され、アンプミュート回路は、反転入力端をバイアス電圧の近傍に設定させたときに、増幅動作を行わせ、反転入力端に印加される電位を所定値以上に遷移させたときに、増幅動作を停止させることを特徴とする。
前記構成によれば、特に、バイアス電圧を低く設定すれば、増幅動作停止時のバイアス電圧近傍に設定された反転入力端と、バイアス電圧が加算された交流信号が印加された正転入力端との電位差が増幅される。このため、交流信号電圧が増幅される。例えば、バイアス電圧は、入力抵抗×バイアス電流で求められる。
The amplifier circuit according to claim 3 is the amplifier circuit according to claim 1, wherein the differential amplifier circuit operates with a single power source, and an AC signal voltage to which a bias voltage is added is applied to the normal rotation input terminal. The amplifier mute circuit performs an amplification operation when the inverting input terminal is set near the bias voltage, and stops the amplification operation when the potential applied to the inverting input terminal is changed to a predetermined value or more. It is characterized by that.
According to the above configuration, in particular, if the bias voltage is set low, the inverting input terminal set in the vicinity of the bias voltage when the amplification operation is stopped, and the normal rotation input terminal to which the AC signal to which the bias voltage is added is applied. Is amplified. For this reason, the AC signal voltage is amplified. For example, the bias voltage is obtained by (input resistance × bias current).

請求項5の増幅回路は、電位差を所定値以上に遷移させたときに、反転入力端に印加される電位が、接地電位と所定値の電位との間で除々に変化することを特徴とする。
前記構成によれば、更に、耳障りなポップ音を除去することができる。
The amplifier circuit according to claim 5 is characterized in that, when the potential difference is shifted to a predetermined value or more, the potential applied to the inverting input terminal gradually changes between the ground potential and the predetermined potential. .
According to the said structure, an unpleasant pop sound can be further removed.

請求項6の増幅回路は、外部から入力されるD/A変換信号に基づいて、反転入力端に印加される電位が、接地電位と所定値の電位との間で除々に変化することを特徴とする。
前記構成によれば、D/A変換信号により、電位が除々に変化するように設定できる。これにより、CPU内部のD/A変換器を使用できるので、使用部品が少なくなる。
The amplifier circuit according to claim 6 is characterized in that the potential applied to the inverting input terminal gradually changes between a ground potential and a predetermined potential based on a D / A conversion signal input from the outside. And
According to the said structure, it can set so that an electric potential may change gradually with a D / A conversion signal. As a result, since the D / A converter inside the CPU can be used, the number of parts used is reduced.

請求項7の増幅回路は、所定の時定数に基づいて、反転入力端に印加される電位が、接地電位と所定値の電位との間で除々に変化することを特徴とする。
前記構成によれば、抵抗値及びキャパシタンスを変更することにより、電位が除々に変化するように設定できる。
The amplifier circuit according to claim 7 is characterized in that the potential applied to the inverting input terminal gradually changes between a ground potential and a predetermined potential based on a predetermined time constant.
According to the said structure, it can set so that an electric potential may change gradually by changing resistance value and a capacitance.

請求項8のリモコン装置は、請求項1乃至請求項7の何れか1項に記載の増幅回路を、発音時間が発音停止時間より短い音声の増幅に用いたことを特徴をする。
前記構成によれば、発音停止時間の暗ノイズ音を低減しポップ音を除去できるので、リモコン装置の品質が向上する。
A remote control device according to an eighth aspect is characterized in that the amplifier circuit according to any one of the first to seventh aspects is used for amplifying a sound whose sound generation time is shorter than the sound generation stop time.
According to the above configuration, since the dark noise sound during the sound generation stop time can be reduced and the pop sound can be removed, the quality of the remote control device is improved.

本発明は、出力電圧を飽和させて増幅動作を停止させるアンプミュート回路、又は、入力される交流信号をマスクさせるアンプミュート回路を備えたので、発音停止時間の耳障りな暗ノイズ音を低減することができる。特に、請求項5に係る発明は、耳障りなポップ音を除去できる。   The present invention includes an amplifier mute circuit that saturates the output voltage and stops the amplification operation, or an amplifier mute circuit that masks the input AC signal, thereby reducing annoying dark noise sound during the sound generation stop time. Can do. In particular, the invention according to claim 5 can remove an annoying pop sound.

(第1実施形態)
図1は、本発明の第1実施形態の増幅回路100の回路図である。増幅回路100は、差動増幅回路1及びアンプミュート回路2を備え、外部に接続されたスピーカSPを駆動する。差動増幅回路1は、パワーアンプIC、抵抗器R11、キャパシタC11〜C16、及び、任意素子Z11を備える。
(First embodiment)
FIG. 1 is a circuit diagram of an amplifier circuit 100 according to the first embodiment of the present invention. The amplifier circuit 100 includes a differential amplifier circuit 1 and an amplifier mute circuit 2 and drives a speaker SP connected to the outside. The differential amplifier circuit 1 includes a power amplifier IC, a resistor R11, capacitors C11 to C16, and an arbitrary element Z11.

パワーアンプICの+IN端子は、外部からスピーカSPで発生させたいブザー音又は合成音声等の交流信号Sが入力される端子11に接続される。パワーアンプICの−IN端子は、アンプミュート回路2のノードa21に接続される。
パワーアンプICのOUT端子は、キャパシタC13及び抵抗器R11の直列回路を介してグランドに接続され、キャパシタC14及び外部に設置したスピーカSPの直列回路を介してグランドに接続される。
パワーアンプICのGND端子とV+端子との間には、キャパシタC15及びC16の並列回路が接続され、パワーアンプICのGND端子は、グランドに接続される。パワーアンプICのV+端子は、外部から供給される電源用の+12V端子に抵抗器R1を介して接続される。短絡端子J1は、抵抗器R1を短絡させる為のものである。
パワーアンプICの双方のGAIN端子には、任意素子Z11及びキャパシタC11の直列回路が接続され、ゲインを制御する端子である。パワーアンプICのBYP端子は、キャパシタC12を介してグランドに接続される。
The + IN terminal of the power amplifier IC is connected to a terminal 11 to which an AC signal S such as a buzzer sound or a synthesized voice that is to be generated from the speaker SP is input from the outside. The -IN terminal of the power amplifier IC is connected to the node a21 of the amplifier mute circuit 2.
The OUT terminal of the power amplifier IC is connected to the ground via a series circuit of a capacitor C13 and a resistor R11, and is connected to the ground via a series circuit of the capacitor C14 and an external speaker SP.
A parallel circuit of capacitors C15 and C16 is connected between the GND terminal and the V + terminal of the power amplifier IC, and the GND terminal of the power amplifier IC is connected to the ground. The V + terminal of the power amplifier IC is connected to a + 12V terminal for power supplied from outside via a resistor R1. The short-circuit terminal J1 is for short-circuiting the resistor R1.
A series circuit of an arbitrary element Z11 and a capacitor C11 is connected to both GAIN terminals of the power amplifier IC, and is a terminal for controlling the gain. The BYP terminal of the power amplifier IC is connected to the ground via the capacitor C12.

パワーアンプICについて、GAIN端子はゲイン制御用であり、−IN端子は反転入力用であり、+IN端子は正転入力用であり、GND端子は接地用であり、OUT端子はパワーアンプの出力用であり、V+端子は電源供給用であり、BYP端子はリップル除去用である。   For the power amplifier IC, the GAIN terminal is for gain control, the -IN terminal is for inverting input, the + IN terminal is for forward rotation input, the GND terminal is for grounding, and the OUT terminal is for output of the power amplifier The V + terminal is for power supply and the BYP terminal is for ripple removal.

例えば、ゲインAvが26[db](TYP)であるパワーアンプICに新日本無線製のNJM386Bを使用し、スピーカSPに8Ωインピーダンスのものを使用する場合には、抵抗器R11が10Ω、キャパシタC11が10μF、キャパシタC12が47μF(電解コンデンサ)、キャパシタC13が0.047μF、キャパシタC14が220μF(電解コンデンサ)、キャパシタC15が100μF(電解コンデンサ)、キャパシタC16が0.1μFに設定される。
任意素子Z11には、任意の値の抵抗器又はジャンパー線が使用される。抵抗器(Z11)及びキャパシタC11の直列回路の設計値により、パワーアンプICのゲインAvは20倍から200倍まで任意の値に設定できる。
For example, when NJM386B manufactured by New Japan Radio Co. is used for the power amplifier IC having a gain Av of 26 [db] (TYP) and the speaker SP having an impedance of 8Ω is used, the resistor R11 is 10Ω and the capacitor C11. Is 10 μF, capacitor C12 is 47 μF (electrolytic capacitor), capacitor C13 is 0.047 μF, capacitor C14 is 220 μF (electrolytic capacitor), capacitor C15 is 100 μF (electrolytic capacitor), and capacitor C16 is 0.1 μF.
An arbitrary value resistor or jumper wire is used for the arbitrary element Z11. Depending on the design value of the series circuit of the resistor (Z11) and the capacitor C11, the gain Av of the power amplifier IC can be set to any value from 20 times to 200 times.

ミュート機能を有するオーディオ用のパワーアンプICは、高価なものが多い。ミュート機能を有しないNJM386Bは、低価格であり、低コスト化に有利である。
NJM386Bは、正の電源電圧による片電源動作ができ、入力端はグランドとの比較の形に構成され、出力の電圧は自動的に電源電圧の約1/2になるように設計されている。
Many audio power amplifier ICs having a mute function are expensive. NJM386B which does not have a mute function is low in price and is advantageous for cost reduction.
The NJM386B can perform a single power supply operation with a positive power supply voltage, the input terminal is configured to be compared with the ground, and the output voltage is automatically designed to be about ½ of the power supply voltage.

次に、アンプミュート回路2は、トランジスタTR、抵抗器R21〜R26、及び、キャパシタC21を備える。トランジスタTRのベースは、抵抗器R22を介してグランドに接続され、更に抵抗器R21を介して外部からコントロール信号Cが入力される端子12に接続される。
トランジスタTRのエミッタは、グランドに接続される。トランジスタTRのコレクタは、抵抗器R23を介して電源供給用の+5V端子に接続される。
ノードa21は、抵抗器R24を介してトランジスタTRのコレクタに接続され、抵抗器R25を介して+5V端子に接続され、キャパシタC21を介してグランドに接続され、抵抗器26を介してグランドに接続される。
Next, the amplifier mute circuit 2 includes a transistor TR, resistors R21 to R26, and a capacitor C21. The base of the transistor TR is connected to the ground via a resistor R22, and further connected to a terminal 12 to which a control signal C is input from the outside via a resistor R21.
The emitter of the transistor TR is connected to the ground. The collector of the transistor TR is connected to the + 5V terminal for power supply via the resistor R23.
The node a21 is connected to the collector of the transistor TR via the resistor R24, connected to the + 5V terminal via the resistor R25, connected to the ground via the capacitor C21, and connected to the ground via the resistor 26. The

次に、増幅回路100の動作説明を行う。
差動増幅回路1のパワーアンプICの+IN端子には、交流信号Sが入力される。交流信号Sの波高値は、電圧5Vに比して微小である。
パワーアンプICの+IN端子の電位は、交流信号Sがひずみなく増幅できるように、所定のバイアス電圧がある。バイアス電圧は、低く設定される。
パワーアンプICは、+IN端子と−IN端子との電位差をゲインAvで電圧増幅する。交流信号Sは、スピーカSPを駆動する為に必要な値が設定される。
Next, the operation of the amplifier circuit 100 will be described.
An AC signal S is input to the + IN terminal of the power amplifier IC of the differential amplifier circuit 1. The peak value of the AC signal S is minute compared to the voltage of 5V.
The potential at the + IN terminal of the power amplifier IC has a predetermined bias voltage so that the AC signal S can be amplified without distortion. The bias voltage is set low.
The power amplifier IC amplifies the potential difference between the + IN terminal and the −IN terminal with a gain Av. The AC signal S is set to a value necessary for driving the speaker SP.

パワーアンプICの−IN端子がバイアス電位に遷移された場合、増幅動作停止時のバイアス電圧近傍に設定された−IN端子(反転入力端)と、バイアス電圧が加算された交流信号Sが印加された+IN端子(正転入力端)との電位差がVd未満に設定される。Vdは、飽和電圧をゲインAvで除算した値である。
パワーアンプICは、交流信号S(交流信号電圧)をゲインAvで増幅し、スピーカSPを駆動する。
When the -IN terminal of the power amplifier IC is changed to the bias potential, the -IN terminal (inverted input terminal) set near the bias voltage when the amplification operation is stopped and the AC signal S to which the bias voltage is added are applied. The potential difference from the + IN terminal (normal input terminal) is set to be less than Vd. Vd is a value obtained by dividing the saturation voltage by the gain Av.
The power amplifier IC amplifies the AC signal S (AC signal voltage) with a gain Av and drives the speaker SP.

キャパシタC14は、パワーアンプICからの出力電圧の直流分をカットする。抵抗器R11、キャパシタC13、C15、及び、C16は、異常発振を防止する。キャパシタC12は、パワーアンプICのV+端子に供給される電源電圧のリップル分を除去する。   The capacitor C14 cuts the direct current component of the output voltage from the power amplifier IC. Resistor R11 and capacitors C13, C15, and C16 prevent abnormal oscillation. The capacitor C12 removes a ripple of the power supply voltage supplied to the V + terminal of the power amplifier IC.

パワーアンプICの−IN端子が所定の正電位以上に遷移された場合、+IN端子と−IN端子との電位差がVd以上に設定される。
パワーアンプICは、ゲインAvでVdを増幅するので、グランド電位近傍に飽和した飽和電圧をOUT端子から出力する。OUT端子からスピーカへの経路には、直流分カット用のキャパシタC14がある。交流電圧成分のみがスピーカから発音される。
飽和電圧は、電源電圧+12V近傍又はグランド電位近傍の直流電圧であり、交流信号成分がない。スピーカからの発音がなくなるので、差動増幅回路1は増幅動作を停止する。言い換えれば、電位差がVd以上に設定されれば、交流信号Sがマスクされる。
When the −IN terminal of the power amplifier IC is shifted to a predetermined positive potential or higher, the potential difference between the + IN terminal and the −IN terminal is set to Vd or higher.
Since the power amplifier IC amplifies Vd with the gain Av, the power amplifier IC outputs a saturated voltage saturated near the ground potential from the OUT terminal. In the path from the OUT terminal to the speaker, there is a capacitor C14 for cutting a direct current component. Only the AC voltage component is produced from the speaker.
The saturation voltage is a DC voltage near the power supply voltage + 12V or near the ground potential, and has no AC signal component. Since there is no sound from the speaker, the differential amplifier circuit 1 stops the amplification operation. In other words, the AC signal S is masked if the potential difference is set to Vd or more.

図2は、コントロール信号Cの波形図である。コントロール信号Cは、0[V]のLレベル及び電圧+Ea[V]近傍のHレベルから成る方形波である。電圧+Ea[V]は、トランジスタTRをオンできる値以上の電圧が設定される。外部にあるCPUは、コントロール信号Cに基づいてアンプミュート回路2のノードa21の電位を遷移させる。   FIG. 2 is a waveform diagram of the control signal C. The control signal C is a square wave composed of an L level of 0 [V] and an H level near the voltage + Ea [V]. The voltage + Ea [V] is set to a voltage higher than a value that can turn on the transistor TR. An external CPU changes the potential of the node a21 of the amplifier mute circuit 2 based on the control signal C.

コントロール信号CがLレベルの場合、トランジスタTRがオフし、抵抗器R25と抵抗器R23及びR24の直列回路とから成る並列抵抗分が形成される。
ノードa21は、キャパシタC21、抵抗器R26、及び、並列抵抗分等に基づく時定数T1で、電位が徐々に上昇する。時定数T1は、C21・{R26//(R25//(R23+R24))}で計算される。ただし、Rx//Ryは、Rx及びRyから成る並列抵抗値を示す。
ノードa21の電位は電圧+5Vを並列抵抗分の抵抗値と抵抗器R26とで分圧した電圧になり、パワーアンプICの−IN端子が所定の正電位以上に遷移される。
When the control signal C is at the L level, the transistor TR is turned off, and a parallel resistance component composed of the resistor R25 and the series circuit of the resistors R23 and R24 is formed.
The potential of the node a21 gradually increases with a time constant T1 based on the capacitor C21, the resistor R26, and the parallel resistance. The time constant T1 is calculated by C21 · {R26 // (R25 // (R23 + R24))}. However, Rx // Ry indicates a parallel resistance value composed of Rx and Ry.
The potential of the node a21 is a voltage obtained by dividing the voltage + 5V by the resistance value of the parallel resistance and the resistor R26, and the −IN terminal of the power amplifier IC is transited to a predetermined positive potential or higher.

一方、コントロール信号CがHレベルの場合、トランジスタTRがオンし、抵抗器R24及びR26とから成る並列抵抗分が形成される。
ノードa21は、キャパシタC21及び並列抵抗分等に基づく時定数T2で、電位が徐々に下降する。時定数T2は、C21・{R26//(R24//(R23+R25))}で計算される。
ノードa21の電位はバイアス電位になり、パワーアンプICの−IN端子がバイアス電位に遷移される。
On the other hand, when the control signal C is at the H level, the transistor TR is turned on, and a parallel resistance component including the resistors R24 and R26 is formed.
The potential of the node a21 gradually decreases with a time constant T2 based on the capacitor C21 and the parallel resistance. The time constant T2 is calculated by C21 · {R26 // (R24 // (R23 + R25))}.
The potential of the node a21 becomes a bias potential, and the -IN terminal of the power amplifier IC is changed to the bias potential.

(比較例)
図3は、比較例の増幅回路500の概略図である。比較例の増幅回路500は、差動増幅回路51及び電源制御部52を備える。差動増幅回路51は、差動増幅回路1(図1)と同じ回路構成であり、その概略のみ示す。パワーアンプICの−IN端子がアンプミュート回路2のノードa21に代えてグランドに接続されている点が、差動増幅回路1と異なる。
電源制御部52は、コントロール信号Cに基づいて、差動増幅回路51のパワーアンプICのV+端子への電源を供給又は遮断する。
(Comparative example)
FIG. 3 is a schematic diagram of an amplifier circuit 500 of a comparative example. The amplifier circuit 500 of the comparative example includes a differential amplifier circuit 51 and a power supply control unit 52. The differential amplifier circuit 51 has the same circuit configuration as the differential amplifier circuit 1 (FIG. 1), and only the outline thereof is shown. The difference from the differential amplifier circuit 1 is that the -IN terminal of the power amplifier IC is connected to the ground instead of the node a21 of the amplifier mute circuit 2.
Based on the control signal C, the power controller 52 supplies or cuts off power to the V + terminal of the power amplifier IC of the differential amplifier circuit 51.

図4(a)は、比較例の増幅回路500から出力される合成音声の電圧の波形図である。目盛りの横軸が時間1[s]のレンジで観測され、縦軸が0.5[v]のレンジで観測されている。
増幅回路には、スピーカからの発音がある発音時間H2、及び、スピーカからの発音がない発音停止時間がある。発音停止時間には、開始時間H1及び終了時間H3が含まれる。開始時間H1は、合成音声の発生開始時以前の所定時間であり、終了時間H3は、合成音声の発生終了時以後の所定時間である。
発音時間H2に、ブザー音及びメッセージ音声から成る合成音声が発生する。開始時間H1及び終了時間H3に、“ブツ”と鳴るポップ音が発生する。
図4(b)は、第1実施形態の増幅回路100から出力される合成音声の電圧の波形図である。開始時間H1及び終了時間H3に、ポップ音が発生していない。
FIG. 4A is a waveform diagram of the voltage of the synthesized speech output from the amplifier circuit 500 of the comparative example. The horizontal axis of the scale is observed in the time range of 1 [s], and the vertical axis is observed in the range of 0.5 [v].
The amplifier circuit has a sound generation time H2 in which sound is generated from the speaker and a sound generation stop time in which there is no sound from the speaker. The sound generation stop time includes a start time H1 and an end time H3. The start time H1 is a predetermined time before the start of generation of synthesized speech, and the end time H3 is a predetermined time after the end of generation of synthesized speech.
A synthesized voice composed of a buzzer sound and a message voice is generated at the pronunciation time H2. At the start time H1 and the end time H3, a pop sound that sounds “buzz” is generated.
FIG. 4B is a waveform diagram of the voltage of the synthesized speech output from the amplifier circuit 100 according to the first embodiment. No pop sound is generated at the start time H1 and the end time H3.

(第2実施形態)
図5は、本発明の第2実施形態の増幅回路110の回路図である。増幅回路110は、差動増幅回路1及びアンプミュート回路3を備える。図1とはアンプミュート回路2に代えてアンプミュート回路3にした点が異なる。アンプミュート回路3は、抵抗器R31、R32、及び、キャパシタC31を備え、アンプミュート回路2に比して使用する部品が少ない。
外部からD/A変換信号Gが入力される端子13は、抵抗器R32を介してノードa31に接続され、抵抗器R31を介してグランドに接続される。ノードa31は、キャパシタC31を介してグランドに接続され、差動増幅回路1のパワーアンプICの−IN端子に接続される。
(Second Embodiment)
FIG. 5 is a circuit diagram of the amplifier circuit 110 according to the second embodiment of the present invention. The amplifier circuit 110 includes a differential amplifier circuit 1 and an amplifier mute circuit 3. The difference from FIG. 1 is that an amplifier mute circuit 3 is used instead of the amplifier mute circuit 2. The amplifier mute circuit 3 includes resistors R31 and R32 and a capacitor C31, and uses fewer components than the amplifier mute circuit 2.
The terminal 13 to which the D / A conversion signal G is input from the outside is connected to the node a31 via the resistor R32, and is connected to the ground via the resistor R31. The node a31 is connected to the ground via the capacitor C31 and is connected to the −IN terminal of the power amplifier IC of the differential amplifier circuit 1.

図6(a)は、D/A変換信号Gの電圧波形図である。外部にあるCPUは、プログラムに基づいて、デジタル/アナログ変換してD/A変換信号Gを発生する。D/A変換信号Gは、0[V]から電圧+Eb[V]までの範囲を断続的に変化する階段状の波形である。電圧+Eb[V]は、パワーアンプICの正転入力端と反転入力端との電位差をVd以上の値にできる値が設定される。外部にあるCPUは、D/A変換信号Gに基づいてアンプミュート回路3(図5)のノードa31の電位を任意に上昇又は下降させる。   6A is a voltage waveform diagram of the D / A conversion signal G. FIG. An external CPU performs digital / analog conversion based on a program to generate a D / A conversion signal G. The D / A conversion signal G is a stepped waveform that intermittently changes in the range from 0 [V] to the voltage + Eb [V]. The voltage + Eb [V] is set to a value that allows the potential difference between the normal input terminal and the inverting input terminal of the power amplifier IC to be equal to or greater than Vd. An external CPU arbitrarily raises or lowers the potential of the node a31 of the amplifier mute circuit 3 (FIG. 5) based on the D / A conversion signal G.

図6(b)は、ノードa31上の信号の電圧波形図である。アンプミュート回路3は、、波形を滑らかにして、D/A変換信号Gをノードa31上の信号に波形変換する。抵抗器R31、R32、及び、キャパシタC31は、高域遮断フィルタを構成する。
ノードa31上の電位が、開始時間H1(図4)に徐々に上昇し、発音時間H2に電圧+Eb[V]近傍で一定となり、終了時間H3に徐々に下降するように、CPUのプログラムは設計される。
FIG. 6B is a voltage waveform diagram of a signal on the node a31. The amplifier mute circuit 3 smoothes the waveform and converts the D / A conversion signal G into a signal on the node a31. Resistors R31 and R32 and capacitor C31 constitute a high-frequency cutoff filter.
The CPU program is designed so that the potential on the node a31 gradually increases at the start time H1 (FIG. 4), becomes constant near the voltage + Eb [V] at the sound generation time H2, and gradually decreases at the end time H3. Is done.

アンプミュート回路3は、D/A変換信号Gに基づいて、ノードa31の電位が遷移する。
第1実施形態と同様に、パワーアンプICの+IN端子と−IN端子との電位差が、Vd以上であれば、差動増幅回路1は増幅動作を停止する。Vd未満であれば、差動増幅回路1は増幅動作を行う。
In the amplifier mute circuit 3, the potential of the node a31 transitions based on the D / A conversion signal G.
As in the first embodiment, if the potential difference between the + IN terminal and the −IN terminal of the power amplifier IC is equal to or greater than Vd, the differential amplifier circuit 1 stops the amplification operation. If it is less than Vd, the differential amplifier circuit 1 performs an amplification operation.

D/A変換信号Gは、外部にあるCPUから入力される。CPUのプログラムを変更することにより、開始時間H1、発音時間H2、及び、終了時間H3の変化等を任意且つ容易に設定することができる。
また、CPU内部のD/A変換器を使用できるので、使用部品が少なくなり、低コスト化や小型化に有利となる。
The D / A conversion signal G is input from an external CPU. By changing the CPU program, changes in the start time H1, the sound generation time H2, the end time H3, and the like can be arbitrarily and easily set.
Further, since the D / A converter inside the CPU can be used, the number of parts used is reduced, which is advantageous for cost reduction and size reduction.

(使用例)
給湯器のリモコン装置は、第1実施形態又は第2実施形態の増幅回路、及び、スピーカを備える。例えば、利用者がリモコン装置の温度設定ボタンを操作して、給湯器の温度設定を変更する。その直後に、“ピッ”と鳴るブザー音、及び、“給湯温度が変更されました”のメッセージ音から成る合成音声を発音する。
利用者の操作は頻繁には行われず、発音停止時間に比して発音時間H2は短い。発音停止時間の暗ノイズ音は、特に耳障りとなる。
第1実施形態又は第2実施形態の増幅回路は、発音停止時間の暗ノイズ音を低減し、ポップ音を除去する。これにより、利用者は、操作性が向上し、耳障りな音を聞くことがなく、リモコン装置の品質が向上する。
(Example of use)
A remote controller for a water heater includes the amplifier circuit of the first embodiment or the second embodiment and a speaker. For example, the user operates the temperature setting button of the remote control device to change the temperature setting of the water heater. Immediately after that, a synthesized voice consisting of a beeping sound and a message sound of “The hot water temperature has been changed” is generated.
The user's operation is not frequently performed, and the sound generation time H2 is shorter than the sound generation stop time. The dark noise sound during the sound generation stop time is particularly disturbing.
The amplifier circuit of the first embodiment or the second embodiment reduces the dark noise sound during the sound generation stop time and removes the pop sound. As a result, the operability is improved and the user does not hear a harsh sound, and the quality of the remote control device is improved.

(変形例)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
差動増幅回路には、正及び負の電源電圧による二電源動作のパワーアンプICを使用することもできる。正転入力端と反転入力端との間の電位差の絶対値をVd以上にすれば、差動増幅回路が飽和電圧を出力し、増幅回路の増幅動作を停止させることができるからである。
差動増幅回路の反転入力端子について、所定の正の電位に遷移させた場合には、飽和電圧が負の電源電圧近傍になり、所定の負の電位に遷移させた場合には、飽和電圧が正の電源電圧近傍になる。
(Modification)
The present invention is not limited to the embodiments described above, and various modifications such as the following are possible.
For the differential amplifier circuit, it is possible to use a power amplifier IC that operates with two power supplies using positive and negative power supply voltages. This is because if the absolute value of the potential difference between the non-inverting input terminal and the inverting input terminal is set to Vd or more, the differential amplifier circuit outputs a saturation voltage, and the amplification operation of the amplifier circuit can be stopped.
When the inverting input terminal of the differential amplifier circuit is changed to a predetermined positive potential, the saturation voltage is close to the negative power supply voltage. When the input voltage is changed to the predetermined negative potential, the saturation voltage is Near positive power supply voltage.

図示されない外部回路には、端子11(パワーアンプICの+IN端子)とグランドとの間に、入力抵抗器が接続される。入力抵抗値は、回路設計上の必要から、3[kΩ]が推奨される。この場合のバイアス電圧は、入力抵抗値(3[kΩ])×バイアス電流(100[nA])で求められる。   In an external circuit not shown, an input resistor is connected between the terminal 11 (the + IN terminal of the power amplifier IC) and the ground. An input resistance value of 3 [kΩ] is recommended because of circuit design requirements. In this case, the bias voltage is obtained by input resistance value (3 [kΩ]) × bias current (100 [nA]).

本発明の第1実施形態に係る増幅回路の回路図である。1 is a circuit diagram of an amplifier circuit according to a first embodiment of the present invention. コントロール信号の波形図である。It is a waveform diagram of a control signal. 比較例の増幅回路の概略図である。It is the schematic of the amplifier circuit of a comparative example. 比較例及び第1実施形態の増幅回路から出力される合成音声の波形図であるFIG. 6 is a waveform diagram of synthesized speech output from the comparative example and the amplifier circuit according to the first embodiment. 本発明の第2実施形態に係る増幅回路の回路図である。It is a circuit diagram of the amplifier circuit which concerns on 2nd Embodiment of this invention. D/A変換信号及びノード上の信号の波形図である。It is a wave form diagram of a D / A conversion signal and a signal on a node.

符号の説明Explanation of symbols

1、51 差動増幅回路
2、3 アンプミュート回路
S 交流信号
C コントロール信号
G D/A変換信号
11、12、13 端子
52 電源制御部
100,110、500 増幅回路
R1、R11、R21〜R26、R31、R32 抵抗器
C11〜C16、C21、C31 キャパシタ
TR トランジスタ
IC パワーアンプ
J1 ジャンパ線
SP スピーカ
H1 開始時間
H2 発音時間
H3 終了時間
T1、T2 時定数
Ea、Eb 所定の電圧
Vd 所定の電位差
DESCRIPTION OF SYMBOLS 1, 51 Differential amplifier circuit 2, 3 Amplifier mute circuit S AC signal C Control signal G D / A conversion signal 11, 12, 13 Terminal 52 Power supply control part 100, 110, 500 Amplifier circuit R1, R11, R21-R26, R31, R32 Resistor C11-C16, C21, C31 Capacitor TR Transistor IC Power amplifier J1 Jumper line SP Speaker H1 Start time H2 Sounding time H3 End time T1, T2 Time constant Ea, Eb Predetermined voltage Vd Predetermined potential difference

Claims (8)

正転入力端と反転入力端との間の電位差を増幅する差動増幅回路と、
前記電位差を所定値以上に設定して、前記差動増幅回路の出力電圧を飽和させることにより増幅動作を停止させるアンプミュート回路とを備えたことを特徴とする増幅回路。
A differential amplifier circuit that amplifies the potential difference between the normal input terminal and the inverting input terminal;
An amplifier circuit comprising: an amplifier mute circuit that stops the amplification operation by setting the potential difference to a predetermined value or more and saturating the output voltage of the differential amplifier circuit.
前記差動増幅回路は、前記正転入力端に交流信号電圧が印加され、
前記アンプミュート回路は、前記反転入力端を接地させたときに、前記増幅動作を行わせ、前記反転入力端に印加される電位の絶対値を所定値以上に遷移させたときに、前記増幅動作を停止させることを特徴とする請求項1に記載の増幅回路。
In the differential amplifier circuit, an AC signal voltage is applied to the forward rotation input terminal,
The amplifier mute circuit performs the amplification operation when the inverting input terminal is grounded, and the amplification operation when the absolute value of the potential applied to the inverting input terminal is changed to a predetermined value or more. The amplifier circuit according to claim 1, wherein the amplifier circuit is stopped.
前記差動増幅回路は、片電源で動作し、前記正転入力端にバイアス電圧が加算された交流信号電圧が印加され、
前記アンプミュート回路は、前記反転入力端を前記バイアス電圧の近傍に設定させたときに、前記増幅動作を行わせ、
前記反転入力端に印加される電位を所定値以上に遷移させたときに、前記増幅動作を停止させることを特徴とする請求項1に記載の増幅回路。
The differential amplifier circuit operates with a single power source, and an AC signal voltage with a bias voltage added to the normal rotation input terminal is applied,
The amplifier mute circuit performs the amplification operation when the inverting input terminal is set in the vicinity of the bias voltage,
The amplifier circuit according to claim 1, wherein the amplification operation is stopped when a potential applied to the inverting input terminal is changed to a predetermined value or more.
正転入力端と反転入力端との間の電位差を増幅する差動増幅回路と、
前記正転入力端に交流信号が入力され、前記反転入力端を接地させたときに、前記差動増幅回路に前記電位差を増幅させ、前記電位差を所定値以上に設定させたときに、前記交流信号をマスクさせるアンプミュート回路とを備えたことを特徴とする増幅回路。
A differential amplifier circuit that amplifies the potential difference between the normal input terminal and the inverting input terminal;
When an AC signal is input to the normal input terminal and the inverting input terminal is grounded, the differential amplifier circuit amplifies the potential difference, and the potential difference is set to a predetermined value or more. An amplifier circuit comprising an amplifier mute circuit for masking a signal.
前記電位差を所定値以上に遷移させたときに、
前記反転入力端に印加される電位が、接地電位と前記所定値の電位との間で除々に変化することを特徴とする請求項2又は請求項3に記載の増幅回路。
When the potential difference is shifted to a predetermined value or more,
4. The amplifier circuit according to claim 2, wherein the potential applied to the inverting input terminal gradually changes between a ground potential and the predetermined potential. 5.
外部から入力されるD/A変換信号に基づいて、前記反転入力端に印加される電位が、接地電位と前記所定値の電位との間で除々に変化することを特徴とする請求項2又は請求項3に記載の増幅回路。   3. The potential applied to the inverting input terminal gradually changes between a ground potential and the predetermined potential based on a D / A conversion signal input from the outside. The amplifier circuit according to claim 3. 所定の時定数に基づいて、前記反転入力端に印加される電位が、接地電位と前記所定値の電位との間で除々に変化することを特徴とする請求項2又は請求項3に記載の増幅回路。   The potential applied to the inverting input terminal gradually changes between a ground potential and the potential of the predetermined value based on a predetermined time constant. Amplification circuit. 請求項1乃至請求項7の何れか1項に記載の増幅回路を、
発音時間が発音停止時間より短い音声の増幅に用いたことを特徴をするリモコン装置。
The amplifier circuit according to any one of claims 1 to 7,
A remote control device characterized in that it is used to amplify sound whose pronunciation time is shorter than the pronunciation stop time.
JP2007207969A 2007-08-09 2007-08-09 Amplification circuit, and remote controller Pending JP2009044517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007207969A JP2009044517A (en) 2007-08-09 2007-08-09 Amplification circuit, and remote controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207969A JP2009044517A (en) 2007-08-09 2007-08-09 Amplification circuit, and remote controller

Publications (1)

Publication Number Publication Date
JP2009044517A true JP2009044517A (en) 2009-02-26

Family

ID=40444764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207969A Pending JP2009044517A (en) 2007-08-09 2007-08-09 Amplification circuit, and remote controller

Country Status (1)

Country Link
JP (1) JP2009044517A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58189617U (en) * 1982-06-09 1983-12-16 三洋電機株式会社 Amplifier operation stop circuit
JPH01135110A (en) * 1987-11-20 1989-05-26 Hitachi Ltd Analog circuit
JPH0744185A (en) * 1992-07-07 1995-02-14 Fine Toi:Kk Toy for outputting speech length and tone color of animal and artificial speech synthesis sound at same speed as walking speed
JP3119327B2 (en) * 1993-06-04 2000-12-18 高木産業株式会社 Bath equipment
JP2005159871A (en) * 2003-11-27 2005-06-16 Yamaha Corp Pop noise reduction circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58189617U (en) * 1982-06-09 1983-12-16 三洋電機株式会社 Amplifier operation stop circuit
JPH01135110A (en) * 1987-11-20 1989-05-26 Hitachi Ltd Analog circuit
JPH0744185A (en) * 1992-07-07 1995-02-14 Fine Toi:Kk Toy for outputting speech length and tone color of animal and artificial speech synthesis sound at same speed as walking speed
JP3119327B2 (en) * 1993-06-04 2000-12-18 高木産業株式会社 Bath equipment
JP2005159871A (en) * 2003-11-27 2005-06-16 Yamaha Corp Pop noise reduction circuit

Similar Documents

Publication Publication Date Title
US20110029109A1 (en) Audio signal controller
JPWO2006132202A1 (en) Audio signal amplifier circuit and electronic device using the same
JP2007214633A (en) Pop noise reduction circuit
TW200805877A (en) Pop sound prevention module and speaker apparatus thereof
TWI223559B (en) Circuit for preventing shock sound
KR102057320B1 (en) Headphone driver reducing pop and click noise and system on chip having the same
JP2009044517A (en) Amplification circuit, and remote controller
JP2008148147A (en) Amplifier circuit, audio reproducer using the same and electronic apparatus
JP2007142996A (en) Audio mixing apparatus
JP2009094635A (en) Audio output device and audio output method
TW200937994A (en) Sound driving circuit for reducing pop noise during powering on and off
JP2007116532A (en) Audio muting circuit and method
CN210202074U (en) Analog buzzer circuit and electronic equipment
JP5115343B2 (en) Audio output circuit
JP2011082959A (en) Audio amplifier and electronic equipment employing the same
TW201025830A (en) Amplifier circuit and method of signal amplification
JP5092181B2 (en) Tone control device
JP2010166553A (en) Amplifier circuit, activation method thereof, audio player using the same, and electronic apparatus
JP2007116533A (en) Audio muting circuit and method
JP2010148182A (en) Bias voltage generation circuit, audio signal processing circuit using the same, and electronic apparatus
CN216626039U (en) Audio signal processing device and ultrasonic equipment
CN211792015U (en) Audio playing circuit and intercom device
CN202353518U (en) Power amplifier circuit capable of outputting prelude sound
CN210670000U (en) Audio power amplifying circuit with pure tone quality
US8600081B2 (en) Audio signal amplifying circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703