JP2009043962A - Method for manufacturing semiconductor apparatus - Google Patents
Method for manufacturing semiconductor apparatus Download PDFInfo
- Publication number
- JP2009043962A JP2009043962A JP2007207617A JP2007207617A JP2009043962A JP 2009043962 A JP2009043962 A JP 2009043962A JP 2007207617 A JP2007207617 A JP 2007207617A JP 2007207617 A JP2007207617 A JP 2007207617A JP 2009043962 A JP2009043962 A JP 2009043962A
- Authority
- JP
- Japan
- Prior art keywords
- ultraviolet light
- release layer
- light
- layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Dicing (AREA)
Abstract
Description
本発明は、複数のチップを積層配置する際に好適な半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device suitable for stacking a plurality of chips.
近年の小型化や高周波化に伴い、複数のチップを積層配置した3次元集積化モジュールをウェハレベルで製造するケースが多くなってきている。この3次元集積化モジュールは、典型的には、以下のようにして製造することができる。 Along with the recent miniaturization and higher frequency, there are an increasing number of cases where a three-dimensional integrated module in which a plurality of chips are stacked and arranged is manufactured at the wafer level. This three-dimensional integrated module can typically be manufactured as follows.
まず、支持ウェハ上に、紫外光を吸収する剥離層と、熱硬化性樹脂からなる接着層を支持ウェハ側から順に形成したのち、この接着層上に複数のチップを配置する。次に、接着層に対して熱を加えて各チップを支持ウェハに固定する。次に、各チップの表面上に層間絶縁膜を形成すると共に、その層間絶縁膜内に、各チップと電気的に接続された配線層およびビアを形成し、その上に更に複数のチップを積層する。そして、このプロセスを必要なだけ繰り返すことにより、チップの3次元集積化を行う。次に、支持ウェハの裏面側から紫外光を照射して剥離層を劣化させる。最後に、剥離層を剥離して各チップを支持ウェハから分離する。 First, a release layer that absorbs ultraviolet light and an adhesive layer made of a thermosetting resin are sequentially formed on the support wafer from the support wafer side, and then a plurality of chips are arranged on the adhesive layer. Next, heat is applied to the adhesive layer to fix each chip to the support wafer. Next, an interlayer insulating film is formed on the surface of each chip, and a wiring layer and a via electrically connected to each chip are formed in the interlayer insulating film, and a plurality of chips are further stacked thereon. To do. Then, by repeating this process as many times as necessary, three-dimensional integration of the chip is performed. Next, the release layer is deteriorated by irradiating ultraviolet light from the back side of the support wafer. Finally, the release layer is peeled off to separate each chip from the support wafer.
このようにして3次元集積化モジュールを製造することが可能ではあるが、熱硬化性樹脂からなる接着層に熱を加えた場合には、熱硬化性樹脂からガスが発生し、熱硬化性樹脂内に気泡が形成されるなど、種々の問題が生じることがある。 Although it is possible to manufacture a three-dimensional integrated module in this way, when heat is applied to an adhesive layer made of a thermosetting resin, gas is generated from the thermosetting resin, and the thermosetting resin Various problems may occur, such as the formation of bubbles in the inside.
そこで、熱硬化性樹脂の代わりに紫外線硬化性樹脂を用いることが考えられる。しかし、その場合には、接着層の直下の剥離層も紫外線硬化性樹脂により構成されているので、支持ウェハの裏面側から紫外光を照射した場合には、その紫外光は接着層の直下の剥離層で吸収されてしまい、接着層にまで到達しないので、接着層を硬化することができないという問題がある。 Therefore, it is conceivable to use an ultraviolet curable resin instead of the thermosetting resin. However, in that case, since the release layer immediately below the adhesive layer is also made of an ultraviolet curable resin, when the ultraviolet light is irradiated from the back side of the support wafer, the ultraviolet light is directly below the adhesive layer. Since it is absorbed by the release layer and does not reach the adhesive layer, there is a problem that the adhesive layer cannot be cured.
そこで、そのような問題を解決するために、剥離層に対して紫外光を照射しないで、チップを支持ウェハから分離する技術が多くの文献において開示されている。例えば、特許文献1,2では、剥離層として支持ウェハとの密着力の低い材料を用い、外部から力を加えるだけで、チップを支持ウェハから分離する技術が開示されている。また、例えば、特許文献3〜5では、剥離層として金属材料を用い、剥離層をケミカルウエットエッチングすることにより、チップを支持ウェハから分離する技術が開示されている。また、例えば、特許文献6〜9では、剥離層としてシリコン材料を用い、剥離層をハロゲン化フッ素ガスを含む雰囲気中に曝してエッチングすることにより、チップを支持ウェハから分離する技術が開示されている。また、例えば、特許文献10では、剥離層として熱発泡粘着材料を用い、熱発泡粘着材の発泡開始温度以上の温度に加熱することにより、チップを支持ウェハから分離する技術が開示されている。
Therefore, in order to solve such a problem, many literatures disclose techniques for separating a chip from a supporting wafer without irradiating the release layer with ultraviolet light. For example, Patent Documents 1 and 2 disclose a technique for separating a chip from a support wafer only by applying a force from the outside using a material having low adhesion to the support wafer as a release layer. For example, Patent Documents 3 to 5 disclose techniques for separating a chip from a support wafer by using a metal material as the release layer and chemically wet-etching the release layer. For example, Patent Documents 6 to 9 disclose a technique for separating a chip from a support wafer by using a silicon material as a release layer and exposing the release layer to an atmosphere containing a halogenated fluorine gas to perform etching. Yes. For example,
しかし、特許文献1,2の技術では、製造過程で剥離が発生し易いという問題がある。また、特許文献3〜5の技術では、選択性の高い金属材料およびエッチャントを用いることが必要となり、また、選択性が悪い場合には、保護膜を付けておくことが必要となるという問題がある。特許文献6〜9の技術では、剥離層のコストが高く、製造コストが高くなるという問題がある。また、剥離層が除去しきれなかった場合には、特殊な工程を追加することが必要となるという問題がある。また、特許文献10の技術では、材料が限定されてしまい、製造しにくいという問題がある。
However, the techniques of Patent Documents 1 and 2 have a problem that peeling is likely to occur during the manufacturing process. Further, in the techniques of Patent Documents 3 to 5, it is necessary to use a highly selective metal material and an etchant, and when the selectivity is poor, it is necessary to attach a protective film. is there. In the techniques of Patent Documents 6 to 9, there is a problem that the cost of the release layer is high and the manufacturing cost is high. In addition, when the release layer cannot be removed, there is a problem that it is necessary to add a special process. Further, the technique of
本発明はかかる問題点に鑑みてなされたもので、その目的は、安定、簡易かつ安価に製造することの可能な半導体装置の製造方法を提供することにある。 The present invention has been made in view of such problems, and an object thereof is to provide a method of manufacturing a semiconductor device which can be manufactured stably, simply and inexpensively.
本発明の半導体装置の製造方法は、まず、配置工程において、紫外光に対して透明な支持基板上に、紫外光を吸収可能な剥離層を形成したのち、剥離層の表面の所定の領域上に、紫外光を吸収可能な接着層と、チップとを剥離層側からこの順に積層配置する。ただし、剥離層には、紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量である材料を用い、接着層には、紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量よりも小さな第2光量である材料を用いる。次に、照射工程において、単位面積当たりの光量が第1光量よりも小さく第2光量よりも大きな第1紫外光を、支持基板側から支持基板および剥離層を介して接着層に照射する。 In the semiconductor device manufacturing method of the present invention, first, in the arranging step, a release layer capable of absorbing ultraviolet light is formed on a support substrate transparent to ultraviolet light, and then a predetermined region on the surface of the release layer is formed. In addition, an adhesive layer capable of absorbing ultraviolet light and a chip are stacked in this order from the release layer side. However, the release layer uses a material whose light amount per unit area necessary for curing by ultraviolet light irradiation is the first light amount, and the adhesive layer per unit area necessary for curing by ultraviolet light irradiation. A material whose second light amount is smaller than the first light amount is used. Next, in the irradiation step, the adhesive layer is irradiated with first ultraviolet light having a light amount per unit area smaller than the first light amount and larger than the second light amount from the support substrate side through the support substrate and the release layer.
本発明の半導体装置の製造方法では、単位面積当たりの光量が第1光量よりも小さく第2光量よりも大きな第1紫外光が、支持基板側から支持基板および剥離層を介して接着層に照射される。これにより、例えばチップが位置ずれを起こさない程度に接着層を硬化させることができる。このように、本方法では、新たな不具合を発生させる材料や方法を用いておらず、また、特殊な材料や方法を用いる必要がない。また、接着層を硬化させた後に、剥離層に対して、第1光量よりも大きな紫外光を支持基板側から支持基板を介して照射し、剥離層を劣化させることにより、事後的に剥離層と支持基板との密着性を低下させる場合には、剥離層として支持基板との密着力の高い材料を用いることができる。これにより、製造過程において支持基板が剥離する虞をなくすることが可能である。 In the method for manufacturing a semiconductor device of the present invention, the first ultraviolet light having a light amount per unit area smaller than the first light amount and larger than the second light amount is irradiated from the support substrate side to the adhesive layer through the support substrate and the release layer. Is done. Thereby, for example, the adhesive layer can be cured to such an extent that the chip does not shift. Thus, this method does not use a material or a method that causes a new defect, and does not require a special material or method. In addition, after the adhesive layer is cured, the release layer is irradiated with ultraviolet light larger than the first light amount from the support substrate side through the support substrate to deteriorate the release layer. In the case of reducing the adhesion between the support substrate and the support substrate, a material having high adhesion to the support substrate can be used as the release layer. Thereby, it is possible to eliminate the possibility that the support substrate is peeled off during the manufacturing process.
本発明の半導体装置の製造方法によれば、単位面積当たりの光量が第1光量よりも小さく第2光量よりも大きな第1紫外光を、支持基板側から支持基板および剥離層を介して接着層に照射するようにしたので、安定、簡易かつ安価な方法で半導体装置を製造することが可能である。 According to the method for manufacturing a semiconductor device of the present invention, the first ultraviolet light having a light amount per unit area smaller than the first light amount and larger than the second light amount is applied from the support substrate side through the support substrate and the release layer. Therefore, it is possible to manufacture a semiconductor device by a stable, simple and inexpensive method.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は本発明の一実施の形態に係る半導体装置1の断面構成の一例を表したものである。なお、図1は模式的に表したものであり、実際の寸法、形状とは異なっている。 FIG. 1 shows an example of a cross-sectional configuration of a semiconductor device 1 according to an embodiment of the present invention. FIG. 1 is a schematic representation, which differs from actual dimensions and shapes.
この半導体装置1は、例えば、封止層10、層間絶縁膜20、封止層30をこの順に重ねあわせてなる積層構造を備えている。この半導体装置1は、その積層構造内にチップ11,12,31が埋め込まれた3次元集積化モジュールであり、例えばシリコン基板などの支持基板をなくして薄型化したものである。
The semiconductor device 1 has a stacked structure in which, for example, a
封止層10内には、チップ11,12が機能面11A,11Bを層間絶縁膜20側に向けて埋め込まれている。これらのチップ11,12のそれぞれの機能面11A,11Bは封止層10と層間絶縁膜20との界面と同一の面内に配置されている。また、チップ11,12のうち機能面11A,11Bとは反対側の面が封止層10の表面(半導体装置1の底面)に露出している。また、封止層10のうちチップ11,12の周囲には、複数の金属層13が配置されており、各金属層13の一の面がチップ11,12の機能面11A,11Bと同一の面内に配置されている。
In the sealing
封止層30内には、チップ31が機能面31Aを層間絶縁膜20側に向けて埋め込まれている。このチップ31の機能面は封止層30と層間絶縁膜20との界面と同一の面内に配置されており、チップ11の機能面と対向配置されている。また、チップ31のうち機能面とは反対側の面が封止層30の表面(半導体装置1の上面)に露出している。
A
層間絶縁膜20内には、複数の金属層21と、複数のビア22とが埋め込まれている。複数の金属層21のうち2つの金属層21が封止層10との界面に形成されており、そのうちの一方の金属層21はチップ11に電気的に接続されており、他方の金属層21はチップ12に電気的に接続されている。また、チップ12と電気的に接続された金属層21と対向する部位にも金属層21が形成されている。
A plurality of
また、複数のビア22のうち1つのビア22は、層間絶縁膜20を貫通して形成されており、チップ11に電気的に接続された金属層21とチップ31の機能面とを互いに電気的に接続している。また、チップ12と電気的に接続された金属層21と、チップ12と電気的に接続された金属層21と対向する部位に形成された金属層21との間に、これらを電気的に接続する複数のビア22が形成されている。さらに、チップ12と電気的に接続された金属層21と対向する部位に形成された金属層21と、封止層30との界面との間にも複数のビア22が形成されている。
Further, one via 22 among the plurality of
ここで、封止層10,30は、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる。層間絶縁膜20は、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる。また、チップ11,12、31は、例えば、DRAM(Dynamic Random Access Memory)、ロジックIC(Integrated Circuit)、フェライト、DSP(Digital Signal Processor)または受動チップ部品である。金属層21は、例えば、銅、チタン、アルミニウムまたは金からなり、ビア22は、例えば、銅、スズ、金または半田系の物質からなる。
Here, the
次に、本実施の形態の半導体装置1の製造方法の一例について説明する。 Next, an example of a manufacturing method of the semiconductor device 1 of the present embodiment will be described.
図2(A)〜(E)は半導体装置1の製造方法の一例について説明するための断面構成を表したものである。図3(A)〜(D)は図2(E)に続く工程について説明するための断面構成を、図4(A)〜(D)は図3(D)に続く工程について説明するための断面構成をそれぞれ表したものである。なお、図2ないし図4は模式的に表したものであり、実際の寸法、形状とは異なっている。 2A to 2E show a cross-sectional configuration for explaining an example of a manufacturing method of the semiconductor device 1. 3A to 3D are cross-sectional configurations for explaining the process following FIG. 2E, and FIGS. 4A to 4D are for explaining the process following FIG. 3D. Each of the cross-sectional configurations is shown. 2 to 4 are schematic representations, and are different from actual dimensions and shapes.
まず、透明な支持ウェハ100の表面全体に剥離層110を形成する(図2(A))。
First, the
ここで、支持ウェハ100は、紫外光に対して透明な材料、例えば石英ガラスなどからなる。また、剥離層110は、紫外光を吸収可能な材料であって、かつ、同一波長帯(例えば355nmを含む波長帯)において、紫外光照射により硬化するのに必要な単位面積当たりの光量α(第1光量)が後述の接着層120のそれより大きな材料からなる。
Here, the
なお、本実施の形態において「硬化」とは、硬化反応率がおおむね90%以上に達することを指す。 In the present embodiment, “curing” means that the curing reaction rate reaches approximately 90% or more.
次に、必要であれば剥離層110に対して熱を加えて、剥離層110を熱硬化させたのち、必要であれば配線層などの金属層120や、チップを実装するためのアライメントマーク(図示せず)を形成する(図2(B))。
Next, if necessary, heat is applied to the
ここで、金属層120は、例えば、チタンからなる金属層120Aと、銅からなる金属層120Bとを剥離層110側から順に積層したものである。
Here, the
次に、チップ11,12を配置することとなる領域に接着層130を形成する(図2(C))。
Next, an
ここで、接着層130は、紫外光を吸収可能な材料であって、かつ、紫外光照射により硬化するのに必要な単位面積当たりの光量β(第2光量)が剥離層110のそれよりも小さな材料からなり、例えば、フェノール樹脂、エポキシ樹脂、アルキド樹脂、ポリイミド樹脂、ノボラック樹脂、アクリル樹脂、アクリレート樹脂、スチレン樹脂またはABS(アクリロニトリル−ブタジエン−スチレン)樹脂を含んで構成されている。
Here, the
次に、接着層130および金属層120の表面上に、チップ11,12を配置したのち、以下の式(1)に示したように、単位面積当たりの光量γが剥離層110の単位面積当たりの光量αよりも小さく、接着層130の単位面積当たりの光量βよりも大きな紫外光L1を、支持ウェハ100側から支持ウェハ100および剥離層110を介して接着層130に照射する(図2(D))。例えば、LD励起YVO4レーザを用いて、波長がLD励起YVO4レーザの3倍波の355nmの紫外光L1を支持ウェハ100の裏面全体に渡って一度に照射する。これにより、紫外光L1が支持ウェハ100および剥離層110を高透過率(例えば80%程度)で透過すると共に接着層130に吸収されるので、例えばチップが位置ずれを起こさない程度に接着層130を効率的に硬化することができる。なお、図2(E)において、硬化後の接着層130を接着層130Aとして表記した。
β<γ<α…式(1)
Next, after disposing the
β <γ <α Formula (1)
このように、本方法では、接着層130を硬化させる際に、新たな不具合を発生させるような材料や方法を用いていない。また、特殊な材料や方法を用いる必要がない。
Thus, in this method, when the
次に、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる封止材料でチップ11,12を封止したのち、必要であればバックグラインドを行って、表面を平坦化する(図3(A))。これにより、表面にチップ11の表面が露出した封止層10が形成される。
Next, for example, after the
次に、封止層10上に、剥離層140および支持ウェハ150を貼り合わせたのち、以下の式(2)に示したように、単位面積当たりの光量δが剥離層110の単位面積当たりの光量αよりも大きな紫外光L2を、支持ウェハ100側から支持ウェハ100を介して剥離層110に照射する(図3(B))。例えば、LD励起YVO4レーザを用いて、波長がLD励起YVO4レーザの3倍波の355nmの紫外光L1をレンズ160で集光すると共に、集光された紫外光L2を、支持ウェハ100の表面を掃引して剥離層110に照射する。つまり、接着層130を硬化する際の紫外光の波長と同一の波長成分を含む紫外光(すなわち、同一光源からの紫外光)を照射する。
α<δ…式(2)
Next, after the
α <δ Formula (2)
このとき、紫外光L2が剥離層110を高透過率(例えば80%程度)で透過してしまうが、単位面積当たりの光量δが大きいことから、剥離層110を十分に劣化させることができる。これにより、剥離層110による支持ウェハ100と接着層130Aとの密着性を低下させることができる。なお、図3(C)には、劣化後の剥離層110を剥離層110Aと表記した。
At this time, the ultraviolet light L2 passes through the
なお、剥離層140および支持ウェハ150を貼り合わせる前に、紫外光L2を照射するようにしてもよい。
Note that the ultraviolet light L2 may be irradiated before the
このように、本方法では、剥離層110による支持ウェハ100と接着層130Aとの密着性を低下させるために、剥離層110に紫外光L2を照射している。そのため、剥離層110として支持ウェハ100および接着層130Aとの密着力の低い材料を用いなくても、事後的に、剥離層110による支持ウェハ100と接着層130Aとの密着性を低下させることができるので、剥離層110として支持ウェハ100および接着層130Aとの密着力の高い材料を用いることができる。
Thus, in this method, in order to reduce the adhesion between the
次に、剥離層110を支持ウェハ100から剥離して、剥離層110を含むこれよりも上に積層された各層からなるウェハ170を支持ウェハ100から分離する(図3(D))。
Next, the
次に、ウェハ170の表面に付着している剥離層110を除去したのち、バックグラインドを行って、表面を平坦化する(図4(A))。これにより、ウェハ170の表面に、チップ11,12の機能面や、金属層13の表面が露出する。
Next, after the
次に、ウェハ170の表面上に、層間絶縁膜10、金属層21およびビア22を所定の位置に形成したのち、その表面上の所定の位置にチップ31を配置する(図4(B))。
Next, after the
次に、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる封止材料でチップ31を封止したのち、必要であればバックグラインドを行って、表面を平坦化する(図4(C))。これにより、表面にチップ31の表面が露出した封止層30が形成される。
Next, for example, after sealing the
次に、図3(B)の工程と同様にして、単位面積当たりの光量δが剥離層140の単位面積当たりの光量αよりも大きな紫外光L3を、支持ウェハ150側から支持ウェハ150を介して剥離層140に照射する(図4(C))。例えば、LD励起YVO4レーザを用いて、波長がLD励起YVO4レーザの4倍波の266nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ150の表面を掃引して剥離層140に照射する。なお、エキシマレーザを用いて、波長が248nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ150の表面を掃引して剥離層140に照射してもよい。これにより、剥離層140が劣化するので、剥離層140による支持ウェハ150と封止層10との密着性を低下させることができる。なお、図4(D)には、劣化後の剥離層140を剥離層140Aと表記した。
Next, in the same manner as in the step of FIG. 3B, ultraviolet light L3 having a light quantity δ per unit area larger than the light quantity α per unit area of the
このように、本方法では、剥離層140による支持ウェハ150と封止層10等との密着性を低下させるために、剥離層140に紫外光L3を照射している。そのため、剥離層140として支持ウェハ150および封止層10等との密着力の低い材料を用いなくても、事後的に、剥離層140による支持ウェハ150と封止層10等との密着性を低下させることができるので、剥離層140として支持ウェハ100および封止層10等との密着力の高い材料を用いることができる。
Thus, in this method, the
次に、剥離層140を支持ウェハ150から剥離して、剥離層140を含むこれよりも上に積層された各層からなるウェハ180を支持ウェハ150から分離する(図4(D))。
Next, the
次に、ウェハ180の表面に付着している剥離層140を除去して、チップ11表面を露出させる(図1)。このようにして、本実施の形態の半導体装置1が製造される。
Next, the
このように、本実施の形態の半導体1の製造方法では、単位面積当たりの光量γが剥離層110の単位面積当たりの光量αよりも小さく、接着層130の単位面積当たりの光量βよりも大きな紫外光L1を、支持ウェハ100側から支持ウェハ100および剥離層110を介して接着層130に照射するようにしたので、接着層130を硬化させる際に、新たな不具合を発生させるような材料や方法を用いたり、また、特殊な材料や方法を用いることなく、接着層130を効率的に硬化することができる。これにより、安定、簡易かつ安価な方法で半導体装置1を製造することができる。
As described above, in the method of manufacturing the semiconductor 1 according to the present embodiment, the light amount γ per unit area is smaller than the light amount α per unit area of the
また、本実施の形態の半導体1の製造方法では、紫外光L1を集光することにより紫外光L1と同一波長であって、かつ高光量の紫外光L2,L3を照射するようにしたので、光源を共通化することができる。これにより、新たな不具合を発生させるような材料や方法を用いたり、また、特殊な材料や方法を用いることなく、剥離層110,140を確実に劣化させることができるので、剥離層110,140として密着力の高い材料を用いることができる。その結果、安定、簡易かつ安価な方法で半導体装置1を製造することができる。 Moreover, in the manufacturing method of the semiconductor 1 according to the present embodiment, the ultraviolet light L1 is condensed so as to irradiate the ultraviolet light L2 and L3 having the same wavelength as the ultraviolet light L1 and high amounts of light. A light source can be shared. Accordingly, the release layers 110 and 140 can be surely deteriorated without using a material or method that causes a new defect or using a special material or method. A material having high adhesion can be used. As a result, the semiconductor device 1 can be manufactured by a stable, simple and inexpensive method.
[変形例]
上記実施の形態では、紫外光L1と、紫外光L2,L3との波長が互いに同一となっていたが、これらが互いに異なっていてもよい。
[Modification]
In the above embodiment, the wavelengths of the ultraviolet light L1 and the ultraviolet lights L2 and L3 are the same, but they may be different from each other.
例えば、図3(B)において、LD励起YVO4レーザを用いて、波長がLD励起YVO4レーザの4倍波の266nmの紫外光(紫外光L1の波長成分よりも小さな波長成分を含む紫外光)をレンズ160で集光すると共に、集光された紫外光L2を、支持ウェハ100の表面を掃引して剥離層110に照射することが可能である。また、例えば、エキシマレーザを用いて、波長が248nmの紫外光(紫外光L1の波長成分よりも小さな波長成分を含む紫外光)をレンズ160で集光すると共に、集光された紫外光L2を、支持ウェハ100の表面を掃引して剥離層110に照射してもよい。
For example, in FIG. 3B, using an LD-pumped YVO 4 laser, the wavelength is 266 nm ultraviolet light that is a fourth harmonic of the LD-pumped YVO 4 laser (ultraviolet light including a wavelength component smaller than the wavelength component of the ultraviolet light L1). ) Is collected by the
同様に、例えば、図4(C)において、LD励起YVO4レーザを用いて、波長がLD励起YVO4レーザの4倍波の266nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ100の表面を掃引して剥離層140に照射する。また、例えば、エキシマレーザを用いて、波長が248nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ100の表面を掃引して剥離層140に照射してもよい。
Similarly, for example, in FIG. 4 (C), the using LD excitation YVO 4 laser, the wavelength is focused ultraviolet light of 266nm in fourth harmonic of LD pumped YVO 4 laser with a
このように、紫外光L1と、紫外光L2,L3との波長を互いに異ならせた場合には、複数の光源を用意することが必要となるが、剥離層110,140の材料として安価な材料、例えば、エポキシ樹脂や、エポキシ樹脂に硬化剤を添加したものを用いることが可能となる。 As described above, when the wavelengths of the ultraviolet light L1 and the ultraviolet lights L2 and L3 are different from each other, it is necessary to prepare a plurality of light sources. For example, it is possible to use an epoxy resin or an epoxy resin obtained by adding a curing agent.
このエポキシ樹脂は、紫外線硬化性だけでなく、熱硬化性の性質も有する樹脂であり、紫外線硬化と熱硬化の二段階硬化が可能な樹脂である。また、このエポキシ樹脂は、極薄に膜硬化することが可能な樹脂であり、厚さを変えることにより紫外光透過率を調整することが可能な樹脂である。なお、上記したエポキシ樹脂と同様の性質を有する樹脂であれば剥離層110に対して適用することはもちろん可能である。
This epoxy resin is a resin having not only ultraviolet curable properties but also thermosetting properties, and is a resin capable of two-stage curing of ultraviolet curing and thermal curing. The epoxy resin is a resin that can be cured extremely thinly, and is a resin that can adjust the ultraviolet light transmittance by changing the thickness. Of course, any resin having the same properties as the above-described epoxy resin can be applied to the
このように、本変形例においても、新たな不具合を発生させるような材料や方法を用いたり、特殊な材料や方法を用いることなく、剥離層110,140を確実に劣化させることができるので、剥離層110,140として密着力の高い材料を用いることができる。その結果、安定、簡易かつ安価な方法で半導体装置1を製造することができる。 As described above, also in this modification, the peeling layers 110 and 140 can be reliably deteriorated without using a material or method that causes a new problem or using a special material or method. A material having high adhesion can be used for the release layers 110 and 140. As a result, the semiconductor device 1 can be manufactured by a stable, simple and inexpensive method.
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形可能である。 Although the present invention has been described with reference to the embodiment and the modifications, the present invention is not limited to the above-described embodiment and the like, and various modifications can be made.
1…半導体装置、10,30…封止層、11,12,31…チップ、11A,12A,31A…機能面、13,21,120,120A,120B…金属層、20…層間絶縁膜、22…ビア、100,150…支持ウェハ、110,110A…剥離層、130,130A,140,140A…接着層、160…レンズ、L1,L2,L3…紫外光。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10, 30 ... Sealing layer, 11, 12, 31 ... Chip, 11A, 12A, 31A ... Functional surface, 13, 21, 120, 120A, 120B ... Metal layer, 20 ... Interlayer insulating film, 22 ... via, 100,150 ... support wafer, 110,110A ... peeling layer, 130,130A, 140,140A ... adhesive layer, 160 ... lens, L1, L2, L3 ... ultraviolet light.
Claims (9)
単位面積当たりの光量が前記第1光量よりも小さく前記第2光量よりも大きな第1紫外光を、前記支持基板側から前記支持基板および前記剥離層を介して前記接着層に照射する照射工程と
を含むことを特徴とする半導体装置の製造方法。 On the support substrate transparent to the ultraviolet light, after forming a release layer capable of absorbing the ultraviolet light and having the first light amount per unit area necessary for curing by the ultraviolet light irradiation, An adhesive layer that can absorb ultraviolet light on a predetermined region of the surface of the release layer and has a second light amount smaller than the first light amount, which is necessary for curing by ultraviolet light irradiation. And an arrangement step of stacking and arranging the chips in this order from the release layer side,
An irradiation step of irradiating the adhesive layer with first ultraviolet light having a light amount per unit area smaller than the first light amount and larger than the second light amount from the support substrate side through the support substrate and the release layer; A method for manufacturing a semiconductor device, comprising:
ことを特徴とする請求項1に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the release layer includes a resin having not only ultraviolet curable properties but also thermosetting properties.
ことを特徴とする請求項1に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the release layer includes an epoxy resin or an epoxy resin obtained by adding a curing agent.
ことを特徴とする請求項2または請求項3に記載の半導体装置の製造方法。 4. The method of manufacturing a semiconductor device according to claim 2, wherein, in the arranging step, before the adhesive layer is laminated, the release layer is preheated and cured. 5.
ことを特徴とする請求項1に記載の半導体装置の製造方法。 The adhesive layer includes a phenol resin, an epoxy resin, an alkyd resin, a polyimide resin, a novolac resin, an acrylic resin, an acrylate resin, a styrene resin, or an ABS (acrylonitrile-butadiene-styrene) resin. Semiconductor device manufacturing method.
を含むことを特徴とする請求項1ないし請求項5のいずれか一項に記載の半導体装置の製造方法。 The release layer is deteriorated by irradiating the release layer with the second ultraviolet laser light of the first light quantity or more from the support substrate side through the support substrate, and then the release layer is released to remove the chip. The method for manufacturing a semiconductor device according to claim 1, further comprising: a separation step of separating from the support substrate.
ことを特徴とする請求項6に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 6, wherein, in the separation step, the surface of the support substrate is swept and the second ultraviolet laser light is applied to the release layer.
ことを特徴とする請求項6に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6, wherein the first ultraviolet light and the second ultraviolet light include the same wavelength component.
ことを特徴とする請求項6に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6, wherein the second ultraviolet light includes a wavelength component smaller than a wavelength component of the first ultraviolet light.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207617A JP2009043962A (en) | 2007-08-09 | 2007-08-09 | Method for manufacturing semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207617A JP2009043962A (en) | 2007-08-09 | 2007-08-09 | Method for manufacturing semiconductor apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009043962A true JP2009043962A (en) | 2009-02-26 |
Family
ID=40444375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007207617A Ceased JP2009043962A (en) | 2007-08-09 | 2007-08-09 | Method for manufacturing semiconductor apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009043962A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010270316A (en) * | 2009-04-20 | 2010-12-02 | Denki Kagaku Kogyo Kk | Method for disassembling bonded member |
CN102812546A (en) * | 2010-03-31 | 2012-12-05 | Ev集团E·索尔纳有限责任公司 | Method for producing a wafer equipped with chips on two sides |
JP2015170767A (en) * | 2014-03-07 | 2015-09-28 | 富士通株式会社 | Manufacturing method of circuit board |
JP2016048768A (en) * | 2014-08-28 | 2016-04-07 | 日立化成株式会社 | Wiring board and manufacturing method of semiconductor device |
US9437831B2 (en) | 2013-12-02 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
WO2017209178A1 (en) * | 2016-06-02 | 2017-12-07 | 富士フイルム株式会社 | Pattern production method, semiconductor device production method, and laminate |
-
2007
- 2007-08-09 JP JP2007207617A patent/JP2009043962A/en not_active Ceased
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010270316A (en) * | 2009-04-20 | 2010-12-02 | Denki Kagaku Kogyo Kk | Method for disassembling bonded member |
CN102812546A (en) * | 2010-03-31 | 2012-12-05 | Ev集团E·索尔纳有限责任公司 | Method for producing a wafer equipped with chips on two sides |
JP2013524493A (en) * | 2010-03-31 | 2013-06-17 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | Method for manufacturing a wafer with chips on two sides |
KR101856429B1 (en) * | 2010-03-31 | 2018-05-09 | 에베 그룹 에. 탈너 게엠베하 | Method for producing a wafer equipped with chips on two sides |
US9224630B2 (en) | 2010-03-31 | 2015-12-29 | Ev Group E. Thallner Gmbh | Method for producing a wafer provided with chips |
JP2017040924A (en) * | 2013-12-02 | 2017-02-23 | 株式会社半導体エネルギー研究所 | Processing device |
US10355067B2 (en) | 2013-12-02 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2016189004A (en) * | 2013-12-02 | 2016-11-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
JP2016189005A (en) * | 2013-12-02 | 2016-11-04 | 株式会社半導体エネルギー研究所 | Processing device |
US9559316B2 (en) | 2013-12-02 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US9559317B2 (en) | 2013-12-02 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2017040922A (en) * | 2013-12-02 | 2017-02-23 | 株式会社半導体エネルギー研究所 | Display device manufacture method |
US11672148B2 (en) | 2013-12-02 | 2023-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2017040923A (en) * | 2013-12-02 | 2017-02-23 | 株式会社半導体エネルギー研究所 | Display device manufacture method |
US11004925B2 (en) | 2013-12-02 | 2021-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10879331B2 (en) | 2013-12-02 | 2020-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10872947B2 (en) | 2013-12-02 | 2020-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10312315B2 (en) | 2013-12-02 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US9437831B2 (en) | 2013-12-02 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10763322B2 (en) | 2013-12-02 | 2020-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10854697B2 (en) | 2013-12-02 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2015170767A (en) * | 2014-03-07 | 2015-09-28 | 富士通株式会社 | Manufacturing method of circuit board |
JP2016048768A (en) * | 2014-08-28 | 2016-04-07 | 日立化成株式会社 | Wiring board and manufacturing method of semiconductor device |
JPWO2017209178A1 (en) * | 2016-06-02 | 2019-03-22 | 富士フイルム株式会社 | PATTERN MANUFACTURING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND LAMINATE |
WO2017209178A1 (en) * | 2016-06-02 | 2017-12-07 | 富士フイルム株式会社 | Pattern production method, semiconductor device production method, and laminate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101561359B1 (en) | Stacked body and method for detaching stacked body | |
TWI834012B (en) | Package core assembly and fabrication methods | |
JP5161732B2 (en) | Manufacturing method of semiconductor device | |
JP5608521B2 (en) | Semiconductor wafer dividing method, semiconductor chip and semiconductor device | |
KR101143797B1 (en) | Method of thining a semiconductor substrate | |
JP4725638B2 (en) | Manufacturing method of semiconductor device | |
JP2009043962A (en) | Method for manufacturing semiconductor apparatus | |
JP5426364B2 (en) | Device using optical marking, manufacturing method and use | |
TW201131735A (en) | Semiconductor package with embedded die and its methods of fabrication | |
JP2008290102A (en) | Laser beam machining method, and manufacturing method of semiconductor apparatus using the same | |
JP5803276B2 (en) | Manufacturing method of semiconductor device | |
TWI590331B (en) | Electronic structures strengthened by porous and non-porous layers, and methods of fabrication | |
TWI399817B (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
JP5553642B2 (en) | Manufacturing method of semiconductor device and manufacturing method of thinned substrate | |
WO2021084902A1 (en) | Method for manufacturing chip-mounted substrate, and substrate processing device | |
JP2010062465A (en) | Method of manufacturing semiconductor device | |
US7622804B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4862986B2 (en) | Manufacturing method of semiconductor device | |
JP2007266418A (en) | Semiconductor device and manufacturing method thereof | |
JP2007080968A (en) | Manufacturing method of semiconductor device | |
JP2008016606A (en) | Semiconductor device, and its manufacturing method | |
KR101054565B1 (en) | Semiconductor package and manufacturing method thereof | |
JP5292848B2 (en) | Component built-in substrate and manufacturing method thereof | |
KR20170026372A (en) | Method for producing wiring board, and wiring board | |
US20150279771A1 (en) | Semiconductor package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100709 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130528 |