JP2009043858A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2009043858A
JP2009043858A JP2007206067A JP2007206067A JP2009043858A JP 2009043858 A JP2009043858 A JP 2009043858A JP 2007206067 A JP2007206067 A JP 2007206067A JP 2007206067 A JP2007206067 A JP 2007206067A JP 2009043858 A JP2009043858 A JP 2009043858A
Authority
JP
Japan
Prior art keywords
layer
insulating film
wiring
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007206067A
Other languages
Japanese (ja)
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007206067A priority Critical patent/JP2009043858A/en
Priority to CN200880022092A priority patent/CN101689539A/en
Priority to TW097129986A priority patent/TWI384595B/en
Priority to KR1020097026470A priority patent/KR101161061B1/en
Priority to US12/187,699 priority patent/US20090039514A1/en
Priority to EP08826922A priority patent/EP2176883A2/en
Priority to PCT/JP2008/064559 priority patent/WO2009020240A2/en
Publication of JP2009043858A publication Critical patent/JP2009043858A/en
Priority to US12/849,529 priority patent/US8268674B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make a semiconductor device, which has a semiconductor structure called a CSP (Chip Size Package), into a fan-out terminal structure and thin in thickness. <P>SOLUTION: A lower insulating film 1 made of epoxy resin etc., is provided on a top surface of a base plate 31 made of copper foil. Then the semiconductor construct 2 is mounted on a top surface of the lower insulating film 1 with an adhesion layer 3 interposed therebetween. An insulating layer 31 made of epoxy resin etc., is formed on the top surface of the lower insulating film 1 at a periphery of the semiconductor construct 2, and an upper insulating film 32 made of epoxy resin etc., is formed on top surfaces of the semiconductor construct 2 and insulating layer 31. In this case, a sub-base plate 54 made of copper foil is provided on the top surface of the upper insulating film 32. Then, the base plate 51 and sub-base plate 54 are removed. Therefore, the completed semiconductor device does not have the base plate 31 and the semiconductor device wherein an arrangement area for an electrode for external connection is larger than the plane size of the semiconductor construct 2 (Fan-out) can be made thin. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来の半導体装置には、シリコン基板下に複数の外部接続用の柱状電極が設けられたものがある（例えば、特許文献１参照）。しかしながら、従来のこのような半導体装置は、半導体構成体の平面の面積領域内に外部接続用電極を設ける（Ｆａｎ−ｉｎ）構成であるため、外部接続用電極の配置数が多くなり配置ピッチが所定の寸法、例えば、０．５μｍ程度より小さくなる場合には適用ができないものであった。   Some conventional semiconductor devices are provided with a plurality of columnar electrodes for external connection under a silicon substrate (see, for example, Patent Document 1). However, such a conventional semiconductor device has a configuration in which external connection electrodes are provided in a planar area of the semiconductor structure (Fan-in), so that the number of external connection electrodes is increased and the arrangement pitch is increased. When the size is smaller than a predetermined size, for example, about 0.5 μm, it cannot be applied.

そこで、従来の他の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりも平面サイズの大きいベース板上に設け、このベース板のほぼ全領域を半導体構成体の外部接続用電極の配置領域とする（Ｆａｎ−ｏｕｔ）ことにより、外部接続用電極の配置数が多い場合にも、小型の半導体装置としたものがある（例えば、特許文献２参照）。   Therefore, in another conventional semiconductor device, a semiconductor structure called a CSP (chip size package) is provided on a base plate having a larger planar size than the semiconductor structure, and almost the entire area of the base plate is formed in the semiconductor structure. By using the external connection electrode arrangement region (Fan-out), there is a small semiconductor device even when the number of external connection electrodes is large (see, for example, Patent Document 2).

特開２０００−２２３５１８号公報JP 2000-223518 A 特開２００５−２１６９３５号公報JP 2005-216935 A

しかしながら、上記従来の半導体装置では、ベース板を用いているため、装置全体が厚くなってしまうという問題があった。   However, since the conventional semiconductor device uses the base plate, there is a problem that the entire device becomes thick.

そこで、この発明は、外部接続用電極の配置領域が半導体構成体の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）ものにおいて、薄型化を図ることができる半導体装置およびその製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device that can be thinned and a method of manufacturing the same in a case where the arrangement region of the external connection electrode is larger than the planar size of the semiconductor structure (Fan-out). And

請求項１に記載の発明に係る半導体装置は、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体下およびその周囲に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記半導体構成体の周囲における前記下層絶縁膜上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に設けられた上層配線とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線および前記上層配線に接続されて設けられていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体の周囲における前記下層絶縁膜の上面に別の下層配線が前記下層配線に接続されて設けられ、前記上層絶縁膜の下面に別の上層配線が前記上層配線に接続されて設けられていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記半導体構成体は前記上層絶縁膜下に接着層を介して接着されていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体の周囲において前記上層配線下の前記絶縁層上に、別の下層配線、別の上層配線およびそれらを接続する上下導通部を有する方形枠状の回路基板が設けられ、前記下層配線は前記別の下層配線に接続され、前記上層配線は前記別の上層配線に接続されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線および前記上層配線は多層構造を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた封止膜を有することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた接着層を有することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、ベース板上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程と、前記ベース板を除去する工程と、前記下層絶縁膜下に下層配線を前記半導体構成体の外部接続用電極に接続させて形成し、且つ、前記上層絶縁膜上に上層配線を形成する工程と、前記半導体構成体間における前記下層絶縁膜、前記絶縁層および前記上層絶縁膜を切断して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記ベース板を除去した後に、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に貫通孔を形成し、前記下層配線および前記上層配線を形成する工程は、前記貫通孔内に上下導通部を前記下層配線および前記上層配線に接続させて形成する工程を含むことを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記下層絶縁膜上において半導体構成体搭載領域の周囲に別の下層配線が予め形成され、且つ、前記上層絶縁膜下に別の上層配線が予め形成され、前記下層絶縁膜下に前記下層配線を前記別の下層配線に接続させて形成し、且つ、前記上層絶縁膜上に前記上層配線を前記別の上層配線に接続させて形成することを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記絶縁層および前記上層配線を形成する工程は、前記半導体構成体の周囲において前記上層配線下の前記絶縁層上に、別の下層配線、別の上層配線およびそれらを接続する上下導通部を有する方形枠状の回路基板を配置する工程を含み、前記下層絶縁膜下に前記下層配線を前記別の下層配線に接続させて形成し、且つ、前記上層絶縁膜上に前記上層配線を前記別の上層配線に接続させて形成することを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記上層絶縁膜は当初はサブベース板下に形成され、前記ベース板を除去する工程は前記サブベース板を除去する工程を含むことを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１８に記載の発明において、金属からなる前記ベース板上に下層保護金属層および下層下地金属層が形成され、前記下層絶縁膜は前記下層下地金属層上に形成し、且つ、金属からなる前記サブベース板下に上層保護金属層および上層下地金属層が形成され、前記上層絶縁膜は前記上層下地金属層下に形成し、前記ベース板および前記サブベース板を除去する工程は前記下層保護金属層および前記上層保護金属層を除去する工程を含むことを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の製造方法は、請求項１９に記載の発明において、前記下層下地金属層の上面および前記上層下地金属層の下面に予め表面粗化処理を施し、前記下層絶縁膜および前記上層絶縁膜を樹脂を含む材料によって形成することを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記下層配線を形成する工程は、前記下層下地金属層下に別の下層下地金属層を形成し、前記別の下層下地金属層下に電解メッキにより下層上部金属層を形成する工程を含み、前記下層配線は前記下層下地金属層、前記別の下層下地金属層および前記下層上部金属層の３層構造であり、且つ、前記上層配線を形成する工程は、前記上層下地金属層上に別の上層下地金属層を形成し、前記別の上層下地金属層上に電解メッキにより上層上部金属層を形成する工程を含み、前記上層配線は前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層の３層構造であることを特徴とするものである。
請求項２２に記載の発明に係る半導体装置の製造方法は、請求項２１に記載の発明において、前記ベース板、前記下層下地金属層、前記別の下層下地金属層、前記下層上部金属層、前記サブベース板、前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層は銅からなり、前記下層保護金属層および前記上層保護金属層はニッケルからなることを特徴とするものである。 According to a first aspect of the present invention, a semiconductor device includes a semiconductor substrate and a semiconductor structure having a plurality of external connection electrodes provided under the semiconductor substrate, and a lower layer provided under and around the semiconductor structure. An insulating film, a lower layer wiring connected to the external connection electrode of the semiconductor structure under the lower insulating film, an insulating layer provided on the lower insulating film around the semiconductor structure, and An upper layer insulating film provided on the semiconductor structure and the insulating layer, and an upper layer wiring provided on the upper layer insulating film are provided.
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein the semiconductor structure is bonded to the lower insulating film through an adhesive layer. .
A semiconductor device according to a third aspect of the present invention is the semiconductor device according to the first aspect, wherein a vertical conduction portion is provided in the lower layer wiring in a through hole provided in the lower insulating film, the insulating layer, and the upper insulating film. Further, it is provided connected to the upper layer wiring.
A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to the first aspect, wherein another lower layer wiring is connected to the lower layer wiring on the upper surface of the lower insulating film around the semiconductor structure. Further, another upper layer wiring is provided on the lower surface of the upper layer insulating film so as to be connected to the upper layer wiring.
A semiconductor device according to a fifth aspect of the present invention is the semiconductor device according to the fourth aspect, wherein the semiconductor structure is bonded under the upper insulating film via an adhesive layer. .
A semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to the first aspect, wherein another lower layer wiring, another upper layer wiring, and a second upper layer wiring are formed on the insulating layer below the upper layer wiring around the semiconductor structure. A rectangular frame-like circuit board having upper and lower conductive portions for connecting them is provided, the lower layer wiring is connected to the other lower layer wiring, and the upper layer wiring is connected to the other upper layer wiring. To do.
A semiconductor device according to a seventh aspect of the present invention is the semiconductor device according to the first aspect, wherein an opening is provided in a portion corresponding to a connection pad portion of the lower layer wiring under the lower insulating film including the lower layer wiring. A lower overcoat film is provided.
The semiconductor device according to an eighth aspect of the present invention is the semiconductor device according to the seventh aspect, wherein a solder ball is connected to the connection pad portion of the lower layer wiring in and below the opening of the lower overcoat film. It is characterized by that.
The semiconductor device according to a ninth aspect of the present invention is the semiconductor device according to the first aspect, wherein the lower layer wiring and the upper layer wiring have a multilayer structure.
A semiconductor device according to a tenth aspect of the present invention is the semiconductor device according to the first aspect, wherein the semiconductor structure includes a sealing film provided between the external connection electrodes under the semiconductor substrate. It is a feature.
The semiconductor device according to an eleventh aspect of the present invention is the semiconductor device according to the first aspect, wherein the semiconductor structure has an adhesive layer provided between the external connection electrodes under the semiconductor substrate. It is what.
According to a twelfth aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: forming a lower insulating film on a base plate; and forming a semiconductor substrate on the lower insulating film and a plurality of external portions provided below the semiconductor substrate. Fixing a plurality of semiconductor structures having connecting electrodes; forming an insulating layer on the lower insulating film around the semiconductor structure; and an upper insulating film on the semiconductor structure and the insulating layer Forming a base layer; removing the base plate; forming a lower wiring under the lower insulating film by connecting to an external connection electrode of the semiconductor structure; and an upper wiring on the upper insulating film And a step of cutting the lower insulating film, the insulating layer and the upper insulating film between the semiconductor structures to obtain a plurality of semiconductor devices.
A method of manufacturing a semiconductor device according to a thirteenth aspect of the present invention is the method of manufacturing the semiconductor device according to the twelfth aspect of the present invention, wherein the step of fixing the semiconductor structure on the lower insulating film is performed by applying an adhesive on the lower insulating film. A step of supplying in advance and heating and pressurizing the semiconductor structure on the lower insulating film.
According to a fourteenth aspect of the present invention, in the semiconductor device manufacturing method according to the twelfth aspect of the present invention, the step of fixing the semiconductor structure on the lower insulating film includes an adhesive sheet on the lower insulating film. A step of supplying in advance and heating and pressurizing the semiconductor structure on the lower insulating film.
According to a fifteenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the twelfth aspect of the present invention, wherein after the base plate is removed, through holes are formed in the lower insulating film, the insulating layer, and the upper insulating film. The step of forming and forming the lower layer wiring and the upper layer wiring includes a step of forming a vertical conduction portion in the through hole by connecting to the lower layer wiring and the upper layer wiring.
According to a sixteenth aspect of the present invention, in the semiconductor device manufacturing method according to the twelfth aspect of the present invention, another lower layer wiring is previously formed around the semiconductor structure mounting region on the lower insulating film, and Another upper layer wiring is previously formed under the upper layer insulating film, the lower layer wiring is connected to the other lower layer wiring under the lower layer insulating film, and the upper layer wiring is formed on the upper layer insulating film. It is formed by connecting to another upper layer wiring.
According to a seventeenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the twelfth aspect of the present invention, wherein the step of forming the insulating layer and the upper layer wiring is performed under the upper layer wiring around the semiconductor structure. A step of disposing another lower layer wiring, another upper layer wiring, and a rectangular frame-shaped circuit board having upper and lower conductive portions connecting them on the insulating layer, and the lower layer wiring is disposed under the lower insulating film. The upper layer wiring is formed on the upper insulating film so as to be connected to the other upper layer wiring.
According to an eighteenth aspect of the present invention, in the semiconductor device manufacturing method according to the twelfth aspect of the present invention, the upper insulating film is initially formed under the sub-base plate, and the step of removing the base plate is the sub-plate. The method includes a step of removing the base plate.
According to a nineteenth aspect of the present invention, in the semiconductor device manufacturing method according to the eighteenth aspect, a lower protective metal layer and a lower base metal layer are formed on the base plate made of metal, and the lower insulating film Is formed on the lower base metal layer, and an upper protective metal layer and an upper base metal layer are formed under the sub-base plate made of metal, and the upper insulating film is formed under the upper base metal layer, The step of removing the base plate and the sub-base plate includes a step of removing the lower protective metal layer and the upper protective metal layer.
According to a twentieth aspect of the invention, there is provided a method for manufacturing a semiconductor device according to the twentieth aspect of the invention, in which a surface roughening treatment is performed in advance on the upper surface of the lower base metal layer and the lower surface of the upper base metal layer, The lower insulating film and the upper insulating film are formed of a material containing a resin.
According to a twenty-first aspect of the present invention, in the semiconductor device manufacturing method according to the twenty-second aspect of the present invention, in the step of forming the lower layer wiring, another lower base metal layer is formed under the lower base metal layer. And forming a lower layer upper metal layer by electrolytic plating under the another lower layer metal layer, wherein the lower layer wiring is composed of three layers of the lower layer metal layer, the other lower layer metal layer, and the lower layer upper metal layer. In the step of forming the upper layer wiring, the upper layer metal layer is formed on the upper layer metal layer, and the upper metal layer is formed on the upper layer metal layer by electrolytic plating. The upper layer wiring has a three-layer structure of the upper base metal layer, the other upper base metal layer, and the upper upper metal layer.
A method of manufacturing a semiconductor device according to a twenty-second aspect of the present invention is the method according to the twenty-first aspect, wherein the base plate, the lower base metal layer, the another lower base metal layer, the lower upper metal layer, The sub-base plate, the upper base metal layer, the other upper base metal layer, and the upper upper metal layer are made of copper, and the lower protective metal layer and the upper protective metal layer are made of nickel. is there.

この発明によれば、半導体構成体下およびその周囲に設けられた下層絶縁膜下に下層配線を半導体構成体の外部接続用電極に接続させて設けているので、ファンアウト端子構造とすることができ、しかもベース板を備えていないので、薄型化することができる。   According to this invention, since the lower layer wiring is connected to the external connection electrode of the semiconductor structure under the semiconductor structure and under the lower insulating film provided around the semiconductor structure, the fan-out terminal structure can be obtained. In addition, since the base plate is not provided, the thickness can be reduced.

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の上面中央部には半導体構成体２がエポキシ系樹脂等からなる接着層３を介して搭載されている。この場合、下層絶縁膜１の平面サイズは半導体構成体２の平面サイズよりも大きくなっている。 (First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. This semiconductor device is provided with a planar rectangular lower layer insulating film 1 made of epoxy resin, polyimide resin, glass cloth base epoxy resin or the like. A semiconductor structure 2 is mounted on the center of the upper surface of the lower insulating film 1 via an adhesive layer 3 made of epoxy resin or the like. In this case, the planar size of the lower insulating film 1 is larger than the planar size of the semiconductor structure 2.

半導体構成体２は平面方形状のシリコン基板（半導体基板）４を備えている。シリコン基板４の下面４ａには所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の下面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。   The semiconductor structure 2 includes a planar rectangular silicon substrate (semiconductor substrate) 4. An integrated circuit (not shown) having a predetermined function is provided on the lower surface 4a of the silicon substrate 4, and a plurality of connection pads 5 made of aluminum-based metal or the like are provided on the periphery of the lower surface so as to be connected to the integrated circuit. . An insulating film 6 made of silicon oxide or the like is provided on the lower surface of the silicon substrate 4 except for the central portion of the connection pad 5, and the central portion of the connection pad 5 is exposed through an opening 7 provided in the insulating film 6. Yes.

絶縁膜６の下面にはポリイミド系樹脂等からなる保護膜８が設けられている。絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の下面には配線１０が設けられている。配線１０は、保護膜８の下面に設けられた銅からなる下地金属層１１と、下地金属層１１の下面に設けられた銅からなる上部金属層１２との２層構造となっている。配線１０の一端部は、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続されている。   A protective film 8 made of polyimide resin or the like is provided on the lower surface of the insulating film 6. An opening 9 is provided in the protective film 8 at a portion corresponding to the opening 7 of the insulating film 6. A wiring 10 is provided on the lower surface of the protective film 8. The wiring 10 has a two-layer structure of a base metal layer 11 made of copper provided on the lower surface of the protective film 8 and an upper metal layer 12 made of copper provided on the lower surface of the base metal layer 11. One end of the wiring 10 is connected to the connection pad 5 through the openings 7 and 9 of the insulating film 6 and the protective film 8.

配線１０の接続パッド部下面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１０を含む保護膜８の下面にはエポキシ系樹脂等からなる封止膜１４がその下面が柱状電極１３の下面と面一となるように設けられている。そして、半導体構成体２は、その柱状電極１３および封止膜１４の下面がエポキシ系樹脂等からなる接着層３を介して下層絶縁膜１の上面中央部に接着されていることにより、下層絶縁膜１の上面中央部に搭載されている。   A columnar electrode (external connection electrode) 13 made of copper is provided on the lower surface of the connection pad portion of the wiring 10. A sealing film 14 made of an epoxy resin or the like is provided on the lower surface of the protective film 8 including the wiring 10 so that the lower surface thereof is flush with the lower surface of the columnar electrode 13. The semiconductor structure 2 has a lower layer insulating structure in which the lower surfaces of the columnar electrodes 13 and the sealing film 14 are bonded to the center of the upper surface of the lower insulating film 1 via an adhesive layer 3 made of an epoxy resin or the like. It is mounted on the center of the upper surface of the membrane 1.

半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および接着層３には開口部２１が設けられている。下層絶縁膜１の下面には下層配線２２が設けられている。下層配線２２は、下層絶縁膜１の下面に設けられた銅からなる下地金属層２３と、下地金属層２３の下面に設けられた銅からなる上部金属層２４との２層構造となっている。下層配線２２の一端部は、下層絶縁膜１および接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。   An opening 21 is provided in the lower insulating film 1 and the adhesive layer 3 in a portion corresponding to the center of the lower surface of the columnar electrode 13 of the semiconductor structure 2. A lower layer wiring 22 is provided on the lower surface of the lower insulating film 1. The lower layer wiring 22 has a two-layer structure of a base metal layer 23 made of copper provided on the lower surface of the lower insulating film 1 and an upper metal layer 24 made of copper provided on the lower surface of the base metal layer 23. . One end of the lower wiring 22 is connected to the columnar electrode 13 of the semiconductor structure 2 through the lower insulating film 1 and the opening 21 of the adhesive layer 3.

下層配線２２を含む下層絶縁膜１の下面にはソルダーレジスト等からなる下層オーバーコート膜２５が設けられている。下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５には開口部２６が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が下層配線２２の接続パッド部に接続されて設けられている。   A lower overcoat film 25 made of a solder resist or the like is provided on the lower surface of the lower insulating film 1 including the lower wiring 22. An opening 26 is provided in the lower overcoat film 25 in a portion corresponding to the connection pad portion of the lower layer wiring 22. A solder ball 27 is provided in the opening 26 of the lower overcoat film 25 and below the opening 26 so as to be connected to the connection pad portion of the lower wiring 22.

接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面には絶縁層３１が設けられている。絶縁層３１は、エポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。半導体構成体２および絶縁層３１の上面には、下層絶縁膜１と同一の材料からなる上層絶縁膜３２が設けられている。   An insulating layer 31 is provided on the upper surface of the lower insulating film 1 around the semiconductor structure 2 including the adhesive layer 3. The insulating layer 31 is made of an epoxy resin, a polyimide resin, a glass cloth base epoxy resin, or the like. An upper insulating film 32 made of the same material as the lower insulating film 1 is provided on the upper surfaces of the semiconductor structure 2 and the insulating layer 31.

上層絶縁膜３２の上面には上層配線３３が設けられている。上層配線３３は、上層絶縁膜３２の上面に設けられた銅からなる下地金属層３４と、下地金属層３４の上面に設けられた銅からなる上部金属層３５との２層構造となっている。上層配線３３を含む上層絶縁膜３２の上面にはソルダーレジスト等からなる上層オーバーコート膜３６が設けられている。上層配線３３の接続パッド部に対応する部分における上層オーバーコート膜３６には開口部３７が設けられている。   An upper wiring 33 is provided on the upper surface of the upper insulating film 32. The upper wiring 33 has a two-layer structure of a base metal layer 34 made of copper provided on the upper surface of the upper layer insulating film 32 and an upper metal layer 35 made of copper provided on the upper surface of the base metal layer 34. . An upper overcoat film 36 made of a solder resist or the like is provided on the upper surface of the upper insulating film 32 including the upper wiring 33. An opening 37 is provided in the upper overcoat film 36 at a portion corresponding to the connection pad portion of the upper wiring 33.

下層配線２２と上層配線３３とは、下層絶縁膜１、絶縁層３１および上層絶縁膜３２の所定の箇所に設けられた貫通孔４１の内壁面に設けられた上下導通部４２を介して接続されている。上下導通部４２は、貫通孔４１の内壁面に設けられた銅からなる下地金属層４３と、下地金属層４３の内面に設けられた銅からなる上部金属層４４との２層構造となっている。上下導通部４２内にはソルダーレジスト等からなる充填材４５が充填されている。   The lower layer wiring 22 and the upper layer wiring 33 are connected via a vertical conduction part 42 provided on an inner wall surface of a through hole 41 provided at a predetermined position of the lower layer insulating film 1, the insulating layer 31, and the upper layer insulating film 32. ing. The vertical conduction portion 42 has a two-layer structure of a base metal layer 43 made of copper provided on the inner wall surface of the through hole 41 and an upper metal layer 44 made of copper provided on the inner surface of the base metal layer 43. Yes. The vertical conduction part 42 is filled with a filler 45 made of solder resist or the like.

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、銅箔からなるベース板５１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。この場合、この用意したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, the base plate 51 made of copper foil is prepared with the lower insulating film 1 made of epoxy resin, polyimide resin, glass cloth base epoxy resin or the like formed thereon. In this case, the size of the prepared device is such that a plurality of completed semiconductor devices shown in FIG. 1 can be formed. Further, the thermosetting resin made of epoxy resin or the like in the lower insulating film 1 has already been cured.

また、半導体構成体２を用意する。この半導体構成体２は、ウエハ状態のシリコン基板４下に集積回路（図示せず）、アルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６、ポリイミド系樹脂等からなる保護膜８、配線１０（銅からなる下地金属層１１および銅からなる上部金属層１２）、銅からなる柱状電極１３およびエポキシ系樹脂等からなる封止膜１４を形成した後、ダイシングにより個片化することにより得られる。   Moreover, the semiconductor structure 2 is prepared. This semiconductor structure 2 includes an integrated circuit (not shown), a connection pad 5 made of aluminum metal, an insulating film 6 made of silicon oxide, a protective film made of polyimide resin, etc. under a silicon substrate 4 in a wafer state. 8. After forming the wiring 10 (the base metal layer 11 made of copper and the upper metal layer 12 made of copper), the columnar electrode 13 made of copper, and the sealing film 14 made of epoxy resin, etc., they are separated into pieces by dicing. Can be obtained.

次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面をエポキシ系樹脂等からなる接着層３を介して接着することにより、半導体構成体２を搭載する。この場合、下層絶縁膜１の上面の半導体構成体搭載領域に、ＮＣＰ(Non-Conductive Paste)といわれる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦ(Non-Conductive Film)といわれる接着シートを予め供給しておき、加熱圧着により半導体構成体２を下層絶縁膜１に固着する。   Next, the lower surface of the columnar electrode 13 of the semiconductor structure 2 and the lower surface of the sealing film 14 are bonded to the semiconductor structure mounting region on the upper surface of the lower insulating film 1 through the adhesive layer 3 made of epoxy resin or the like, The semiconductor structure 2 is mounted. In this case, an adhesive material called NCP (Non-Conductive Paste) is applied to the semiconductor component mounting region on the upper surface of the lower insulating film 1 by using a printing method or a dispenser, or an adhesive sheet called NCF (Non-Conductive Film). Is supplied in advance, and the semiconductor structure 2 is fixed to the lower insulating film 1 by thermocompression bonding.

次に、図３に示すように、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３１ａをピン等で位置決めしながら配置する。絶縁層形成用シート３１ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５２を形成したものである。絶縁層形成用シート３１ａの開口部５２のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁層形成用シート３１ａと半導体構成体２との間には隙間５３が形成されている。   Next, as shown in FIG. 3, a lattice-shaped insulating layer forming sheet 31 a is disposed on the upper surface of the lower insulating film 1 around the semiconductor structure 2 including the adhesive layer 3 while being positioned with pins or the like. The insulating layer forming sheet 31a is formed by impregnating a base material made of glass cloth or the like with a thermosetting resin made of an epoxy resin or the like, making the thermosetting resin into a semi-cured state, forming a sheet, and punching or the like. A rectangular opening 52 is formed. The size of the opening 52 of the insulating layer forming sheet 31 a is slightly larger than the size of the semiconductor structure 2. For this reason, a gap 53 is formed between the insulating layer forming sheet 31 a and the semiconductor structure 2.

次に、絶縁層形成用シート３１ａの上面に、銅箔からなるサブベース板５４の下面に上層絶縁膜形成用層３２ａが形成されたものを配置する。上層絶縁膜形成用層３２ａは下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。   Next, the upper surface of the insulating layer forming sheet 31a is provided with the upper insulating film forming layer 32a formed on the lower surface of the sub-base plate 54 made of copper foil. The upper insulating film forming layer 32a is made of the same material as that of the lower insulating film 1, and the thermosetting resin made of epoxy resin or the like is in a semi-cured state.

次に、図４に示すように、一対の加熱加圧板５５、５６を用いて上下から絶縁層形成用シート３１ａおよび上層絶縁膜形成用層３２ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３１ａおよび上層絶縁膜形成用層３２ａ中の熱硬化性樹脂が流動して図３に示す隙間５３に充填され、その後の冷却により固化して、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に絶縁層３１が形成され、且つ、半導体構成体２および絶縁層３１の上面に上層絶縁膜３２が形成される。   Next, as shown in FIG. 4, the insulating layer forming sheet 31 a and the upper insulating film forming layer 32 a are heated and pressed from above and below using a pair of heating and pressing plates 55 and 56. By this heating and pressurization, the thermosetting resin in the insulating layer forming sheet 31a and the upper insulating film forming layer 32a flows and fills the gap 53 shown in FIG. An insulating layer 31 is formed on the upper surface of the lower insulating film 1 around the semiconductor structure 2 including 3, and an upper insulating film 32 is formed on the upper surfaces of the semiconductor structure 2 and the insulating layer 31.

この場合、下層絶縁膜１は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されてもほとんど変形しない。また、サブベース板５４により、上側の加熱加圧板５５の下面に上層絶縁膜形成用層３２ａ中の熱硬化性樹脂が不要に付着するのを防止することができる。この結果、上側の加熱加圧板５５をそのまま再使用することができる。   In this case, the lower insulating film 1 is hardly deformed even if it is heated and pressurized because the thermosetting resin is cured in advance. Further, the sub-base plate 54 can prevent the thermosetting resin in the upper insulating film forming layer 32a from unnecessarily adhering to the lower surface of the upper heating and pressing plate 55. As a result, the upper heating and pressing plate 55 can be reused as it is.

次に、ベース板５１およびサブベース板５４をエッチングにより除去すると、図５に示すように、下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３２の上面が露出される。この状態では、ベース板５１およびサブベース板５４を除去しても、下層絶縁膜１、絶縁層３１および上層絶縁膜３２の存在により、強度を十分に確保することができる。   Next, when the base plate 51 and the sub-base plate 54 are removed by etching, the lower surface of the lower insulating film 1 and the upper surface of the upper insulating film 32 are exposed as shown in FIG. In this state, even if the base plate 51 and the sub-base plate 54 are removed, sufficient strength can be ensured by the presence of the lower insulating film 1, the insulating layer 31, and the upper insulating film 32.

次に、図６に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。また、下層絶縁膜１、絶縁層３１および上層絶縁膜３２の所定の箇所に、メカニカルドリルを用いて、貫通孔４１を形成する。   Next, as shown in FIG. 6, the opening 21 is formed in the lower insulating film 1 and the adhesive layer 3 in the portion corresponding to the center of the lower surface of the columnar electrode 13 of the semiconductor structure 2 by laser processing by laser beam irradiation. Form. Further, through holes 41 are formed at predetermined locations of the lower insulating film 1, the insulating layer 31, and the upper insulating film 32 using a mechanical drill.

次に、図７に示すように、下層絶縁膜１および接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面を含む下層絶縁膜１の下面全体、上層絶縁膜３２の上面全体および貫通孔４１の内壁面に、銅の無電解メッキにより、下地金属層２３、３４、４３を形成する。次に、下地金属層２３、３４、４３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層２３、３４、４３の表面に上部金属層２４、３５、４４を形成する。   Next, as shown in FIG. 7, the entire lower surface of the lower insulating film 1 including the lower surface of the columnar electrode 13 of the semiconductor structure 2 exposed through the opening 21 of the lower insulating film 1 and the adhesive layer 3, the upper insulating layer. Base metal layers 23, 34, and 43 are formed on the entire upper surface of the film 32 and the inner wall surface of the through hole 41 by electroless plating of copper. Next, the upper metal layers 24, 35, 44 are formed on the surfaces of the base metal layers 23, 34, 43 by performing electrolytic plating of copper using the base metal layers 23, 34, 43 as a plating current path.

次に、フォトリソグラフィ法により、上部金属層２４、３５および下地金属層２３、３４をパターニングすると、図８に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３および上部金属層２４からなる２層構造の下層配線２２が形成される。また、上層絶縁膜３２の上面に、下地金属層３４および上部金属層３５からなる２層構造の上層配線３３が形成される。さらに、貫通孔４１の内壁面に、下地金属層４３および上部金属層４２からなる２層構造の上下導通部４２が形成される。   Next, when the upper metal layers 24 and 35 and the base metal layers 23 and 34 are patterned by photolithography, the result is as shown in FIG. That is, a lower layer wiring 22 having a two-layer structure including a base metal layer 23 and an upper metal layer 24 is formed on the lower surface of the lower insulating film 1. Further, an upper wiring 33 having a two-layer structure including a base metal layer 34 and an upper metal layer 35 is formed on the upper surface of the upper insulating film 32. Further, a vertical conduction portion 42 having a two-layer structure including a base metal layer 43 and an upper metal layer 42 is formed on the inner wall surface of the through hole 41.

次に、図９に示すように、下層配線２２を含む下層絶縁膜１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜２５を形成する。また、上層配線３３を含む上層絶縁膜３２の上面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜３６を形成する。この状態では、上下導通部４２内にソルダーレジスト等からなる充填材４５が充填されている。   Next, as shown in FIG. 9, a lower overcoat film 25 made of a solder resist or the like is formed on the lower surface of the lower insulating film 1 including the lower wiring 22 by a screen printing method, a spin coating method, or the like. Further, an upper overcoat film 36 made of a solder resist or the like is formed on the upper surface of the upper insulating film 32 including the upper wiring 33 by a screen printing method, a spin coating method, or the like. In this state, the upper and lower conductive portions 42 are filled with a filler 45 made of solder resist or the like.

次に、下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５に、レーザビームの照射によるレーザ加工により、開口部２６を形成する。また、上層配線３３の接続パッド部に対応する部分における上層オーバーコート膜３６に、レーザビームの照射によるレーザ加工により、開口部３７を形成する。   Next, an opening 26 is formed in the lower overcoat film 25 at a portion corresponding to the connection pad portion of the lower layer wiring 22 by laser processing by laser beam irradiation. Further, an opening 37 is formed in the upper overcoat film 36 at a portion corresponding to the connection pad portion of the upper wiring 33 by laser processing by laser beam irradiation.

次に、下層オーバーコート膜２５の開口部２６内およびその下方に半田ボール２７を下層配線２２の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、下層オーバーコート膜２５、下層絶縁膜１、絶縁層３１、上層絶縁膜３２および上層オーバーコート膜３６を切断すると、図１に示す半導体装置が複数個得られる。   Next, a solder ball 27 is formed in the opening 26 of the lower overcoat film 25 and below it by connecting it to the connection pad portion of the lower wiring 22. Next, when the lower overcoat film 25, the lower insulating film 1, the insulating layer 31, the upper insulating film 32, and the upper overcoat film 36 are cut between the adjacent semiconductor structures 2, a plurality of semiconductor devices shown in FIG. Can be obtained.

このようにして得られた半導体装置では、半導体構成体２下およびその周囲に設けられた下層絶縁膜１下に下層配線２２を半導体構成体２の柱状電極１３に接続させて設けているので、半田ボール（外部接続用電極）２７の配置領域が半導体構成体２の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）とすることができ、しかもベース板５１を備えていないので、薄型化することができる。なお、ベース板５１はアルミニウム等の他の金属によって形成してもよい。   In the semiconductor device thus obtained, the lower layer wiring 22 is provided under the semiconductor structure 2 and under the lower insulating film 1 provided therearound so as to be connected to the columnar electrode 13 of the semiconductor structure 2. The arrangement area of the solder balls (external connection electrodes) 27 can be made larger (Fan-out) than the planar size of the semiconductor structure 2 and the base plate 51 is not provided, so that the thickness can be reduced. . The base plate 51 may be formed of other metal such as aluminum.

ところで、図７に示す工程において、下地金属層２３、３４、４３を形成した後に、図１０に示すようにしてもよい。すなわち、下地金属層２３の下面および下地金属層３４の上面にメッキレジスト膜５７、５８をパターン形成する。この場合、貫通孔４１を含む上部金属層２４形成領域に対応する部分におけるメッキレジスト膜５７には開口部５９が形成されている。また、貫通孔４１を含む上部金属層３５形成領域に対応する部分におけるメッキレジスト膜５８には開口部６０が形成されている。   Incidentally, in the step shown in FIG. 7, after forming the base metal layers 23, 34, 43, it may be as shown in FIG. 10. That is, the plating resist films 57 and 58 are patterned on the lower surface of the base metal layer 23 and the upper surface of the base metal layer 34. In this case, an opening 59 is formed in the plating resist film 57 in a portion corresponding to the formation region of the upper metal layer 24 including the through hole 41. An opening 60 is formed in the plating resist film 58 in a portion corresponding to the upper metal layer 35 forming region including the through hole 41.

次に、下地金属層２３、３４、４３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜５７の開口部５９内の下地金属層２３の下面に上部金属層２４を形成し、またメッキレジスト膜５８の開口部６０内の下地金属層３４の上面に上部金属層３５を形成し、さらに、貫通孔４１内の下地金属層４３の内面に上部金属層４４を形成する。   Next, the upper metal layer 24 is formed on the lower surface of the base metal layer 23 in the opening 59 of the plating resist film 57 by performing electrolytic plating of copper using the base metal layers 23, 34 and 43 as a plating current path. Further, the upper metal layer 35 is formed on the upper surface of the base metal layer 34 in the opening 60 of the plating resist film 58, and the upper metal layer 44 is further formed on the inner surface of the base metal layer 43 in the through hole 41.

次に、メッキレジスト膜５７、５８を剥離し、次いで、上部金属層２４、３５をマスクとして下地金属層２３、３４の不要な部分をエッチングして除去すると、図８に示すように、上部金属層２４上にのみ下地金属層２３が残存され、また上部金属層３５下にのみ下地金属層３４が残存される。また、この状態では、貫通孔４１の内壁面に、下地金属層４３および上部金属層４２からなる２層構造の上下導通部４２が形成されている。   Next, the plating resist films 57 and 58 are peeled off, and then unnecessary portions of the base metal layers 23 and 34 are removed by etching using the upper metal layers 24 and 35 as a mask, as shown in FIG. The base metal layer 23 remains only on the layer 24, and the base metal layer 34 remains only below the upper metal layer 35. In this state, a vertical conduction portion 42 having a two-layer structure including the base metal layer 43 and the upper metal layer 42 is formed on the inner wall surface of the through hole 41.

（第２実施形態）
図１１はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、下層配線２２を、銅からなる第１の下地金属層（下層下地金属層）２３ａ、銅からなる第２の下地金属層（別の下層下地金属層）２３ｂおよび銅からなる上部金属層（下層上部金属層）２４の３層構造とし、上層配線３３を、銅からなる第１の下地金属層（上層下地金属層）３４ａ、銅からなる第２の下地金属層（別の上層下地金属層）３４ｂおよび銅からなる上部金属層（上層上部金属層）３５の３層構造とした点である。この場合、半導体構成体２の柱状電極１３の下面中央部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および接着層３には開口部２１が設けられている。 (Second Embodiment)
FIG. 11 is a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the lower layer wiring 22 includes a first base metal layer (a lower base metal layer) 23a made of copper, and a second base metal layer (another layer made of copper). The lower layer metal layer 23b and the upper metal layer (lower layer upper metal layer) 24 made of copper have a three-layer structure, and the upper wiring 33 is made of a first base metal layer (upper layer base metal layer) 34a made of copper and copper. The second base metal layer (another upper base metal layer) 34b and the upper metal layer (upper upper metal layer) 35 made of copper have a three-layer structure. In this case, an opening 21 is provided in the first base metal layer 23 a, the lower insulating film 1, and the adhesive layer 3 in a portion corresponding to the center of the lower surface of the columnar electrode 13 of the semiconductor structure 2.

次に、この半導体装置の製造方法の一例について説明する。まず、図１２に示すように、銅箔からなるベース板５１の上面に無電解ニッケルメッキからなる保護金属層（下層保護金属層）６１、無電解銅メッキからなる第１の下地金属層２３ａおよびエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 12, a protective metal layer (lower protective metal layer) 61 made of electroless nickel plating on the upper surface of a base plate 51 made of copper foil, a first base metal layer 23a made of electroless copper plating, A material in which a lower insulating film 1 made of an epoxy resin, a polyimide resin, a glass cloth base epoxy resin, or the like is formed is prepared.

この場合も、この用意したもののサイズは、図１１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。ここで、第１の下地金属層２３ａの上面は、該上面に形成される樹脂を含む材料からなる下層絶縁膜１との密着性を良くするため、予め表面粗化処理を施すことにより粗化面となっている。この点が上記第１実施形態の場合と大きく異なる点である。ここで、表面疎化処理の一例として、第１の下地金属層２３ａの上面を、適宜なエッチング液に浸漬する方法が挙げられるが、この方法に限定されるものではない。   Also in this case, the size of the prepared device is such that a plurality of completed semiconductor devices shown in FIG. 11 can be formed. Further, the thermosetting resin made of epoxy resin or the like in the lower insulating film 1 has already been cured. Here, the upper surface of the first base metal layer 23a is roughened by performing a surface roughening treatment in advance in order to improve adhesion with the lower insulating film 1 made of a material containing a resin formed on the upper surface. It is a surface. This point is greatly different from the case of the first embodiment. Here, as an example of the surface roughening treatment, there is a method of immersing the upper surface of the first base metal layer 23a in an appropriate etching solution, but the method is not limited to this method.

次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面をエポキシ系樹脂等からなる接着層３を介して接着することにより、半導体構成体２を搭載する。この場合も、ＮＣＰ(Non-Conductive Paste)といわれる接着材、またはＮＣＦ(Non-Conductive Film)といわれる接着シートを、下層絶縁膜１の上面の半導体構成体搭載領域に予め供給しておき、加熱圧着により半導体構成体２を下層絶縁膜１に固着する。   Next, the lower surface of the columnar electrode 13 of the semiconductor structure 2 and the lower surface of the sealing film 14 are bonded to the semiconductor structure mounting region on the upper surface of the lower insulating film 1 through the adhesive layer 3 made of epoxy resin or the like, The semiconductor structure 2 is mounted. Also in this case, an adhesive material called NCP (Non-Conductive Paste) or an adhesive sheet called NCF (Non-Conductive Film) is supplied in advance to the semiconductor component mounting region on the upper surface of the lower insulating film 1 and heated. The semiconductor structure 2 is fixed to the lower insulating film 1 by pressure bonding.

次に、図１３に示すように、接着層３を含む半導体構成体２の周囲における第１の下地金属層３２ａの上面に格子状の絶縁層形成用シート３１ａをピン等で位置決めしながら配置する。この場合も、絶縁層形成用シート３１ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５２を形成したものである。絶縁層形成用シート３１ａの開口部５２のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁層形成用シート３１ａと半導体構成体２との間には隙間５３が形成されている。   Next, as shown in FIG. 13, a lattice-shaped insulating layer forming sheet 31 a is arranged on the upper surface of the first base metal layer 32 a around the semiconductor structure 2 including the adhesive layer 3 while being positioned with pins or the like. . Also in this case, the insulating layer forming sheet 31a is formed by impregnating a base material made of glass cloth or the like with a thermosetting resin made of epoxy resin or the like, making the thermosetting resin into a semi-cured state, and forming a sheet. A plurality of rectangular openings 52 are formed by, for example. The size of the opening 52 of the insulating layer forming sheet 31 a is slightly larger than the size of the semiconductor structure 2. For this reason, a gap 53 is formed between the insulating layer forming sheet 31 a and the semiconductor structure 2.

次に、絶縁層形成用シート３１ａの上面に、銅箔からなるサブベース板５４の下面に無電解ニッケルメッキからなる保護金属層（上層保護金属層）６２、無電解銅メッキからなる第１の下地金属層３４ａおよび上層絶縁膜形成用層３２ａが形成されたものを配置する。この場合も、上層絶縁膜形成用層３２ａは下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。ここで、第１の下地金属層３４ａの下面は、該下面に形成される樹脂を含む材料からなる上層絶縁膜３２との密着性を良くするため、予め表面粗化処理を施すことにより粗化面となっている。この点も上記第１実施形態の場合と大きく異なる点である。   Next, on the upper surface of the insulating layer forming sheet 31a, on the lower surface of the sub-base plate 54 made of copper foil, a protective metal layer (upper protective metal layer) 62 made of electroless nickel plating, a first made of electroless copper plating. A layer in which the base metal layer 34a and the upper insulating film forming layer 32a are formed is disposed. Also in this case, the upper insulating film forming layer 32a is made of the same material as the lower insulating film 1, and the thermosetting resin made of epoxy resin or the like is in a semi-cured state. Here, the lower surface of the first base metal layer 34a is roughened by performing a surface roughening process in advance in order to improve adhesion with the upper insulating film 32 made of a material containing a resin formed on the lower surface. It is a surface. This point is also very different from the case of the first embodiment.

次に、図１４に示すように、一対の加熱加圧板５５、５６を用いて上下から絶縁層形成用シート３１ａおよび上層絶縁膜形成用層３２ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３１ａおよび上層絶縁膜形成用層３２ａ中の熱硬化性樹脂が流動して図１３に示す隙間５３に充填され、その後の冷却により固化して、接着層３を含む半導体構成体２の周囲におけるベース板５１の上面に絶縁層３１が形成され、且つ、半導体構成体２および絶縁層３１の上面に上層絶縁膜３２が形成される。   Next, as shown in FIG. 14, the insulating layer forming sheet 31 a and the upper insulating film forming layer 32 a are heated and pressed from above and below using a pair of heating and pressing plates 55 and 56. By this heat and pressure, the thermosetting resin in the insulating layer forming sheet 31a and the upper insulating film forming layer 32a flows and fills the gap 53 shown in FIG. 3, an insulating layer 31 is formed on the upper surface of the base plate 51 around the semiconductor structure 2, and an upper insulating film 32 is formed on the upper surfaces of the semiconductor structure 2 and the insulating layer 31.

次に、ベース板５１および保護金属層６１とサブベース板５４および保護金属層６２とをエッチングにより連続して除去すると、図１５に示すように、第１の下地金属層２３ａの下面が露出され、且つ、第１の下地金属層３４ａの上面が露出される。この場合、ニッケルからなる保護金属層６１、６２は、銅からなるベース板５１およびサブベース板５４をエッチングにより除去するとき、同じく銅からなる第１の下地金属層２３ａ、３４ａがエッチングされないように保護するためのものである。そして、この状態では、ベース板５１および保護金属層６１とサブベース板５４および保護金属層６２とを除去しても、下層絶縁膜１、絶縁層３１および上層絶縁膜３２の存在により、強度を十分に確保することができる。   Next, when the base plate 51 and the protective metal layer 61, the sub-base plate 54 and the protective metal layer 62 are continuously removed by etching, the lower surface of the first base metal layer 23a is exposed as shown in FIG. In addition, the upper surface of the first base metal layer 34a is exposed. In this case, when the base plate 51 and the sub-base plate 54 made of copper are removed by etching, the protective metal layers 61 and 62 made of nickel prevent the first base metal layers 23a and 34a also made of copper from being etched. It is for protection. In this state, even if the base plate 51, the protective metal layer 61, the sub-base plate 54, and the protective metal layer 62 are removed, the strength is increased due to the presence of the lower insulating film 1, the insulating layer 31, and the upper insulating film 32. It can be secured sufficiently.

次に、図１６に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。また、第１の下地金属層２３ａ、下層絶縁膜１、絶縁層３１、上層絶縁膜３２および第１の下地金属層３４ａの所定の箇所に、メカニカルドリルを用いて、貫通孔４１を形成する。   Next, as shown in FIG. 16, the first base metal layer 23a, the lower insulating film 1 and the adhesive layer 3 in the portion corresponding to the center of the lower surface of the columnar electrode 13 of the semiconductor structure 2 are irradiated with a laser beam. The opening 21 is formed by laser processing. In addition, through holes 41 are formed at predetermined locations of the first base metal layer 23a, the lower insulating film 1, the insulating layer 31, the upper insulating film 32, and the first base metal layer 34a using a mechanical drill.

次に、図１７に示すように、第１の下地金属層２３ａ、下層絶縁膜１および接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面を含む第１の下地金属層２３ａの下面全体、第１の下地金属層３４ａの上面全体および貫通孔４１の内壁面に、銅の無電解メッキにより、下地金属層２３ｂ、３４ｂ、４３を形成する。次に、下地金属層２３ｂ、３４ｂ、４３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層２３ｂ、３４ｂ、４３の表面に上部金属層２４、３５、４４を形成する。   Next, as shown in FIG. 17, the first base metal layer 23 a, the lower insulating film 1, and the first surface including the lower surface of the columnar electrode 13 of the semiconductor structure 2 exposed through the opening 21 of the adhesive layer 3. The base metal layers 23b, 34b, and 43 are formed on the entire bottom surface of the base metal layer 23a, the entire top surface of the first base metal layer 34a, and the inner wall surface of the through hole 41 by electroless plating of copper. Next, the upper metal layers 24, 35, and 44 are formed on the surfaces of the base metal layers 23b, 34b, and 43 by performing electrolytic plating of copper using the base metal layers 23b, 34b, and 43 as a plating current path.

次に、フォトリソグラフィ法により、上部金属層２４、３５および第１、第２の下地金属層２３ａ、３４ａ、２３ｂ、３４ｂをパターニングすると、図１８に示すようになる。すなわち、下層絶縁膜１の下面に、第１、第２の下地金属層２３ａ、２３ｂおよび上部金属層２４からなる３層構造の下層配線２２が形成される。また、上層絶縁膜３２の上面に、第１、第２の下地金属層３４ａ、３４ｂおよび上部金属層３５からなる３層構造の上層配線３３が形成される。さらに、貫通孔４１の内壁面に、下地金属層４３および上部金属層４２からなる２層構造の上下導通部４２が形成される。以下、上記第１実施形態の場合と同様の工程を経ると、図１１に示す半導体装置が複数個得られる。   Next, when the upper metal layers 24 and 35 and the first and second base metal layers 23a, 34a, 23b, and 34b are patterned by photolithography, the result is as shown in FIG. That is, on the lower surface of the lower insulating film 1, a lower wiring 22 having a three-layer structure including the first and second base metal layers 23a and 23b and the upper metal layer 24 is formed. Further, on the upper surface of the upper insulating film 32, an upper wiring 33 having a three-layer structure including the first and second base metal layers 34a and 34b and the upper metal layer 35 is formed. Further, a vertical conduction portion 42 having a two-layer structure including a base metal layer 43 and an upper metal layer 42 is formed on the inner wall surface of the through hole 41. Thereafter, through the same steps as in the first embodiment, a plurality of semiconductor devices shown in FIG. 11 are obtained.

（第３実施形態）
図１９はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、下層配線および上層配線を２層配線構造とした点である。すなわち、第１の下層絶縁膜１Ａの下面に設けられた第１の下層配線２２Ａの一端部は、第１の下層絶縁膜１Ａおよび接着層３に設けられた開口部２１Ａを介して半導体構成体２の柱状電極１３に接続されている。第１の下層配線２２Ａを含む第１の下層絶縁膜１Ａの下面には、第１の下層絶縁膜１Ａと同一の材料からなる第２の下層絶縁膜１Ｂが設けられている。 (Third embodiment)
FIG. 19 is a sectional view of a semiconductor device as a third embodiment of the present invention. This semiconductor device differs greatly from the semiconductor device shown in FIG. 1 in that the lower layer wiring and the upper layer wiring have a two-layer wiring structure. That is, one end portion of the first lower layer wiring 22A provided on the lower surface of the first lower insulating film 1A is connected to the semiconductor structure via the opening 21A provided in the first lower insulating film 1A and the adhesive layer 3. 2 columnar electrodes 13 are connected. A second lower insulating film 1B made of the same material as that of the first lower insulating film 1A is provided on the lower surface of the first lower insulating film 1A including the first lower wiring 22A.

第２の下層絶縁膜１Ｂの下面に設けられた第２の下層配線２２Ｂの一端部は、第２の下層絶縁膜１Ｂに設けられた開口部２１Ｂを介して第１の下層配線２２Ａの接続パッド部に接続されている。第２の下層配線２２Ｂを含む第２の下層絶縁膜１Ｂの下面には下層オーバーコート膜２５が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が第２の下層配線２２Ｂの接続パッド部に接続されて設けられている。   One end portion of the second lower layer wiring 22B provided on the lower surface of the second lower layer insulating film 1B is connected to the connection pad of the first lower layer wiring 22A via the opening 21B provided in the second lower layer insulating film 1B. Connected to the department. A lower overcoat film 25 is provided on the lower surface of the second lower insulating film 1B including the second lower wiring 22B. Solder balls 27 are provided in and below the opening 26 of the lower overcoat film 25 so as to be connected to the connection pad portion of the second lower wiring 22B.

第１の上層絶縁膜３２Ａの上面に設けられた第１の上層配線３３Ａは上下導通部４２を介して第１の下層配線２２Ａに接続されている。第１の上層配線３３Ａを含む第１の上層絶縁膜３２Ａの上面には、第１の上層絶縁膜３２Ａと同一の材料からなる第２の上層絶縁膜３２Ｂが設けられている。   The first upper layer wiring 33A provided on the upper surface of the first upper layer insulating film 32A is connected to the first lower layer wiring 22A via the vertical conduction portion. A second upper insulating film 32B made of the same material as the first upper insulating film 32A is provided on the upper surface of the first upper insulating film 32A including the first upper wiring 33A.

第２の上層絶縁膜３２Ｂの上面に設けられた第２の上層配線３３Ｂの一端部は、第２の上層絶縁膜３２Ｂに設けられた開口部７１を介して第１の上層配線３３Ａの接続パッド部に接続されている。第２の上層配線３３Ｂを含む第２の上層絶縁膜３２Ｂの上面には上層オーバーコート膜３６が設けられている。第２の上層配線３３Ｂの接続パッド部に対応する部分における上層オーバーコート膜３６には開口部３７が設けられている。なお、下層配線および上層配線は３層以上の配線構造としてもよい。   One end of the second upper layer wiring 33B provided on the upper surface of the second upper layer insulating film 32B is connected to the connection pad of the first upper layer wiring 33A via the opening 71 provided in the second upper layer insulating film 32B. Connected to the department. An upper overcoat film 36 is provided on the upper surface of the second upper insulating film 32B including the second upper wiring 33B. An opening 37 is provided in the upper overcoat film 36 at a portion corresponding to the connection pad portion of the second upper layer wiring 33B. The lower layer wiring and the upper layer wiring may have a wiring structure of three or more layers.

（第４実施形態）
図２０はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１９に示す半導体装置と大きく異なる点は、下層絶縁膜および上層絶縁膜を１層とし、半導体構成体２の周囲における下層絶縁膜１の上面に第２の下層配線２２Ｂを設け、上層絶縁膜３２の下面に第２の上層配線３３Ｂを設けた点である。 (Fourth embodiment)
FIG. 20 is a sectional view of a semiconductor device as a fourth embodiment of the present invention. This semiconductor device differs greatly from the semiconductor device shown in FIG. 19 in that the lower insulating film and the upper insulating film are one layer, and the second lower wiring 22B is provided on the upper surface of the lower insulating film 1 around the semiconductor structure 2. The second upper wiring 33B is provided on the lower surface of the upper insulating film 32.

そして、下層絶縁膜１の下面に設けられた第１の下層配線２２Ａは、下層絶縁膜１に設けられた開口部７２を介して第２の下層配線２２Ｂの接続パッド部に接続されている。上層絶縁膜３２の上面に設けられた第１の上層配線３３Ａは、上層絶縁膜３２に設けられた開口部７３を介して第２の上層配線３３Ｂの接続パッド部に接続されている。なお、この場合、半導体構成体２のシリコン基板４の上面は、接着層７４を介して第２の上層配線３３Ｂを含む上層絶縁膜３２の下面中央部に接着されている。   Then, the first lower layer wiring 22A provided on the lower surface of the lower layer insulating film 1 is connected to the connection pad portion of the second lower layer wiring 22B through the opening 72 provided in the lower layer insulating film 1. The first upper-layer wiring 33A provided on the upper surface of the upper-layer insulating film 32 is connected to the connection pad portion of the second upper-layer wiring 33B through the opening 73 provided in the upper-layer insulating film 32. In this case, the upper surface of the silicon substrate 4 of the semiconductor structure 2 is bonded to the central portion of the lower surface of the upper insulating film 32 including the second upper wiring 33B via the adhesive layer 74.

次に、この半導体装置の製造方法の一例における当初の工程について、図２１を参照して説明する。この場合、ベース板５１の上面に形成された下層絶縁膜１の上面には、無電解銅メッキからなる下地金属層および電解銅メッキからなる上部金属層からなる２層構造の第２の下層配線２２Ｂが形成されている。サブベース板５４の下面に形成された上層絶縁膜３２中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。そして、上層絶縁膜３２の下面には、無電解銅メッキからなる下地金属層および電解銅メッキからなる上部金属層からなる２層構造の第２の上層配線３３Ｂが形成されている。   Next, initial steps in an example of the method for manufacturing the semiconductor device will be described with reference to FIG. In this case, on the upper surface of the lower insulating film 1 formed on the upper surface of the base plate 51, a second lower layer wiring having a two-layer structure composed of a base metal layer made of electroless copper plating and an upper metal layer made of electrolytic copper plating. 22B is formed. The thermosetting resin made of epoxy resin or the like in the upper insulating film 32 formed on the lower surface of the sub-base plate 54 has already been cured. Then, on the lower surface of the upper insulating film 32, a second upper layer wiring 33B having a two-layer structure is formed which includes a base metal layer made of electroless copper plating and an upper metal layer made of electrolytic copper plating.

さて、当初の工程においては、まず、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面を接着層３を介して接着することにより、半導体構成体２を搭載する。次に、接着層３を含む半導体構成体２の周囲における第２の下層配線２２Ｂを含む下層絶縁膜１の上面に格子状の絶縁層形成用シート３１ａをピン等で位置決めしながら配置する。   In the initial process, first, the lower surface of the columnar electrode 13 and the sealing film 14 of the semiconductor structure 2 are bonded to the semiconductor structure mounting region on the upper surface of the lower insulating film 1 via the adhesive layer 3. The semiconductor structure 2 is mounted. Next, a lattice-shaped insulating layer forming sheet 31a is disposed on the upper surface of the lower insulating film 1 including the second lower wiring 22B around the semiconductor structure 2 including the adhesive layer 3 while being positioned with pins or the like.

次に、半導体構成体２のシリコン基板４の上面に、ディスペンサー等を用いて、エポキシ系樹脂等からなる液状の接着材７４ａを塗布する。次に、絶縁層形成用シート３１ａの上面に、サブベース板５４の下面に上層絶縁膜３２および第２の上層配線３３Ｂが形成されたものをピン等で位置決めしながら配置する。次に、一対の加熱加圧板を用いて上下から加熱加圧し、以下、上記第１実施形態の場合と同様の工程を経ると、図２０に示す半導体装置が複数個得られる。   Next, a liquid adhesive 74a made of epoxy resin or the like is applied to the upper surface of the silicon substrate 4 of the semiconductor structure 2 using a dispenser or the like. Next, the upper layer insulating film 32 and the second upper layer wiring 33B formed on the lower surface of the sub-base plate 54 are arranged on the upper surface of the insulating layer forming sheet 31a while being positioned with pins or the like. Next, heat and pressure are applied from above and below using a pair of heat and pressure plates, and thereafter, the same process as in the first embodiment is performed to obtain a plurality of semiconductor devices shown in FIG.

このようにして得られた半導体装置では、図１９に示す半導体装置と比較して、下層配線および上層配線を２層配線構造としても、下層絶縁膜および上層絶縁膜が１層であるので、その分、薄型化することができる。なお、一対の加熱加圧板を用いた加熱加圧工程において、絶縁層形成用シート３１ａ中の流動化した熱硬化性樹脂が半導体構成体２のシリコン基板４の上面に十分に回り込むことができれば、接着層７４を省略してもよい。   In the semiconductor device thus obtained, even if the lower layer wiring and the upper layer wiring have a two-layer wiring structure as compared with the semiconductor device shown in FIG. The thickness can be reduced. In the heating and pressing step using a pair of heating and pressing plates, if the fluidized thermosetting resin in the insulating layer forming sheet 31a can sufficiently wrap around the upper surface of the silicon substrate 4 of the semiconductor structure 2, The adhesive layer 74 may be omitted.

（第５実施形態）
図２２はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１９に示す半導体装置と大きく異なる点は、上下導通部４２を有せず、且つ、下層絶縁膜および上層絶縁膜を１層とし、半導体構成体２の周囲に方形枠状で両面配線構造の回路基板８１を配置した点である。 (Fifth embodiment)
FIG. 22 is a sectional view of a semiconductor device as a fifth embodiment of the present invention. This semiconductor device differs greatly from the semiconductor device shown in FIG. 19 in that it does not have the upper and lower conductive portions 42 and has a lower insulating film and an upper insulating film as one layer, and has a rectangular frame shape around the semiconductor structure 2. The circuit board 81 having a double-sided wiring structure is disposed.

すなわち、回路基板８１は、ガラス布基材エポキシ樹脂等からなる方形枠状の基板８２を備えている。基板８２の下面には銅箔からなる第２の下層配線２２Ｂが設けられ、上面には銅箔からなる第２の上層配線３３Ｂが設けられている。第２の下層配線２２Ｂと第２の上層配線３３Ｂとは、基板８２の内部に設けられた導電性ペースト等からなる上下導通部８３を介して接続されている。   That is, the circuit board 81 includes a square frame-shaped board 82 made of glass cloth base epoxy resin or the like. A second lower layer wiring 22B made of copper foil is provided on the lower surface of the substrate 82, and a second upper layer wiring 33B made of copper foil is provided on the upper surface. The second lower layer wiring 22B and the second upper layer wiring 33B are connected to each other through a vertical conduction part 83 made of a conductive paste or the like provided inside the substrate 82.

そして、回路基板８１は半導体構成体２の周囲に間隔をおいて配置され、回路基板８１と下層絶縁膜１との間および回路基板８１と半導体構成体２との間には絶縁層３１が設けられている。半導体構成体２、回路基板８１および絶縁層３１の上面には上層絶縁膜３２が設けられている。   The circuit board 81 is arranged around the semiconductor structure 2 with an interval, and an insulating layer 31 is provided between the circuit board 81 and the lower insulating film 1 and between the circuit board 81 and the semiconductor structure 2. It has been. An upper insulating film 32 is provided on the upper surfaces of the semiconductor structure 2, the circuit board 81, and the insulating layer 31.

下層絶縁膜１の下面に設けられた第１の下層配線２２Ａは、下層絶縁膜１および絶縁層３１に設けられた開口部８４を介して第２の下層配線２２Ｂの接続パッド部に接続されている。上層絶縁膜３２の上面に設けられた第１の上層配線３３Ａは、上層絶縁膜３２に設けられた開口部８５を介して第２の上層配線３３Ｂの接続パッド部に接続されている。   The first lower layer wiring 22A provided on the lower surface of the lower layer insulating film 1 is connected to the connection pad portion of the second lower layer wiring 22B through the opening 84 provided in the lower layer insulating film 1 and the insulating layer 31. Yes. The first upper layer wiring 33A provided on the upper surface of the upper layer insulating film 32 is connected to the connection pad portion of the second upper layer wiring 33B through the opening 85 provided in the upper layer insulating film 32.

次に、この半導体装置の製造方法の一例における当初の工程について、図２３を参照して説明する。まず、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面を接着層３を介して接着することにより、半導体構成体２を搭載する。次に、接着層３を含む半導体構成体２の周囲における第２の下層配線２２Ｂを含む下層絶縁膜１の上面に格子状の絶縁層形成用シート３１ａをピン等で位置決めしながら配置する。   Next, initial steps in an example of the method for manufacturing the semiconductor device will be described with reference to FIG. First, the semiconductor structure 2 is mounted by adhering the lower surface of the columnar electrode 13 and the sealing film 14 of the semiconductor structure 2 to the semiconductor structure mounting region on the upper surface of the lower insulating film 1 via the adhesive layer 3. . Next, a lattice-shaped insulating layer forming sheet 31a is disposed on the upper surface of the lower insulating film 1 including the second lower wiring 22B around the semiconductor structure 2 including the adhesive layer 3 while being positioned with pins or the like.

次に、絶縁層形成用シート３１ａの上面に格子状の回路基板８１をピン等で位置決めしながら配置する。次に、回路基板８１の上面に、サブベース板５４の下面に上層絶縁膜形成用層３２ａが形成されたものを配置する。次に、一対の加熱加圧板を用いて上下から加熱加圧し、以下、上記第１実施形態の場合と同様の工程（ただし、上下導通部４１形成工程は除く、また切断工程で回路基板８１を切断する）を経ると、図２２に示す半導体装置が複数個得られる。   Next, the lattice-shaped circuit board 81 is arranged on the upper surface of the insulating layer forming sheet 31a while being positioned with pins or the like. Next, a circuit board 81 having an upper insulating film forming layer 32a formed on the lower surface of the sub-base plate 54 is disposed on the upper surface. Next, heat and pressure are applied from above and below using a pair of heat and pressure plates. Hereinafter, the same steps as in the first embodiment (except for the step of forming the upper and lower conductive portions 41, and the circuit board 81 in the cutting step) 22), a plurality of semiconductor devices shown in FIG. 22 are obtained.

このようにして得られた半導体装置では、図１９に示す半導体装置と比較して、下層配線および上層配線を２層配線構造としても、下層絶縁膜および上層絶縁膜が１層であるので、その分、薄型化することができる。また、上下導通部４１を備えていないので、メカニカルドリルによる貫通孔４１の形成を行なう必要はない。   In the semiconductor device thus obtained, even if the lower layer wiring and the upper layer wiring have a two-layer wiring structure as compared with the semiconductor device shown in FIG. The thickness can be reduced. Moreover, since the vertical conduction part 41 is not provided, it is not necessary to form the through hole 41 with a mechanical drill.

（第６実施形態）
図２４はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２が封止膜１４を備えていない点である。したがって、この場合、半導体構成体２の配線１０および柱状電極１３を含む保護膜８の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。 (Sixth embodiment)
FIG. 24 is a sectional view of a semiconductor device as a sixth embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the semiconductor structure 2 does not include the sealing film 14. Therefore, in this case, the lower surface of the protective film 8 including the wiring 10 and the columnar electrode 13 of the semiconductor structure 2 is bonded to the center of the upper surface of the lower insulating film 1 through the adhesive layer 3. One end of the lower wiring 22 is connected to the columnar electrode 13 of the semiconductor structure 2 through the lower insulating film 22 and the opening 21 of the adhesive layer 3.

（第７実施形態）
図２５はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図２４に示す半導体装置と異なる点は、半導体構成体２がさらに柱状電極１３を備えていない点である。したがって、この場合、半導体構成体２の配線１０を含む保護膜８の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の配線１０の接続パッド部（外部接続用電極）に接続されている。 (Seventh embodiment)
FIG. 25 is a sectional view of a semiconductor device as a seventh embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 24 in that the semiconductor structure 2 does not further include the columnar electrode 13. Therefore, in this case, the lower surface of the protective film 8 including the wiring 10 of the semiconductor structure 2 is bonded to the center of the upper surface of the lower insulating film 1 through the adhesive layer 3. One end of the lower layer wiring 22 is connected to the connection pad portion (external connection electrode) of the wiring 10 of the semiconductor structure 2 via the lower insulating film 22 and the opening 21 of the adhesive layer 3.

（第８実施形態）
図２６はこの発明の第８実施形態としての半導体装置の断面図を示す。この半導体装置において、図２５に示す半導体装置と異なる点は、半導体構成体２の配線１０を含む保護膜８の下面にポリイミド系樹脂、エポキシ系樹脂等の絶縁材からなる静電気防止用の保護膜８６を設けた点である。したがって、この場合、半導体構成体２の静電気用保護膜８６の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２、接着層３および保護膜８６の開口部２１を介して半導体構成体２の配線１０の接続パッド部に接続されている。 (Eighth embodiment)
FIG. 26 is a sectional view of a semiconductor device as an eighth embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 25 in that an antistatic protective film made of an insulating material such as polyimide resin or epoxy resin on the lower surface of the protective film 8 including the wiring 10 of the semiconductor structure 2. 86 is provided. Therefore, in this case, the lower surface of the electrostatic protection film 86 of the semiconductor structure 2 is bonded to the center of the upper surface of the lower insulating film 1 through the adhesive layer 3. One end of the lower wiring 22 is connected to the connection pad portion of the wiring 10 of the semiconductor structure 2 through the lower insulating film 22, the adhesive layer 3, and the opening 21 of the protective film 86.

ところで、半導体構成体２を下層絶縁膜１上に搭載する前においては、保護膜８６には開口部２１は形成されていない。そして、開口部２１を有しない保護膜８６は、それ自体がウエハ状態のシリコン基板４下に形成された時点から半導体構成体２が下層絶縁膜１上に搭載される時点までにおいて、シリコン基板４下に形成された集積回路を静電気から保護するものである。   By the way, the opening 21 is not formed in the protective film 86 before the semiconductor structure 2 is mounted on the lower insulating film 1. The protective film 86 having no opening 21 is formed between the silicon substrate 4 and the semiconductor substrate 2 between the time when the protective film 86 is formed under the silicon substrate 4 in the wafer state and the time when the semiconductor structure 2 is mounted on the lower insulating film 1. The integrated circuit formed below is protected from static electricity.

この発明の第１実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as a first embodiment of the present invention. 図１に示す半導体装置の製造方法の一例において、当初の工程の断面図。Sectional drawing of the initial process in an example of the manufacturing method of the semiconductor device shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. 図８に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図１に示す半導体装置の製造方法の他の例において、所定の工程を説明するために示す断面図。Sectional drawing shown in order to demonstrate a predetermined | prescribed process in the other example of the manufacturing method of the semiconductor device shown in FIG. この発明の第２実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 2nd Embodiment of this invention. 図１１に示す半導体装置の製造方法の一例において、当初の工程の断面図。FIG. 12 is a cross-sectional view of an initial step in the example of the method for manufacturing the semiconductor device shown in FIG. 図１２に続く工程の断面図。Sectional drawing of the process following FIG. 図１３に続く工程の断面図。Sectional drawing of the process following FIG. 図１４に続く工程の断面図。FIG. 15 is a sectional view of a step following FIG. 14. 図１５に続く工程の断面図。FIG. 16 is a cross-sectional view of the process following FIG. 15. 図１６に続く工程の断面図。FIG. 17 is a cross-sectional view of the process following FIG. 16. 図１７に続く工程の断面図。FIG. 18 is a cross-sectional view of the process following FIG. 17. この発明の第３実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 3rd Embodiment of this invention. この発明の第４実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 4th Embodiment of this invention. 図２０に示す半導体装置の製造方法の一例において、当初の工程の断面図。FIG. 21 is a cross-sectional view of an initial step in the example of the method for manufacturing the semiconductor device shown in FIG. 20. この発明の第５実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 5th Embodiment of this invention. 図２２に示す半導体装置の製造方法の一例において、当初の工程の断面図。FIG. 23 is a cross-sectional view of an initial step in the example of the method for manufacturing the semiconductor device shown in FIG. 22. この発明の第６実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 6th Embodiment of this invention. この発明の第７実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 7th Embodiment of this invention. この発明の第８実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 8th Embodiment of this invention.

符号の説明Explanation of symbols

１ 下層絶縁膜
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 保護膜
１０ 配線
１３ 柱状電極
１４ 封止膜
２２ 下層配線
２５ 下層オーバーコート膜
２７ 半田ボール
３１ 絶縁層
３２ 上層絶縁膜
３３ 上層配線
３６ 上層オーバーコート膜
４１ 貫通孔
４２ 上下導通部
５１ ベース板
５４ サブベース板 DESCRIPTION OF SYMBOLS 1 Lower insulating film 2 Semiconductor structure 3 Adhesive layer 4 Silicon substrate 5 Connection pad 6 Insulating film 8 Protective film 10 Wiring 13 Columnar electrode 14 Sealing film 22 Lower layer wiring 25 Lower layer overcoat film 27 Solder ball 31 Insulating layer 32 Upper layer insulating film 33 Upper layer wiring 36 Upper layer overcoat film 41 Through-hole 42 Vertical conduction part 51 Base plate 54 Sub-base plate

Claims (22)

半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体下およびその周囲に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記半導体構成体の周囲における前記下層絶縁膜上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に設けられた上層配線とを備えていることを特徴とする半導体装置。   A semiconductor structure having a semiconductor substrate and a plurality of external connection electrodes provided under the semiconductor substrate, a lower insulating film provided under and around the semiconductor structure, and the semiconductor structure under the lower insulating film A lower layer wiring connected to an external connection electrode of the body, an insulating layer provided on the lower insulating film around the semiconductor structure, and provided on the semiconductor structure and the insulating layer A semiconductor device comprising: an upper insulating film; and an upper wiring provided on the upper insulating film. 請求項１に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the semiconductor structure is bonded to the lower insulating film via an adhesive layer. 請求項１に記載の発明において、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線および前記上層配線に接続されて設けられていることを特徴とする半導体装置。   In the invention according to claim 1, a vertical conduction portion is provided in a through hole provided in the lower insulating film, the insulating layer, and the upper insulating film, connected to the lower wiring and the upper wiring. A semiconductor device characterized by the above. 請求項１に記載の発明において、前記半導体構成体の周囲における前記下層絶縁膜の上面に別の下層配線が前記下層配線に接続されて設けられ、前記上層絶縁膜の下面に別の上層配線が前記上層配線に接続されて設けられていることを特徴とする半導体装置。   In the first aspect of the present invention, another lower layer wiring is provided on the upper surface of the lower insulating film around the semiconductor structure and connected to the lower layer wiring, and another upper layer wiring is formed on the lower surface of the upper insulating film. A semiconductor device, wherein the semiconductor device is provided connected to the upper layer wiring. 請求項４に記載の発明において、前記半導体構成体は前記上層絶縁膜下に接着層を介して接着されていることを特徴とする半導体装置。   5. The semiconductor device according to claim 4, wherein the semiconductor structure is bonded under the upper insulating film via an adhesive layer. 請求項１に記載の発明において、前記半導体構成体の周囲において前記上層配線下の前記絶縁層上に、別の下層配線、別の上層配線およびそれらを接続する上下導通部を有する方形枠状の回路基板が設けられ、前記下層配線は前記別の下層配線に接続され、前記上層配線は前記別の上層配線に接続されていることを特徴とする半導体装置。   In the invention according to claim 1, a rectangular frame shape having another lower layer wiring, another upper layer wiring, and a vertical conduction part connecting them on the insulating layer below the upper layer wiring around the semiconductor structure. A semiconductor device comprising a circuit board, wherein the lower layer wiring is connected to the other lower layer wiring, and the upper layer wiring is connected to the other upper layer wiring. 請求項１に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とする半導体装置。   The invention according to claim 1, wherein a lower overcoat film having an opening in a portion corresponding to a connection pad portion of the lower layer wiring is provided under the lower insulating film including the lower layer wiring. Semiconductor device. 請求項７に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。   8. The semiconductor device according to claim 7, wherein solder balls are provided in and below the opening of the lower overcoat film so as to be connected to the connection pad portion of the lower wiring. 請求項１に記載の発明において、前記下層配線および前記上層配線は多層構造を有することを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the lower layer wiring and the upper layer wiring have a multilayer structure. 請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた封止膜を有することを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the semiconductor structure includes a sealing film provided between the external connection electrodes under the semiconductor substrate. 請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた接着層を有することを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the semiconductor structure includes an adhesive layer provided between the external connection electrodes under the semiconductor substrate. ベース板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜上に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、
前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程と、
前記ベース板を除去する工程と、
前記下層絶縁膜下に下層配線を前記半導体構成体の外部接続用電極に接続させて形成し、且つ、前記上層絶縁膜上に上層配線を形成する工程と、
前記半導体構成体間における前記下層絶縁膜、前記絶縁層および前記上層絶縁膜を切断して半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 Forming a lower insulating film on the base plate;
Fixing a plurality of semiconductor structures having a semiconductor substrate and a plurality of external connection electrodes provided under the semiconductor substrate on the lower insulating film;
Forming an insulating layer on the lower insulating film around the semiconductor structure, and forming an upper insulating film on the semiconductor structure and the insulating layer;
Removing the base plate;
Forming a lower wiring under the lower insulating film by connecting to the external connection electrode of the semiconductor structure, and forming an upper wiring on the upper insulating film;
Cutting the lower insulating film, the insulating layer and the upper insulating film between the semiconductor structures to obtain a plurality of semiconductor devices;
A method for manufacturing a semiconductor device, comprising: 請求項１２に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。   The invention according to claim 12, wherein the step of fixing the semiconductor structure on the lower insulating film includes supplying an adhesive in advance on the lower insulating film, and heating the semiconductor structure on the lower insulating film. The manufacturing method of the semiconductor device characterized by including the process to pressurize. 請求項１２に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。   The invention according to claim 12, wherein the step of fixing the semiconductor structure on the lower insulating film supplies an adhesive sheet in advance on the lower insulating film, and heats the semiconductor structure on the lower insulating film. The manufacturing method of the semiconductor device characterized by including the process to pressurize. 請求項１２に記載の発明において、前記ベース板を除去した後に、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に貫通孔を形成し、前記下層配線および前記上層配線を形成する工程は、前記貫通孔内に上下導通部を前記下層配線および前記上層配線に接続させて形成する工程を含むことを特徴とする半導体装置の製造方法。   In the invention of claim 12, after removing the base plate, forming a through hole in the lower insulating film, the insulating layer and the upper insulating film, and forming the lower wiring and the upper wiring, A method of manufacturing a semiconductor device, comprising: forming a vertical conduction part in the through hole by connecting to the lower layer wiring and the upper layer wiring. 請求項１２に記載の発明において、前記下層絶縁膜上において半導体構成体搭載領域の周囲に別の下層配線が予め形成され、且つ、前記上層絶縁膜下に別の上層配線が予め形成され、前記下層絶縁膜下に前記下層配線を前記別の下層配線に接続させて形成し、且つ、前記上層絶縁膜上に前記上層配線を前記別の上層配線に接続させて形成することを特徴とする半導体装置の製造方法。   In the invention of claim 12, another lower layer wiring is formed in advance around the semiconductor structure mounting region on the lower insulating film, and another upper layer wiring is formed in advance under the upper insulating film, A semiconductor comprising: forming the lower layer wiring connected to the other lower layer wiring under the lower insulating film; and connecting the upper layer wiring to the other upper layer wiring on the upper insulating film Device manufacturing method. 請求項１２に記載の発明において、前記絶縁層および前記上層配線を形成する工程は、前記半導体構成体の周囲において前記上層配線下の前記絶縁層上に、別の下層配線、別の上層配線およびそれらを接続する上下導通部を有する方形枠状の回路基板を配置する工程を含み、前記下層絶縁膜下に前記下層配線を前記別の下層配線に接続させて形成し、且つ、前記上層絶縁膜上に前記上層配線を前記別の上層配線に接続させて形成することを特徴とする半導体装置の製造方法。   The invention according to claim 12, wherein the step of forming the insulating layer and the upper layer wiring includes another lower layer wiring, another upper layer wiring, and an upper layer wiring on the insulating layer below the upper layer wiring around the semiconductor structure. Including a step of disposing a rectangular frame-like circuit board having a vertical conductive part for connecting them, and forming the lower layer wiring connected to the other lower layer wiring under the lower layer insulating film, and the upper layer insulating film A method of manufacturing a semiconductor device, wherein the upper layer wiring is connected to the other upper layer wiring. 請求項１２に記載の発明において、前記上層絶縁膜は当初はサブベース板下に形成され、前記ベース板を除去する工程は前記サブベース板を除去する工程を含むことを特徴とする半導体装置の製造方法。   13. The semiconductor device according to claim 12, wherein the upper insulating film is initially formed under the sub-base plate, and the step of removing the base plate includes a step of removing the sub-base plate. Production method. 請求項１８に記載の発明において、金属からなる前記ベース板上に下層保護金属層および下層下地金属層が形成され、前記下層絶縁膜は前記下層下地金属層上に形成し、且つ、金属からなる前記サブベース板下に上層保護金属層および上層下地金属層が形成され、前記上層絶縁膜は前記上層下地金属層下に形成し、前記ベース板および前記サブベース板を除去する工程は前記下層保護金属層および前記上層保護金属層を除去する工程を含むことを特徴とする半導体装置の製造方法。   The lower protection metal layer and the lower base metal layer are formed on the base plate made of metal, and the lower insulating film is formed on the lower base metal layer and made of metal. An upper protective metal layer and an upper base metal layer are formed under the sub base plate, the upper insulating film is formed under the upper base metal layer, and the step of removing the base plate and the sub base plate includes the lower layer protection. A method for manufacturing a semiconductor device, comprising: removing a metal layer and the upper protective metal layer. 請求項１９に記載の発明において、前記下層下地金属層の上面および前記上層下地金属層の下面に予め表面粗化処理を施し、前記下層絶縁膜および前記上層絶縁膜を樹脂を含む材料によって形成することを特徴とする半導体装置の製造方法。   The surface roughening treatment is performed in advance on the upper surface of the lower base metal layer and the lower surface of the upper base metal layer, and the lower insulating film and the upper insulating film are formed of a material containing a resin. A method for manufacturing a semiconductor device. 請求項２０に記載の発明において、前記下層配線を形成する工程は、前記下層下地金属層下に別の下層下地金属層を形成し、前記別の下層下地金属層下に電解メッキにより下層上部金属層を形成する工程を含み、前記下層配線は前記下層下地金属層、前記別の下層下地金属層および前記下層上部金属層の３層構造であり、且つ、前記上層配線を形成する工程は、前記上層下地金属層上に別の上層下地金属層を形成し、前記別の上層下地金属層上に電解メッキにより上層上部金属層を形成する工程を含み、前記上層配線は前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層の３層構造であることを特徴とする半導体装置の製造方法。   21. The invention according to claim 20, wherein the step of forming the lower layer wiring includes forming another lower layer metal layer under the lower layer metal layer and electrolytically plating the lower layer metal under the lower layer metal layer. A step of forming a layer, wherein the lower layer wiring has a three-layer structure of the lower layer underlying metal layer, the another lower layer underlying metal layer, and the lower layer upper metal layer, and the step of forming the upper layer wiring includes the steps of: Forming another upper base metal layer on the upper base metal layer, and forming an upper upper metal layer by electrolytic plating on the other upper base metal layer, wherein the upper wiring includes the upper base metal layer, A method for manufacturing a semiconductor device, characterized in that it has a three-layer structure of another upper base metal layer and the upper upper metal layer. 請求項２１に記載の発明において、前記ベース板、前記下層下地金属層、前記別の下層下地金属層、前記下層上部金属層、前記サブベース板、前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層は銅からなり、前記下層保護金属層および前記上層保護金属層はニッケルからなることを特徴とする半導体装置の製造方法。   The base plate, the lower base metal layer, the other lower base metal layer, the lower upper metal layer, the sub-base plate, the upper base metal layer, and the other upper base metal. The method of manufacturing a semiconductor device, wherein the upper layer and the upper upper metal layer are made of copper, and the lower protective metal layer and the upper protective metal layer are made of nickel.
JP2007206067A 2007-08-08 2007-08-08 Semiconductor device and manufacturing method thereof Pending JP2009043858A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007206067A JP2009043858A (en) 2007-08-08 2007-08-08 Semiconductor device and manufacturing method thereof
CN200880022092A CN101689539A (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
TW097129986A TWI384595B (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
KR1020097026470A KR101161061B1 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
US12/187,699 US20090039514A1 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
EP08826922A EP2176883A2 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
PCT/JP2008/064559 WO2009020240A2 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
US12/849,529 US8268674B2 (en) 2007-08-08 2010-08-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206067A JP2009043858A (en) 2007-08-08 2007-08-08 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009043858A true JP2009043858A (en) 2009-02-26

Family

ID=40444295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206067A Pending JP2009043858A (en) 2007-08-08 2007-08-08 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2009043858A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014728A (en) * 2009-07-02 2011-01-20 Casio Computer Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2017228623A (en) * 2016-06-22 2017-12-28 富士通株式会社 Semiconductor device, semiconductor device manufacturing method and electronic apparatus
CN116995013A (en) * 2023-09-25 2023-11-03 甬矽电子(宁波)股份有限公司 Fan-out type packaging method and fan-out type packaging structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173285A (en) * 2004-12-15 2006-06-29 Casio Comput Co Ltd Semiconductor apparatus and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173285A (en) * 2004-12-15 2006-06-29 Casio Comput Co Ltd Semiconductor apparatus and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014728A (en) * 2009-07-02 2011-01-20 Casio Computer Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2017228623A (en) * 2016-06-22 2017-12-28 富士通株式会社 Semiconductor device, semiconductor device manufacturing method and electronic apparatus
CN116995013A (en) * 2023-09-25 2023-11-03 甬矽电子(宁波)股份有限公司 Fan-out type packaging method and fan-out type packaging structure
CN116995013B (en) * 2023-09-25 2023-12-08 甬矽电子(宁波)股份有限公司 Fan-out type packaging method and fan-out type packaging structure

Similar Documents

Publication Publication Date Title
JP4752825B2 (en) Manufacturing method of semiconductor device
JP4840373B2 (en) Semiconductor device and manufacturing method thereof
JP3945483B2 (en) Manufacturing method of semiconductor device
JP2009043857A (en) Semiconductor device and manufacturing method thereof
JP4636090B2 (en) Semiconductor device and manufacturing method thereof
TWI384595B (en) Semiconductor device and method for manufacturing the same
JP2009260165A (en) Semiconductor device
JP2009182202A (en) Method of manufacturing semiconductor device
JP2011155313A (en) Semiconductor device
JP5042762B2 (en) Semiconductor device
JP2009043858A (en) Semiconductor device and manufacturing method thereof
JP2019197853A (en) Wiring board and manufacturing method of the same
JP5377403B2 (en) Semiconductor device and circuit board manufacturing method
JP2020004926A (en) Wiring board and manufacturing method thereof
JP4913372B2 (en) Semiconductor device
JP2006173234A (en) Semiconductor device and its manufacturing method
JP5393649B2 (en) Manufacturing method of semiconductor device
JP5053003B2 (en) Semiconductor device and manufacturing method thereof
JP2016219646A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009