JP2009037372A - Constant current circuit and constant voltage circuit - Google Patents
Constant current circuit and constant voltage circuit Download PDFInfo
- Publication number
- JP2009037372A JP2009037372A JP2007200335A JP2007200335A JP2009037372A JP 2009037372 A JP2009037372 A JP 2009037372A JP 2007200335 A JP2007200335 A JP 2007200335A JP 2007200335 A JP2007200335 A JP 2007200335A JP 2009037372 A JP2009037372 A JP 2009037372A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- mosfet
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、定電圧を生成するとともに、発振器、誤差増幅器、コンパレータなどの基準電流(バイアス電流を含む)となる定電流を生成するための定電流・定電圧回路に関する。 The present invention relates to a constant current / constant voltage circuit for generating a constant voltage and generating a constant current that is a reference current (including a bias current) of an oscillator, an error amplifier, a comparator, and the like.
図5は、基準電流生成回路を含み、生成した基準電流(バイアス電流を含む)を発振器、誤差増幅器、コンパレータなどに供給する従来の定電流・定電圧回路の構成を示すブロック図である。図5に示すように従来の定電流・定電圧回路は、基準電圧生成回路1、基準電流生成回路2、出力バッファ3、抵抗4〜6からなる抵抗体を含む基準電圧・基準電流生成部10で構成されている。そして基準電圧・基準電流生成部10からは出力バッファ3から出力される基準電圧Vref1と、抵抗5及び抵抗6の接続点から出力される基準電圧Vref2と、基準電流生成回路2から出力される基準電流ib4及びバイアス電流ib1〜ib3,ib5とが出力され、これらの基準電圧Vref1,Vref2、並びに、これら回路を駆動するための基準電流ib4およびバイアス電流ib1〜ib3,ib5が出力バッファ3、発振器20、誤差増幅器30、コンパレータ40、入力バッファ50に供給される。因みに基準電圧Vref1は入力バッファ50の参照電圧となるものであり、また基準電圧Vref2は誤差増幅器30の参照電圧となるものである。また基準電流ib4は、発振器20を駆動する基準電流となるものであり、バイアス電流ib1は出力バッファ3を、バイアス電流ib2は誤差増幅器30を、バイアス電流ib3は入力バッファ50を、バイアス電流ib5はコンパレータ40を駆動するためのものである。従来の定電流・定電圧回路は、このように基準電圧Vref1,Vref2並びに基準電流ib4およびバイアス電流ib1〜ib3,ib5を生成するために基準電圧生成回路1および基準電流生成回路2が別々に構成されている。そしてこれら基準電圧、基準電流(バイアス電流を含む)は各回路の基準となるため、温度・電源電圧に対する変動がないことが求められている。
FIG. 5 is a block diagram showing a configuration of a conventional constant current / constant voltage circuit that includes a reference current generation circuit and supplies the generated reference current (including a bias current) to an oscillator, an error amplifier, a comparator, and the like. As shown in FIG. 5, the conventional constant current / constant voltage circuit includes a reference voltage / reference
従来からこれらの条件を満たす基準電圧、基準電流を生成する回路として様々な回路構成が提案されている。例えばデプレションMOSFETを用いた基準電圧生成回路、バイポーラトランジスタの温度特性を利用したバンドギャップリファレンス回路を用いた基準電圧生成回路などの定電流・定電圧回路が当業者に知られている。 Conventionally, various circuit configurations have been proposed as circuits for generating a reference voltage and a reference current that satisfy these conditions. For example, constant current / constant voltage circuits such as a reference voltage generation circuit using a depletion MOSFET and a reference voltage generation circuit using a band gap reference circuit using the temperature characteristics of a bipolar transistor are known to those skilled in the art.
上記以外にも例えば、特開2003‐177830号公報(特許文献1)に示されるような演算増幅器とカレントミラーを組み合わせた基準電流生成回路もある。
さらに特開平05-289758号公報(特許文献2)に示されるような抵抗R1をトリミングすることにより、定電圧となるよう調整された電圧を出力端子5から出力するボルテージレギュレータの例もある。
Further, there is an example of a voltage regulator that outputs a voltage adjusted to a constant voltage from the output terminal 5 by trimming the resistor R1 as disclosed in Japanese Patent Laid-Open No. 05-289758 (Patent Document 2).
図5に示される従来の定電流、定電圧回路では、基準電圧生成回路1の出力Vrefの駆動能力が低く、また電圧範囲も広く自由に設定することは難しいので、次段に出力バッファ3を設けることが必須であり、このため回路構成が複雑となるという問題を有している。
The conventional constant current and constant voltage circuit shown in FIG. 5 has a low driving capability of the output Vref of the reference
また特許文献1に開示されている電流源回路は、外付けの抵抗を調整して所望の定電流値を得るものであるが、基準電圧の調整をすることはできない。
また特許文献2に開示されているボルテージレギュレータは、抵抗R1をトリミングすることにより基準電圧を調整することができるが、トリミングにより抵抗値が変化してしまうので、出力端子5の電圧が一定でも抵抗R1,R2に流れる電流が変化してしまうため、定電流を得ることができない。
The current source circuit disclosed in
In addition, the voltage regulator disclosed in
本発明は、従来技術に関する以上の問題を解決し、基準電圧と基準電流を同時に得ることのできる定電流・定電圧回路を提供することを目的とする。 An object of the present invention is to provide a constant current / constant voltage circuit capable of solving the above-described problems related to the prior art and obtaining a reference voltage and a reference current simultaneously.
上記課題を解決するために、本発明の定電流・定電圧回路は、基準電圧生成回路、基準電圧出力バッファおよびトリミングがなされる分圧抵抗を有する定電流・定電圧回路において、前記基準電圧出力バッファの出力は第1のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲートに接続され、該第1のMOSFETのドレインは前記分圧抵抗に接続され、該分圧抵抗はトリミングにより抵抗を調整しても分圧比が変わるのみで抵抗値の総和は同じとなるようにされ、前記第1のMOSFETのドレイン電圧の前記分圧抵抗による分圧および前記基準電圧生成回路の出力が前記基準電圧出力バッファに入力され、さらに前記第1のMOSFETと同じ導電型の第2のMOSFETを前記第1のMOSFETに並列に接続し、前記第2のMOSFETの電流出力および前記第1のMOSFETのドレイン電圧をそれぞれ前記定電流・定電圧回路の定電流出力および定電圧出力とすることを特徴とする。なお、2つ(複数)のMOSFETを並列に接続するもしくは並列接続するとは、それらのMOSFETのゲートとゲート(ゲート同士)、およびソースとソース(ソース同士)を接続することを意味する。 In order to solve the above-described problems, a constant current / constant voltage circuit according to the present invention includes a reference voltage generating circuit, a reference voltage output buffer, and a constant current / constant voltage circuit having a voltage dividing resistor to be trimmed. The output of the buffer is connected to the gate of a first MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the drain of the first MOSFET is connected to the voltage dividing resistor, and the voltage dividing resistor adjusts the resistance by trimming. The sum of the resistance values is made the same only by changing the voltage dividing ratio, and the voltage dividing by the voltage dividing resistor of the drain voltage of the first MOSFET and the output of the reference voltage generating circuit are supplied to the reference voltage output buffer. And a second MOSFET having the same conductivity type as the first MOSFET is connected in parallel to the first MOSFET, and the current output of the second MOSFET and the drain voltage of the first MOSFET are Characterized by a constant current output and the constant voltage output of respectively the constant current and constant voltage circuit. Note that connecting two (a plurality of) MOSFETs in parallel or connecting them in parallel means connecting the gates and gates (gates) and the sources and sources (sources) of the MOSFETs.
本発明によれば、トリミングを行なってもトリミング回路の総抵抗値は不変なので、プロセスばらつき、温度環境変化等により基準電圧生成回路の基準電圧の変動を救済するトリミングを行なったとしても安定して定電圧と定電流の両方を得ることができる。 According to the present invention, since the total resistance value of the trimming circuit does not change even after trimming, even if trimming is performed to relieve the fluctuation of the reference voltage of the reference voltage generation circuit due to process variation, temperature environment change, etc. Both constant voltage and constant current can be obtained.
また基準電圧生成回路の後段に設ける基準電圧出力バッファを利用して基準電流を生成するため基準電流生成回路を独立して用意する必要なく、回路面積の点で有利となる。 Further, since a reference current is generated using a reference voltage output buffer provided at a subsequent stage of the reference voltage generation circuit, it is not necessary to prepare a reference current generation circuit independently, which is advantageous in terms of circuit area.
以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。[実施形態1]
図1は本発明の第1の実施形態に係る定電流・定電圧回路の構成を示す回路ブロック図である。図1の定電流・定電圧回路においては、基準電圧生成回路100と、オペアンプ(OP1)102と、トリミングを行っても総抵抗値が変わらない基準電圧トリミング回路103と、生成された基準電圧Vref1をその出力端子(ドレイン)から取り出す(第1の)出力トランジスタ(QP4)104と、(第1の)出力トランジスタ104に並列接続されて(ソースとドレインが共通接続されて、すなわちカレントミラー回路を構成して)出力トランジスタ104の出力電流をコピーした電流I2を出力してダイオード接続されたトランジスタ(QN3)106に供給する(第2の)出力トランジスタ(QP5)105と、ダイオード接続されたトランジスタ(QN3)106に流れる電流I2をもとに基準電流ib4を生成するカレントミラー回路(QN4)107と、ダイオード接続されたトランジスタ(QN3)106に流れる電流I2をもとに基準電流ib1を生成するカレントミラー回路(QN5)108と、ダイオード接続されたトランジスタ(QN3)106に流れる電流I2をもとに基準電流ib2を生成するカレントミラー回路(QN6)109とで構成されている。なお図には示していないが、電流I2をもとにカレントミラー回路をさらに並列接続することで基準電流ib3,ib5を生成することができる。
Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings. [Embodiment 1]
FIG. 1 is a circuit block diagram showing a configuration of a constant current / constant voltage circuit according to a first embodiment of the present invention. In the constant current / constant voltage circuit of FIG. 1, a reference
ここで本発明の実施形態に係る基準電圧トリミング回路について図3を用いて説明する。図3に示すように基準電圧トリミング回路103は、大きくは抵抗R1(130)および抵抗R2(140)を直列接続して構成され、抵抗R1(130)は、抵抗R1a(131),抵抗R1b(132),抵抗R1c(133),抵抗R1d(134)及び抵抗R1e(135)が縦続され、(R1a+R1b+R1c+R1d+R1e)がR1の抵抗値になるようにされ、また抵抗R2(140)は、抵抗R2a(141),抵抗R2b(142),抵抗R2c(143),抵抗R2d(144),抵抗R2e(145)が縦続され、(R2a+R2b+R2c+R2d+R2e)が抵抗R2の抵抗値となるようにされる。そして抵抗R1b(132),抵抗R1c(133),抵抗R1d(134)及び抵抗R1e(135)に対してトリミング用スイッチ151,152,153,154を設け、当該スイッチ151,152,153,154を2段のインバータ171,172、173,174、175,176、177,178を介して入力端子Zb,Zc,Zd,Zeに印加される2値信号で制御する。同様に、抵抗R2b(142),抵抗R2c(143),抵抗R2d(144),抵抗R2e(145)に対してトリミング用スイッチ161,162,163,164を設け、当該スイッチ161,162,163,164を1段のインバータ171、173、175、177を介して入力端子Zb,Zc,Zd,Zeに印加される2値信号で制御する。なお基準電圧トリミング回路103では、トリミング対象となっている抵抗R1(130)および抵抗R2(140)のうち同位置に配置されている抵抗に設けられているスイッチには、1段目インバータと2段目インバータにより異なる2値信号が制御信号として入力されて一方がONで他方がOFFとなるように切り替えることでR1およびR2の抵抗値を変更し、基準電圧トリミング回路の出力電圧Voutを調整する。その場合、それぞれ同位置に配置されている抵抗の抵抗値は同じ値、すなわちR1b=R2b,R1c=R2c,R1d=R2d,R1e=R2eとなるように設定し、トリミング前後において(R1+R2)の抵抗値は常に等しくなるようにされる。
Here, a reference voltage trimming circuit according to an embodiment of the present invention will be described with reference to FIG. As shown in FIG. 3, the reference
図1に示す定電流・定電圧回路の動作を説明する。図1において基準電圧生成回路100は、公知のデプレッションMOSFETを用いた基準電圧生成回路やバンドギャップリファレンス回路等で構成され、温度や電源電圧に対する出力電圧変動が小さいものとなるようにされる。基準電圧生成回路100の出力Vrefはオペアンプ102の−側入力端子に入力され、図3に示した基準電圧トリミング回路103の出力電圧Voutがオペアンプ102の+側入力端子に入力され、両方の電圧値が比較される。そしてオペアンプ102の出力が出力トランジスタ104のゲートを制御することでオペアンプ102の2つの入力が仮想短絡され、出力電圧Vref1を所望の値にする。出力電圧Vref1を調整する必要がある場合には抵抗R1,R2をトリミングする。図3に示す基準電圧トリミング回路103は、トリミング前後においても(R1+R2)は常に等しくなる。したがってプロセスばらつきを調整するトリミングを行なっても抵抗に流れる電流には影響を及ぼさず(電流を変えずに)、定電圧Vref1を得ることができる。また出力トランジスタ104のゲートを制御するオペアンプ102の出力を同じく出力トランジスタ(QP5)105のゲートにも印加する。出力トランジスタ104から定電圧Vref1が得られ、基準電圧トリミング回路103の抵抗値(R1+R2)がトリミングに対し不変であるということは、基準電圧トリミング回路103に流れる電流I1が定電流となっていることを意味している。そのため、ダイオード接続されたトランジスタ(QN3)106に流れる電流I2も定電流となり、定電流源を構成する。なお、出力トランジスタ(QP4)104および出力トランジスタ(QP5)105のチャネル幅Wとチャネル長Lの比(W/L)をそれぞれ(W4/L4)および(W5/L5)とすると、I2=I1×(W5/L5)/(W4/L4)となる。これにより、ダイオード接続のトランジスタ(QN3)106および出力トランジスタ(QP5)105も定電流源を構成する。基準電圧トリミング回路103に流れる電流I1をコピーした定電流I2がダイオード接続されたトランジスタ(QN3)106に流れ、ダイオード接続されたトランジスタ(QN3)106に流れる定電流I2をカレントミラー回路でコピーすることで、定電流ib4,ib1,ib2・・・を生成することができる。つまりトランジスタ(QN4)107,トランジスタ(QN5)108,トランジスタ(QN6)108がそれぞれダイオード接続されたトランジスタ(QN3)106とカレントミラー回路を構成することにより、ダイオード接続されたトランジスタ(QN3)106に流れる電流I2をコピーした電流ib4,ib1,ib2を生成すること
ができる。なお、トランジスタ(QN3)106と組み合わされて(第1の)カレントミラー回路を構成するトランジスタ(QN4)107,(第2の)カレントミラー回路を構成するトランジスタ(QN5)108,(第3の)カレントミラー回路を構成するトランジスタ(QN6)108の寸法比をトランジスタ(QN3)106と同じものにすればib4,ib1,ib2はそれぞれ電流I2と同じものにすることができ、寸法比を変えることでib4,ib1,ib2の電流値を任意に設定することもでき、各カレントミラー回路で生成されたib4,ib1,ib2の電流を図5に示す発振器、誤差増幅器、コンパレータなどを動作させるための基準電流又はバイアス電流として用いることができる。
The operation of the constant current / constant voltage circuit shown in FIG. 1 will be described. In FIG. 1, a reference
また、トランジスタ(QN3)106〜トランジスタ(QN6)109を省略して、定電圧Vref1および定電流I2を出力する定電流・定電圧回路としてもよい。この場合、定電流I2は、カレントミラー回路への入力に限らず各種回路の基準電流として用いることができる。
[実施形態2]
図2は本発明の第2の実施形態に係る定電流・定電圧回路の構成を示す回路ブロック図である。図2の定電流・定電圧回路においては、図1に示した第1の実施形態に係るオペアンプ102に代えて、差動増幅器とこの差動増幅器の出力が入力されるソース接地増幅回路により基準電圧出力バッファを構成したものである。
Alternatively, the transistor (QN3) 106 to the transistor (QN6) 109 may be omitted, and a constant current / constant voltage circuit that outputs the constant voltage Vref1 and the constant current I2 may be used. In this case, the constant current I2 can be used not only as an input to the current mirror circuit but also as a reference current for various circuits.
[Embodiment 2]
FIG. 2 is a circuit block diagram showing a configuration of a constant current / constant voltage circuit according to the second embodiment of the present invention. In the constant current / constant voltage circuit of FIG. 2, a reference is provided by a differential amplifier and a common source amplifier circuit to which an output of the differential amplifier is input, instead of the
図2に示した回路を説明すると、基準電圧生成回路100は、公知のデプレッションMOSFETを用いた基準電圧生成回路やバンドギャップリファレンス回路等で構成され、温度や電源電圧に対する出力電圧変動が小さいものとなるようにされる。この点は図1に説明したのと同様である。基準電圧生成回路100の後段には、一般的に定電圧出力値を所望の電圧値に設定し、且つ図5に示すように後段の発振器、誤差増幅器、コンパレータ等を駆動するために十分な電流供給能力を確保するために、差動増幅器210と(第1の)ソース接地増幅器(以下では、単に‘ソース接地’と呼ぶ)220の2段増幅器からなる基準電圧出力バッファ200と、図1に示したおよびトリミングを行っても総抵抗値が変わらない基準電圧トリミング回路103とが設けられる。図2において基準電圧トリミング回路103は、抵抗R1(130)と抵抗R2(140)とが直列接続され抵抗R1(130)と抵抗R2(140)の接続点から出力を取り出し、これを差動増幅器210の非反転入力端子(IN+)に接続する。一方、基準電圧生成回路100の出力Vrefは差動増幅器210の反転入力端子(IN-)に与える。なお、図中の(第1の)ソース接地220を構成するトランジスタ222のゲート・ドレイン間に接続される抵抗223およびコンデンサ224は増幅器(基準電圧出力バッファ200)の発振を防ぎ、安定動作させるためのものである。
The circuit shown in FIG. 2 will be described. The reference
基準電圧出力バッファ200の出力((第1の)ソース接地220の出力)には電圧トリミング回路103が接続され、抵抗R1(130)と抵抗R2(140)の接続点は上述したように差動増幅器210の非反転入力端子(IN+)にフィードバックされる。差動増幅器210の2つの入力間は仮想短絡となっていることから、非反転入力端子電圧と反転入力端子電圧は等しくなり、抵抗R1(130)と抵抗R2(140)の両端電圧(接続点)には反転入力端子にかかる基準電圧Vrefが現れる。このVrefと直列抵抗R1(130)と抵抗R2(140)により基準電圧出力バッファ200の出力電圧Vref1はVref1=Vref×(R1+R2)/R2となり、定電圧が得られる。ここでプロセスばらつきにより基準電圧生成回路100のVrefの値が設計値から外れたものであったとすると、Vref1には所望の電圧値が得られないため、電圧トリミング回路103の抵抗R1,R2を調整してVref1を所望の定電圧となるよう調整する。
The
抵抗R1(130)と抵抗R2(140)に流れる電流I1はVref1/(R1+R2)によって決まり、Vref1は電源電圧や温度による依存性は小さいが、抵抗R1,R2は温度特性を持つため、I1はこれらの抵抗の温度特性に依存した温度特性を示す。従い、温度特性の小さい定電流を生成するためには、抵抗R1(130)および抵抗R2(140)として温度依存性のない素子または
温度依存性を打ち消しあう素子の組み合わせを選べばよい。
The current I1 flowing through the resistor R1 (130) and the resistor R2 (140) is determined by Vref1 / (R1 + R2), and Vref1 is less dependent on the power supply voltage and temperature, but the resistors R1 and R2 have temperature characteristics. I1 shows temperature characteristics depending on the temperature characteristics of these resistors. Therefore, in order to generate a constant current having a small temperature characteristic, an element having no temperature dependency or a combination of elements that cancels the temperature dependency may be selected as the resistor R1 (130) and the resistor R2 (140).
また出力電圧Vref1を調整するためには図3で説明したように抵抗R1,R2をトリミングする。このトリミング回路は前述したようにトリミング前後においても総抵抗値(R1+R2)は常に等しくなる。このような構成にすることでプロセスばらつきを調整するトリミングを行なっても抵抗R1,R2に流れる電流I1になんら影響を及ぼさず、定電流源とみなすことができる。これにより図2に示した第2の実施形態に係る定電流・定電圧回路においても特別の定電流源を設けなくても定電圧と定電流を同時に得ることができる。 In order to adjust the output voltage Vref1, the resistors R1 and R2 are trimmed as described in FIG. As described above, the total resistance value (R1 + R2) of this trimming circuit is always equal before and after trimming. With such a configuration, even if trimming for adjusting process variations is performed, the current I1 flowing through the resistors R1 and R2 is not affected at all, and can be regarded as a constant current source. Thereby, even in the constant current / constant voltage circuit according to the second embodiment shown in FIG. 2, a constant voltage and a constant current can be obtained simultaneously without providing a special constant current source.
ここまでの説明において図2に示した定電流・定電圧回路で定電流I1が得られ、電流I1は図2から分かるとおり、図中のMOSFET(QP1)221,MOSFE(QN1)222に流れる電流Ip1,In1の差となっている。また、MOSFET(QP1)221とMOSFET(QP3)202がカレントミラー回路を構成していて、MOSFET(QP1)221に流れる電流Ip1はMOSFET(QP3)202に流れる定電流((電源電圧VDD−MOSFET(QP3)202の閾値電圧)/抵抗Rb201の抵抗値)にほぼ等しい)をコピーした定電流であるから、MOSFE(QN1)222に流れる電流In1も定電流となっていることが分かる。更に、ゲート電圧をそれぞれMOSFET(QP1)221とMOSFET(QN1)222のゲート電圧と等しくし、MOSFETの寸法をそれぞれMOSFET(QP1)221とMOSFET(QN1)222と同じにしたMOSFET(QP2)231,MOSFET(QN2)232からなる第2のソース接地増幅器230を接続すると、第2のソース接地230の各トランジスタ231,232に流れる電流Ip2,In2はそれぞれ電流Ip1,In1と等しくなり、これらも定電流となる。
In the above description, the constant current I1 is obtained by the constant current / constant voltage circuit shown in FIG. 2, and the current I1 is the current flowing through the MOSFET (QP1) 221 and MOSFE (QN1) 222 in FIG. This is the difference between Ip1 and In1. Further, the MOSFET (QP1) 221 and the MOSFET (QP3) 202 constitute a current mirror circuit, and the current Ip1 flowing through the MOSFET (QP1) 221 is a constant current ((power supply voltage VDD−MOSFET ( QP3) is a constant current that is substantially equal to (the threshold voltage of 202) / the resistance value of resistor Rb201), and it can be seen that the current In1 flowing through MOSFE (QN1) 222 is also a constant current. Further, MOSFETs (QP2) 231, 231 having gate voltages equal to the gate voltages of MOSFET (QP1) 221 and MOSFET (QN1) 222, respectively, and the dimensions of the MOSFETs being the same as those of MOSFET (QP1) 221 and MOSFET (QN1) 222, respectively. When the second source grounded
更にトランジスタ(QP2)231とトランジスタ(QN2)232のドレイン端子同士の接続点とGND間にダイオード接続されたMOSFET(QN3)106を接続すると、これに流れる電流I2にはトランジスタ(QP2)231とMOSFET(QN2)232に流れる電流Ip2,In2の差となる電流が流れるため、定電流が得られる。 Further, when a diode-connected MOSFET (QN3) 106 is connected between the connection point between the drain terminals of the transistor (QP2) 231 and the transistor (QN2) 232 and GND, the current I2 flowing therethrough is connected to the transistor (QP2) 231 and the MOSFET. Since a current that is the difference between the currents Ip2 and In2 flowing through (QN2) 232 flows, a constant current can be obtained.
このトランジスタ(QN3)106に流れる電流I2をカレントミラー回路107,108,109・・でコピーすることで、定電流ib4,ib1,ib2,・・・を生成することができる。定電流ib4,ib1,ib2の電流値はトランジスタ(QN3)106に対するトランジスタ(QN4)107,トランジスタ(QN5)108,トランジスタ(QN6)109の寸法比を変えることで任意に設定することができ、これらを図5に示す発振器、誤差増幅器、コンパレータ等を動作させるための基準電流またはバイアス電流として用いることができる。また、MOSFET(QP1)221およびMOSFET(QN1)222に対するMOSFET(QP2)231およびMOSFET(QN2)232の寸法比を調整することにより、定電流ib4,ib1,ib2の電流値を調整することもできる。なお、電源電圧VDDが変動しても電流I2,定電流ib4,ib1,ib2が変動しないようにするために、MOSFET(QP1)221に対するMOSFET(QP2)231の寸法比とMOSFET(QN1)222に対するMOSFET(QN2)232寸法比を等しくしておくとよい。
The current I2 flowing through the transistor (QN3) 106 is copied by the
図2に示した定電流・定電圧回路においては第2のソース接地230を含めた基準電圧出力バッファ200にて基準電流を生成するため、基準電圧出力バッファ200自体を駆動するための基準電流ib(これは図2に示すように、差動増幅器200,第1のソース接地220および第2のソース接地230のバイアス電流を決定する電流である)については、別途に基準電流ibを生成する回路が必要となる。しかし基準電流ibは基準電圧出力バッファ200を動作させるための精度があれば十分であることから、図2の左端に示すような抵抗Rb201を用いた簡易定電流源でよい。この基準電流ibの電源電圧、温度に対する変動を抑えたい場合の簡便な電流源回路として、例えば図4に示す回路を用いることもできる。すなわち図4は本発明の第2の実施形態に係る基準電圧出力バッファの基準電流を生成する電流源回路であり、NPNトランジスタ(QB1)301のベース・エミッタ間
電圧VBE(=ダイオード順方向電圧)を抵抗R3(302)に印加して得られる電流VBE/R3を、MOSFET(QN7)303を通じてMOSFET(QP3)304(図2に示したMOSFET(QP3)202に同じ)に流すようにしたものである。このような簡便な定電流源を用いれば回路規模を大幅に大きくすることなく、抵抗Rb201を使う場合よりも電源電圧変動に対する電流変動を小さくすることができる。
In the constant current / constant voltage circuit shown in FIG. 2, the reference current is generated by the reference
100 基準電圧生成回路
102 オペアンプ(OP1)
103 トリミング回路
104 (第1の)出力トランジスタ
105 (第2の)出力トランジスタ
106 ダイオード接続トランジスタ
107 (第1の)カレントミラー回路
108 (第2の)カレントミラー回路
109 (第3の)カレントミラー回路
200 基準電圧出力バッファ
210 差動増幅器
220 (第1の)ソース接地増幅器
230 (第2の)ソース接地増幅器
301 NPNトランジスタ
302 抵抗
303 MOSFET
304 MOSFET
100 Reference voltage generator
102 Operational amplifier (OP1)
103 Trimming circuit
104 (first) output transistor
105 (second) output transistor
106 Diode-connected transistor
107 (First) current mirror circuit
108 (second) current mirror circuit
109 (Third) current mirror circuit
200 Reference voltage output buffer
210 Differential Amplifier
220 (First) Common Source Amplifier
230 (second) common source amplifier
301 NPN transistor
302 resistance
303 MOSFET
304 MOSFET
Claims (8)
ミングにより抵抗を調整しても分圧比が変わるのみで抵抗値の総和は同じとなるよう構成した請求項5または6記載の定電流・定電圧回路。 The voltage dividing resistor that divides the output voltage of the reference voltage output buffer includes a trimming circuit that suppresses output voltage fluctuations due to process variations and the like by adjusting the voltage dividing ratio of the resistance value, and the voltage dividing ratio is maintained even if the resistance is adjusted by trimming. 7. The constant current / constant voltage circuit according to claim 5, wherein the total sum of resistance values is the same only by changing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007200335A JP5088031B2 (en) | 2007-08-01 | 2007-08-01 | Constant current / constant voltage circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007200335A JP5088031B2 (en) | 2007-08-01 | 2007-08-01 | Constant current / constant voltage circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009037372A true JP2009037372A (en) | 2009-02-19 |
JP5088031B2 JP5088031B2 (en) | 2012-12-05 |
Family
ID=40439222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007200335A Expired - Fee Related JP5088031B2 (en) | 2007-08-01 | 2007-08-01 | Constant current / constant voltage circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5088031B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010252311A (en) * | 2009-03-23 | 2010-11-04 | Toshiba Corp | Current supply circuit |
JP2011039887A (en) * | 2009-08-14 | 2011-02-24 | Fujitsu Semiconductor Ltd | Band gap reference circuit |
JP2011053957A (en) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | Reference current generating circuit |
JP2011107800A (en) * | 2009-11-13 | 2011-06-02 | Mitsumi Electric Co Ltd | Circuit for generating reference voltage and reception circuit |
JP2013092881A (en) * | 2011-10-25 | 2013-05-16 | National Institute Of Advanced Industrial & Technology | Reference voltage generation circuit |
CN105278604A (en) * | 2015-10-28 | 2016-01-27 | 苏州锴威特半导体有限公司 | Full voltage range multi-benchmark voltage synchronization adjustment circuit |
JPWO2018088373A1 (en) * | 2016-11-10 | 2019-10-03 | 国立大学法人東北大学 | Bias circuit and amplifier |
WO2021085527A1 (en) * | 2019-10-30 | 2021-05-06 | Canon Kabushiki Kaisha | Differential signal drive circuit and photoelectric conversion device |
JP2022008539A (en) * | 2017-11-29 | 2022-01-13 | 深▲セン▼通鋭微電子技術有限公司 | Signal level conversion circuit and display drive device |
CN115061525A (en) * | 2022-07-12 | 2022-09-16 | 上海川土微电子有限公司 | High-precision voltage correction circuit |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01117427A (en) * | 1987-10-29 | 1989-05-10 | Nec Corp | Reference voltage setting circuit |
JPH07321656A (en) * | 1994-05-27 | 1995-12-08 | Hitachi Ltd | A/d converter and microcomputer mounted a/d converter |
JPH09106316A (en) * | 1995-10-11 | 1997-04-22 | Nec Corp | Reference current generation circuit |
JPH09198151A (en) * | 1996-01-19 | 1997-07-31 | Fujitsu Ltd | Power voltage dropping circuit and semiconductor device |
JPH11282559A (en) * | 1998-03-31 | 1999-10-15 | Sanyo Electric Co Ltd | Constant current circuit |
JP2002237731A (en) * | 2001-01-10 | 2002-08-23 | Hitachi Ltd | Voltage controlled current source circuit and current control method |
JP2003177830A (en) * | 2001-12-07 | 2003-06-27 | Mitsubishi Electric Corp | Current source circuit |
JP2004086750A (en) * | 2002-08-28 | 2004-03-18 | Nec Micro Systems Ltd | Band gap circuit |
JP2004227102A (en) * | 2003-01-20 | 2004-08-12 | Renesas Technology Corp | Constant current circuit |
JP2005234890A (en) * | 2004-02-19 | 2005-09-02 | Sanyo Electric Co Ltd | Constant current circuit |
JP2005332364A (en) * | 2004-04-22 | 2005-12-02 | Oki Electric Ind Co Ltd | Constant current generation circuit |
JP2006048116A (en) * | 2004-07-30 | 2006-02-16 | Ricoh Co Ltd | Constant voltage power supply circuit |
JP2007036151A (en) * | 2005-07-29 | 2007-02-08 | Seiko Instruments Inc | Semiconductor device with integrated resistive voltage divider circuit |
JP2007086980A (en) * | 2005-09-21 | 2007-04-05 | Ricoh Co Ltd | Transistor driving circuit, transistor driving method and constant voltage circuit |
JP2007148530A (en) * | 2005-11-24 | 2007-06-14 | Renesas Technology Corp | Reference voltage generation circuit and semiconductor integrated circuit equipped therewith |
JP4740771B2 (en) * | 2006-03-03 | 2011-08-03 | 株式会社リコー | Voltage dividing circuit, constant voltage circuit and voltage detecting circuit using the voltage dividing circuit, and voltage dividing circuit trimming method |
-
2007
- 2007-08-01 JP JP2007200335A patent/JP5088031B2/en not_active Expired - Fee Related
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01117427A (en) * | 1987-10-29 | 1989-05-10 | Nec Corp | Reference voltage setting circuit |
JPH07321656A (en) * | 1994-05-27 | 1995-12-08 | Hitachi Ltd | A/d converter and microcomputer mounted a/d converter |
JPH09106316A (en) * | 1995-10-11 | 1997-04-22 | Nec Corp | Reference current generation circuit |
JPH09198151A (en) * | 1996-01-19 | 1997-07-31 | Fujitsu Ltd | Power voltage dropping circuit and semiconductor device |
JPH11282559A (en) * | 1998-03-31 | 1999-10-15 | Sanyo Electric Co Ltd | Constant current circuit |
JP2002237731A (en) * | 2001-01-10 | 2002-08-23 | Hitachi Ltd | Voltage controlled current source circuit and current control method |
JP2003177830A (en) * | 2001-12-07 | 2003-06-27 | Mitsubishi Electric Corp | Current source circuit |
JP2004086750A (en) * | 2002-08-28 | 2004-03-18 | Nec Micro Systems Ltd | Band gap circuit |
JP2004227102A (en) * | 2003-01-20 | 2004-08-12 | Renesas Technology Corp | Constant current circuit |
JP2005234890A (en) * | 2004-02-19 | 2005-09-02 | Sanyo Electric Co Ltd | Constant current circuit |
JP2005332364A (en) * | 2004-04-22 | 2005-12-02 | Oki Electric Ind Co Ltd | Constant current generation circuit |
JP2006048116A (en) * | 2004-07-30 | 2006-02-16 | Ricoh Co Ltd | Constant voltage power supply circuit |
JP2007036151A (en) * | 2005-07-29 | 2007-02-08 | Seiko Instruments Inc | Semiconductor device with integrated resistive voltage divider circuit |
JP2007086980A (en) * | 2005-09-21 | 2007-04-05 | Ricoh Co Ltd | Transistor driving circuit, transistor driving method and constant voltage circuit |
JP2007148530A (en) * | 2005-11-24 | 2007-06-14 | Renesas Technology Corp | Reference voltage generation circuit and semiconductor integrated circuit equipped therewith |
JP4740771B2 (en) * | 2006-03-03 | 2011-08-03 | 株式会社リコー | Voltage dividing circuit, constant voltage circuit and voltage detecting circuit using the voltage dividing circuit, and voltage dividing circuit trimming method |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010252311A (en) * | 2009-03-23 | 2010-11-04 | Toshiba Corp | Current supply circuit |
JP2011039887A (en) * | 2009-08-14 | 2011-02-24 | Fujitsu Semiconductor Ltd | Band gap reference circuit |
US8933682B2 (en) | 2009-08-14 | 2015-01-13 | Spansion Llc | Bandgap voltage reference circuit |
JP2011053957A (en) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | Reference current generating circuit |
US8278996B2 (en) | 2009-09-02 | 2012-10-02 | Kabushiki Kaisha Toshiba | Reference current generating circuit |
EP2323007A3 (en) * | 2009-11-13 | 2014-08-06 | Mitsumi Electric Co., Ltd. | Reference voltage generating circuit and receiver circuit |
JP2011107800A (en) * | 2009-11-13 | 2011-06-02 | Mitsumi Electric Co Ltd | Circuit for generating reference voltage and reception circuit |
JP2013092881A (en) * | 2011-10-25 | 2013-05-16 | National Institute Of Advanced Industrial & Technology | Reference voltage generation circuit |
CN105278604A (en) * | 2015-10-28 | 2016-01-27 | 苏州锴威特半导体有限公司 | Full voltage range multi-benchmark voltage synchronization adjustment circuit |
JPWO2018088373A1 (en) * | 2016-11-10 | 2019-10-03 | 国立大学法人東北大学 | Bias circuit and amplifier |
JP7005022B2 (en) | 2016-11-10 | 2022-01-21 | 国立大学法人東北大学 | Amplifier |
JP2022008539A (en) * | 2017-11-29 | 2022-01-13 | 深▲セン▼通鋭微電子技術有限公司 | Signal level conversion circuit and display drive device |
WO2021085527A1 (en) * | 2019-10-30 | 2021-05-06 | Canon Kabushiki Kaisha | Differential signal drive circuit and photoelectric conversion device |
CN115061525A (en) * | 2022-07-12 | 2022-09-16 | 上海川土微电子有限公司 | High-precision voltage correction circuit |
CN115061525B (en) * | 2022-07-12 | 2023-11-03 | 上海川土微电子有限公司 | High-precision voltage correction circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5088031B2 (en) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5088031B2 (en) | Constant current / constant voltage circuit | |
JP5285371B2 (en) | Bandgap reference voltage circuit | |
US8384370B2 (en) | Voltage regulator with an overcurrent protection circuit | |
JP4499696B2 (en) | Reference current generator | |
US7466202B2 (en) | High-speed CMOS current mirror | |
JP5279544B2 (en) | Voltage regulator | |
JP2008015925A (en) | Reference voltage generation circuit | |
JP6927070B2 (en) | Corrected current output circuit and reference voltage circuit with correction function | |
US8558590B2 (en) | Reference voltage generator circuit and image processing apparatus | |
JP2009098802A (en) | Reference voltage generation circuit | |
US20090128238A1 (en) | Offset cancellation of a single-ended operational amplifier | |
JP2008117254A (en) | Power supply voltage circuit | |
KR102483031B1 (en) | Current generating circuit | |
JP2006318326A (en) | Power supply circuit | |
JP2007129501A (en) | Semiconductor device | |
US7638996B2 (en) | Reference current generator circuit | |
JP3643043B2 (en) | Voltage regulator and mobile phone device having the voltage regulator | |
US10261538B2 (en) | Standard voltage circuit and semiconductor integrated circuit | |
JP2012216171A (en) | Reference voltage circuit | |
US8803611B2 (en) | Current mode logic circuit and method | |
US9690316B2 (en) | Integrated circuit and method for driving the same | |
JP3673479B2 (en) | Voltage regulator | |
JP2007094800A (en) | Reference voltage generation circuit | |
JP2014007471A (en) | Hysteresis comparator circuit and method of controlling hysteresis comparator circuit | |
KR100997391B1 (en) | Differential Signal Generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100514 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5088031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |