JP2009033821A

JP2009033821A - Overcurrent protection circuit

Info

Publication number: JP2009033821A
Application number: JP2007193124A
Authority: JP
Inventors: Hiroshi Ikeda; 宏史池田
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-07-25
Filing date: 2007-07-25
Publication date: 2009-02-12

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the breakdown or deterioration of an output power transistor. <P>SOLUTION: An overcurrent protection circuit 100 for an amplifier has a protection control circuit 12 limiting output currents from transistors Q1 and Q2 for output when the output currents from the transistors Q1 and Q2 for output exceed a reference value. In the overcurrent protection circuit 100, the limiting values of output currents from the transistors Q1 and Q2 for output are changed in response to voltages Vce among collectors and emitters of the transistors Q1 and Q2 for output. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、低周波増幅器の過電流保護回路に関する。 The present invention relates to an overcurrent protection circuit for a low-frequency amplifier.

増幅器には、過電流から回路を保護するために、図４に示すような過電流保護回路が設けられることが多い。過電流保護回路の電流制限値は、通常の使用時に流れる電流よりも大きな一定の値に設定される。 The amplifier is often provided with an overcurrent protection circuit as shown in FIG. 4 in order to protect the circuit from overcurrent. The current limit value of the overcurrent protection circuit is set to a constant value larger than the current that flows during normal use.

本発明の実施の形態における過電流保護回路は、図１に示すように、トランジスタＱ１〜Ｑ１８、抵抗Ｒ１〜Ｒ４、増幅回路１０及び保護制御回路１２を含んで構成される。 As shown in FIG. 1, the overcurrent protection circuit according to the embodiment of the present invention includes transistors Q1 to Q18, resistors R1 to R4, an amplifier circuit 10, and a protection control circuit 12.

トランジスタＱ１，Ｑ２は、それぞれｐｎｐ型及びｎｐｎ型のパワートランジスタであり、増幅回路の主な増幅素子として用いられる。また、トランジスタＱ３，Ｑ４は、それぞれｎｐｎ型及びｐｎｐ型のトランジスタであり、トランジスタＱ１，Ｑ２とそれぞれペアとなってダーリントン接続を構成する。トランジスタＱ３のコレクタは、トランジスタＱ１のベースに接続されると共に、抵抗Ｒ１を介して電源Ｖｃｃに接続される。トランジスタＱ３のエミッタはトランジスタＱ４のエミッタに接続される。トランジスタＱ４のコレクタはトランジスタＱ２のベースに接続されると共に、抵抗Ｒ２を介して接地される。 The transistors Q1 and Q2 are pnp type and npn type power transistors, respectively, and are used as main amplifying elements of the amplifying circuit. Transistors Q3 and Q4 are npn-type and pnp-type transistors, respectively, and pair with transistors Q1 and Q2 to form a Darlington connection. The collector of the transistor Q3 is connected to the base of the transistor Q1 and to the power supply Vcc via the resistor R1. The emitter of transistor Q3 is connected to the emitter of transistor Q4. The collector of the transistor Q4 is connected to the base of the transistor Q2 and grounded through the resistor R2.

増幅回路１０は、プリアンプとして機能する。トランジスタＱ３，Ｑ４のベースには増幅回路１０が接続される。トランジスタＱ３，Ｑ４は、プリアンプとなる増幅回路１０によって排他的に駆動される。トランジスタＱ３のコレクタ電流の変化に応じてトランジスタＱ１のベース電流が変化することになり、トランジスタＱ１が駆動される。同様に、トランジスタＱ４のコレクタ電流の変化に応じてトランジスタＱ２のベース電流が変化することになり、トランジスタＱ２が駆動される。 The amplifier circuit 10 functions as a preamplifier. An amplifier circuit 10 is connected to the bases of the transistors Q3 and Q4. The transistors Q3 and Q4 are exclusively driven by the amplifier circuit 10 serving as a preamplifier. The base current of the transistor Q1 changes according to the change of the collector current of the transistor Q3, and the transistor Q1 is driven. Similarly, the base current of the transistor Q2 changes according to the change of the collector current of the transistor Q4, and the transistor Q2 is driven.

トランジスタＱ５は、ｐｎｐ型であり、トランジスタＱ１とペアでカレントミラー回路を構成する。トランジスタＱ５のエミッタは電源Ｖｃｃに接続され、トランジスタＱ５のベースはトランジスタＱ１のベースに接続される。トランジスタＱ５のコレクタは、トランジスタＱ１７のベースに接続される。トランジスタＱ６は、ｎｐｎ型であり、トランジスタＱ２とペアでカレントミラー回路を構成する。トランジスタＱ６のエミッタは接地され、トランジスタＱ６のベースはトランジスタＱ２のベースに接続される。 The transistor Q5 is a pnp type, and forms a current mirror circuit in pairs with the transistor Q1. The emitter of transistor Q5 is connected to power supply Vcc, and the base of transistor Q5 is connected to the base of transistor Q1. The collector of transistor Q5 is connected to the base of transistor Q17. The transistor Q6 is an npn type, and forms a current mirror circuit in pairs with the transistor Q2. The emitter of transistor Q6 is grounded, and the base of transistor Q6 is connected to the base of transistor Q2.

トランジスタＱ７，Ｑ８は、ｐｎｐ型であり、カレントミラー回路を構成する。トランジスタＱ７，Ｑ８のエミッタは電源Ｖｃｃに接続される。また、トランジスタＱ７，Ｑ８のベースは互いに接続される。トランジスタＱ７のコレクタはトランジスタＱ６のコレクタに接続される。Ｑ８のコレクタは、トランジスタＱ１７のベースに接続される。 The transistors Q7 and Q8 are pnp type and constitute a current mirror circuit. The emitters of the transistors Q7 and Q8 are connected to the power supply Vcc. The bases of the transistors Q7 and Q8 are connected to each other. The collector of transistor Q7 is connected to the collector of transistor Q6. The collector of Q8 is connected to the base of transistor Q17.

トランジスタＱ１３，Ｑ１４は、ｎｐｎ型であり、カレントミラー回路を構成する。トランジスタＱ１３のコレクタには電流源が接続される。トランジスタＱ１３，Ｑ１４のエミッタは接地され、ベースは互いに接続される。また、トランジスタＱ１３のコレクタはベースに接続される。トランジスタＱ１４のコレクタは、トランジスタＱ１７のベースに接続される。トランジスタＱ１７は、ｎｐｎ型であり、保護制御回路１２を駆動するスイッチ素子として機能する。トランジスタＱ１７のコレクタは保護制御回路１２に接続され、エミッタは接地される。 Transistors Q13 and Q14 are npn type and constitute a current mirror circuit. A current source is connected to the collector of the transistor Q13. The emitters of the transistors Q13 and Q14 are grounded and the bases are connected to each other. The collector of transistor Q13 is connected to the base. The collector of transistor Q14 is connected to the base of transistor Q17. The transistor Q17 is an npn type and functions as a switch element that drives the protection control circuit 12. The collector of the transistor Q17 is connected to the protection control circuit 12, and the emitter is grounded.

トランジスタＱ５のコレクタ電流Ｉ１は、ペアとなるトランジスタＱ１のコレクタ電流と略等しくなる。また、トランジスタＱ６のコレクタに流れる電流Ｉ２は、ペアとなるトランジスタＱ２のコレクタ電流と略等しくなる。トランジスタＱ７のコレクタ−エミッタ間にはトランジスタＱ６と等しい電流Ｉ２が流れ、これに伴って、トランジスタＱ８のコレクタ電流は電流Ｉ２と等しくなる。 The collector current I1 of the transistor Q5 is substantially equal to the collector current of the paired transistor Q1. Further, the current I2 flowing through the collector of the transistor Q6 is substantially equal to the collector current of the paired transistor Q2. A current I2 equal to that of the transistor Q6 flows between the collector and emitter of the transistor Q7, and accordingly, the collector current of the transistor Q8 becomes equal to the current I2.

一方、トランジスタＱ１３のコレクタ−エミッタ間には電流源から電流Ｉ７が流される。これに伴って、トランジスタＱ１３とペアをなすトランジスタＱ１４のコレクタ電流も電流Ｉ７となり、電流Ｉ１と電流Ｉ２との合成電流から電流Ｉ７が引き抜かれる。その結果、トランジスタＱ１７のベースには電流Ｉ１＋Ｉ２−Ｉ７が供給される。 On the other hand, current I7 flows from the current source between the collector and emitter of transistor Q13. Along with this, the collector current of the transistor Q14 paired with the transistor Q13 also becomes the current I7, and the current I7 is extracted from the combined current of the current I1 and the current I2. As a result, current I1 + I2-I7 is supplied to the base of the transistor Q17.

トランジスタＱ１７は、ベースに供給される電流Ｉ１＋Ｉ２−Ｉ７が正となった場合、すなわち電流Ｉ１＋Ｉ２が電流Ｉ７よりも大きくなった場合にオン状態となる。保護制御回路１２はトランジスタＱ１７がオン状態となった場合に増幅回路の過電流保護機能を動作させて、増幅回路の電流を制限する。 The transistor Q17 is turned on when the current I1 + I2-I7 supplied to the base becomes positive, that is, when the current I1 + I2 becomes larger than the current I7. The protection control circuit 12 operates the overcurrent protection function of the amplifier circuit when the transistor Q17 is turned on to limit the current of the amplifier circuit.

低周波増幅器出力トランジスタの通常使用時及び異常接続時の回路の動作を図５及び図６に示す。通常の使用時には、図５に示すように、出力ＯＵＴの電圧が上昇する（トランジスタＱ１のＶｃｅが小さくなる）とトランジスタＱ１の電流が増加し（図中の（１）方向）、出力ＯＵＴの電圧が低下する（トランジスタＱ２のＶｃｅが小さくなる）とトランジスタＱ２の電流が増加する（図中の（２）方向）。すなわち、パワートランジスタのＶｃｅが小さい時に大電流が流れ、Ｖｃｅが大きな時に流れる電流は少ない。 The operation of the circuit during normal use and abnormal connection of the low-frequency amplifier output transistor is shown in FIGS. In normal use, as shown in FIG. 5, when the voltage of the output OUT rises (Vce of the transistor Q1 decreases), the current of the transistor Q1 increases (direction (1) in the figure), and the voltage of the output OUT Decreases (Vce of the transistor Q2 decreases), the current of the transistor Q2 increases (direction (2) in the figure). That is, a large current flows when Vce of the power transistor is small, and a small current flows when Vce is large.

異常接続時には、図６に示すように、出力ＯＵＴがグランドＧＮＤに短絡されるとトランジスタＱ１のＶｃｅは最大（Ｖｃｃ）となり、トランジスタＱ１に大電流が流れる（図中の（１）方向）。また、出力ＯＵＴが電源Ｖｃｃに短絡されるとトランジスタＱ２のＶｃｅは最大（Ｖｃｃ）となり、トランジスタＱ２に大電流が流れる（図中の（２）方向）。 At the time of abnormal connection, as shown in FIG. 6, when the output OUT is short-circuited to the ground GND, Vce of the transistor Q1 becomes maximum (Vcc), and a large current flows through the transistor Q1 (direction (1) in the figure). When the output OUT is short-circuited to the power supply Vcc, the Vce of the transistor Q2 becomes the maximum (Vcc), and a large current flows through the transistor Q2 (direction (2) in the figure).

一般的な過電流保護回路では、図７に示すように、出力パワートランジスタの安全動作領域（ＡＳＯ）においてトランジスタのコレクタ−エミッタ間電圧Ｖｃｅが大きくなるほどコレクタ電流Ｉｃが少なくなり、異常接続した場合には出力パワートランジスタのＶｃｅが最大になるので、一定の電流制限値では出力パワートランジスタの破壊又は劣化を招くおそれがある。また、出力パワートランジスタの破壊や劣化を避けるためには、出力パワートランジスタのサイズ（容量）を大きくするなど、出力パワートランジスタのＡＳＯを広げなければならなかった。 In a general overcurrent protection circuit, as shown in FIG. 7, the collector current Ic decreases as the collector-emitter voltage Vce of the output power transistor increases in the safe operation region (ASO) of the output power transistor. Since Vce of the output power transistor becomes the maximum, there is a possibility that the output power transistor is destroyed or deteriorated at a constant current limit value. Further, in order to avoid destruction or deterioration of the output power transistor, the ASO of the output power transistor has to be expanded by increasing the size (capacitance) of the output power transistor.

本発明は、上記課題を鑑み、異常接続時の破壊又は劣化を抑制した過電流保護回路を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an overcurrent protection circuit that suppresses destruction or deterioration during abnormal connection.

本発明の１つの態様は、増幅回路に接続され、前記増幅回路の制御によって出力電流を生成して出力端から出力する出力トランジスタと、前記出力トランジスタに接続され、前記出力電流の電流値を監視する出力電流監視回路と、前記出力端に接続され、前記出力端の電圧に応じた電流を監視電流として出力する電圧監視回路と、前記出力電流監視回路及び前記電圧監視回路に接続され、前記出力電流及び前記監視電流に応じて前記増幅回路の制御を変更する保護制御回路と、を備えることを特徴とする過電流保護回路である。 One aspect of the present invention is an output transistor that is connected to an amplifier circuit, generates an output current under the control of the amplifier circuit, and outputs the output current from an output terminal, and is connected to the output transistor and monitors a current value of the output current An output current monitoring circuit that is connected to the output terminal, and that is connected to the output current monitoring circuit and the voltage monitoring circuit to output a current corresponding to the voltage at the output terminal as a monitoring current; A protection control circuit that changes control of the amplifier circuit in accordance with a current and the monitoring current.

ここで、前記保護制御回路は前記出力電流と前記監視電流との合成成分と基準電流との比較に応じて前記増幅回路の制御を変更させることが好適である。 Here, it is preferable that the protection control circuit changes control of the amplifier circuit in accordance with a comparison between a composite component of the output current and the monitoring current and a reference current.

また、電流源を含み、前記電流源の出力電流を前記基準電流とする制限値調整回路をさらに備え、前記保護制御回路は、前記出力電流と前記監視電流との合成成分と前記基準電流との差分に応じて、前記増幅回路の制御を変更することが好適である。 And a limit value adjusting circuit that includes a current source and uses the output current of the current source as the reference current, and the protection control circuit includes a combination of the output current and the monitoring current, and the reference current. It is preferable to change the control of the amplifier circuit according to the difference.

本発明の１つの別の態様は、出力用トランジスタの出力電流が基準値を超えた場合に前記出力用トランジスタの出力電流を制限する保護制御回路を備えた増幅回路の過電流保護回路であって、前記出力用トランジスタのコレクタ−エミッタ間の電圧Ｖｃｅに応じて変化する監視電流に基づいて前記出力用トランジスタの出力電流の制限値を変化させることを特徴とする過電流保護回路である。 Another aspect of the present invention is an overcurrent protection circuit for an amplifier circuit including a protection control circuit that limits the output current of the output transistor when the output current of the output transistor exceeds a reference value. The overcurrent protection circuit is characterized in that the limit value of the output current of the output transistor is changed based on a monitoring current that changes in accordance with the collector-emitter voltage Vce of the output transistor.

本発明によれば、出力パワートランジスタの破壊又は劣化を抑制することができる。 According to the present invention, destruction or deterioration of the output power transistor can be suppressed.

＜実施の形態１＞
本発明の実施の形態における過電流保護回路１００は、図１に示すように、トランジスタＱ１〜Ｑ１８、抵抗Ｒ１〜Ｒ４、増幅回路１０及び保護制御回路１２を含んで構成される。 <Embodiment 1>
As shown in FIG. 1, the overcurrent protection circuit 100 according to the embodiment of the present invention includes transistors Q1 to Q18, resistors R1 to R4, an amplifier circuit 10, and a protection control circuit 12.

トランジスタＱ１，Ｑ２は、それぞれｐｎｐ型及びｎｐｎ型のパワートランジスタであり、増幅回路の主な増幅素子として用いられる。トランジスタＱ１のエミッタは電源Ｖｃｃに接続され、コレクタは出力端子に接続される。また、トランジスタＱ２のコレクタは出力端子に接続され、エミッタは接地される。 The transistors Q1 and Q2 are pnp type and npn type power transistors, respectively, and are used as main amplifying elements of the amplifying circuit. The emitter of the transistor Q1 is connected to the power supply Vcc, and the collector is connected to the output terminal. The collector of the transistor Q2 is connected to the output terminal, and the emitter is grounded.

トランジスタＱ３，Ｑ４は、それぞれｎｐｎ型及びｐｎｐ型のトランジスタであり、トランジスタＱ１，Ｑ２とそれぞれペアとなってダーリントン接続を構成する。トランジスタＱ３のコレクタはトランジスタＱ１のベースに接続されると共に、抵抗Ｒ１を介して電源Ｖｃｃに接続される。トランジスタＱ３のエミッタはトランジスタＱ４のコレクタに接続される。トランジスタＱ４のエミッタはトランジスタＱ２のベースに接続されると共に、抵抗Ｒ２を介して接地される。 Transistors Q3 and Q4 are npn-type and pnp-type transistors, respectively, and pair with transistors Q1 and Q2 to form a Darlington connection. The collector of the transistor Q3 is connected to the base of the transistor Q1 and to the power supply Vcc via the resistor R1. The emitter of transistor Q3 is connected to the collector of transistor Q4. The emitter of the transistor Q4 is connected to the base of the transistor Q2 and grounded through the resistor R2.

トランジスタＱ５は、ｐｎｐ型であり、トランジスタＱ１とペアでカレントミラー回路を構成する。トランジスタＱ５のエミッタは電源Ｖｃｃに接続され、トランジスタＱ５のベースはトランジスタＱ１のベースに接続される。トランジスタＱ５のコレクタは、別のカレントミラー回路を構成するトランジスタＱ８のコレクタに接続される。トランジスタＱ５は、トランジスタＱ１に流れる電流値を監視する出力電流監視回路として機能する。 The transistor Q5 is a pnp type, and forms a current mirror circuit in pairs with the transistor Q1. The emitter of transistor Q5 is connected to power supply Vcc, and the base of transistor Q5 is connected to the base of transistor Q1. The collector of the transistor Q5 is connected to the collector of the transistor Q8 constituting another current mirror circuit. The transistor Q5 functions as an output current monitoring circuit that monitors the current value flowing through the transistor Q1.

トランジスタＱ７，Ｑ８は、ｐｎｐ型であり、カレントミラー回路を構成する。トランジスタＱ７，Ｑ８のエミッタは電源Ｖｃｃに接続される。また、トランジスタＱ７，Ｑ８のベースは互いに接続される。トランジスタＱ７のコレクタは抵抗Ｒ３を介してトランジスタＱ１のコレクタに接続される。また、トランジスタＱ７のコレクタはトランジスタＱ７，Ｑ８のベースに接続される。トランジスタＱ７，Ｑ８及び抵抗Ｒ３は、出力端子ＯＵＴの電圧を監視して、その結果を監視電流Ｉ３として出力する電圧監視回路として機能する。 The transistors Q7 and Q8 are pnp type and constitute a current mirror circuit. The emitters of the transistors Q7 and Q8 are connected to the power supply Vcc. The bases of the transistors Q7 and Q8 are connected to each other. The collector of the transistor Q7 is connected to the collector of the transistor Q1 through the resistor R3. The collector of the transistor Q7 is connected to the bases of the transistors Q7 and Q8. The transistors Q7 and Q8 and the resistor R3 function as a voltage monitoring circuit that monitors the voltage at the output terminal OUT and outputs the result as the monitoring current I3.

トランジスタＱ１３，Ｑ１４は、ｎｐｎ型であり、カレントミラー回路を構成する。トランジスタＱ１３のコレクタには電流源が接続される。トランジスタＱ１３，Ｑ１４のエミッタは接地され、ベースは互いに接続される。また、トランジスタＱ１３のコレクタはベースに接続される。トランジスタＱ１３，Ｑ１４及び電流源は、制限値調整回路として機能し、基準電流Ｉ７を生成する。 Transistors Q13 and Q14 are npn type and constitute a current mirror circuit. A current source is connected to the collector of the transistor Q13. The emitters of the transistors Q13 and Q14 are grounded and the bases are connected to each other. The collector of transistor Q13 is connected to the base. The transistors Q13 and Q14 and the current source function as a limit value adjustment circuit and generate a reference current I7.

トランジスタＱ１７は、ｎｐｎ型であり、保護制御回路１２を駆動するスイッチ素子として機能する。トランジスタＱ１７のコレクタは保護制御回路１２に接続され、エミッタは接地される。また、トランジスタＱ８のコレクタは、トランジスタＱ１７のベース及びトランジスタＱ１４のコレクタに共通に接続される。 The transistor Q17 is an npn type and functions as a switch element that drives the protection control circuit 12. The collector of the transistor Q17 is connected to the protection control circuit 12, and the emitter is grounded. The collector of the transistor Q8 is commonly connected to the base of the transistor Q17 and the collector of the transistor Q14.

トランジスタＱ５のコレクタ電流Ｉ１は、ペアとなるトランジスタＱ１のコレクタ電流と略等しくなる。また、抵抗Ｒ３を流れる電流Ｉ３は、出力端子ＯＵＴの電圧に応じて変動する。出力端子ＯＵＴの電圧が低くなるにつれて、すなわちトランジスタＱ１のコレクタ−エミッタ間の電圧Ｖｃｅが大きくなるにつれて、抵抗Ｒ３を流れる電流Ｉ３は大きくなる。トランジスタＱ７はトランジスタＱ８とカレントミラー回路を構成するので、トランジスタＱ８のコレクタ電流は電流Ｉ３と等しくなる。 The collector current I1 of the transistor Q5 is substantially equal to the collector current of the paired transistor Q1. The current I3 flowing through the resistor R3 varies according to the voltage at the output terminal OUT. As the voltage at the output terminal OUT decreases, that is, as the voltage Vce between the collector and the emitter of the transistor Q1 increases, the current I3 flowing through the resistor R3 increases. Since transistor Q7 forms a current mirror circuit with transistor Q8, the collector current of transistor Q8 is equal to current I3.

一方、トランジスタＱ１３のコレクタ−エミッタ間には電流源から電流Ｉ７が流される。これに伴って、トランジスタＱ１３とペアをなすトランジスタＱ１４のコレクタ電流も電流Ｉ７となり、電流Ｉ１と電流Ｉ３との合成電流Ｉ５から電流Ｉ７が引き抜かれる。その結果、トランジスタＱ１７のベースには電流Ｉ５−Ｉ７＝Ｉ１＋Ｉ３−Ｉ７が供給される。 On the other hand, current I7 flows from the current source between the collector and emitter of transistor Q13. Along with this, the collector current of the transistor Q14 paired with the transistor Q13 also becomes the current I7, and the current I7 is drawn from the combined current I5 of the currents I1 and I3. As a result, the current I5-I7 = I1 + I3-I7 is supplied to the base of the transistor Q17.

トランジスタＱ１７は、ベースに供給される電流Ｉ１＋Ｉ３−Ｉ７が正となった場合、すなわち電流Ｉ１＋Ｉ３が電流Ｉ７よりも大きくなった場合にオン状態となる。 The transistor Q17 is turned on when the current I1 + I3-I7 supplied to the base becomes positive, that is, when the current I1 + I3 is larger than the current I7.

保護制御回路１２はトランジスタＱ１７がオン状態となった場合に増幅回路の過電流保護機能を動作させて、増幅回路の電流を制限する。保護制御回路１２が動作する際の電流Ｉ１は、トランジスタＱ１のコレクタ−エミッタ間の電圧Ｖｃｅが大きい場合には小さく、電圧Ｖｃｅが小さい場合には大きくなるように制御される。したがって、電圧Ｖｃｅに連動して電流制限値が可変され、図２に示すように、パワートランジスタＱ１のＡＳＯカーブに近い特性で電流を制限することができる。 The protection control circuit 12 operates the overcurrent protection function of the amplifier circuit when the transistor Q17 is turned on to limit the current of the amplifier circuit. The current I1 when the protection control circuit 12 is operated is controlled to be small when the collector-emitter voltage Vce of the transistor Q1 is large and large when the voltage Vce is small. Therefore, the current limit value is varied in conjunction with the voltage Vce, and the current can be limited with characteristics close to the ASO curve of the power transistor Q1 as shown in FIG.

同様に、下側のトランジスタＱ２についても過電流保護回路を構成することができる。トランジスタＱ６は、ｎｐｎ型であり、トランジスタＱ２とペアでカレントミラー回路を構成する。トランジスタＱ６のエミッタは接地され、トランジスタＱ６のベースはトランジスタＱ２のベースに接続される。トランジスタＱ６のコレクタは、別のカレントミラー回路を構成するトランジスタＱ１２のコレクタに接続される。トランジスタＱ６は、トランジスタＱ２に流れる電流値を監視する出力電流監視回路として機能する。 Similarly, an overcurrent protection circuit can be configured for the lower transistor Q2. The transistor Q6 is an npn type, and forms a current mirror circuit in pairs with the transistor Q2. The emitter of transistor Q6 is grounded, and the base of transistor Q6 is connected to the base of transistor Q2. The collector of the transistor Q6 is connected to the collector of the transistor Q12 constituting another current mirror circuit. The transistor Q6 functions as an output current monitoring circuit that monitors the current value flowing through the transistor Q2.

トランジスタＱ１１，Ｑ１２は、ｎｐｎ型であり、カレントミラー回路を構成する。トランジスタＱ１１，Ｑ１２のエミッタは接地される。また、トランジスタＱ１１，Ｑ１２のベースは互いに接続される。トランジスタＱ１１のコレクタは抵抗Ｒ４を介してトランジスタＱ２のコレクタに接続される。また、トランジスタＱ１１のコレクタはトランジスタＱ１１，Ｑ１２のベースに接続される。トランジスタＱ１１，Ｑ１２及び抵抗Ｒ４は、出力端子ＯＵＴの電圧を監視して、その結果を監視電流Ｉ４として出力する電圧監視回路として機能する。 Transistors Q11 and Q12 are npn type and constitute a current mirror circuit. The emitters of the transistors Q11 and Q12 are grounded. The bases of the transistors Q11 and Q12 are connected to each other. The collector of transistor Q11 is connected to the collector of transistor Q2 via resistor R4. The collector of the transistor Q11 is connected to the bases of the transistors Q11 and Q12. The transistors Q11 and Q12 and the resistor R4 function as a voltage monitoring circuit that monitors the voltage at the output terminal OUT and outputs the result as a monitoring current I4.

トランジスタＱ９，Ｑ１０は、ｐｎｐ型であり、カレントミラー回路を構成する。トランジスタＱ９，Ｑ１０は、トランジスタＱ６を流れる電流Ｉ２と抵抗Ｒ４を流れる電流Ｉ４との合成電流を折り返して電流Ｉ６として供給するために用いられる。トランジスタＱ９，Ｑ１０のエミッタは電源Ｖｃｃに接続される。また、トランジスタＱ９，Ｑ１０のベースは互いに接続される。トランジスタＱ９のコレクタはトランジスタＱ６及びＱ１２のコレクタに接続される。また、トランジスタＱ９のコレクタはトランジスタＱ９，Ｑ１０のベースに接続される。 Transistors Q9 and Q10 are pnp type and constitute a current mirror circuit. Transistors Q9 and Q10 are used to return a combined current of current I2 flowing through transistor Q6 and current I4 flowing through resistor R4 as current I6. The emitters of the transistors Q9 and Q10 are connected to the power supply Vcc. The bases of the transistors Q9 and Q10 are connected to each other. The collector of transistor Q9 is connected to the collectors of transistors Q6 and Q12. The collector of transistor Q9 is connected to the bases of transistors Q9 and Q10.

トランジスタＱ１５，Ｑ１６は、ｎｐｎ型であり、カレントミラー回路を構成する。トランジスタＱ１５のコレクタには電流源が接続される。トランジスタＱ１５，Ｑ１６のエミッタは接地され、ベースは互いに接続される。また、トランジスタＱ１５のコレクタはベースに接続される。トランジスタＱ１５，Ｑ１６及び電流源は、制限値調整回路として機能し、基準電流Ｉ８を生成する。 Transistors Q15 and Q16 are npn type and constitute a current mirror circuit. A current source is connected to the collector of the transistor Q15. The emitters of the transistors Q15 and Q16 are grounded and the bases are connected to each other. The collector of transistor Q15 is connected to the base. The transistors Q15 and Q16 and the current source function as a limit value adjusting circuit, and generate a reference current I8.

トランジスタＱ１８は、ｎｐｎ型であり、保護制御回路１２を駆動するスイッチ素子として機能する。トランジスタＱ１８のコレクタは保護制御回路１２に接続され、エミッタは接地される。また、トランジスタＱ１０のエミッタは、トランジスタＱ１８のベース及びトランジスタＱ１６のコレクタに共通に接続される。 The transistor Q18 is an npn type and functions as a switch element that drives the protection control circuit 12. The collector of the transistor Q18 is connected to the protection control circuit 12, and the emitter is grounded. The emitter of the transistor Q10 is commonly connected to the base of the transistor Q18 and the collector of the transistor Q16.

トランジスタＱ６のコレクタ電流Ｉ２は、ペアとなるトランジスタＱ２のコレクタ電流と略等しくなる。また、抵抗Ｒ４を流れる電流Ｉ４は、出力端子ＯＵＴの電圧に応じて変動する。出力端子ＯＵＴの電圧が高くなるにつれて、すなわちトランジスタＱ２のコレクタ−エミッタ間の電圧Ｖｃｅが大きくなるにつれて、抵抗Ｒ４を流れる電流Ｉ４は大きくなる。トランジスタＱ１１はトランジスタＱ１２とカレントミラー回路を構成するので、トランジスタＱ１２のコレクタ電流Ｉ４と等しくなる。 The collector current I2 of the transistor Q6 is substantially equal to the collector current of the paired transistor Q2. The current I4 flowing through the resistor R4 varies according to the voltage at the output terminal OUT. As the voltage at the output terminal OUT increases, that is, as the voltage Vce between the collector and emitter of the transistor Q2 increases, the current I4 flowing through the resistor R4 increases. Since transistor Q11 forms a current mirror circuit with transistor Q12, it is equal to the collector current I4 of transistor Q12.

そうすると、トランジスタＱ９のコレクタ−エミッタ間には電流Ｉ２と電流Ｉ４との合成電流が流れる。トランジスタＱ９はトランジスタＱ１０とカレントミラー回路を構成するので、トランジスタＱ１０のコレクタからは電流Ｉ２と電流Ｉ４の合成電流と略等しい電流Ｉ６が出力される。 Then, a combined current of current I2 and current I4 flows between the collector and emitter of transistor Q9. Since the transistor Q9 constitutes a current mirror circuit with the transistor Q10, a current I6 substantially equal to the combined current of the currents I2 and I4 is output from the collector of the transistor Q10.

一方、トランジスタＱ１５のコレクタ−エミッタ間には電流源から電流Ｉ８が流される。これに伴って、トランジスタＱ１５とペアをなすトランジスタＱ１６のコレクタ電流も電流Ｉ８となり、電流Ｉ６から電流Ｉ８が引き抜かれる。その結果、トランジスタＱ１８のベースには電流Ｉ６−Ｉ８＝Ｉ２＋Ｉ４−Ｉ８が供給される。 On the other hand, current I8 flows from the current source between the collector and emitter of transistor Q15. Along with this, the collector current of the transistor Q16 paired with the transistor Q15 also becomes the current I8, and the current I8 is drawn from the current I6. As a result, the current I6-I8 = I2 + I4-I8 is supplied to the base of the transistor Q18.

トランジスタＱ１８は、ベースに供給される電流Ｉ２＋Ｉ４−Ｉ８が正となった場合、すなわち電流Ｉ２＋Ｉ４が電流Ｉ８よりも大きくなった場合にオン状態となる。 The transistor Q18 is turned on when the current I2 + I4-I8 supplied to the base becomes positive, that is, when the current I2 + I4 is larger than the current I8.

保護制御回路１２はトランジスタＱ１８がオン状態となった場合に増幅回路の過電流保護機能を動作させて、増幅回路の電流を制限する。保護制御回路１２が動作する際の電流Ｉ２は、トランジスタＱ２のコレクタ−エミッタ間の電圧Ｖｃｅが大きい場合には小さく、電圧Ｖｃｅが小さい場合には大きくなるように制御される。したがって、電圧Ｖｃｅに連動して電流制限値が可変され、図２に示すように、パワートランジスタＱ２のＡＳＯカーブに近い特性で電流を制限することができる。 When the transistor Q18 is turned on, the protection control circuit 12 operates the overcurrent protection function of the amplifier circuit to limit the current of the amplifier circuit. The current I2 when the protection control circuit 12 operates is controlled to be small when the collector-emitter voltage Vce of the transistor Q2 is large and large when the voltage Vce is small. Therefore, the current limit value is varied in conjunction with the voltage Vce, and the current can be limited with characteristics close to the ASO curve of the power transistor Q2, as shown in FIG.

なお、本実施の形態における過電流保護回路１００では、抵抗Ｒ３及び電流源Ｉ７、並びに、抵抗Ｒ４及び電流源Ｉ８の設定を変更することによって任意に電流制限値を調整することができる。 In the overcurrent protection circuit 100 according to the present embodiment, the current limit value can be arbitrarily adjusted by changing the settings of the resistor R3 and the current source I7, and the resistor R4 and the current source I8.

＜実施の形態２＞
本発明の実施の形態における過電流保護回路２００は、図３に示すように、トランジスタＱ１〜Ｑ２０、抵抗Ｒ１〜Ｒ４、増幅回路１０及び保護制御回路１２を含んで構成される。 <Embodiment 2>
As shown in FIG. 3, the overcurrent protection circuit 200 according to the embodiment of the present invention includes transistors Q1 to Q20, resistors R1 to R4, an amplifier circuit 10, and a protection control circuit 12.

トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、増幅回路１０及び保護制御回路１２は、実施の形態１と同様であるので説明を省略する。 Since the transistors Q1, Q2, Q3, Q4, Q5, Q6, the amplifier circuit 10, and the protection control circuit 12 are the same as those in the first embodiment, the description thereof is omitted.

トランジスタＱ１３，Ｑ１４は、ｎｐｎ型であり、カレントミラー回路を構成する。トランジスタＱ１３のコレクタには電流源が接続される。トランジスタＱ１３，Ｑ１４のエミッタは接地され、ベースは互いに接続される。また、トランジスタＱ１３のコレクタはベースに接続される。 Transistors Q13 and Q14 are npn type and constitute a current mirror circuit. A current source is connected to the collector of the transistor Q13. The emitters of the transistors Q13 and Q14 are grounded and the bases are connected to each other. The collector of transistor Q13 is connected to the base.

また、トランジスタＱ１９，Ｑ２０は、ｎｐｎ型であり、カレントミラー回路を構成する。トランジスタＱ１９のコレクタにはトランジスタＱ８のコレクタが接続される。トランジスタＱ１９，Ｑ２０のエミッタは接地され、ベースは互いに接続される。また、トランジスタＱ１９のコレクタはベースに接続される。さらに、トランジスタＱ２０のコレクタにはトランジスタＱ１３と共通の電流源が接続される。トランジスタＱ１３，Ｑ１４，Ｑ１９，Ｑ２０及び電流源は、制限値調整回路として機能し、基準電流Ｉ５を生成する。 Transistors Q19 and Q20 are npn type and constitute a current mirror circuit. The collector of transistor Q8 is connected to the collector of transistor Q19. The emitters of the transistors Q19 and Q20 are grounded and the bases are connected to each other. The collector of transistor Q19 is connected to the base. Further, a current source common to the transistor Q13 is connected to the collector of the transistor Q20. The transistors Q13, Q14, Q19, Q20 and the current source function as a limit value adjustment circuit, and generate a reference current I5.

トランジスタＱ１７は、ｎｐｎ型であり、保護制御回路１２を駆動するスイッチ素子として機能する。トランジスタＱ１７のコレクタは保護制御回路１２に接続され、エミッタは接地される。また、トランジスタＱ５のコレクタは、トランジスタＱ１７のベース及びトランジスタＱ１４のコレクタに共通に接続される。 The transistor Q17 is an npn type and functions as a switch element that drives the protection control circuit 12. The collector of the transistor Q17 is connected to the protection control circuit 12, and the emitter is grounded. The collector of the transistor Q5 is commonly connected to the base of the transistor Q17 and the collector of the transistor Q14.

一方、トランジスタＱ１９のコレクタ−エミッタ間には電流Ｉ３と等しい電流が流れる。トランジスタＱ２０はトランジスタＱ１９とカレントミラー回路を構成するので、トランジスタＱ２０のコレクタにも電流Ｉ３と等しい電流が流れる。これによって、トランジスタＱ１３のコレクタ−エミッタ間には電流源からの電流Ｉ７から電流Ｉ３を引いた電流Ｉ７−Ｉ３が流れる。そうすると、トランジスタＱ１３とペアをなすトランジスタＱ１４のコレクタ電流Ｉ５も電流Ｉ７−Ｉ３となり、トランジスタＱ５からの電流Ｉ１から電流Ｉ５を引いた合成電流Ｉ１−Ｉ５＝Ｉ１＋Ｉ３−Ｉ７がトランジスタＱ１７のベースに供給される。 On the other hand, a current equal to the current I3 flows between the collector and emitter of the transistor Q19. Since the transistor Q20 forms a current mirror circuit with the transistor Q19, a current equal to the current I3 flows through the collector of the transistor Q20. As a result, a current I7-I3 obtained by subtracting the current I3 from the current I7 from the current source flows between the collector and the emitter of the transistor Q13. Then, the collector current I5 of the transistor Q14 paired with the transistor Q13 also becomes the current I7-I3, and the combined current I1-I5 = I1 + I3-I7 obtained by subtracting the current I5 from the current I1 from the transistor Q5 is supplied to the base of the transistor Q17. The

同様に、下側のトランジスタＱ２についても過電流保護回路を構成することができる。 Similarly, an overcurrent protection circuit can be configured for the lower transistor Q2.

トランジスタＱ９，Ｑ１０は、ｐｎｐ型であり、カレントミラー回路を構成する。トランジスタＱ９，Ｑ１０は、トランジスタＱ６を流れる電流Ｉ２を折り返して供給するために用いられる。トランジスタＱ９，Ｑ１０のエミッタは電源Ｖｃｃに接続される。また、トランジスタＱ９，Ｑ１０のベースは互いに接続される。トランジスタＱ９のコレクタはトランジスタＱ６のコレクタに接続される。また、トランジスタＱ９のコレクタはトランジスタＱ９，Ｑ１０のベースに接続される。 Transistors Q9 and Q10 are pnp type and constitute a current mirror circuit. The transistors Q9 and Q10 are used to turn back and supply the current I2 flowing through the transistor Q6. The emitters of the transistors Q9 and Q10 are connected to the power supply Vcc. The bases of the transistors Q9 and Q10 are connected to each other. The collector of transistor Q9 is connected to the collector of transistor Q6. The collector of transistor Q9 is connected to the bases of transistors Q9 and Q10.

トランジスタＱ１５，Ｑ１６は、ｎｐｎ型であり、カレントミラー回路を構成する。トランジスタＱ１５のコレクタには電流源が接続される。トランジスタＱ１５，Ｑ１６のエミッタは接地され、ベースは互いに接続される。また、トランジスタＱ１５のコレクタはベースに接続される。また、トランジスタＱ１２のコレクタは、トランジスタＱ１５と共通の電流源に接続される。トランジスタＱ１５，Ｑ１６及び電流源は、制限値調整回路として機能し、基準電流Ｉ８を生成する。 Transistors Q15 and Q16 are npn type and constitute a current mirror circuit. A current source is connected to the collector of the transistor Q15. The emitters of the transistors Q15 and Q16 are grounded and the bases are connected to each other. The collector of transistor Q15 is connected to the base. The collector of transistor Q12 is connected to a current source common to transistor Q15. The transistors Q15 and Q16 and the current source function as a limit value adjusting circuit, and generate a reference current I8.

トランジスタＱ１８は、ｎｐｎ型であり、保護制御回路１２を駆動するスイッチ素子として機能する。トランジスタＱ１８のコレクタは保護制御回路１２に接続され、エミッタは接地される。また、トランジスタＱ１０のコレクタは、トランジスタＱ１８のベース及びトランジスタＱ１６のコレクタに共通に接続される。 The transistor Q18 is an npn type and functions as a switch element that drives the protection control circuit 12. The collector of the transistor Q18 is connected to the protection control circuit 12, and the emitter is grounded. The collector of the transistor Q10 is commonly connected to the base of the transistor Q18 and the collector of the transistor Q16.

トランジスタＱ６のコレクタへの電流Ｉ２は、ペアとなるトランジスタＱ２のコレクタ電流と略等しくなる。トランジスタＱ９のコレクタ−エミッタ間には電流Ｉ２が流れる。トランジスタＱ９はトランジスタＱ１０とカレントミラー回路を構成するので、トランジスタＱ１０のコレクタからは電流Ｉ２と略等しい電流が出力される。 The current I2 to the collector of the transistor Q6 is substantially equal to the collector current of the paired transistor Q2. A current I2 flows between the collector and emitter of transistor Q9. Since the transistor Q9 forms a current mirror circuit with the transistor Q10, a current substantially equal to the current I2 is output from the collector of the transistor Q10.

また、抵抗Ｒ４を流れる電流Ｉ４は、出力端子ＯＵＴの電圧に応じて変動する。出力端子ＯＵＴの電圧が高くなるにつれて、すなわちトランジスタＱ２のコレクタ−エミッタ間の電圧Ｖｃｅが大きくなるにつれて、抵抗Ｒ４を流れる電流Ｉ４は大きくなる。トランジスタＱ１１はトランジスタＱ１２とカレントミラー回路を構成するので、トランジスタＱ１２のコレクタ電流は電流Ｉ４と等しくなる。これによって、トランジスタＱ１５のコレクタ−エミッタ間には電流源からの電流Ｉ８から電流Ｉ４を引いた電流Ｉ８−Ｉ４が流れる。そうすると、トランジスタＱ１５とペアをなすトランジスタＱ１６のコレクタ電流Ｉ６も電流Ｉ８−Ｉ４となり、トランジスタＱ１０からの電流Ｉ２から電流Ｉ６を引いた合成電流Ｉ２−Ｉ６＝Ｉ２＋Ｉ４−Ｉ８がトランジスタＱ１８のベースに供給される。 The current I4 flowing through the resistor R4 varies according to the voltage at the output terminal OUT. As the voltage at the output terminal OUT increases, that is, as the voltage Vce between the collector and emitter of the transistor Q2 increases, the current I4 flowing through the resistor R4 increases. Since transistor Q11 forms a current mirror circuit with transistor Q12, the collector current of transistor Q12 is equal to current I4. As a result, a current I8-I4 obtained by subtracting the current I4 from the current I8 from the current source flows between the collector and the emitter of the transistor Q15. Then, the collector current I6 of the transistor Q16 paired with the transistor Q15 also becomes the current I8-I4, and the combined current I2-I6 = I2 + I4-I8 obtained by subtracting the current I6 from the current I2 from the transistor Q10 is supplied to the base of the transistor Q18. The

なお、本実施の形態における過電流保護回路２００においても、抵抗Ｒ３及び電流源Ｉ７、並びに、抵抗Ｒ４及び電流源Ｉ８の設定を変更することによって任意に電流制限値を調整することができる。 In the overcurrent protection circuit 200 according to the present embodiment, the current limit value can be arbitrarily adjusted by changing the settings of the resistor R3 and the current source I7, and the resistor R4 and the current source I8.

また、本実施の形態における過電流保護回路は、上記構成に限定されるものではない。出力電圧ＯＵＴに応じて増減する電流によりパワートランジスタに流れる電流を補正した合成電流に基づいて保護制御回路を制御するものとすればよい。 Further, the overcurrent protection circuit in the present embodiment is not limited to the above configuration. The protection control circuit may be controlled based on the combined current obtained by correcting the current flowing through the power transistor by the current that increases or decreases according to the output voltage OUT.

本発明の第１の実施の形態における過電流保護回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the overcurrent protection circuit in the 1st Embodiment of this invention. 本発明の実施の形態の過電流保護回路におけるトランジスタのＡＳＯ及び電流制限の関係を示す図である。It is a figure which shows the relationship between ASO of a transistor and the current limitation in the overcurrent protection circuit of embodiment of this invention. 本発明の第２の実施の形態における過電流保護回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the overcurrent protection circuit in the 2nd Embodiment of this invention. 従来の過電流保護回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional overcurrent protection circuit. 低周波増幅器出力トランジスタの通常時の動作を説明する図である。It is a figure explaining operation | movement at the normal time of a low frequency amplifier output transistor. 低周波増幅器出力トランジスタの異常接続時の動作を説明する図である。It is a figure explaining the operation | movement at the time of the abnormal connection of a low frequency amplifier output transistor. 従来の過電流保護回路におけるトランジスタのＡＳＯ及び電流制限の関係を示す図である。It is a figure which shows the relationship between ASO of a transistor and the current limitation in the conventional overcurrent protection circuit.

Explanation of symbols

１０増幅回路、１２保護制御回路、Ｑ１〜Ｑ２０トランジスタ、Ｒ１〜Ｒ４抵抗、１００，２００過電流保護回路。 10 amplifying circuit, 12 protection control circuit, Q1-Q20 transistor, R1-R4 resistance, 100,200 overcurrent protection circuit.

Claims

An output transistor that is connected to an amplifier circuit, generates an output current under the control of the amplifier circuit, and outputs the output current;
An output current monitoring circuit connected to the output transistor and monitoring a current value of the output current;
A voltage monitoring circuit that is connected to the output terminal and outputs a current corresponding to the voltage of the output terminal as a monitoring current;
A protection control circuit that is connected to the output current monitoring circuit and the voltage monitoring circuit and changes control of the amplifier circuit in accordance with the output current and the monitoring current;
An overcurrent protection circuit comprising:

The overcurrent protection circuit according to claim 1,
The overcurrent protection circuit, wherein the protection control circuit changes the control of the amplifier circuit in accordance with a comparison between a composite component of the output current and the monitoring current and a reference current.

The overcurrent protection circuit according to claim 2,
A limit value adjusting circuit including a current source and using the output current of the current source as the reference current;
The overcurrent protection circuit, wherein the protection control circuit changes the control of the amplifier circuit according to a difference between a composite component of the output current and the monitoring current and the reference current.

An overcurrent protection circuit for an amplifier circuit including a protection control circuit that limits the output current of the output transistor when the output current of the output transistor exceeds a reference value,
An overcurrent protection circuit, wherein a limit value of an output current of the output transistor is changed based on a monitoring current that changes in accordance with a voltage Vce between a collector and an emitter of the output transistor.