JP2009031192A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009031192A5 JP2009031192A5 JP2007197248A JP2007197248A JP2009031192A5 JP 2009031192 A5 JP2009031192 A5 JP 2009031192A5 JP 2007197248 A JP2007197248 A JP 2007197248A JP 2007197248 A JP2007197248 A JP 2007197248A JP 2009031192 A5 JP2009031192 A5 JP 2009031192A5
- Authority
- JP
- Japan
- Prior art keywords
- probe
- substrate
- conductive member
- electrode
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 170
- 239000000523 sample Substances 0.000 claims description 164
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000000875 corresponding Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005755 formation reaction Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 46
- 238000007689 inspection Methods 0.000 description 8
- 230000003014 reinforcing Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Description
本発明は、プローブカードおよびプローブカードの製造方法に関する。 The present invention relates to a probe card and a method for manufacturing the probe card.
近年の半導体試験装置に用いられているプローブカードには、基板と補強板が標準仕様として装備されている。 Probe cards used in recent semiconductor test equipment are equipped with a substrate and a reinforcing plate as standard specifications.
そして、アドバンストプローブカードにおいては、上述の基板と補強板を残しながら、さらに、プローブの実装、信号のファインアウト等のためのセラミック基板(第1の基板)を備える構造となっている。 The advanced probe card has a structure including a ceramic substrate (first substrate) for probe mounting, signal fine-out, and the like while leaving the above-described substrate and reinforcing plate.
このような構造のアドバンストプローブカードは、複数の基板から構成され、かつ従来からの基板とセラミック基板は同じ機能を有しているので、その結果、プローブカードは非常に冗長で複雑な構造となっている。 The advanced probe card having such a structure is composed of a plurality of substrates, and the conventional substrate and the ceramic substrate have the same function. As a result, the probe card has a very redundant and complicated structure. ing.
また、セラミック基板は非常に高価であり再利用もできないので、プローブカードのコスト高に影響を及ぼしている。 In addition, since the ceramic substrate is very expensive and cannot be reused, the cost of the probe card is affected.
このように、必要な性能を満たすために次々と基板を増やしていくような構造のプローブカードでは、製造工程、製造コストでの無駄が生じ、またプローブカードが複雑でサイズが大きくなるという問題がある。 As described above, in the probe card having a structure in which the number of substrates is successively increased in order to satisfy the required performance, there is a problem that the manufacturing process and the manufacturing cost are wasted, and the probe card is complicated and increases in size. is there.
また、セラミック基板は高価でありながら、汎用性が低いために、再利用することは難しく、プローブカードの仕様変更にあわせて、新たに製作する必要がある。 In addition, although the ceramic substrate is expensive, its versatility is low, so it is difficult to reuse it, and it is necessary to newly manufacture it in accordance with the change in the specification of the probe card.
上述のような問題点から、本発明は、汎用性の高い再利用可能なセラミック基板を用いて、低コストでよりシンプルな従来のカンチレバー型のような構造のプローブカードを提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a probe card having a structure similar to a conventional cantilever type at a low cost by using a versatile and reusable ceramic substrate. To do.
本発明のプローブカードは、層内に導電部材を含み、表裏から加圧されることによって導電路を形成する異方性導電部材、表面に突出した導電部が設けられ、上記表面が上記異方性導電部材の一方の面に取付けられた第1の基板、表面の所定位置に電極が形成され、上記表面が上記異方性導電部材の他方の面に取付けられたプローブ基板、および、上記プローブ基板の上記電極に対応する所定位置の裏面に接合されたプローブを備えたことを特徴とする。 The probe card of the present invention includes a conductive member in a layer, an anisotropic conductive member that forms a conductive path by being pressed from the front and back, a conductive portion protruding on the surface, and the surface is anisotropic A first substrate attached to one surface of the conductive member, a probe substrate in which an electrode is formed at a predetermined position on the surface, and the surface is attached to the other surface of the anisotropic conductive member, and the probe A probe bonded to the back surface at a predetermined position corresponding to the electrode of the substrate is provided.
そして、上記第1の基板には最大同測数を網羅する数の導電部が設けられ、上記プローブ基板には、上記導電部の中から必要な箇所を選択して上記電極が配置されていることが好ましい。 The first substrate is provided with a number of conductive parts that cover the maximum number of the same measurements, and the probe board is provided with the electrodes arranged by selecting necessary portions from the conductive parts. It is preferable.
また、上記プローブ基板が複数に分割されていることが好ましい。 The probe substrate is preferably divided into a plurality of parts.
本発明のプローブカードの製造方法は、プローブが接合されたプローブ基板、第1の基板、および異方性導電部材からなるプローブカードの製造方法であって、上記第1の基板の表面に突出した導電部を設け、上記プローブ基板の表面に上記導電部に対向する所定位置に電極を設け、上記第1の基板の上記導電部を設けた面と、上記プローブ基板の電極を設けた面で、異方性導電部材を挟んだ状態で加圧して、上記異方性導電部材で上記第1の基板と上記プローブ基板を接合し、その後に、上記プローブ基板にプローブを実装することを特徴とする。 The probe card manufacturing method of the present invention is a probe card manufacturing method comprising a probe substrate to which a probe is bonded, a first substrate, and an anisotropic conductive member, and protrudes from the surface of the first substrate. A conductive portion is provided, an electrode is provided at a predetermined position facing the conductive portion on the surface of the probe substrate, and a surface of the first substrate on which the conductive portion is provided and a surface on which the electrode of the probe substrate is provided. Pressure is applied with an anisotropic conductive member sandwiched between the first substrate and the probe substrate with the anisotropic conductive member, and then the probe is mounted on the probe substrate. .
そして、上記異方性導電部材による上記第1の基板と上記プローブ基板の接合後に、上記プローブ基板および/または上記第1の基板の表面を研磨することが好ましい。 Then, it is preferable that the surface of the probe substrate and / or the first substrate is polished after the first substrate and the probe substrate are joined by the anisotropic conductive member.
また、上記プローブ基板の電極形成位置を、測定対象となる半導体デバイスの電極形成に使用するパッドマスクに基づいて設定することが好ましい。 Moreover, it is preferable to set the electrode formation position of the said probe board | substrate based on the pad mask used for electrode formation of the semiconductor device used as a measuring object.
本発明のプローブカードは、層内に導電部材を含み、表裏から加圧されることによって導電路を形成する異方性導電部材、表面に突出した導電部が設けられ、上記表面が上記異方性導電部材の一方の面に取付けられた第1の基板、表面の所定位置に電極が形成され、上記表面が上記異方性導電部材の他方の面に取付けられたプローブ基板、および、上記プローブ基板の上記電極に対応する所定位置の裏面に接合されたプローブを備えたことにより、より簡単な構造のプローブカードが可能となり、さらに第1の基板を汎用回路基板とし様々な検査対象物に流用可能となるので、プローブカードの低コスト化に大きな効果がある。 The probe card of the present invention includes a conductive member in a layer, an anisotropic conductive member that forms a conductive path by being pressed from the front and back, a conductive portion protruding on the surface, and the surface is anisotropic A first substrate attached to one surface of the conductive member, a probe substrate in which an electrode is formed at a predetermined position on the surface, and the surface is attached to the other surface of the anisotropic conductive member, and the probe By providing a probe bonded to the back surface at a predetermined position corresponding to the electrode on the substrate, a probe card having a simpler structure becomes possible. Furthermore, the first substrate is used as a general-purpose circuit substrate and can be used for various inspection objects. Therefore, it is possible to reduce the cost of the probe card.
そして、上記第1の基板には最大同測数を網羅する数の導電部が設けられ、上記プローブ基板には、上記導電部の中から必要な箇所を選択して上記電極が配置されていることにより、第1の基板の汎用性が高くなり、プローブ基板を検査対象物に合わせた専用品とすることができ、様々な検査対象に対して第1の基板の転用および再利用が可能となり、プローブカードの製造コストを大幅に低下させることが可能となる。 The first substrate is provided with a number of conductive parts that cover the maximum number of the same measurements, and the probe board is provided with the electrodes arranged by selecting necessary portions from the conductive parts. As a result, the versatility of the first substrate is enhanced, the probe substrate can be made a dedicated product that matches the inspection object, and the first substrate can be diverted and reused for various inspection objects. Thus, the manufacturing cost of the probe card can be greatly reduced.
また、上記プローブ基板が複数に分割されていることにより、必要に応じて分割されたプローブ基板を組み合わせることができ、様々な検査対象物に対応可能なプローブ基板が可能となる。 Further, since the probe board is divided into a plurality of parts, the divided probe boards can be combined as necessary, and a probe board that can handle various inspection objects is possible.
本発明のプローブカードの製造方法は、プローブが接合されたプローブ基板、第1の基板、および異方性導電部材からなるプローブカードの製造方法であって、上記第1の基板の表面に突出した導電部を設け、上記プローブ基板の表面に上記導電部に対向する所定位置に電極を設け、上記第1の基板の上記導電部を設けた面と、上記プローブ基板の電極を設けた面で、異方性導電部材を挟んだ状態で加圧して、上記異方性導電部材で上記第1の基板と上記プローブ基板を接合し、その後に、上記プローブ基板にプローブを実装することにより、より簡単な構造のプローブカードの製造が可能となり、また補強板が不要となることにより、低コストでプローブカードを製造することが可能となる。 The probe card manufacturing method of the present invention is a probe card manufacturing method comprising a probe substrate to which a probe is bonded, a first substrate, and an anisotropic conductive member, and protrudes from the surface of the first substrate. A conductive portion is provided, an electrode is provided at a predetermined position facing the conductive portion on the surface of the probe substrate, and a surface of the first substrate on which the conductive portion is provided and a surface on which the electrode of the probe substrate is provided. It is easier to press with the anisotropic conductive member sandwiched between the first substrate and the probe substrate with the anisotropic conductive member, and then mount the probe on the probe substrate. A probe card having a simple structure can be manufactured, and a probe card can be manufactured at low cost by eliminating the need for a reinforcing plate.
そして、上記異方性導電部材による上記第1の基板と上記プローブ基板の接合後に、上記プローブ基板および/または上記第1の基板の表面を研磨することにより、プローブ基板および第1の基板の平滑性を高めることができ、後の工程の施工性を高め、プローブカードの精度を高めることができる。 Then, after the first substrate and the probe substrate are joined by the anisotropic conductive member, the surface of the probe substrate and / or the first substrate is polished to smooth the probe substrate and the first substrate. It is possible to improve the performance, improve the workability of the subsequent process, and improve the accuracy of the probe card.
また、上記プローブ基板の電極形成位置を、測定対象となる半導体デバイスの電極形成に使用するパッドマスクに基づいて設定することにより、製造コストをさらに低く抑えることが可能となる。 In addition, the manufacturing cost can be further reduced by setting the electrode formation position of the probe substrate based on the pad mask used for forming the electrode of the semiconductor device to be measured.
以下に図を用いて本発明のプローブカード1およびプローブカード1の製造方法について詳しく説明する。まず初めに、プローブカード1について説明を行う。 Hereinafter, the probe card 1 and the method for manufacturing the probe card 1 of the present invention will be described in detail with reference to the drawings. First, the probe card 1 will be described.
図1に示すのが、本発明の第1の実施形態のプローブカード1の概略断面図である。なお、各図面において、プローブカード1の構造をわかり易くするために、厚み方向の縮尺を無視しており、特に異方性導電部材4の厚みを、セラミック基板2およびプローブ基板3に比べて厚く表現している。 FIG. 1 is a schematic cross-sectional view of the probe card 1 according to the first embodiment of the present invention. In each drawing, in order to make the structure of the probe card 1 easy to understand, the scale in the thickness direction is ignored, and in particular, the thickness of the anisotropic conductive member 4 is expressed thicker than the ceramic substrate 2 and the probe substrate 3. is doing.
本発明のプローブカード1は、プローブ5が接合されたプローブ基板3、セラミック基板2および異方性導電部材4からなる。そして、上記セラミック基板2とプローブ基板3は上記異方性導電部材4で接合されている。 The probe card 1 of the present invention includes a probe substrate 3, a ceramic substrate 2, and an anisotropic conductive member 4 to which a probe 5 is bonded. The ceramic substrate 2 and the probe substrate 3 are joined by the anisotropic conductive member 4.
上記セラミック基板2は、上記プローブ基板3との接合面に突出した導電部6が設けられ、上記セラミック基板2の接合面と反対側の面に設けられた外部接続電極11と電気的に接続されている。上記導電部6は金、はんだ等によって形成されたバンプを用いている。 The ceramic substrate 2 is provided with a conductive portion 6 that protrudes from a joint surface with the probe substrate 3 and is electrically connected to an external connection electrode 11 provided on a surface opposite to the joint surface of the ceramic substrate 2. ing. The conductive part 6 uses bumps formed of gold, solder or the like.
上記プローブ基板3の上記セラミック基板2との接合面の上記導電部6と対向する所定位置に電極7が設けられ、上記プローブ基板3の上記電極7に対応する所定位置の裏面に上記プローブ5が接合されている。そして、上記電極7は上記プローブ5と、貫通電極8およびパターン配線9により電気的に接続されている。 An electrode 7 is provided at a predetermined position on the joint surface of the probe substrate 3 with the ceramic substrate 2 facing the conductive portion 6, and the probe 5 is provided on the back surface of the probe substrate 3 at a predetermined position corresponding to the electrode 7. It is joined. The electrode 7 is electrically connected to the probe 5 by a through electrode 8 and a pattern wiring 9.
上記セラミック基板2と上記プローブ基板3は、上記異方性導電部材4によって接合されているが、上記セラミック基板2と上記プローブ基板3で、上記異方性導電部材4を挟んだ状態で加圧することにより接合する。 The ceramic substrate 2 and the probe substrate 3 are joined by the anisotropic conductive member 4. The ceramic substrate 2 and the probe substrate 3 are pressed with the anisotropic conductive member 4 sandwiched therebetween. To join.
上記異方導電部材4は、層内に導電部材を含み、表裏から加圧されることにより導電路を形成するものであり、上記セラミック基板2と上記プローブ基板3によって、その間に挟まれた上記異方性導電部材4が加圧された時に、上記異方性導電部材4は、上記セラミック基板2に設けられた突出した上記導電部6と、上記プローブ基板3に設けられた上記電極7との間に挟まれた部分が周囲よりも圧力を受け圧縮されることにより、この加圧された部分が導電路10として作用し、上記導電部6と上記電極7の導通を可能とする。 The anisotropic conductive member 4 includes a conductive member in a layer and forms a conductive path by being pressed from the front and back sides. The anisotropic conductive member 4 is sandwiched between the ceramic substrate 2 and the probe substrate 3. When the anisotropic conductive member 4 is pressurized, the anisotropic conductive member 4 includes the protruding conductive portion 6 provided on the ceramic substrate 2 and the electrode 7 provided on the probe substrate 3. When the portion sandwiched between the electrodes is compressed by receiving pressure from the surroundings, the pressurized portion acts as the conductive path 10 and allows the conductive portion 6 and the electrode 7 to conduct.
このように、本発明のプローブカード1では、異方性導電部材4により、セラミック基板2とプローブ基板3の接合だけでなく、導通も可能な構造となっており、このような構造とすることにより、従来よりも簡単な構造のプローブカードが可能となっている。 Thus, in the probe card 1 of the present invention, the anisotropic conductive member 4 has a structure that allows not only the bonding of the ceramic substrate 2 and the probe substrate 3 but also the conduction, and such a structure is adopted. Thus, a probe card having a simpler structure than that of the prior art is possible.
次に、図2に示す第2の実施形態のプローブカード1について説明する。 Next, the probe card 1 according to the second embodiment shown in FIG. 2 will be described.
第2の実施形態のプローブカード1は、プローブカード1の検査対象として想定される数種類の半導体デバイスの最大同測数を考慮して、最大同測数と同じ数の突出した導電部6を設けておく。 The probe card 1 according to the second embodiment is provided with the same number of protruding conductive portions 6 as the maximum number of simultaneous measurements in consideration of the maximum number of types of semiconductor devices assumed as inspection targets of the probe card 1. Keep it.
また、プローブ基板3には、測定対象となるデバイスに必要な数の電極7を所定位置に設ける。この時、上記電極7は、上記導電部6のいずれかに対向する位置に設けるようにしておく。そして、第1の実施形態と同様に、上記セラミック基板2と上記プローブ基板3で、上記異方性導電部材4を挟んだ状態で加圧することにより、上記セラミック基板2と上記プローブ基板3を、上記異方性導電部材4によって接合する。 Further, the probe substrate 3 is provided with a number of electrodes 7 required for a device to be measured at a predetermined position. At this time, the electrode 7 is provided at a position facing one of the conductive portions 6. Then, similarly to the first embodiment, the ceramic substrate 2 and the probe substrate 3 are pressed by pressing the anisotropic conductive member 4 between the ceramic substrate 2 and the probe substrate 3. Bonding is performed by the anisotropic conductive member 4.
本実施形態のプローブカード1では、図2に示すように、異方性導電部材4において、上記導電部6に対向する上記電極7が存在する部分では、第1の実施形態と同様に、上記導電部6と上記電極7によって加圧された部分に導電路10が形成され、上記導電部6と上記電極7の導通が行われるが、上記導電部6に対向する上記電極7が存在しない部分では、上記導電路10は形成されず、不要な上記導電部6には導通されない。 In the probe card 1 of the present embodiment, as shown in FIG. 2, in the anisotropic conductive member 4, the portion where the electrode 7 facing the conductive portion 6 is present is the same as in the first embodiment. A conductive path 10 is formed in a portion pressed by the conductive portion 6 and the electrode 7, and the conductive portion 6 and the electrode 7 are electrically connected, but there is no portion where the electrode 7 facing the conductive portion 6 is present. Then, the conductive path 10 is not formed and is not conducted to the unnecessary conductive portion 6.
本実施形態のような構成を用いることにより、上記セラミック基板2の汎用性が高くなり、上記セラミック基板2を様々な半導体デバイスに対応可能な汎用品とすることができ、上記プローブ基板3だけを、半導体デバイスに合わせた専用品とすることができる。 By using the configuration as in this embodiment, the versatility of the ceramic substrate 2 is increased, and the ceramic substrate 2 can be made a general-purpose product that can be used for various semiconductor devices. It can be a dedicated product tailored to the semiconductor device.
その結果、従来であれば、検査対象となる半導体デバイスが変更になると、上記プローブ基板3および上記セラミック基板2を新しい構造のものに交換する必要があったが、本発明のプローブカード1では、上記プローブ基板3だけを交換し、それまで使用していた上記セラミック基板2を再利用することが可能となる。 As a result, conventionally, when the semiconductor device to be inspected is changed, it is necessary to replace the probe substrate 3 and the ceramic substrate 2 with a new structure. In the probe card 1 of the present invention, It is possible to replace only the probe substrate 3 and reuse the ceramic substrate 2 used so far.
上記セラミック基板2を再利用する方法としては、不要となった上記プローブ基板3を研磨等により上記プローブカード1から除去し、上記セラミック基板2の表面に残った異方性導電部材4を薬品等を用いて除去する。その結果、上記セラミック基板2とその表面に配置された導電部6が残った状態となる。このような状態の上記セラミック基板2に、それまで使用していた上記プローブ基板3とは電極7の配置が異なる新しいプローブ基板3を新たな異方性導電部材4を用いて再び接合する。 As a method of reusing the ceramic substrate 2, the probe substrate 3 that is no longer needed is removed from the probe card 1 by polishing or the like, and the anisotropic conductive member 4 remaining on the surface of the ceramic substrate 2 is removed by chemicals or the like. To remove. As a result, the ceramic substrate 2 and the conductive portion 6 disposed on the surface thereof remain. A new probe substrate 3 having a different electrode 7 arrangement from the probe substrate 3 used so far is joined to the ceramic substrate 2 in such a state again using a new anisotropic conductive member 4.
このような方法で、本発明におけるセラミック基板2は、何度でも再利用が可能となる。このように高価なセラミック基板の汎用性を高め再利用可能とすることで、本発明のプローブカード1の製造コストを低くすることが可能となる。 By such a method, the ceramic substrate 2 in the present invention can be reused any number of times. Thus, it becomes possible to reduce the manufacturing cost of the probe card 1 of the present invention by increasing the versatility of the expensive ceramic substrate and making it reusable.
上述の第1の実施形態および第2の実施形態のプローブカード1に用いるプローブ基板3は1枚の基板として説明してきたが、上記プローブ基板3を複数に分割した基板を用いることも可能である。 Although the probe substrate 3 used in the probe card 1 of the first embodiment and the second embodiment has been described as a single substrate, a substrate obtained by dividing the probe substrate 3 into a plurality of substrates can be used. .
次に、本発明のプローブカード1の製造方法について図を用いて説明する。 Next, the manufacturing method of the probe card 1 of this invention is demonstrated using figures.
まずは、図3に示すように、セラミック基板2のプローブ基板3との接合面に突出した導電部6を設け、上記セラミック基板2の接合面と反対側の面に上記導電部6と電気的に接続される外部接続電極11を設ける。この時、上記導電部6は、プローブカード1の検査対象として想定される数種類の半導体デバイスの最大同測数を考慮して、上記最大同測数と同じ数の上記導電部6を設けておく。上記導電部6は金、はんだ等により形成する。 First, as shown in FIG. 3, a conductive portion 6 protruding from the joint surface of the ceramic substrate 2 to the probe substrate 3 is provided, and the conductive portion 6 is electrically connected to the surface opposite to the joint surface of the ceramic substrate 2. An external connection electrode 11 to be connected is provided. At this time, the conductive portion 6 is provided with the same number of the conductive portions 6 as the maximum number of simultaneous measurements in consideration of the maximum number of types of semiconductor devices assumed as inspection objects of the probe card 1. . The conductive part 6 is formed of gold, solder or the like.
また、図4に示すように、プローブ基板3の接合面に、測定対象となるデバイスに必要な数の電極7を設ける。この時、上記電極7は、上記導電部6のいずれかに対向する所定位置に配置しておく。さらに、上記プローブ基板3には貫通電極8およびパターン配線9を設ける。上記貫通電極8としては、貫通孔をメッキあるいは導電性ペーストで埋めて形成する。 Further, as shown in FIG. 4, the number of electrodes 7 necessary for the device to be measured is provided on the bonding surface of the probe substrate 3. At this time, the electrode 7 is disposed at a predetermined position facing one of the conductive portions 6. Further, the probe substrate 3 is provided with a through electrode 8 and a pattern wiring 9. The through electrode 8 is formed by filling a through hole with plating or a conductive paste.
このようにして得られた、上記セラミック基板2と上記プローブ基板3を、異方性導電部材4を用いて接合する。図5に示すように、上記セラミック基板2と上記プローブ基板3の間に上記異方性導電部材4を挟んだ状態で加圧する。これにより、図6に示すように上記セラミック基板2と上記プローブ基板3が上記異方性導電部材4によって接合される。 The ceramic substrate 2 and the probe substrate 3 obtained in this way are joined using an anisotropic conductive member 4. As shown in FIG. 5, pressure is applied with the anisotropic conductive member 4 sandwiched between the ceramic substrate 2 and the probe substrate 3. Thereby, as shown in FIG. 6, the ceramic substrate 2 and the probe substrate 3 are joined by the anisotropic conductive member 4.
上記異方導電部材4は、層内に導電部材を含み、表裏から加圧されることにより導電路を形成するものであるので、上記セラミック基板2と上記プローブ基板3の間の上記異方性導電部材4が加圧された時に、上記異方性導電部材4は、上記セラミック基板2に設けられた突出した上記導電部6と上記プローブ基板3に設けられた上記電極7の間に挟まれた部分が周囲よりも圧力を受け圧縮されることにより、導電路10が形成され、上記導電路10によって上記導電部6と上記電極7の導通が可能となる。 Since the anisotropic conductive member 4 includes a conductive member in a layer and forms a conductive path by being pressed from the front and back, the anisotropy between the ceramic substrate 2 and the probe substrate 3 is formed. When the conductive member 4 is pressurized, the anisotropic conductive member 4 is sandwiched between the protruding conductive portion 6 provided on the ceramic substrate 2 and the electrode 7 provided on the probe substrate 3. As a result, the conductive path 10 is formed by compressing the portion that receives pressure from the surroundings, and the conductive path 10 allows the conductive portion 6 and the electrode 7 to be electrically connected.
また、上記異方性導電部材4により上記セラミック基板2と上記プローブ基板3が接合された状態の各基板の表面は、上記導電部6あるいは上記電極7が配置された部分に凹凸が生じる。特に、上記プローブ基板3の表面は高い平面度が要求されるので、凹凸の生じた上記プローブ基板3の表面を研磨し、平滑に仕上げる。場合によっては、上記セラミック基板2の表面も研磨し平滑に仕上げる。 Further, the surface of each substrate in which the ceramic substrate 2 and the probe substrate 3 are joined by the anisotropic conductive member 4 is uneven at the portion where the conductive portion 6 or the electrode 7 is disposed. In particular, since the surface of the probe substrate 3 is required to have a high degree of flatness, the surface of the probe substrate 3 with the unevenness is polished and finished smooth. In some cases, the surface of the ceramic substrate 2 is also polished and finished smooth.
このようにして研磨された上記プローブ基板3の上記電極7に対応する所定位置の裏面に上記プローブ5を半田付けにより接合する。そして、本発明のプローブカード1が完成する。 The probe 5 is joined by soldering to the back surface of the probe substrate 3 polished in this way at a predetermined position corresponding to the electrode 7. And the probe card 1 of this invention is completed.
上記プローブ基板3の電極形成時に、電極7を形成する位置を、測定対象となる半導体デバイスの電極形成に使用するパッドマスクに基づいて設定することが好ましい。これにより、測定対象の半導体ウエハに配置されたデバイスと同じ位置に上記電極7を配置することが容易になり、また、上記プローブ基板3の製造コストを抑えることが可能となる。 When forming the electrodes of the probe substrate 3, it is preferable to set the positions where the electrodes 7 are formed based on a pad mask used for forming the electrodes of the semiconductor device to be measured. Thereby, it becomes easy to arrange the electrode 7 at the same position as the device arranged on the semiconductor wafer to be measured, and the manufacturing cost of the probe substrate 3 can be suppressed.
このような上記プローブ基板3を用いる場合には、測定対象となる半導体ウエハと上記プローブ基板3が重なるようにセットするのではなく、上記プローブ5のビーム長を考慮し、ビーム長だけ上記プローブ基板3をオフセットする必要がある。 When such a probe substrate 3 is used, the probe substrate 3 is not set so that the semiconductor wafer to be measured and the probe substrate 3 overlap each other, but the beam length of the probe 5 is taken into consideration, and the probe substrate is set by the beam length. 3 needs to be offset.
次に、分割されたプローブ基板3を用いる場合について説明を行う。複数に分割された上記プローブ基板3を用いる場合には、分割された状態の上記プローブ基板3を異方性導電部材4によってセラミック基板2と接合させる。 Next, the case where the divided probe substrate 3 is used will be described. When the probe substrate 3 divided into a plurality of parts is used, the probe substrate 3 in the divided state is joined to the ceramic substrate 2 by the anisotropic conductive member 4.
分割された上記プローブ基板3の接合の際には、分割された上記プローブ基板3を所定の間隔で配置してから接合する。この間隔を測定対象の半導体ウエハのスクライブラインの幅に合わせておく。また、上記プローブ基板3の分割ラインを、上記スクライブラインのいずれかに合わせておく。 When the divided probe substrates 3 are bonded, the divided probe substrates 3 are bonded at a predetermined interval. This interval is matched with the width of the scribe line of the semiconductor wafer to be measured. The dividing line of the probe substrate 3 is aligned with any of the scribe lines.
上記プローブ基板3の分割ラインを上述のように配置し、上記異方性導電部材4に、上記プローブ基板3の線膨張係数と近い線膨張係数を有するものを用いることにより、測定対象の半導体ウエハの熱膨張に追随することを可能とする。 By arranging the dividing lines of the probe substrate 3 as described above and using the anisotropic conductive member 4 having a linear expansion coefficient close to that of the probe substrate 3, a semiconductor wafer to be measured It is possible to follow the thermal expansion.
このように、本発明のプローブカード1は、異方性導電部材を用いてセラミック基板とプローブ基板を接合することにより、補強板が不要で、従来と比べて簡単な構造のプローブカードが可能となる。 As described above, the probe card 1 of the present invention can connect a ceramic substrate and a probe substrate using an anisotropic conductive member, so that a reinforcing plate is unnecessary and a probe card having a simpler structure than the conventional one can be realized. Become.
また、高価なセラミック基板を汎用回路基板とし、プローブ基板を検査対象となる半導体ウエハの種類に応じた専用品として対応することで、1つのセラミック基板で様々な検査対象物に対応可能となり、プローブカードの低コスト化に大きな効果がある。 In addition, by using an expensive ceramic substrate as a general-purpose circuit board and a probe substrate as a dedicated product according to the type of semiconductor wafer to be inspected, it becomes possible to handle various inspection objects with a single ceramic substrate. This has a great effect on cost reduction of the card.
また、このような構造から、セラミック基板が再利用可能であるので、プローブカードの仕様変更に際しても、低コストで対応可能となる。 Further, since the ceramic substrate can be reused from such a structure, it is possible to cope with a change in the specification of the probe card at a low cost.
そして、本発明のプローブカードの大きさは、カードを保持する機構及びウエハを保持する機構よりも若干大きい程度で済むことから、半導体検査装置の小型化も可能となる。 Since the size of the probe card of the present invention is slightly larger than the mechanism for holding the card and the mechanism for holding the wafer, the semiconductor inspection apparatus can be miniaturized.
1 プローブカード
2 セラミック基板
3 プローブ基板
4 異方性導電部材
5 プローブ
6 導電部
7 電極
8 貫通電極
9 パターン配線
10 導電部
11 外部接続電極
DESCRIPTION OF SYMBOLS 1 Probe card 2 Ceramic substrate 3 Probe substrate 4 Anisotropic conductive member 5 Probe 6 Conductive part 7 Electrode 8 Through electrode 9 Pattern wiring 10 Conductive part 11 External connection electrode
Claims (6)
表面に突出した導電部が設けられ、上記表面が上記異方性導電部材の一方の面に取付けられた第1の基板、
表面の所定位置に電極が形成され、上記表面が上記異方性導電部材の他方の面に取付けられたプローブ基板、
および、上記プローブ基板の上記電極に対応する所定位置の裏面に接合されたプローブを備えたことを特徴とするプローブカード。 An anisotropic conductive member that includes a conductive member in the layer and forms a conductive path by being pressed from the front and back sides,
A first substrate provided with a conductive portion projecting on a surface, wherein the surface is attached to one surface of the anisotropic conductive member;
An electrode is formed at a predetermined position of the surface, and the surface is attached to the other surface of the anisotropic conductive member;
And a probe card having a probe bonded to the back surface at a predetermined position corresponding to the electrode of the probe substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007197248A JP2009031192A (en) | 2007-07-30 | 2007-07-30 | Probe card and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007197248A JP2009031192A (en) | 2007-07-30 | 2007-07-30 | Probe card and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009031192A JP2009031192A (en) | 2009-02-12 |
JP2009031192A5 true JP2009031192A5 (en) | 2011-06-23 |
Family
ID=40401844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007197248A Pending JP2009031192A (en) | 2007-07-30 | 2007-07-30 | Probe card and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009031192A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101431915B1 (en) * | 2012-12-21 | 2014-08-26 | 삼성전기주식회사 | Pre space transformer and space transformer manufactured by the pre space transformer, and apparatus for inspecting semiconductor device with the space transformer |
KR101991073B1 (en) * | 2017-11-28 | 2019-06-20 | 주식회사 에스디에이 | Space Transformer for Probe Card and Manufacturing Method Thereof |
JP7223672B2 (en) * | 2019-11-08 | 2023-02-16 | 日本特殊陶業株式会社 | multilayer wiring board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3726431B2 (en) * | 1997-07-08 | 2005-12-14 | Jsr株式会社 | Circuit device inspection jig |
JP3188876B2 (en) * | 1997-12-29 | 2001-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | Method, test head and test apparatus for testing product chip |
US6441629B1 (en) * | 2000-05-31 | 2002-08-27 | Advantest Corp | Probe contact system having planarity adjustment mechanism |
JP4559733B2 (en) * | 2002-01-25 | 2010-10-13 | 株式会社アドバンテスト | Probe card and probe card manufacturing method |
-
2007
- 2007-07-30 JP JP2007197248A patent/JP2009031192A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101926922B1 (en) | Wiring board for device testing | |
JP4521611B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
TWI546911B (en) | Package structure and package method | |
KR20130127108A (en) | Space transformer for probe card and manufacturing method thereof | |
JP2007171140A (en) | Probe card, interposer, and interposer manufacturing method | |
JP4782964B2 (en) | Probe apparatus, manufacturing method thereof, and substrate inspection method using the same | |
JP2010021362A (en) | Method of manufacturing semiconductor device | |
JP2009031192A5 (en) | ||
JP2009031192A (en) | Probe card and method for manufacturing the same | |
JP4636419B2 (en) | Test piece manufacturing method and 90 ° bond strength measurement method for 90 ° bond strength measurement (Peeltest) of metal and same type metal clad material and metal and dissimilar material clad material | |
JP5774332B2 (en) | Ceramic substrate for probe card and manufacturing method thereof | |
JP3735556B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US7679382B2 (en) | Stepped PCB for probe card, probe card having the same and method for clamping the probe card | |
JP2011064705A (en) | Method of manufacturing semiconductor integrated circuit | |
KR100889636B1 (en) | Method for inspecting the bonding state of rfid chip using dummy bump and dummy pattern | |
JP2009276090A (en) | Probe card equipped with interposer | |
JP4850576B2 (en) | Manufacturing method of circuit module and collective substrate for circuit module used therefor | |
KR101327377B1 (en) | A probe card using F-PCB | |
TWI573507B (en) | Method for manufacturing transfer board | |
TWI792528B (en) | Probe card and wafer probing assembly thereof | |
KR101181520B1 (en) | Probe card and the process of manufacture | |
JP4492976B2 (en) | Semiconductor device | |
JP2011075489A (en) | Substrate for probe card, and probe card | |
KR100915326B1 (en) | Method of manufacturing an apparatus for inspecting electric condition | |
JP2012088115A (en) | Method of measuring electrical characteristics of electronic part and device for measuring electrical characteristics of electronic part used therefor |