JP2009031129A

JP2009031129A - 試験装置及び試験方法

Info

Publication number: JP2009031129A
Application number: JP2007195587A
Authority: JP
Inventors: Akira Taniguchi; 口晃谷
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-07-27
Filing date: 2007-07-27
Publication date: 2009-02-12

Abstract

【課題】自動的に検出される適切なセットリングタイムが反映されたテストプログラムを作成し、テストコストを低減できる試験装置を提供する。
【解決手段】ＤＵＴ６に対して所定電圧（電流）を印加し、出力値を測定するテストユニット２と、前記測定の結果を用いて試験条件毎に最適セットリングタイムを決定してセットリングタイム情報ファイルを作成するツール１と、前記セットリングタイム情報ファイル、ソケットファイル及びテストプログラムを格納するメモリ５と、前記セットリングタイム情報ファイルに基づき最長セットリングタイム情報ファイルを作成し、前記ソケットファイル及び前記テストプログラムをコンパイルして中間モジュールを作成するコンパイル部３と、前記最長セットリングタイム情報ファイル及び前記中間モジュールをリンクして実行モジュールを作成してテストユニット２に組み込むリンク部４と、を備える。
【選択図】図１

Description

本発明は、試験装置及び試験方法に関するものである。

ＤＣパラメトリックテストは被試験デバイス（Device Under Test：ＤＵＴ）の端子に電流又は電圧を印加し、出力と期待値とを比較してＤＵＴの良否判定を行うものである。このＤＣパラメトリックテストのソフトウェアはプログラム作成工程、デバック工程、相関データ採取工程を経て完成する。

プログラム作成工程ではソフトウェア開発者が各々のテストにおいてセットリングタイム（settling time：整定時間）を暫定的に決める。セットリングタイムとは、ＤＵＴに電圧あるいは電流を印加してから正常な測定値が得られるまでの待ち時間である。例えば外付けコンデンサを有する端子においては、コンデンサの充電時間以上の待ち時間をセットリングタイムとしなければ、入出力インピーダンスや出力電圧を安定的かつ正確に測定することができない。結果として、確実なＤＵＴの良否判定ができないことになる。

セットリングタイムはデバイスが有するトランジスタ特性ばらつきやプロセスによって異なるものである。例えば、あるテストではセットリングタイムを、トランジスタのオン電圧が高いデバイスには長く、オン電圧が低いデバイスには短く設定するが、違うテストでは設定するセットリングタイムが全く逆になる場合もある。新規回路などノウハウのないテストを行う場合、適切なセットリングタイムを設定することは困難である。

しかし、すべての端子に予め冗長なセットリングタイムを設定した場合、テスト時間が長くなり、結果としてテストコストを上昇させる。従って、適切なセットリングタイムを設定する必要がある。

このような点を鑑みて、試験条件に対応させてセットリングタイムを記憶したセットリングタイムテーブルを設け、テストユニットに設定される試験条件毎にセットリングタイムテーブルを参照し、セットリングタイムテーブルから最適セットリングタイムを選択して試験を実行するＩＣ試験装置が提案されている（例えば特許文献１参照）。

しかし、上記のＩＣ試験装置のように、セットリングタイムを記憶したテーブルを参照し、セットリングタイムを選択しながらのテストは処理が複雑であり、テストコスト低減の妨げになる。
特開平１０−１９９９９号公報

本発明は自動的に検出される適切なセットリングタイムが反映されたテストプログラムを作成し、ＤＣパラメトリックテストのソフトウェア開発期間を短縮でき、テストコストを低減できる試験装置及び試験方法を提供することを目的とする。

本発明の一態様による試験装置は、被試験デバイスに対して所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果を出力するテストユニットと、前記テストユニットから出力される前記測定結果を用いて試験条件毎に最適セットリングタイムを決定してセットリングタイム情報ファイルを作成するツールと、前記セットリングタイム情報ファイル、ソケットファイル及びテストプログラムを格納するメモリと、前記メモリに格納された前記セットリングタイム情報ファイルを用いて各試験の最長セットリングタイムを抽出して最長セットリングタイム情報ファイルを作成し、前記ソケットファイル及び前記テストプログラムをコンパイルして中間モジュールを作成するコンパイル部と、前記コンパイル部から出力された前記最長セットリングタイム情報ファイル及び前記中間モジュールをリンクして実行モジュールを作成して前記テストユニットに組み込むリンク部と、を備えるものである。

また、本発明の一態様による試験装置は、被試験デバイスに対して所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果を出力するテストユニットと、前記テストユニットから出力される前記測定結果を用いて試験条件毎に最適セットリングタイムを決定してセットリングタイム情報ファイルを作成するツールと、前記セットリングタイム情報ファイル、ソケットファイル及びテストプログラムを格納するメモリと、前記メモリに格納された前記セットリングタイム情報ファイルを用いて各試験の最長セットリングタイムを抽出して最長セットリングタイム情報ファイルを作成し、前記テストユニットに組み込み、前記ソケットファイル及び前記テストプログラムをコンパイルして中間モジュールを作成するコンパイル部と、前記コンパイル部から出力された前記中間モジュールをリンクして実行モジュールを作成して前記テストユニットに組み込むリンク部と、を備えるものである。

また、本発明の一態様による試験装置は、被試験デバイスに対して所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果を出力するテストユニットと、ソケットファイル及びテストプログラムを格納するメモリと、前記テストユニットから出力される前記測定結果を用いて試験条件毎に最適セットリングタイムを決定してセットリングタイム情報ファイルを作成し、前記セットリングタイム情報ファイルを用いて各試験の最長セットリングタイムを抽出して前記テストプログラムに組み込んでセットリングタイム設定済テストプログラムを作成するツールと、前記ソケットファイル及び前記ツールから出力された前記セットリングタイム設定済テストプログラムをコンパイルして中間モジュールを作成するコンパイル部と、前記コンパイル部から出力された前記中間モジュールをリンクして実行モジュールを作成し、前記テストユニットに組み込むリンク部と、を備えるものである。

本発明の一態様による試験方法は、被試験デバイスに所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果から試験条件毎に最適セットリングタイムを決定し、決定した前記最適セットリングタイムから各試験の最長セットリングタイムを抽出し、抽出した前記最長セットリングタイムを反映させたテストプログラムを実行して前記被試験デバイスの直流試験を行うものである。

本発明によれば、自動的に検出される適切なセットリングタイムが反映されたテストプログラムを作成し、ＤＣパラメトリックテストのソフトウェア開発期間が短縮でき、またテストコストを低減できる。

以下、本発明の実施の形態による試験装置を図面に基づいて説明する。

図１に本発明の実施形態に係る試験装置の概略構成を示す。試験装置はツール１、テストユニット２、コンパイル部３、リンク部４、メモリ５を備え、ＤＵＴ／テストボード６に対する試験（ＤＣパラメトリックテスト）を行う。

ツール１はユーザ７からセットリングタイム抽出情報が与えられる。セットリングタイム抽出情報にはセットリングタイムの最大値Ｔｍａｘ、最小値Ｔｍｉｎ、ステップ幅Ｔｓｔｅｐ、最適値判断条件が含まれる。

ツール１はこのセットリングタイム抽出情報に含まれるセットリングタイムの最大値、最小値、ステップ幅に基づいて制御信号ＣＳを生成し、テストユニット２へ出力してテストユニット２を制御する。

テストユニット２は制御信号ＣＳに基づいてＤＵＴ／テストボード６の端子に所定電圧又は所定電流を印加し、出力を測定する。所定電圧（電流）を印加して時間Ｔｍｉｎ経過してから時間Ｔｍａｘ経過するまでの間、時間Ｔｓｔｅｐ毎に出力の測定を行う。例えばＴｍｉｎが０[msec]、Ｔｍａｘが１００[msec]、Ｔｓｔｅｐが１[msec]の場合、電圧（電流）印加から０[msec]〜１００[msec]の間に１[msec]刻みで出力の測定を行う。測定終了後、テストユニット２により測定されたＤＵＴ／テストボード６の出力情報がツール１に出力される。

ツール１はテストユニット２より与えられる出力情報とユーザ７から与えられる最適値判断条件に基づいて、最適なセットリングタイム値を求める。テストユニット２より与えられる出力情報の一例を図２に示す。ＤＵＴ／テストボード６の出力電圧は時間経過に伴って安定化する。ツール１は最適値判断条件に基づいて最適なセットリングタイム値Ｔｓを求める。

最適値判断条件は、例えば「測定値の変動幅が設定範囲内で収まる」や「測定値がスペック幅の設定範囲内に収まる」等である。また、求めたセットリングタイム値Ｔｓに所定値を上乗せするようにしてもよい。ユーザ７はこのような条件をプログラムで記述するか、又はツールのユーティリティメニュで指定する。これにより、テスト内容に応じて最適値判断条件を指定することができ、テスト内容毎に最適なセットリングタイム値の定義をユーザによって指定することができる。このようにユーザ７から指定された最適値判断条件に基づいて最適なセットリングタイム値Ｔｓが求まるため、ユーザニーズに従った最適セットリングタイム値を指定することができる。

ツール１は、求めた最適なセットリングタイム値Ｔｓ、テスト番号、ＤＵＴ／テストボード６の測定端子番号等を含むセットリングタイム情報ファイルを作成し、メモリ５に格納する。セットリングタイム情報ファイルの一例を図３に示す。図３では左からテスト番号、端子番号、セットリングタイム値の順で表記されている。

メモリ５にはテストプログラム、ソケットファイル及びセットリングタイム情報ファイルが格納される。テストプログラムはユーザ７により例えばＣ言語で作成されたプログラムである。ソケットファイルはＤＵＴ側のＩＣの番号とテストボードの番号との関係を示す情報等を含む。

コンパイル部３はメモリ５からテストプログラム、ソケットファイル及びセットリングタイム情報ファイルを取り出す。コンパイル部３はテストプログラム及びソケットファイルをコンパイルし、中間モジュールを作成する。ここでコンパイルとは、Ｃ言語等で記述されているプログラムをチェックし、それをアセンブラ言語等に翻訳することをいう。

また、コンパイル部３はセットリングタイム情報ファイルから各テストにおける最長のセットリングタイム値を抽出し、これらの値を有するワーストセットリング情報ファイル（最長セットリングタイム情報ファイル）を作成する。

リンク部４はコンパイル部３により作成された中間モジュール及びワーストセットリング情報ファイルをリンクし、実行モジュールを作成し、テストユニット２に組み込む。ここでリンクとは、コンパイル部３で作成された中間モジュールを１つのモジュールに結合することをいう。

コンパイル及びリンクについて図４を用いてさらに説明する。ここでは一例としてテストプログラムはＣ言語で作成されたものとする。

ユーザ（プログラマ）により作成されたテストプログラムであるＣプログラム群４１はコンパイル部３において、プログラムチェックされ、Ｃ言語の規則に従ってプログラミングされているか、また変数の型は定義したものでプログラミングされているかなどがチェックされる。プログラムチェックの結果、問題があればエラーメッセージを表示してユーザ（プログラマ）にプログラムを修正させる。プログラムチェックがＯＫであれば、Ｃプログラム群４１をコンピュータが理解でき、かつ実行可能な形式であるアセンブラ形式に翻訳し、複数のアセンブラプログラムを含む中間モジュール４３を生成する。また、コンパイル部３はセットリングタイム情報ファイル４２からワーストセットリング情報ファイル４４を生成する。

リンク部４は中間モジュール４３に含まれる複数のアセンブラプログラム及びワーストセットリング情報ファイル４４を１つのモジュールに結合し、実行モジュール４５を生成する。また、リンク部４は、Ｃ言語に標準的に準備されている関数等を標準ライブラリ４６と結合する。

テストユニット２はワーストセットリング情報ファイルがリンクされた実行モジュールが組み込まれ、実行モジュール内のセットリングタイム値の情報に基づき各試験における最適なセットリングタイムを指定し、ＤＵＴ／テストボード６を制御し、試験を行う。

このように最適なセットリングタイム値が自動的に検出されてテストプログラムに反映されるため、テストプログラム作成が容易になる。また、最適なセットリングタイム値により試験を行うため、試験時間を短くすることができる。また、最適なセットリングタイム値がテストプログラムに反映されるため、テストユニットはテーブルを参照したりせず単純にプログラム（実行モジュール）を実行するだけでよく、処理が簡易になり、テストコストを低減できる。

上述した実施の形態は一例であって限定的なものではないと考えられるべきである。例えば、上記実施形態ではワーストセットリング情報ファイルはリンク部４により中間モジュールとリンクされていたが、リンク部４を介さずに直接テストユニット２に組み込むようにしてもよい。

また、図５に示すように、ツール１がセットリングタイム情報ファイル５１から各テストにおける最長のセットリングタイム値を抽出し、テストプログラム５２に反映させてセットリングタイム設定済テストプログラム５３を生成し、コンパイル部３がセットリングタイム設定済テストプログラム５３とソケットファイル５４をコンパイルして中間モジュール５５を生成し、リンク部４が中間モジュール５５をリンクさせて実行モジュール５６を生成し、テストユニット２に組み込むようにしてもよい。

本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施形態に係る試験装置の概略構成図である。出力情報の一例を示すグラフである。セットリングタイム情報ファイルの一例を示す図である。コンパイル処理及びリンク処理を示す図である。変形例による処理フローを示す図である。

符号の説明

１ツール
２テストユニット
３コンパイル部
４リンク部
５メモリ
６ＤＵＴ／テストボード
７ユーザ

Claims

被試験デバイスに対して所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果を出力するテストユニットと、
前記テストユニットから出力される前記測定結果を用いて試験条件毎に最適セットリングタイムを決定してセットリングタイム情報ファイルを作成するツールと、
前記セットリングタイム情報ファイル、ソケットファイル及びテストプログラムを格納するメモリと、
前記メモリに格納された前記セットリングタイム情報ファイルを用いて各試験の最長セットリングタイムを抽出して最長セットリングタイム情報ファイルを作成し、前記ソケットファイル及び前記テストプログラムをコンパイルして中間モジュールを作成するコンパイル部と、
前記コンパイル部から出力された前記最長セットリングタイム情報ファイル及び前記中間モジュールをリンクして実行モジュールを作成して前記テストユニットに組み込むリンク部と、
を備える試験装置。
被試験デバイスに対して所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果を出力するテストユニットと、
前記テストユニットから出力される前記測定結果を用いて試験条件毎に最適セットリングタイムを決定してセットリングタイム情報ファイルを作成するツールと、
前記セットリングタイム情報ファイル、ソケットファイル及びテストプログラムを格納するメモリと、
前記メモリに格納された前記セットリングタイム情報ファイルを用いて各試験の最長セットリングタイムを抽出して最長セットリングタイム情報ファイルを作成し、前記テストユニットに組み込み、前記ソケットファイル及び前記テストプログラムをコンパイルして中間モジュールを作成するコンパイル部と、
前記コンパイル部から出力された前記中間モジュールをリンクして実行モジュールを作成して前記テストユニットに組み込むリンク部と、
を備えることを特徴とする試験装置。
被試験デバイスに対して所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果を出力するテストユニットと、
ソケットファイル及びテストプログラムを格納するメモリと、
前記テストユニットから出力される前記測定結果を用いて試験条件毎に最適セットリングタイムを決定してセットリングタイム情報ファイルを作成し、前記セットリングタイム情報ファイルを用いて各試験の最長セットリングタイムを抽出して前記テストプログラムに組み込んでセットリングタイム設定済テストプログラムを作成するツールと、
前記ソケットファイル及び前記ツールから出力された前記セットリングタイム設定済テストプログラムをコンパイルして中間モジュールを作成するコンパイル部と、
前記コンパイル部から出力された前記中間モジュールをリンクして実行モジュールを作成し、前記テストユニットに組み込むリンク部と、
を備えることを特徴とする試験装置。
前記ツールは最適値判断条件が与えられ、前記最適値判断条件に基づき前記測定結果を用いて試験条件毎に前記最適セットリングタイムを決定することを特徴とする請求項１乃至３のいずれかに記載の試験装置。
被試験デバイスに所定電圧又は所定電流を印加し、前記被試験デバイスからの出力値を測定し、測定結果から試験条件毎に最適セットリングタイムを決定し、決定した前記最適セットリングタイムから各試験の最長セットリングタイムを抽出し、抽出した前記最長セットリングタイムを反映させたテストプログラムを実行して前記被試験デバイスの直流試験を行うことを特徴とする試験方法。