JP2009011074A - 電力変換装置 - Google Patents

Abstract

【課題】寄生回路パラメータの蓄積エネルギーの充放電による半導体素子の損失上昇を抑制することにより、高電力密度を実現した電力変換装置を提供する。
【解決手段】半導体素子に直列に半導体素子のオン抵抗値と同程度の値を有する抵抗器を設置することにより、電力変換回路に存在する寄生回路パラメータの充放電エネルギーの消費を半導体素子と電力変換回路に設置した抵抗器で分担させ、半導体素子の損失上昇を抑制する。
【選択図】図２

Description

本発明は、電力変換装置に関し、特に、電力変換装置の高電力密度化に関する。

電気自動車や情報通信用電源装置では、電力変換装置の高電力密度化が要求されている。電力変換装置の高電力密度化は、電力変換装置の体積を減少させることにより達成され、その方法は、（１）電力変換装置の損失を低減し、冷却装置体積を小型化する、（２）スイッチング周波数を上昇させ、LCフィルタなどの受動部品体積を小型化する、の２つが基本となる。

上記を実現するためには、トランジスタやダイオードなどの半導体素子のスイッチング時に発生するスイッチング損失を低減させる必要がある。ハードスイッチング方式の電力変換装置の場合、スイッチング時間を短縮することによりスイッチング損失を低減できる。

電力変換器の主回路には、所定の回路動作を実現するために設けられた抵抗R、インダクタンスL、静電容量Cなどの真性回路パラメータだけではなく、主回路を構成する配線構造を実現する上で必然的に発生する寄生インダクタンスLs、寄生キャパシタンスCsなどの寄生回路パラメータが存在する。

これらの寄生回路パラメータは、半導体素子のスイッチング動作に伴い充放電し、その充放電エネルギーは半導体素子の抵抗成分でエネルギー損失として消費される。また、スイッチング時間を短縮することにより、スイッチング損失に占める寄生回路パラメータの充放電エネルギー損失の割合が大きくなってくるので、これらによる半導体素子の損失が無視できない量になってくる。したがって、ハードスイッチング方式の電力変換装置の場合、寄生回路パラメータの充放電エネルギー損失による半導体素子の温度上昇を考慮した電力変換装置の熱設計が必要である。

従来の電力変換装置の熱設計では、半導体素子の損失による発熱を高効率に冷却するために、半導体素子と冷却装置の間に銅などの高熱伝導率材料で構成されたヒートスプレッダを設置し、半導体素子の実効的な放熱面積を上昇させることにより、半導体素子の動作温度を設計値以下に保つようにしている。半導体素子の熱は、ヒートスプレッダ内で半導体素子とヒートスプレッダの接触方向に対して垂直方向に放散されるので、半導体素子の実効的な放熱面積が大きくなる。この効果により、半導体素子と冷却装置と間の熱抵抗を小さくすることが可能になり、半導体素子を効率的に冷却することができる。

しかしながら、電力変換装置の高電力密度化を目的としたスイッチング周波数の高周波化に伴い、半導体素子のスイッチング損失が増加するので、導通損失とスイッチング損失の和で定義される半導体素子損失が増加する。

また、半導体素子の特性改善によるオン抵抗の減少に伴い、同一電流定格における半導体素子のチップ面積が縮小され、その結果、半導体素子の単位面積当たりの発熱量で定義される発熱密度（単位：Ｗ／ｃｍ^２）が上昇する。したがって、電力変換装置の熱設計において、ヒートスプレッダの利用だけでは半導体素子を許容動作温度以下で動作させることが困難である。

本発明は、このような点に鑑みてなされたものであり、寄生回路パラメータの充放電エネルギーを半導体素子と半導体素子に直列に設置した半導体素子のオン抵抗値と同程度の抵抗値を有する抵抗器で分担することにより、半導体素子の損失を低減させ、半導体素子の発熱を抑制し、高電力密度化を達成する電力変換装置を提供することを目的とする。

本発明の電力変換装置は、直流或いは交流電力が印加される入力端子間に直流リンクキャパシタを接続すると共に、該直流リンクキャパシタ両端に、直列接続の還流ダイオード及び半導体素子を接続し、かつ、還流ダイオード両端にフィルタを介して負荷を接続して、該半導体素子のスイッチングパターンを制御することにより、前記負荷の要求に応じた電力形態に電力変換がなされる。前記直流リンクキャパシタ両端に接続される前記還流ダイオード及び前記半導体素子と直列に該半導体素子のオン抵抗値と同程度〜１０倍の範囲にある抵抗値を有する抵抗器を接続し、寄生回路パラメータの蓄積エネルギーを前記抵抗器で消費させる。

本発明による電力変換装置は、寄生回路パラメータの充放電エネルギーを半導体素子と直列に設置した抵抗器で消費させることが可能である。その結果、従来の電力変換装置では実現できなかった次のような効果が本発明を適用する事により実現できる。

（１）本発明によれば、寄生回路パラメータの充放電損失による半導体素子の損失の上昇を抑制し、半導体素子を低い温度で動作させることが可能になり、半導体素子を冷却するための冷却装置を小型化することが可能になる。
（２）本発明によれば、電力変換回路内の発熱部が半導体素子に集中することなく、電力変換回路全体により均一化することにより、電力変換装置の冷却性能を向上させることが可能になる。
（３）本発明によれば、半導体素子を低い温度で動作させることが可能になり、半導体素子の信頼性が向上する。
（４）本発明によれば、半導体素子を高い電流密度で動作させることが可能になり、半導体素子の小チップ面積化が可能になり、半導体素子の低コスト化が可能になる。

以下、本発明の実施形態を、図面を用いて説明する。図１は、本発明を適用可能の一般的な、ハードスイッチング方式の電力変換装置の基本等価回路図を示す。ハードスイッチング方式の電力変換装置における半導体素子の挙動は、一般的に、図１の等価回路で説明できる。等価回路は、入力端子１、直流リンクキャパシタ２、還流ダイオード３、トランジスタ（半導体素子）４、ゲートドライブ回路５、ゲート抵抗６、フィルタインダクタ７、フィルタキャパシタ８、負荷抵抗９、寄生インダクタンス１０、ハイサイド寄生キャパシタンス１１、ローサイド寄生キャパシタンス１２から構成される。寄生インダクタンス１０、ハイサイド寄生キャパシタンス１１、ローサイド寄生キャパシタンス１２は、回路機能として意図的に設置したものではなく、配線に伴い寄生的に存在するインダクタンスとキャパシタンスのこと示す。

図１に示す電力変換装置では、入力端子１から電力が供給され、ゲートドライブ回路５からトランジスタ４にゲート信号を入力することにより、トランジスタ４がオン／オフのスイッチング動作を行い、フィルタインダクタ７、フィルタキャパシタ８によって電圧・電流波形が平滑化され、負荷９に所定の形態の電力が供給される。還流ダイオード３は、トランジスタ４がオフ状態の時に、負荷電流を還流させるための機能を有する。トランジスタ４のスイッチングパターンを制御することにより、負荷９の要求に応じた電力形態に電力変換がなされる。電力変換の形式として、直流から直流、直流から交流、交流から直流、交流から交流が存在する。

次に、図１の回路において、寄生回路パラメータの蓄積エネルギーが半導体素子で損失する過程を説明する。回路は定常状態とし、負荷９には、所定の定常電流が流れているとする。まず、トランジスタ４がオンする。この時、寄生インダクタンス１０とハイサイド寄生キャパシタンス１１は、直流リンクキャパシタ２、寄生インダクタンス１０、ハイサイド寄生キャパシタンス１１、還流ダイオード３、トランジスタ４の回路ループを流れる電流によって充電される。この回路ループにおける抵抗成分は、トランジスタ４のオン抵抗である。したがって、ハイサイド寄生キャパシタンス１１に蓄積されるエネルギーと等しいエネルギーがトランジスタ４の抵抗成分で消費されてトランジスタ４の損失となる。

次に、トランジスタ４がオフする。この時、寄生インダクタンス１０に蓄積されていたエネルギーは、直流リンクキャパシタ２、寄生インダクタンス１０、ハイサイド寄生キャパシタンス１１、還流ダイオード３、トランジスタ４、ローサイド寄生キャパシタンス１２の回路ループを流れる電流によって放電される。この回路ループにおける抵抗成分は、還流ダイオード３の内部抵抗とトランジスタ４の内部抵抗である。したがって、寄生インダクタンス１０の放電エネルギーは還流ダイオード３および、トランジスタ４の内部抵抗で消費されて、還流ダイオード３および、トランジスタ４の損失となる。

図２は、本発明を、図１に示したハードスイッチング方式の電力変換装置に適用した場合の等価回路図である。等価回路は、入力端子１、直流リンクキャパシタ２、還流ダイオード３、トランジスタ４、ゲートドライブ回路５、ゲート抵抗６、フィルタインダクタ７、フィルタキャパシタ８、負荷９、寄生インダクタンス１０、ハイサイド寄生キャパシタンス１１、ローサイド寄生キャパシタンス１２、寄生回路パラメータの蓄積エネルギーを消費させるための抵抗器１３から構成される。

定常状態の回路において、トランジスタ４がターン・オンすると、寄生インダクタンス１０とハイサイド寄生キャパシタンス１１は、直流リンクキャパシタ２、抵抗器１３、寄生インダクタンス１０、ハイサイド寄生キャパシタンス１１、還流ダイオード３、トランジスタ４の回路ループを流れる電流によって充電される。

ハイサイド寄生キャパシタンス１１の充電エネルギーは、抵抗器１３とトランジスタ４の抵抗で消費される。
抵抗器１３の抵抗値をトランジスタ４の抵抗値と実質上同じにした場合は、ハイサイド寄生キャパシタンス１１の充電エネルギーの５０％は抵抗器１３で消費され、残りの５０％はトランジスタ４で消費される。なお、通常のトランジスタのON状態での抵抗値は，0.01オーム〜1オーム程度であるので、抵抗器１３の抵抗値もこの程度の範囲の値になる。また、抵抗器１３の抵抗値をトランジスタ４の抵抗値よりも十分大きくした場合は、ハイサイド寄生キャパシタンス１１の蓄積エネルギーの全てが抵抗器１３で消費されることになる。このように、抵抗器で消費するエネルギー量は、挿入する抵抗器の抵抗値と半導体素子の抵抗値の比率によって決定される。抵抗器の抵抗値は何オームであってもエネルギーを消費する効果はあるが，値が小さすぎるとほとんど意味が無い。一方，値を大きくしていくと抵抗器でのエネルギー消費量が飽和していき，また，抵抗器での導通損失が増えていくので，大きくしすぎるのも良くない。このようなことから，抵抗器の抵抗値は半導体素子の抵抗値と同程度〜10倍程度が適当な値である。同程度にすると寄生パラメータのエネルギーの５０％，10倍にすると約９０％が抵抗器で消費されることになる。

定常状態の回路において、トランジスタ４がターン・オフすると、寄生インダクタンス１０に蓄積されていたエネルギーは放電し、放電電流は、直流リンクキャパシタ２、抵抗器１３、寄生インダクタンス１０、還流ダイオード３、ハイサイド寄生キャパシタンス１１、トランジスタ４、ローサイド寄生キャパシタンス１２のループに流れる。

寄生インダクタンス１０の放電エネルギーは、抵抗器１３、還流ダイオード３の抵抗、トランジスタ４の抵抗で消費される。
抵抗器１３の抵抗値を還流ダイオード３とトランジスタ４のそれぞれの抵抗値の和と同じにした場合は、寄生インダクタンス１０の蓄積エネルギーの５０％は抵抗器１３で消費され、残りの５０％は還流ダイオード３とトランジスタ４で消費される。また、抵抗器１３の抵抗値を還流ダイオード３とトランジスタ４の抵抗値の和よりも十分大きくした場合は、回路寄生インダクタンス１０の蓄積エネルギーの全てが抵抗器１３で消費されることになる。

図３は、図２に示した電力変換装置の回路配置を示す平面図である。図３に示す電力変換装置は、回路基板１、入力端子２、直流リンクキャパシタ３、主回路銅配線４、回路寄生パラメータのエネルギー消費用抵抗器（以下、抵抗器と示す）５、還流ダイオード６、トランジスタ７、ＬＣフィルタ８、ゲート駆動回路９、出力端子１０、から構成されるＤＣ−ＤＣコンバータである。

入力端子２から入力された直流電力は、トランジスタ４と還流ダイオード６によりスイッチングされ、ＬＣフィルタ８により電圧・電流波形が形成され、出力端子１０から変換された直流電力が出力される。

トランジスタ４は、ゲート駆動回路９からゲート信号を入力することによりスイッチングする。還流ダイオード６は、トランジスタ４がオフすると、還流動作モードになりオンする。また、トランジスタ４がオンすると、還流動作モードが終了し、オフする。

抵抗器５は、主回路銅配線中に設置されており、寄生回路パラメータの充放電エネルギーの一部または、全てを消費するので、還流ダイオード６とトランジスタ７の発熱を低減できる。また、回路基板１の発熱箇所を抵抗器５、還流ダイオード６、トランジスタ７に分散させることにより、効率的な冷却が可能になる。

図３では、抵抗器５が直流リンクキャパシタ３と還流ダイオード６の間に設置されている場合を取り上げて説明したが、抵抗器５の設置位置は、直流リンクキャパシタ３とトランジスタ７の間または、還流ダイオード６とトランジスタ７の間の場合も考えられる。

図４は、本発明の電力変換装置の別の例として、トランジスタチップと回路寄生パラメータのエネルギー消費用抵抗器（以下、抵抗器と示す）を同一のパッケージに搭載し、パワーモジュール化した場合の回路配置を示す平面図である。図示の電力変換装置は、回路基板１、入力端子２、直流リンクキャパシタ３、主回路銅配線４、還流ダイオード５、トランジスタチップ６、抵抗器７、パワーモジュールのケース８、ＬＣフィルタ９、ゲート駆動回路１０、出力端子１１、から構成される。

図４に示す電力変換器は、トランジスタチップ６と直列に接続された抵抗器７がパワーモジュールとして同一のケース８の中に含まれている。
抵抗器７は、寄生回路パラメータの充放電エネルギーの一部または、全てを消費するので、トランジスタチップ６の発熱を低減できる。また、モジュールの発熱を抵抗器７とトランジスタチップ６で分散させることにより、モジュールの効率的な冷却が可能になる。

図５は、寄生インダクタンス蓄積エネルギー消費用抵抗器を設置することによる半導体素子の損失（導通損失とスイッチング損失の和）の変化の計算結果を示す図である。計算条件を以下に説明する。電力変換回路は、図２に示した回路であり、直流電圧３８０V、負荷電流４５A、トランジスタとしてMOSFETを使用しそのオン抵抗0.13オーム、スイッチング周波数１００ｋHz、MOSFETのデューティ0.35、回路寄生インダクタンス１０ｎH〜４５０ｎH、回路全体の抵抗値に対する寄生インダクタンス蓄積エネルギー消費用抵抗器の抵抗値の比率αは０〜１である。α＝０は、寄生インダクタンス蓄積エネルギー消費用抵抗器が設置されていない場合であり、α＝１は、寄生インダクタンス蓄積エネルギーが消費用抵抗器で１００％消費される場合である。
図５に示されるように、αを上昇させることにより、MOSFETの損失が減少する。

一般的なハードスイッチング電力変換回路の基本等価回路図 本発明を具体化する電力変換装置の等価回路図 図２に示した電力変換装置の平面図 本発明の電力変換装置の別の例の回路配置を示す平面図 寄生インダクタンス蓄積エネルギー消費用抵抗器を設置することによる半導体素子の損失の変化の計算結果

Claims (3)

1. 直流或いは交流電力が印加される入力端子間に直流リンクキャパシタを接続すると共に、該直流リンクキャパシタ両端に、直列接続の還流ダイオード及び半導体素子を接続し、かつ、還流ダイオード両端にフィルタを介して負荷を接続して、該半導体素子のスイッチングパターンを制御することにより、前記負荷の要求に応じた電力形態に電力変換がなされる電力変換装置において、
   前記直流リンクキャパシタ両端に接続される前記還流ダイオード及び前記半導体素子と直列に該半導体素子のオン抵抗値と同程度〜１０倍の範囲にある抵抗値を有する抵抗器を接続し、寄生回路パラメータの蓄積エネルギーを前記抵抗器で消費させることを特徴とする電力変換装置。
2. 前記抵抗器を、前記直流リンクキャパシタと前記半導体素子を接続する配線部に設置した請求項１に記載の電力変換装置。
3. 前記抵抗器を、前記半導体素子と同一のパッケージに搭載した請求項１に記載の電力変換装置。