JP2009010057A - Electron device mounting method - Google Patents
Electron device mounting method Download PDFInfo
- Publication number
- JP2009010057A JP2009010057A JP2007168313A JP2007168313A JP2009010057A JP 2009010057 A JP2009010057 A JP 2009010057A JP 2007168313 A JP2007168313 A JP 2007168313A JP 2007168313 A JP2007168313 A JP 2007168313A JP 2009010057 A JP2009010057 A JP 2009010057A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- electronic device
- bump
- electronic
- electronic devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、電子素子の実装方法に関する。より詳しくは、電子デバイス用接着層付き電子デバイス基板をダイシングにより個片化し、電子素子を実装回路基板に直接電気的接続する、電子素子の実装方法に関する。 The present invention relates to an electronic device mounting method. More specifically, the present invention relates to a method for mounting an electronic device, in which an electronic device substrate with an adhesive layer for electronic devices is separated into pieces by dicing, and the electronic device is directly electrically connected to a mounting circuit board.
近年、半導体装置の小型化と高密度化に伴い、半導体チップを回路基板に実装する方法として、フリップチップ実装（ダイレクトチップアタッチ実装）が注目され、急速に広まってきている。フリップチップ実装においては、接合部分の接続信頼性を確保するための方法として、半導体チップ上に形成されたバンプと回路基板の電極パッドを接合した後に、半導体チップと回路基板との隙間に液状封止接着剤を注入し硬化させることが一般的な方法として採られていた。 In recent years, with the miniaturization and high density of semiconductor devices, flip chip mounting (direct chip attach mounting) has been attracting attention and rapidly spreading as a method for mounting a semiconductor chip on a circuit board. In flip chip mounting, as a method for ensuring the connection reliability of the joint portion, the bump formed on the semiconductor chip and the electrode pad of the circuit board are joined, and then liquid sealed in the gap between the semiconductor chip and the circuit board. It has been adopted as a general method to inject and cure the adhesive.
また、近年、バンプ付き半導体ウェハに樹脂フィルムを仮接着した後、ダイシングにより半導体ウェハを個別半導体チップとし、次に、半導体チップを回路基板にフリップチップ接続し、電気的接合と樹脂封止を同時に行う方法およびそれに使用する接着フィルムが提案されている（例えば、特許文献１〜３参照）。この方法によれば、接着フィルムと半導体チップの接着面積をほぼ同じにすることができ、液状封止接着剤を用いた場合に比べ、半導体チップに対する接着組成物のはみ出しが非常に少ない。しかし、回路基板上に半導体チップを実装する場合、用いる接着フィルムに十分な透明性がないとバンプとパッドの位置合わせが難しいという課題があった。また、これらの方法を用いて電気的接合と樹脂封止を同時に行う場合、電気的信頼性が不十分であった。 In recent years, after a resin film is temporarily bonded to a semiconductor wafer with bumps, the semiconductor wafer is made into individual semiconductor chips by dicing, and then the semiconductor chip is flip-chip connected to a circuit board, so that electrical bonding and resin sealing are simultaneously performed. The method to perform and the adhesive film used for it are proposed (for example, refer patent documents 1-3). According to this method, the adhesive area between the adhesive film and the semiconductor chip can be made substantially the same, and the protrusion of the adhesive composition to the semiconductor chip is very small as compared with the case where a liquid sealing adhesive is used. However, when a semiconductor chip is mounted on a circuit board, there is a problem in that it is difficult to align the bump and the pad unless the adhesive film used has sufficient transparency. Moreover, when electrical joining and resin sealing are simultaneously performed using these methods, electrical reliability is insufficient.
また、熱硬化機構の異なる２種類の成分を含む接着フィルムを用いて、バンプを回路基板の電極パッド上に低温側硬化成分の８０％反応温度で加熱しながら仮圧着し、バンプとパッドの導通を確認した後、仮圧着の温度よりも高い温度で本圧着を行なう方法が示されている（例えば、特許文献４参照）。しかしながら、特許文献１〜３と同様に、用いる接着フィルムの透明性がないとバンプとパッドの位置合わせが難しいという課題があった。さらに、特許文献４の手法では硬化率が８０％以上と大きいため、本圧着時の圧力を大きくしてもバンプがパッドに到達できず、歩留まり良く電気的な導通を得ることが難しいという課題があった。
本発明は、上記課題を解決すべく、ダイシング時およびフリップチップ実装時のアライメントマークの認識が良好で、電気的接続信頼性の高い電子素子の実装方法を提供する。 In order to solve the above-described problems, the present invention provides a method for mounting an electronic device that has good recognition of alignment marks during dicing and flip-chip mounting and high electrical connection reliability.
すなわち本発明は、電子素子上に形成されたバンプと実装回路基板上に形成された電極パッドとを接触接続する電子素子の実装方法であって、少なくとも（Ａ）バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された複数の電子素子を有する電子デバイス基板をダイシングにより個片化する工程、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程および（Ｃ）電子デバイス用接着層を硬化させる本圧着工程を有する電子素子の実装方法である。 That is, the present invention is a method of mounting an electronic device in which a bump formed on the electronic device and an electrode pad formed on a mounting circuit board are contact-connected, and at least (A) a light transmittance of 70 on the bump forming surface. A step of dicing an electronic device substrate having a plurality of electronic elements on which an adhesive layer for electronic devices of not less than 100% and not more than 100% is formed by dicing; (B) an electronic element on which an adhesive layer for electronic devices is formed A method of mounting an electronic device comprising: a temporary crimping step of crimping an electrode pad on a mounting circuit board at a temperature and electrically connecting the bump and the electrode pad; and (C) a final crimping step of curing the adhesive layer for an electronic device. is there.
本発明によれば、ダイシング時およびフリップチップ実装時のアライメントマークの認識が良好な電子デバイス用接着層を用い、さらに電子デバイス用接着組成物の流動性が高い状態で電子素子のバンプと実装回路基板の電極パッドの間の導通をとることにより、電気的接続信頼性の高い電子素子の実装を実現するものである。 According to the present invention, an electronic device adhesive layer having good recognition of alignment marks at the time of dicing and flip-chip mounting is used, and further, the electronic device bump and mounting circuit in a state where the fluidity of the electronic device adhesive composition is high. By providing conduction between the electrode pads of the substrate, mounting of an electronic element with high electrical connection reliability is realized.
本発明における電子素子とは、半導体チップ、半導体パッケージ、モジュールなどの電気的な能動機能を有する素子のことである。本発明における電子デバイス基板とは、これらの電子素子が複数並列に形成された板状もしくはシート状のものである。具体的には、ＬＳＩ加工された半導体ウェハや複数のモジュールやパッケージが並列して形成された基板が挙げられる。電子デバイス基板の外形は角形、丸形、一部に直線部を含む丸形などいずれでもよく、特に限定はされない。電子デバイス基板に用いられる基板としては、シリコンやＧａＡｓなどの半導体ウェハ、ガラスウェハ、ガラスエポキシ基板、セラミックス基板などが挙げられる。 The electronic element in the present invention is an element having an electrically active function such as a semiconductor chip, a semiconductor package, or a module. The electronic device substrate in the present invention is a plate or sheet having a plurality of these electronic elements formed in parallel. Specifically, a semiconductor wafer processed with LSI and a substrate on which a plurality of modules and packages are formed in parallel can be cited. The external shape of the electronic device substrate may be any of a square shape, a round shape, a round shape including a straight portion in part, and is not particularly limited. Examples of the substrate used for the electronic device substrate include a semiconductor wafer such as silicon and GaAs, a glass wafer, a glass epoxy substrate, and a ceramic substrate.
本発明における実装回路基板としては、少なくとも電極パッドが形成されたガラス基板や樹脂フィルム基板、ガラスエポキシ基板、セラミックス基板等が用いられる。電子デバイス基板は、電子デバイス用接着層が形成されたものである。電子デバイス用接着層を形成する電子デバイス用接着組成物は、（ａ）１分子内に３個以上のエポキシ基を有し、エポキシ当量が１５０〜２５０ｇ／ｅｑであり、かつ２５℃、１．０１３×１０５Ｎ／ｍ２条件下で固形であるエポキシ化合物（固形エポキシ化合物）と（ｂ）２５℃、１．０１３×１０５Ｎ／ｍ２において液状であるエポキシ化合物とを含有し、（ｂ）の含有量が（ａ）１００重量部に対し２５〜７０重量部であることが好ましい。 As the mounting circuit board in the present invention, a glass substrate, a resin film substrate, a glass epoxy substrate, a ceramic substrate, or the like on which at least an electrode pad is formed is used. The electronic device substrate has an electronic device adhesive layer formed thereon. The adhesive composition for electronic devices that forms the adhesive layer for electronic devices has (a) three or more epoxy groups in one molecule, an epoxy equivalent of 150 to 250 g / eq, and 25 ° C., 1. An epoxy compound (solid epoxy compound) that is solid under 013 × 10 5 N / m 2 conditions, and (b) an epoxy compound that is liquid at 25 ° C. and 1.013 × 10 5 N / m 2 , It is preferable that content of b) is 25-70 weight part with respect to 100 weight part of (a).
固形エポキシ化合物とは、２５℃、１．０１３×１０５Ｎ／ｍ２条件下で固形である、すなわち１５０Ｐａ・ｓを越える粘度を示すものである。（ａ）固形エポキシ化合物を用いることにより密度の高い網目構造を構成できるため、得られる電子デバイス用接着組成物は各種薬品に耐性を発現する。このため、各種溶剤、特にＮ−メチルピロリドンに対して完全不溶とすることができる。また、（ａ）固形エポキシ化合物は、加熱により容易に軟化するので、バンプ付き電子デバイス基板に熱ラミネートすることができ、かつ電子素子上のバンプなどの凹凸によく追従し、空隙無く密着させることができる。 The solid epoxy compound is solid under the conditions of 25 ° C. and 1.013 × 10 5 N / m 2 , that is, exhibits a viscosity exceeding 150 Pa · s. (A) Since a high-density network structure can be constituted by using a solid epoxy compound, the obtained adhesive composition for electronic devices exhibits resistance to various chemicals. For this reason, it can be made completely insoluble in various solvents, particularly N-methylpyrrolidone. In addition, (a) the solid epoxy compound is easily softened by heating, so that it can be heat-laminated on the electronic device substrate with bumps, closely follows the bumps on the electronic element, and adheres without voids. Can do.
（ａ）固形エポキシ化合物が１分子内に３個以上のエポキシ基を有していると、電子デバイス基板上に形成した半硬化状態の電子デバイス用接着層は３次元の架橋が進み、かつその密度が高いために硬くなる。切削時に伸びや粘りがなくなるため、電子デバイス用接着層の切削性が良くなり、電子デバイス用接着層と電子デバイス基板の一括ダイシングが容易になる。１分子内に３個以上のエポキシ基を有しているエポキシ化合物のエポキシ当量が１５０ｇ／ｅｑ以上であると、タック性がなく、ダイシング時に切削粉の付着が発生しにくくなる。１分子内に３個以上のエポキシ基を有しているエポキシ化合物のエポキシ当量が２５０ｇ／ｅｑ以下であると、電子デバイス用接着層を電子デバイス基板上に形成した半硬化状態においても架橋密度が高いために硬くなる。このため、切削時に伸びや粘りがより小さくなり、電子デバイス用接着層の切削性が良くなり、電子デバイス用接着層と電子デバイス基板の一括ダイシングがより容易になる。 (A) When the solid epoxy compound has three or more epoxy groups in one molecule, the semi-cured electronic device adhesive layer formed on the electronic device substrate undergoes three-dimensional crosslinking, and Hard due to high density. Since there is no elongation or stickiness during cutting, the machinability of the adhesive layer for electronic devices is improved, and batch dicing of the adhesive layer for electronic devices and the electronic device substrate is facilitated. When the epoxy equivalent of an epoxy compound having three or more epoxy groups in one molecule is 150 g / eq or more, there is no tackiness, and adhesion of cutting powder is difficult to occur during dicing. When the epoxy equivalent of an epoxy compound having three or more epoxy groups in one molecule is 250 g / eq or less, the crosslink density is high even in a semi-cured state in which an adhesive layer for an electronic device is formed on an electronic device substrate. It is hard because it is expensive. For this reason, elongation and viscosity become smaller at the time of cutting, the machinability of the adhesive layer for electronic devices is improved, and batch dicing of the adhesive layer for electronic devices and the electronic device substrate becomes easier.
（ａ）１分子内に３個以上のエポキシ基を有し、エポキシ当量が１５０〜２５０ｇ／ｅｑである固形エポキシ化合物としては、“エピコート”（登録商標）１５７Ｓ６５、エピコート１５７Ｓ７０、エピコート１８０Ｓ７０、エピコート１０３１Ｓ（以上商品名、ジャパンエポキシレジン（株）製）、“テピック”（登録商標）Ｓ、テピックＧ、テピックＰ（以上商品名、日産化学工業（株）製）、“エポトート”（登録商法）ＹＤＣＮ−７０１、エポトートＹＤＣＮ−７０３（商品名、東都化成（株）製）、ＥＰＰＮ−２０１−Ｌ、ＥＰＰＮ５０２Ｈ、ＸＤ−１０００−２Ｌ（以上商品名、日本化薬（株）製）、“エピクロン”（登録商標）Ｎ−６９５（以上商品名、大日本インキ化学工業（株）製）などが挙げられる。これらを２種以上組み合わせてもよい。 (A) Solid epoxy compounds having three or more epoxy groups in one molecule and having an epoxy equivalent of 150 to 250 g / eq include “Epicoat” (registered trademark) 157S65, Epicoat 157S70, Epicoat 180S70, Epicoat 1031S (Product name, Japan Epoxy Resin Co., Ltd.), “Tepic” (registered trademark) S, Tepic G, Tepic P (Product name, Nissan Chemical Industries, Ltd.), “Epototo” (Registered Commercial Code) YDCN -701, Epototo YDCN-703 (trade name, manufactured by Tohto Kasei Co., Ltd.), EPPN-201-L, EPPN502H, XD-1000-2L (above trade names, manufactured by Nippon Kayaku Co., Ltd.), “Epiclon” ( Registered trademark) N-695 (trade name, manufactured by Dainippon Ink & Chemicals, Inc.). Two or more of these may be combined.
電子デバイス用接着組成物は、さらに（ｂ）液状エポキシ化合物を含有することが好ましい。ここで、液状エポキシ化合物とは、２５℃、１．０１３×１０５Ｎ／ｍ２で１５０Ｐａ・ｓ以下の粘度を示すものである。このような（ｂ）液状エポキシ化合物を用いることにより、電子デバイス基板と接着層との密着性に優れ、ダイシング時に割れや欠けのない電子デバイス基板を得ることができる。このような（ｂ）液状エポキシ化合物としては、例えば、エピコート８２８、エピコートＹＸ８０００、エピコート６３０、（以上商品名、ジャパンエポキシレジン（株）製）、エピクロンＨＰ−４０３２（以上商品名、大日本インキ化学工業（株）製）などが挙げられる。これらを２種以上組み合わせてもよい。 The adhesive composition for electronic devices preferably further contains (b) a liquid epoxy compound. Here, the liquid epoxy compound has a viscosity of 150 Pa · s or less at 25 ° C. and 1.013 × 10 5 N / m 2 . By using such a liquid epoxy compound (b), it is possible to obtain an electronic device substrate that is excellent in adhesion between the electronic device substrate and the adhesive layer and is free from cracks or chips during dicing. Examples of such a (b) liquid epoxy compound include Epicoat 828, Epicoat YX8000, Epicoat 630 (above trade name, manufactured by Japan Epoxy Resin Co., Ltd.), Epicron HP-4032 (above trade name, Dainippon Ink and Chemicals, Inc.). Kogyo Co., Ltd.). Two or more of these may be combined.
これら（ａ）、（ｂ）のエポキシ化合物の含有量は、（ａ）１分子内に３個以上のエポキシ基を有し、エポキシ当量が１５０〜２５０である固形エポキシ化合物１００重量部に対し、（ｂ）液状エポキシ化合物が２５〜７０重量部であることが好ましい。この範囲で液状エポキシ化合物を使用することで、電子デバイス用接着組成物に適度な可塑性、可撓性を付与することができ、電子デバイス用接着組成物をシート化した場合にフレキシブルなシート（接着シート）を得ることができる。さらにダイシング時の電子デバイス用接着層の割れや欠けが抑制される。（ｂ）液状エポキシ化合物が２５重量部以上であると、プラスチックフィルム上に電子デバイス用接着層を形成しロール状にした際にも割れや剥がれを抑制し、ダイシング時の割れや欠け、電子デバイス基板からの剥離を抑制することができる。（ｂ）液状エポキシ化合物の含有量が７０重量部以下であると、ダイシング時の切削粉の付着を抑制し、後のフリップチップ実装後の半導体チップなどの電子素子と実装回路基板との接着性を維持することができる。 The content of these (a) and (b) epoxy compounds is (a) 100 parts by weight of a solid epoxy compound having 3 or more epoxy groups in one molecule and having an epoxy equivalent of 150 to 250, (B) It is preferable that a liquid epoxy compound is 25-70 weight part. By using a liquid epoxy compound within this range, it is possible to impart appropriate plasticity and flexibility to the adhesive composition for electronic devices. When the adhesive composition for electronic devices is made into a sheet, a flexible sheet (adhesive) Sheet). Furthermore, cracking and chipping of the adhesive layer for electronic devices during dicing are suppressed. (B) When the amount of the liquid epoxy compound is 25 parts by weight or more, even when an adhesive layer for electronic devices is formed on a plastic film to form a roll, cracking and peeling are suppressed, cracking and chipping during dicing, electronic devices Separation from the substrate can be suppressed. (B) When the content of the liquid epoxy compound is 70 parts by weight or less, adhesion of cutting powder during dicing is suppressed, and adhesion between an electronic element such as a semiconductor chip after subsequent flip chip mounting and a mounting circuit board Can be maintained.
電子デバイス用接着組成物には、さらに硬化促進剤を用いてもよい。エポキシ化合物と硬化促進剤を組み合わせることで、固形エポキシ化合物および液状のエポキシ化合物の硬化を促進し、短時間で硬化させることができる。硬化促進剤としては、各種イミダゾール、イミダゾールシラン、イミダゾリン、酸無水物などが挙げられる。硬化促進剤の含有量は、エポキシ化合物の合計１００重量部に対し、０．１〜１０重量部の範囲であることが好ましい。硬化促進剤の含有量を０．１重量部以上とすることでエポキシ化合物の硬化を促進し、１０重量部以下とすることで硬化物の絶縁性、耐熱性を向上させることができる。また、硬化促進剤は、水に不溶のものが好ましく用いられる。ここで水に不溶とは、２５℃、１．０１３×１０５Ｎ／ｍ２下の純水への溶解量が５重量％以下のものをいう。水溶性の硬化促進剤はダイシング時に用いる切削水に溶解し、電子デバイス用接着層の膜面が粗くなったり、硬化性や接着性の低下を引き起こすことがある。 A curing accelerator may be further used in the adhesive composition for electronic devices. By combining the epoxy compound and the curing accelerator, curing of the solid epoxy compound and the liquid epoxy compound can be accelerated and cured in a short time. Examples of the curing accelerator include various imidazoles, imidazole silanes, imidazolines and acid anhydrides. It is preferable that content of a hardening accelerator is the range of 0.1-10 weight part with respect to a total of 100 weight part of an epoxy compound. By setting the content of the curing accelerator to 0.1 parts by weight or more, curing of the epoxy compound is accelerated, and by setting the content to 10 parts by weight or less, the insulating properties and heat resistance of the cured product can be improved. Moreover, the hardening accelerator is preferably used insoluble in water. Here, the term “insoluble in water” means that the amount dissolved in pure water at 25 ° C. and 1.013 × 10 5 N / m 2 is 5% by weight or less. The water-soluble curing accelerator dissolves in cutting water used at the time of dicing, and the film surface of the adhesive layer for electronic devices may become rough, or the curability and adhesiveness may be reduced.
電子デバイス用接着組成物には、例えば、ポリイミド樹脂、フェノキシ樹脂、ポリエステル、ポリウレタン、ポリアミド、ポリプロピレン、アクリロニトリル−ブタジエン共重合体（ＮＢＲ）、スチレン−ブタジエン共重合体、（ＳＢＲ）、アクリロニトリル−ブタジエン−メタクリル酸共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体などの熱可塑性樹脂を含有することができる。熱可塑性樹脂を含有することにより、硬化後の膜の応力を低減することができる。また、公知のエポキシ化合物用硬化剤や光透過性を損なわない程度にフィラーを含有することができる。 Examples of the adhesive composition for electronic devices include polyimide resin, phenoxy resin, polyester, polyurethane, polyamide, polypropylene, acrylonitrile-butadiene copolymer (NBR), styrene-butadiene copolymer, (SBR), acrylonitrile-butadiene- A thermoplastic resin such as a methacrylic acid copolymer and an acrylonitrile-butadiene-acrylic acid copolymer can be contained. By containing a thermoplastic resin, the stress of the cured film can be reduced. Moreover, a filler can be contained to such an extent that a well-known hardening | curing agent for epoxy compounds and light transmittance are not impaired.
電子デバイス用接着組成物をシート状に加工して電子デバイス用接着層を形成する方法としては、均一に混合した電子デバイス用接着組成物をプラスチックフィルム等で挟みプレス圧延、あるいはロール圧延する方法が挙げられる。また、電子デバイス用接着組成物を溶剤中で混合してワニス状としたものをプラスチックフィルム上に塗布、脱溶剤させてシート状に加工することもできる。ここではプラスチックフィルムとそのプラスチックフィルム上に形成された電子デバイス用接着層を電子デバイス用接着シート材料という。 As a method of forming an adhesive layer for an electronic device by processing the adhesive composition for an electronic device into a sheet shape, there is a method in which the uniformly mixed adhesive composition for an electronic device is sandwiched between plastic films or the like, or is pressed or rolled. Can be mentioned. Moreover, what was mixed with the adhesive composition for electronic devices in the solvent, and was made into the varnish form can be apply | coated on a plastic film, and it can be made to remove a solvent, and can be processed into a sheet form. Here, the plastic film and the adhesive layer for electronic devices formed on the plastic film are referred to as an adhesive sheet material for electronic devices.
ここで用いる溶剤としては、前記電子デバイス用接着組成物成分を溶解するものを適宜選択すればよく、例えば、ケトン系溶剤のアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロペンタノン、シクロヘキサノン、エーテル系溶剤の１，４−ジオキサン、テトラヒドロフラン、ジグライム、グリコールエーテル系溶剤のメチルセロソルブ、エチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、ジエチレングリコールメチルエチルエーテル、その他ベンジルアルコール、プロパノール、Ｎ−メチルピロリドン、γ−ブチロラクトン、酢酸エチル、Ｎ，Ｎ−ジメチルホルムアミド等が挙げられる。特に大気圧下沸点が１２０℃以下であるものを用いると、低温、短時間で脱溶剤化できるためシート化加工が容易となる。 What is necessary is just to select suitably the thing which melt | dissolves the said adhesive composition component for electronic devices as a solvent used here, for example, acetone type | system | group acetone, methyl ethyl ketone, methyl isobutyl ketone, cyclopentanone, cyclohexanone, and ether type solvent. 1,4-dioxane, tetrahydrofuran, diglyme, glycol ether solvents methyl cellosolve, ethyl cellosolve, propylene glycol monomethyl ether, propylene glycol monoethyl ether, propylene glycol monobutyl ether, diethylene glycol methyl ethyl ether, other benzyl alcohol, propanol, N- Examples include methylpyrrolidone, γ-butyrolactone, ethyl acetate, N, N-dimethylformamide and the like. In particular, when a material having a boiling point under atmospheric pressure of 120 ° C. or lower is used, the solvent can be removed at a low temperature and in a short time, so that sheeting is facilitated.
塗工機としては、ロールコーター、コンマロールコーター、グラビアコーター、スクリーンコーター、スリットダイコーターなどを用いることができるが、スリットダイコーターがコーティング時の溶剤の揮発が少なく塗布性が安定するため好ましく使用される。 As the coating machine, a roll coater, a comma roll coater, a gravure coater, a screen coater, a slit die coater, etc. can be used, but the slit die coater is preferably used because the solvent volatilization during coating is small and the coating property is stable. Is done.
電子デバイス用接着層の厚さは特に限定されないが、例えば、電子デバイス用接着層をバンプ付き電子デバイス基板に貼り合わせるには、バンプの平均高さ以上であることが好ましく、より好ましくはバンプの平均高さ以上かつバンプの平均高さと実装回路基板上の電極パッド平均高さを足し合わせた厚さの１．５倍以下であり、さらにより好ましくは、バンプの平均高さ以上かつバンプの平均高さと回路基板上の電極パッド平均高さを足し合わせた厚さ以下である。なお、バンプの高さは、バンプが形成されていない基板面を基準（０μｍ）として計測する。また、実装回路基板上の電極パッド高さは、電極パッドが形成されている実装回路基板の絶縁面を基準（０μｍ）として、全ての電極パッドの高さを計測し、その平均値とする。シート化した電子デバイス用接着層の厚さがバンプの平均高さ未満であると、フリップチップボンディング後の電子素子、電子デバイス用接着層と実装回路基板との間に空隙ができ、接着力が低下する場合がある。また、電子デバイス用接着層の厚さがバンプの平均高さと実装回路基板上の電極パッド平均高さを足し合わせた厚さの１．５倍を越えると不経済であるだけでなく、電子素子下の電子デバイス用接着組成物のはみ出し量が多くなり実装面積が大きくなったり、はみ出した電子デバイス用接着組成物が電子素子上部にまで回り込みフリップチップボンディング装置のヒートツールを汚染し、ヒートツールと電子素子が接着してしまう場合がある。また、ヒートツールを汚染した場合は、ヒートツールの平坦性が損なわれ、フリップチップボンディング時の電子素子の加熱状態が不均一となり、ボンディング不良が発生し易くなることがある。 The thickness of the adhesive layer for an electronic device is not particularly limited. For example, in order to bond the adhesive layer for an electronic device to an electronic device substrate with a bump, it is preferably equal to or higher than the average height of the bump, more preferably The average height is equal to or greater than 1.5 times the thickness obtained by adding the average height of the bump and the average height of the electrode pads on the mounting circuit board, and more preferably, the average height of the bump is equal to or greater than the average height of the bump. The thickness is equal to or less than the sum of the height and the average height of the electrode pads on the circuit board. The height of the bump is measured with the substrate surface on which the bump is not formed as a reference (0 μm). The height of the electrode pads on the mounting circuit board is determined by measuring the heights of all the electrode pads using the insulating surface of the mounting circuit board on which the electrode pads are formed as a reference (0 μm), and taking the average value. If the thickness of the adhesive layer for electronic devices formed in the sheet is less than the average height of the bump, a gap is formed between the electronic element after flip chip bonding, the adhesive layer for electronic devices and the mounting circuit board, and the adhesive strength is increased. May decrease. In addition, it is not economical when the thickness of the adhesive layer for electronic devices exceeds 1.5 times the total thickness of the average height of the bumps and the average height of the electrode pads on the mounting circuit board. The protruding amount of the adhesive composition for electronic devices below increases and the mounting area increases, or the protruding adhesive composition for electronic devices reaches the top of the electronic element and contaminates the heat tool of the flip chip bonding apparatus. An electronic element may adhere. In addition, when the heat tool is contaminated, the flatness of the heat tool is impaired, the heating state of the electronic element at the time of flip chip bonding becomes non-uniform, and a bonding defect may easily occur.
本発明の電子素子に用いられるバンプには、金、錫、銅、各種の金属を用いることができ、さらには銀−錫、鉛−錫共晶半田等も使用することができる。また、バンプの形状には、長方形、円形等、いずれも用いることができる。電子素子上にあるバンプの高さはすべて均等に揃っていることが好ましく、バンプ高さのバラツキは０．５μｍ以下であることが好ましい。バラツキが０．５μｍ以下であれば、バンプの圧着の際に接続不良なく電子素子を搭載することができる。より好ましくは０．２μｍ以下である。バンプ高さのバラツキを小さくするため、研磨加工を施すことも可能である。また、実装基板上の電極パッドも同様に金、錫、銅、各種の金属、さらにはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の導電性酸化物を用いることが可能である。 Gold, tin, copper, various metals can be used for the bump used in the electronic device of the present invention, and silver-tin, lead-tin eutectic solder, and the like can also be used. In addition, the bump may be in any shape such as a rectangle or a circle. The heights of the bumps on the electronic element are preferably all uniform, and the variation in bump height is preferably 0.5 μm or less. If the variation is 0.5 μm or less, the electronic element can be mounted without poor connection when the bumps are crimped. More preferably, it is 0.2 μm or less. In order to reduce the variation in bump height, it is possible to perform polishing. Similarly, the electrode pads on the mounting substrate can be made of gold, tin, copper, various metals, or conductive oxides such as ITO (Indium Tin Oxide).
電子デバイス用接着層は、光線透過率が７０％以上１００％以下であることが必要である。電子デバイス用接着層の光線透過率を７０％以上とするには、電子デバイス用接着組成物の各構成成分を類似の構造として全成分間の相溶性を高めること、光線透過率に大きな影響を与えない程度に光線透過の阻害要因となりやすい粒子やマイクロカプセルの含有量を少なくすることなどの手段を用いることが有効である。なお、粒子やマイクロカプセルは、光線透過率を大きく阻害しない範囲で含有することで、他の物性などの調整を行ってもよい。粒子には、金属や酸化物などの導電性を持った無機粒子、酸化物、窒化物など非導電性の粒子、有機物粒子、有機物を無機物でコーティングした粒子などを用いることができる。電子デバイス用接着組成物中に粒子を含有させ、光透過性を阻害する影響を小さくするには、粒子に径の小さいものを用いることや、粒子に屈折率が電子デバイス用接着組成物を構成する他の材料との屈折率差が小さいものを用いることが有効である。電子デバイス用接着層の光線透過率が７０％以上であると、ダイシング時にバンプや電子デバイス基板上のアライメントマークの認識が容易であり、高精度に切断することができる。さらには、電子デバイス用接着層の光線透過率が７０％以上であると、フリップチップ実装時のアライメントマークの認識も同様に良好となるため、高精度に実装回路基板上の電極パッドと電子素子のバンプの接合を行うことができる。電子デバイス用接着層の光線透過率が８０％以上であると、短時間にアライメントマークの認識ができるためにより好ましい。なお、本発明における光線透過率とは、電子デバイス用接着層の波長３５０〜９００ｎｍにおける最大光線透過率のことである。具体的には波長３５０ｎｍ〜９００ｎｍにおける光線透過率を測定し、光線透過率が最大値を示した波長を中心とする波長±１０ｎｍにおける光線透過率の平均値を本発明における光線透過率値とする。電子デバイス用接着層の光線透過率は、電子デバイス用接着層の厚さに依存する場合もある。一方、用いられる電子デバイス用接着層の厚さは、半導体に形成されたバンプの高さなどにより異なる。本発明における電子デバイス用接着層の光線透過率は、ダイシング時または／およびフリップチップ実装時のアライメントマークの認識性のためのものであるので、ダイシングやフリップチップ実装に用いられる厚さにおける電子デバイス用接着層の光線透過率である。 The adhesive layer for an electronic device needs to have a light transmittance of 70% or more and 100% or less. In order to increase the light transmittance of the adhesive layer for electronic devices to 70% or more, each component of the adhesive composition for electronic devices has a similar structure to increase the compatibility between all components, and the light transmittance is greatly affected. It is effective to use means such as reducing the content of particles or microcapsules that are likely to be a hindrance to light transmission to the extent not given. In addition, you may adjust other physical properties etc. by containing particle | grains and a microcapsule in the range which does not inhibit light transmittance largely. As the particles, inorganic particles having conductivity such as metals and oxides, non-conductive particles such as oxides and nitrides, organic particles, particles coated with an inorganic substance, and the like can be used. In order to reduce the effect of inhibiting light transmittance by incorporating particles in the adhesive composition for electronic devices, use particles with a small diameter, or configure the adhesive composition for electronic devices with a refractive index of the particles. It is effective to use a material having a small difference in refractive index from other materials. When the light transmittance of the adhesive layer for electronic devices is 70% or more, the bumps and alignment marks on the electronic device substrate can be easily recognized at the time of dicing and can be cut with high accuracy. Furthermore, when the light transmittance of the adhesive layer for electronic devices is 70% or more, the recognition of the alignment mark at the time of flip chip mounting is similarly good, so that the electrode pads and electronic elements on the mounting circuit board can be accurately obtained. The bumps can be joined. It is more preferable that the light transmittance of the adhesive layer for electronic devices is 80% or more because the alignment mark can be recognized in a short time. In addition, the light transmittance in this invention is the maximum light transmittance in the wavelength 350-900 nm of the adhesive layer for electronic devices. Specifically, the light transmittance at a wavelength of 350 nm to 900 nm is measured, and the average value of the light transmittance at a wavelength of ± 10 nm centered on the wavelength at which the light transmittance is maximum is used as the light transmittance value in the present invention. . The light transmittance of the adhesive layer for electronic devices may depend on the thickness of the adhesive layer for electronic devices. On the other hand, the thickness of the adhesive layer for electronic devices used varies depending on the height of bumps formed on the semiconductor. The light transmittance of the adhesive layer for an electronic device in the present invention is for recognizing the alignment mark at the time of dicing and / or flip chip mounting, so the electronic device at a thickness used for dicing or flip chip mounting. It is the light transmittance of the adhesive layer for use.
光を透過するプラスチックフィルム上に形成された電子デバイス用接着層の光線透過率を測定する場合は、別途この光を透過するプラスチックフィルムのみの測定を行い、このプラスチックフィルムの影響を差し引いた値を光線透過率とするキャリブレーションを行う。光線透過率の測定は、温度２３±２℃、相対湿度５０±５％の環境下で行う。このような測定は、例えば、スペクトロフォトメーター（日立製作所（株）製、Ｕ−３２１０）を用いて行うことができる。 When measuring the light transmittance of the adhesive layer for electronic devices formed on a plastic film that transmits light, measure only the plastic film that transmits light separately, and subtract the effect of this plastic film. Calibration for light transmittance is performed. The light transmittance is measured in an environment with a temperature of 23 ± 2 ° C. and a relative humidity of 50 ± 5%. Such a measurement can be performed using, for example, a spectrophotometer (manufactured by Hitachi, Ltd., U-3210).
前述の電子デバイス用接着層が形成された電子デバイス基板は、プラスチックフィルム上に形成した電子デバイス用接着層の面をバンプ付き電子デバイス基板に４０〜１００℃で加熱ラミネートまたは真空加熱ラミネートすることにより形成することができる。この温度範囲において電子デバイス用接着組成物の動的粘度は１０〜１０００００Ｐａ・ｓであることが好ましく、より好ましくは１０００〜１００００Ｐａ・ｓである。電子デバイス用接着組成物の動的粘度が１０Ｐａ・ｓ以上であると取り扱いが容易であり、１０００００Ｐａ・ｓ以下であるとバンプが電子デバイス用接着層中に埋まりやすく、低圧力でのラミネートが可能となる。 The electronic device substrate on which the above-mentioned adhesive layer for electronic devices is formed is obtained by heating or vacuum heating laminating the surface of the electronic device adhesive layer formed on the plastic film on the bumped electronic device substrate at 40 to 100 ° C. Can be formed. In this temperature range, the dynamic viscosity of the adhesive composition for electronic devices is preferably 10 to 100,000 Pa · s, more preferably 1000 to 10,000 Pa · s. When the dynamic viscosity of the adhesive composition for electronic devices is 10 Pa · s or more, handling is easy, and when it is 100000 Pa · s or less, bumps are easily embedded in the adhesive layer for electronic devices, and lamination at low pressure is possible. It becomes.
電子デバイス用接着組成物の動的粘度は、動的粘弾性法によりレオメータ（セイコーインスツルメンツ製、ＤＭＳ６１００）を用いて測定することができる。 The dynamic viscosity of the adhesive composition for electronic devices can be measured by a dynamic viscoelasticity method using a rheometer (Seiko Instruments, DMS6100).
このとき、必要に応じて下記のようにして電子デバイス基板を薄くするための基板裏面の研磨加工（バックグラインド加工）を行うことができる。即ち、プラスチックフィルム面をバックグラインド加工機固定面に設置し、電子素子が形成されていない基板面（裏面）の研削・研磨加工を行ってもよい。このような加工を行うことで薄型の電子デバイス用接着層付電子デバイス基板を得ることができる。この加工工程によれば、バックグラインド工程と電子素子実装の接着剤塗布を別々に行う通常の方法に比べ工程が簡略化できる。 At this time, if necessary, polishing processing (back grinding) of the back surface of the substrate for thinning the electronic device substrate can be performed as described below. That is, the plastic film surface may be installed on the back grinding machine fixing surface, and the substrate surface (back surface) on which the electronic elements are not formed may be ground and polished. By performing such processing, a thin electronic device substrate with an adhesive layer for electronic devices can be obtained. According to this processing process, the process can be simplified as compared with the normal method in which the back grinding process and the application of the adhesive for mounting the electronic element are performed separately.
以下に、本発明の電子素子の実装方法の各工程について説明する。 Below, each process of the mounting method of the electronic device of this invention is demonstrated.
本発明の電子素子の実装方法は、少なくとも（Ａ）バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された複数の電子素子を有する電子デバイス基板をダイシングにより個片化する工程、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程および（Ｃ）電子デバイス用接着層を硬化させる本圧着工程をこの順に有する。 In the electronic element mounting method of the present invention, at least (A) an electronic device substrate having a plurality of electronic elements in which an adhesive layer for an electronic device having a light transmittance of 70% or more and 100% or less is formed on a bump forming surface by dicing. A step of singulation, (B) a temporary crimping step of crimping an electronic element on which an adhesive layer for an electronic device is formed to an electrode pad on a mounting circuit board at a predetermined temperature, and electrically connecting the bump and the electrode pad; (C) It has the main press-bonding process of hardening the adhesive layer for electronic devices in this order.
まず、（Ａ）ダイシング工程について説明する。バンプ形成面に光線透過率７０％以上１００％以下の電子デバイス用接着層が形成された電子デバイス基板とテープフレームをダイシングテープに貼り付ける。この際、電子デバイス用接着層付電子デバイス基板は、バンプと反対側の面をダイシングテープの粘着面に粘着させるようにする。その後、ダイシングを行う。 First, (A) the dicing process will be described. An electronic device substrate and a tape frame on which an adhesive layer for an electronic device having a light transmittance of 70% or more and 100% or less is formed on a bump forming surface are attached to a dicing tape. At this time, in the electronic device substrate with an adhesive layer for electronic devices, the surface opposite to the bump is adhered to the adhesive surface of the dicing tape. Thereafter, dicing is performed.
ダイシング工程では、まずカットテーブル上に、電子デバイス用接着層が付いたバンプ付き電子デバイス基板をダイシングテープで貼り付けたテープフレームをセットし、次にプラスチックフィルムを剥離する。装置上でバンプまたは電子デバイス基板上のアライメントマークを認識させ、カットサイズ、切削速度、深さ、ブレード回転数、切削水量など各ダイシング条件を所定の値に設定しダイシングを行う。ここで、電子デバイス基板上のアライメントマークは複数の角形状含むものであることが好ましく、このような形状のアライメントマークを用いるとアライメントエラーを少なくできる。ダイシング後の基板の乾燥は２５〜１００℃、１０秒〜４時間で処理することが望ましい。ダイシングによる電子デバイス用接着剤組成物の割れ、欠けおよび電子デバイス基板からの剥がれは、切削端部を基準位置０μｍとして最大長さが２５μｍ以内であることが好ましい。電子デバイス用接着層の割れ、欠け、または電子デバイス基板からの剥がれが、２５μｍ以下であれば、ダイシング時およびダイシング後の電子デバイス用接着層への水の吸着、付着を抑制することができ、吸着した水に起因するフリップチップ実装時の接着層の空隙、ボイドの発生を抑制することができる。この電子デバイス用接着層の割れ、欠けおよび電子デバイス基板からの剥がれはクロスカット部分（電子素子の角に当たる部分）で発生しやすい。 In the dicing process, first, a tape frame in which an electronic device substrate with bumps to which an adhesive layer for electronic devices is attached is attached with a dicing tape is set on a cut table, and then the plastic film is peeled off. Dicing is performed by recognizing the alignment mark on the bump or electronic device substrate on the apparatus, and setting each dicing condition such as cut size, cutting speed, depth, blade rotation number, cutting water amount to predetermined values. Here, the alignment mark on the electronic device substrate preferably includes a plurality of square shapes, and alignment errors can be reduced by using an alignment mark having such a shape. The substrate after dicing is desirably dried at 25 to 100 ° C. for 10 seconds to 4 hours. The cracking, chipping and peeling from the electronic device substrate of the adhesive composition for electronic devices due to dicing are preferably within a maximum length of 25 μm with the cutting edge as the reference position of 0 μm. If the cracking, chipping, or peeling from the electronic device substrate of the electronic device adhesive layer is 25 μm or less, the adsorption and adhesion of water to the electronic device adhesive layer during dicing and after dicing can be suppressed, Generation of voids and voids in the adhesive layer during flip chip mounting due to the adsorbed water can be suppressed. The crack and chip of the adhesive layer for an electronic device and peeling from the electronic device substrate are likely to occur at a crosscut portion (a portion that hits a corner of the electronic element).
ダイシングにより得られた電子デバイス用接着層付き電子素子は、通常のフリップチップボンダーを用いて実装回路基板上に実装される。フリップチップボンダーとしては、例えば、ボンディング装置（東レエンジニアリング（株）製、ＦＣ２０００）がある。 The electronic device with an adhesive layer for electronic devices obtained by dicing is mounted on a mounting circuit board using a normal flip chip bonder. As a flip chip bonder, for example, there is a bonding apparatus (manufactured by Toray Engineering Co., Ltd., FC2000).
次に、（Ｂ）電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着し、バンプと電極パッドとの電気的接続を行う仮圧着工程について例を挙げて説明する。 Next, (B) an example of a temporary crimping process in which an electronic element on which an adhesive layer for an electronic device is formed is crimped to an electrode pad on a mounting circuit board at a predetermined temperature, and the bump and the electrode pad are electrically connected. I will give you a description.
まず、装置のステージ上に実装回路基板を配置し、ピックアップヒートツール６で電子素子を実装回路基板２上方向に搬送する（図１（ａ））。ステージは、周囲の温度環境条件に左右されないようあらかじめ４０℃以上６０℃以下の一定の温度に保っておくことが望ましい。次に光センサーを用いて電子素子および実装回路基板それぞれのアライメントマークを検出して位置決めを行う。
First, the mounting circuit board is arranged on the stage of the apparatus, and the electronic element is transported upward on the mounting
アライメントマークとして、それぞれ電子素子のバンプのパターンや基板上の電極パッドのパターンを用いることもできる。本発明に用いる電子デバイス用接着組成物は透過率が高いため、電子素子のアライメントマークを光センサーで認識性を損なうことなく検出することが可能である。ピックアップヒートツール６には電子素子を加熱する機構が設けられており、電子素子を加熱しながら実装回路基板２に押し付ける（図１（ｂ））。このとき、熱は電子素子を伝達し、電子デバイス用接着層に伝わる。したがって電子デバイス用接着組成物は温度が高くなり、流動性が高まるため、バンプと電極パッドの間にある電子デバイス用接着組成物は押し出され、バンプと電極パッドを電気的に接続することが可能になる（図１（ｃ））。本発明においては、（Ｂ）仮圧着工程でバンプと電極パッドの電気的接続を行うことが重要である。このために、電子デバイス用接着層が形成された電子素子を所定の温度で実装回路基板上の電極パッドに圧着する。すなわち、仮圧着工程で電子デバイス用接着層を所定の温度に加熱することにより、接着層の流動性（粘度）を後述する適切な範囲に調整する。なお、（Ｂ）仮圧着工程における所定の温度とは、デバイス用接着組成物の動的粘度が１００Ｐａ・ｓ以上１０００００Ｐａ・ｓ以下となる温度を指す。この（Ｂ）仮圧着工程でバンプと電極パッドの電気的接続が得られなければ、後述する（Ｃ）本圧着工程で電気的接続を行うことは難しい。（Ｃ）本圧着工程では接着層が高い温度に加熱されるため、バンプと電極パッド間に存在する接着層が押し出される前に、接着層が硬化してしまうからである。
As the alignment marks, bump patterns of electronic elements and electrode pad patterns on the substrate can be used. Since the adhesive composition for an electronic device used in the present invention has a high transmittance, the alignment mark of the electronic element can be detected with an optical sensor without impairing the recognizability. The pickup heat tool 6 is provided with a mechanism for heating the electronic element, and is pressed against the mounting
（Ｂ）仮圧着時の電子デバイス用接着組成物の動的粘度は、１００Ｐａ・ｓ以上１０００００Ｐａ・ｓ以下であることが好ましい。動的粘度が１０００００Ｐａ・ｓ以下であれば、電子デバイス用接着組成物がバンプに押し出されるのに十分な流動性が得られ、１００Ｐａ・ｓ以上であれば電子素子の周囲に電子デバイス用接着組成物が流れ出すのを抑制することができる。ピックアップヒートツールは、電子デバイス用接着組成物の粘度が上記の範囲内になるよう加熱されるが、このときの温度は７０℃以上１３０℃以下であることが好ましい。７０℃以上であれば電子素子を通じて十分な熱を電子デバイス用接着層に伝えることができる。また、１３０℃以下であれば電子デバイス用接着層を硬化させることなく、電子デバイス用接着組成物の流動性を高めることができる。なお、ここでの温度とは、電子デバイス用接着層が接触する実装回路基板表面の温度であり、例えば、温度レコーダ（（株）キーエンス製、ＮＲ１００）を用いて求めることができる。そのときの温度の立ち上がり時間と立下りの時間は、制御性の観点からそれぞれ０．５秒以下であることが好ましい。立ち上がり時間および立下り時間とは、現在の温度から設定温度へ向けて９０％変化する時間のことである。 (B) It is preferable that the dynamic viscosity of the adhesive composition for electronic devices at the time of temporary pressure bonding is 100 Pa · s or more and 100,000 Pa · s or less. If the dynamic viscosity is 100000 Pa · s or less, sufficient fluidity can be obtained to extrude the electronic device adhesive composition onto the bumps, and if it is 100 Pa · s or more, the adhesive composition for electronic devices around the electronic element. A thing can be controlled from flowing out. The pickup heat tool is heated so that the viscosity of the adhesive composition for electronic devices is within the above range, and the temperature at this time is preferably 70 ° C. or higher and 130 ° C. or lower. If it is 70 degreeC or more, sufficient heat can be transmitted to the adhesive layer for electronic devices through an electronic element. Moreover, if it is 130 degrees C or less, the fluidity | liquidity of the adhesive composition for electronic devices can be improved, without hardening the adhesive layer for electronic devices. In addition, the temperature here is the temperature of the mounting circuit board surface which the contact bonding layer for electronic devices contacts, for example, can be calculated | required using a temperature recorder (the Keyence Corporation make, NR100). At that time, the temperature rise time and the fall time are preferably 0.5 seconds or less from the viewpoint of controllability. The rise time and the fall time are times that change by 90% from the current temperature toward the set temperature.
（Ｂ）仮圧着するために加えられる圧力は、電子素子のバンプの材質等によって異なるが、１０Ｎ／ｍｍ２以上１５０Ｎ／ｍｍ２以下であることが好ましい。１０Ｎ／ｍｍ２以上でバンプと電極パッドを接触させることができ、１５０Ｎ／ｍｍ２以下であればバンプや電極パッドを損傷したり隣接した電極間に生じる不要な接触を避けることができる。 (B) The pressure applied for temporary pressure bonding varies depending on the material of the bumps of the electronic element, but is preferably 10 N / mm 2 or more and 150 N / mm 2 or less. The bump and the electrode pad can be brought into contact with each other at 10 N / mm 2 or more, and unnecessary contact occurring between adjacent electrodes can be avoided if the bump and the electrode pad are damaged at 150 N / mm 2 or less.
本発明において、電気的接続とは、バンプと電極パッド間の抵抗が１００Ω以下であることをいい、抵抗はテスタを用いて測定することができる。このとき、測定端子の抵抗が含まれないよう４端子法を用いて測定することが好ましく、例えば、ＤＩＧＩＴＡＬ ＶＯＬＴＭＥＴＥＲ（ＨＥＷＬＥＴＴ ＰＡＣＫＡＲＤ社製、３４５５Ａ）を用いることができる。本発明の実装方法では、（Ｂ）仮圧着後にバンプと電極パッドの電気的接続を確認する工程を含めてもよい。 In the present invention, electrical connection means that the resistance between the bump and the electrode pad is 100Ω or less, and the resistance can be measured using a tester. At this time, it is preferable to perform measurement using a four-terminal method so that the resistance of the measurement terminal is not included. For example, DIGITAL VOLMETER (made by HEWLETT PACKARD, 3455A) can be used. In the mounting method of the present invention, (B) a step of confirming the electrical connection between the bump and the electrode pad after the temporary pressure bonding may be included.
（Ｂ）仮圧着後、電子デバイス用接着層を硬化させる（Ｃ）本圧着工程を行うが、このとき、電子デバイス用接着層の収縮などによりバンプと電極パッドが非接触とならないよう、ピックアップヒートツールに圧力を加えた状態で加熱を行う（図１（ｄ））。好ましい圧力の範囲は、（Ｂ）仮圧着の場合と同様、３０Ｎ／ｍｍ２以上１５０Ｎ／ｍｍ２以下である。電子デバイス用接着層を硬化させるために加える温度は、１８０℃以上３５０℃以下とすることが好ましい。１８０℃以上であれば電子デバイス用接着層を短い時間で硬化させることができ、３５０℃以下であれば電子素子の熱によるダメージを小さくすることができる。電子素子を実装回路基板上に固定するという観点から、電子デバイス用接着層の硬化率は８０％以上とすることが好ましい。 (B) After temporary pressing, the electronic device adhesive layer is cured. (C) The main pressing step is performed. At this time, pick-up heat is used so that the bumps and electrode pads are not in contact with each other due to shrinkage of the electronic device adhesive layer. Heating is performed while pressure is applied to the tool (FIG. 1 (d)). The preferred range of pressure is (B) as in the case of temporary pressure bonding, 30 N / mm 2 or more 150 N / mm 2 or less. The temperature applied to cure the adhesive layer for electronic devices is preferably 180 ° C. or higher and 350 ° C. or lower. If it is 180 degreeC or more, the adhesive layer for electronic devices can be hardened in a short time, and if it is 350 degrees C or less, the damage by the heat | fever of an electronic element can be made small. From the viewpoint of fixing the electronic element on the mounting circuit board, the curing rate of the electronic device adhesive layer is preferably 80% or more.
（Ｃ）本圧着工程は、（Ｂ）仮圧着した複数の電子素子をまとめて熱をかけて硬化させることもできる。また、（Ｂ）仮圧着後に連続してピックアップツールの温度と圧力を変更し、（Ｃ）本圧着を行ってもよい。電子デバイス用接着層の硬化を進めるため、（Ｃ）本圧着工程の後にさらに加熱を行ってもよい。 (C) In the main pressure bonding step, (B) a plurality of temporarily pressure-bonded electronic elements can be collectively cured by applying heat. Alternatively, (B) the temperature and pressure of the pick-up tool may be changed continuously after provisional pressure bonding, and (C) main pressure bonding may be performed. In order to advance hardening of the adhesive layer for electronic devices, (C) You may heat further after this press-fit process.
以下実施例等をあげて本発明を説明するが、本発明はこれらの例によって限定されるものではない。実施例や比較例に用いた材料と各評価方法を下記に示す。 Hereinafter, the present invention will be described with reference to examples and the like, but the present invention is not limited to these examples. The materials used in Examples and Comparative Examples and each evaluation method are shown below.
電子デバイス基板：
ＴＥＧウェハ（（株）日立超ＬＳＩシステムズ製、ＪＴＥＧ ＰＨＡＳＥ６＿２５）を使用した。ウェハサイズは６インチ、ウェハ厚は５５０μｍであり、金バンプを８７０個有する１５．１ｍｍ×１．６ｍｍの大きさの電子素子が複数形成されている。バンプサイズは１６μｍ×９０μｍであり、バンプ高さは１５μｍである。
Electronic device board:
A TEG wafer (JTEG PHASE6_25, manufactured by Hitachi VLSI Systems, Inc.) was used. The wafer size is 6 inches, the wafer thickness is 550 μm, and a plurality of 15.1 mm × 1.6 mm electronic elements having 870 gold bumps are formed. The bump size is 16 μm × 90 μm, and the bump height is 15 μm.
実装回路基板：
ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）の電極パッドを有するＰＨＡＳＥ６＿２５用ガラス基板（（株）日立超ＬＳＩシステムズ製、ＪＫＩＴ ＴｙｐｅＧIII）を使用した。上記電子素子を実装することにより、ディジーチェーンを形成し、７６８段のバンプと電極パッドとの接合抵抗が測定できる。
Mounting circuit board:
A glass substrate for PHASE 6 — 25 having an electrode pad of ITO (Indium Tin Oxide) (manufactured by Hitachi Ultra LSI Systems, JKIT Type GIII) was used. By mounting the electronic element, a daisy chain is formed, and the junction resistance between the 768-step bump and the electrode pad can be measured.
フリップチップボンダー：
ボンディング装置（東レエンジニアリング（株）製、ＦＣ２０００）を用いた。
Flip chip bonder:
A bonding apparatus (Toray Engineering Co., Ltd., FC2000) was used.
固形エポキシ化合物：
・エピコート１５７Ｓ７０（商品名、エポキシ当量：２００〜２２０ｇ／ｅｑ、１分子内のエポキシ基数：３以上、ジャパンエポキシレジン（株）製）
・ＢＲＥＮ−Ｓ（商品名、エポキシ当量：２７５〜２９５ｇ／ｅｑ、１分子内のエポキシ基数：約６、日本化薬（株）製）
・エピコート１００２（商品名、エポキシ当量：６００〜７００ｇ／ｅｑ、１分子内のエポキシ基数：２、ジャパンエポキシレジン（株）製）
液状エポキシ化合物：
エピコート８２８（商品名、エポキシ当量１８７ｇ／ｅｑ、１分子内のエポキシ基数：２、ジャパンエポキシレジン（株）製）
硬化促進剤：
・２−フェニルイミダゾール（商品名２ＰＺ、四国化成工業（株）製、非水溶性）
溶剤：
・メチルエチルケトン。
Solid epoxy compound:
Epicoat 157S70 (trade name, epoxy equivalent: 200 to 220 g / eq, number of epoxy groups in one molecule: 3 or more, manufactured by Japan Epoxy Resins Co., Ltd.)
・ BREN-S (trade name, epoxy equivalent: 275-295 g / eq, number of epoxy groups in one molecule: about 6, manufactured by Nippon Kayaku Co., Ltd.)
Epicoat 1002 (trade name, epoxy equivalent: 600 to 700 g / eq, number of epoxy groups in one molecule: 2, manufactured by Japan Epoxy Resins Co., Ltd.)
Liquid epoxy compounds:
Epicoat 828 (trade name, epoxy equivalent 187 g / eq, number of epoxy groups in molecule: 2, manufactured by Japan Epoxy Resins Co., Ltd.)
Curing accelerator:
・ 2-Phenylimidazole (trade name 2PZ, manufactured by Shikoku Kasei Kogyo Co., Ltd., water-insoluble)
solvent:
-Methyl ethyl ketone.
１．ラミネート工程および評価
ロール状に巻き取られた電子デバイス用接着シート材料のバンプへの埋め込みは、貼り合わせ装置（テクノビジョン（株）製、モデル９００Ｓ）を用いた。
1. Lamination process and evaluation The embedding to the bump of the adhesive sheet material for electronic devices wound up in the roll shape used the bonding apparatus (The Technovision Co., Ltd. make, model 900S).
まず、電子デバイス用接着シート材料からポリプロピレンフィルムを除去し、電子デバイス用接着層面を露出させた。次いで、貼り合わせ装置ステージ上に固定された電子デバイス基板のバンプにポリプロピレンフィルムを剥離した後の電子デバイス用接着シート材料の電子デバイス用接着層面を温度８０℃、貼り合わせ速度５０ｃｍ／分でラミネートした。電子デバイス基板周囲の余分な電子デバイス用接着層はカッター刃にて切断し、ポリエチレンテレフタレートフィルムを具備したバンプが電子デバイス用接着層で埋め込まれた電子デバイス基板を得た。 First, the polypropylene film was removed from the adhesive sheet material for electronic devices, and the adhesive layer surface for electronic devices was exposed. Subsequently, the adhesive layer surface for electronic devices of the adhesive sheet material for electronic devices after peeling a polypropylene film on the bump of the electronic device substrate fixed on the bonding apparatus stage was laminated at a temperature of 80 ° C. and a bonding speed of 50 cm / min. . The excess adhesive layer for electronic devices around the electronic device substrate was cut with a cutter blade to obtain an electronic device substrate in which bumps equipped with a polyethylene terephthalate film were embedded with the adhesive layer for electronic devices.
電子デバイス用接着層の光線透過率の測定は、電子デバイス用接着シート材料を０．７ｍｍ厚のガラス基板（コーニング社製、１７３７）の面に貼り付け、プラスチックフィルムを剥がした後、スペクトロフォトメーター（日立製作所（株）製、Ｕ−３２１０）を用いて行った。３５０ｎｍから９００ｎｍにおける光線透過率を測定し、光線透過率の最大値を光線透過率値とした。光線透過率７０％以上を○、７０％未満を×と判定した。 The light transmittance of the adhesive layer for electronic devices is measured by attaching an electronic device adhesive sheet material to the surface of a 0.7 mm thick glass substrate (Corning Corp., 1737), peeling off the plastic film, and then using a spectrophotometer. (Manufactured by Hitachi, Ltd., U-3210). The light transmittance from 350 nm to 900 nm was measured, and the maximum value of the light transmittance was defined as the light transmittance value. The light transmittance of 70% or more was judged as ◯, and less than 70% as x.
２．ダイシング工程および評価
前記１．記載の方法で得られた電子デバイス基板のテープフレーム、およびダイシングテープへの固定は、ウェハマウンター装置（テクノビジョン（株）製、ＦＭ−１１４６−ＤＦ）を用い、バンプとは反対側のウェハ基板面にダイシングテープ（リンテック（株）製、Ｄ−６５０）を貼り合わせることによって行った。次いで残りのポリプロピレンフィルムを除去した。ダイシング装置（ＤＩＳＣＯ（株）製、ＤＦＤ−６２４０）の切削ステージ上に、電子デバイス用接着層面が上になるようテープフレームを固定して、ダイシング装置の顕微鏡付きＣＣＤカメラにてアライメントを行った。次いで、以下のような切削条件でダイシングを行った。
ブレード：ＮＢＣ−ＺＨ １２７Ｆ−ＳＥ ２７ＨＣＣＣ
スピンドル回転数：２５０００ｒｐｍ
切削速度：５０ｍｍ／ｓ
切削深さ：ダイシングテープの深さ２０μｍまで切り込む
カット：ワンパスフルカット
カットモード：ダウンカット
切削水量：３．７Ｌ／分
切削水および冷却水：温度２３℃、電気伝導度０．５ＭΩ・ｃｍ（超純水に炭酸ガスを注入）。
2. Dicing process and evaluation The electronic device substrate obtained by the method described above is fixed to the tape frame and the dicing tape using a wafer mounter (manufactured by Technovision, FM-1146-DF), and the wafer substrate on the side opposite to the bumps Dicing tape (Dintech Co., Ltd., D-650) was bonded to the surface. The remaining polypropylene film was then removed. A tape frame was fixed on a cutting stage of a dicing apparatus (DISCO Co., Ltd., DFD-6240) so that the adhesive layer surface for the electronic device was up, and alignment was performed with a CCD camera with a microscope of the dicing apparatus. Next, dicing was performed under the following cutting conditions.
Blade: NBC-ZH 127F-SE 27HCCC
Spindle speed: 25000rpm
Cutting speed: 50 mm / s
Cutting depth: Cut to 20 μm depth of dicing tape Cut: One-pass full cut Cut mode: Down cut Cutting water amount: 3.7 L / min Cutting water and cooling water: Temperature 23 ° C., electric conductivity 0.5 MΩ · cm (extra Carbon dioxide gas is injected into pure water).
バンプが電子デバイス用接着剤組成物で埋め込まれた電子デバイス基板をダイシングにより個片チップ化したもの（電子デバイス用接着層付き電子素子）について、電子デバイス用接着層表面の切削粉の付着の有無、電子デバイス用接着層表面の割れ、欠けの有無、ウェハから接着剤層の剥がれの有無を顕微鏡により観察した。耐汚染性は、電子デバイス用接着層表面に切削粉の付着のないものを○、付着があるものを×として評価した。また、耐傷性は、電子デバイス用接着層の切削端部から電子デバイス用接着層の割れ、欠けおよびウェハからの剥がれの長さが２５μｍ以下の場合を○、２５μｍを越えるものを×として評価した。この割れ、欠けおよびウェハからの剥がれの模式図を図２に示した。符号７は組成物が塗布されたシリコンウェハの一部であり、発生した接着層の割れ・欠け部を符号８、クラックを符号９で示した。また、接着層の割れ、欠けの大きさを測定するために、割れ・欠け８やクラック９の大きさは符号１０で示した欠損部長さとして表される。また符号１１は切削端部を示し、符号１２は欠損部の長さでも最大のものを表している。また、アライメントマーク認識性は、アライメントマークについて認識ができた場合を○、１つでも認識できなかった場合を×として評価した。
Whether or not cutting powder adheres to the surface of the adhesive layer for an electronic device of an electronic device substrate in which bumps are embedded with an adhesive composition for an electronic device into individual chips by dicing (electronic element with an adhesive layer for an electronic device) The surface of the adhesive layer for electronic devices was observed with a microscope for the presence or absence of cracks and chipping and the presence or absence of the adhesive layer peeling from the wafer. Contamination resistance was evaluated as “◯” when there was no adhesion of cutting powder on the surface of the adhesive layer for electronic devices, and “X” when there was adhesion. Further, the scratch resistance was evaluated as ○ when the length of cracks, chips and peeling from the wafer from the cutting edge of the adhesive layer for electronic devices was 25 μm or less, and × when the length exceeded 25 μm. . A schematic diagram of this crack, chipping and peeling from the wafer is shown in FIG.
３．フリップチップボンディングおよび評価
前記２．記載の方法で作製した電子デバイス用接着層付き電子素子の実装回路基板への接続には、フリップチップボンディング装置（東レエンジニアリング（株）製、ＦＣ−２０００）を用いた。実装回路基板を６０℃で一定の温度に保たれたステージ上に載せ、前記２．記載の方法で作製した電子素子をピックアップヒートツールで実装回路基板の上方に近づける。このときのピックアップヒートツールの待機温度は８０℃とした。次に電子素子のバンプと実装回路基板上の電極パッドが重なるように光センサーが電子素子と実装回路基板の間に入り、アライメントマークの検出を行った。この時、すべての電子素子面の全てのアライメントマークについて認識ができた場合を○、１つでも認識できなかった場合を×とした。
3. Flip chip bonding and evaluation A flip chip bonding apparatus (manufactured by Toray Engineering Co., Ltd., FC-2000) was used to connect the electronic element with the adhesive layer for electronic devices produced by the method described above to the mounting circuit board. 1. Mount the mounted circuit board on a stage maintained at a constant temperature of 60 ° C. The electronic device manufactured by the described method is brought close to the upper side of the mounting circuit board with a pickup heat tool. The standby temperature of the pickup heat tool at this time was set to 80 ° C. Next, an optical sensor entered between the electronic element and the mounting circuit board so that the bump of the electronic element and the electrode pad on the mounting circuit board overlapped, and the alignment mark was detected. At this time, the case where it was possible to recognize all the alignment marks on all the electronic element surfaces was marked with ◯, and the case where even one could not be recognized was marked with x.
アライメントマークの検出後、比較例１〜３以外は、時間２ｓ、圧力１５Ｎ、表１〜２に示す仮圧着温度の条件で仮圧着を行った。なお、仮圧着時の温度は、あらかじめ設定した温度が実装回路基板表面の温度になるよう校正してある。温度の測定は、温度レコーダ（（株）キーエンス製、ＮＲ１００）を用いた。また仮圧着時の接着層の動的粘度は、動的粘弾性法によりレオメータ（セイコーインスツルメンツ製、ＤＭＳ６１００）を用いて測定した値を表１〜２に示した。 After detection of the alignment mark, except for Comparative Examples 1 to 3, temporary pressure bonding was performed under conditions of time 2 s, pressure 15 N, and temporary pressure bonding temperatures shown in Tables 1-2. The temperature at the time of provisional pressure bonding is calibrated so that the preset temperature becomes the temperature of the surface of the mounted circuit board. The temperature was measured using a temperature recorder (manufactured by Keyence Corporation, NR100). Moreover, the dynamic viscosity of the adhesive layer at the time of temporary pressure bonding is shown in Tables 1 and 2 with values measured using a rheometer (manufactured by Seiko Instruments, DMS6100) by a dynamic viscoelastic method.
仮圧着工程の後、電子素子が搭載された実装回路基板の電気的接続の評価（導通試験）を行った。本実施例の評価で用いた電子素子と実装回路基板は、７６８個の接続部分を介して電気的に接続されるよう設計されている。バンプと電極パッドが一つでも接触していない部分があれば、接続不良となる。ここでは、両端にあるＩＴＯ電極パッドにＤＩＧＩＴＡＬ ＶＯＬＴＭＥＴＥＲ（ＨＥＷＬＥＴＴ ＰＡＣＫＡＲＤ社製、３４５５Ａ）の測定端子を接続し、４端子法によりその抵抗値を測定した。抵抗値はバンプと電極パッドの接続部分だけでなく、電子素子内部の抵抗やリード電極の値を含むものである。測定したトータルの抵抗値が３０Ω以下を○、１Ｍオーム以上を×と判定した。 After the temporary pressure bonding step, the electrical connection of the mounting circuit board on which the electronic element was mounted was evaluated (conductivity test). The electronic device and the mounting circuit board used in the evaluation of this example are designed to be electrically connected through 768 connecting portions. If there is a portion where even one bump and electrode pad are not in contact with each other, connection failure occurs. Here, a measurement terminal of DIGITAL VOLMETER (manufactured by HEWLETT PACKARD, 3455A) was connected to the ITO electrode pads at both ends, and the resistance value was measured by a four-terminal method. The resistance value includes not only the connection portion between the bump and the electrode pad, but also the resistance inside the electronic element and the value of the lead electrode. When the measured total resistance value was 30Ω or less, it was judged as “◯”, and when 1 M ohm or more was judged as “x”.
導通試験を行ったサンプルとは別に、上記と同様、仮圧着まで行った後に続けて本圧着まで行ったサンプルを作製した。本圧着時の条件は、２００℃で１０９Ｎ、時間は１０ｓとした。 Separately from the sample for which the continuity test was performed, a sample was prepared in which, as described above, the process until the temporary pressing was performed and then the final pressing was performed. The conditions during the main pressure bonding were 109 N at 200 ° C. and the time was 10 s.
本圧着後、２４時間経過後に信頼性評価として熱衝撃試験を実施した。まず、熱衝撃試験を開始する前に導通試験を行った。試験装置として、熱衝撃試験装置（エスペック（株）製、ＴＳＥ−１１−Ｅ）を用い、−４０℃で３０分間維持後、１２５℃で３０分間維持を１サイクルとして５０サイクル毎にサンプルを試験機から取り出して導通試験を行った。これを５００サイクルまで行い、導通試験が○となったサイクル数で熱衝撃後の導通性を評価した。 A thermal shock test was carried out as a reliability evaluation after 24 hours from the final press bonding. First, a continuity test was performed before starting the thermal shock test. Using a thermal shock tester (manufactured by Espec Co., Ltd., TSE-11-E) as a test device, after 30 minutes at −40 ° C., 30 minutes at 125 ° C. and 30 minutes as one cycle, samples are tested every 50 cycles The continuity test was conducted after removing from the machine. This was performed up to 500 cycles, and the continuity after thermal shock was evaluated by the number of cycles in which the continuity test was ○.
実施例１〜６
表１記載の組成比で作製した電子デバイス用接着組成物を、スリットダイコーター（塗工機）を用いて、シリコーン系の離型処理を行った厚さ３８μｍのポリエチレンテレフタレートフィルム上に塗布し、１００℃で４分間乾燥を行った。乾燥後の電子デバイス用接着組成物上にプラスチックフィルムとして厚さ１５μｍのポリプロピレンフィルムを加熱ロール温度４０℃でラミネートし、直径７．６ｃｍの紙管にロール状に巻き取り、電子デバイス用接着層の厚さが２５μｍである電子デバイス用接着シート材料（ポリプロピレンフィルム、電子デバイス用接着層、ポリエチレンテレフタレートフィルムの３層構造）を得た。
Examples 1-6
The adhesive composition for electronic devices produced with the composition ratio shown in Table 1 was applied onto a 38 μm-thick polyethylene terephthalate film subjected to a silicone-based mold release treatment using a slit die coater (coating machine). Drying was performed at 100 ° C. for 4 minutes. A polypropylene film having a thickness of 15 μm is laminated as a plastic film on the adhesive composition for electronic devices after drying at a heating roll temperature of 40 ° C., and wound into a roll with a diameter of 7.6 cm to form an adhesive layer for electronic devices. An adhesive sheet material for an electronic device having a thickness of 25 μm (a three-layer structure of a polypropylene film, an adhesive layer for an electronic device, and a polyethylene terephthalate film) was obtained.
得られた電子デバイス用接着シート材料を用いて前記方法でラミネート、ダイシングおよびフリップチップボンディングを行い、電子デバイス用接着層が形成された電子デバイス基板を作製した。評価結果を表１に示す。仮圧着後および熱衝撃試験後の導通性評価で良好な結果を得た。 Using the obtained adhesive sheet material for electronic devices, lamination, dicing, and flip chip bonding were performed by the above-described methods, and an electronic device substrate on which an adhesive layer for electronic devices was formed was produced. The evaluation results are shown in Table 1. Good results were obtained in the electrical conductivity evaluation after the temporary pressure bonding and after the thermal shock test.
実施例７〜９
エピコート１５７Ｓ７０をＢＲＥＮ−Ｓに換えた以外は実施例１〜３と同様にして、サンプル作製、評価を行った。評価結果を表１に示す。熱衝撃試験後の導通性評価結果に差があるが、その他は実施例１〜３と同様の結果を得た。
Examples 7-9
Samples were prepared and evaluated in the same manner as in Examples 1 to 3 except that Epicoat 157S70 was replaced with BREN-S. The evaluation results are shown in Table 1. Although there is a difference in the conductivity evaluation results after the thermal shock test, the same results as in Examples 1 to 3 were obtained in the other cases.
実施例１０〜１２
エピコート１５７Ｓ７０をエピコート１００２に換えた以外は実施例１〜３と同様にして、サンプル作製、評価を行った。評価結果を表１に示す。熱衝撃試験後の導通性評価結果に差があるが、その他は実施例１〜３と同様の結果を得た。
Examples 10-12
Samples were prepared and evaluated in the same manner as in Examples 1 to 3 except that Epicoat 157S70 was replaced with Epicoat 1002. The evaluation results are shown in Table 1. Although there is a difference in the conductivity evaluation results after the thermal shock test, the same results as in Examples 1 to 3 were obtained in the other cases.
実施例１３〜１５
仮圧着時の温度を変えた以外は実施例２と同様にして、サンプル作製、評価を行った。それぞれ仮圧着時の温度は１１０℃、７５℃、１４０℃とした。評価結果を表１に示す。実施例１４、１５では熱衝撃試験後の導通性評価結果に差があるが、その他は実施例２と同様の結果を得た。
Examples 13-15
Samples were prepared and evaluated in the same manner as in Example 2 except that the temperature during temporary pressing was changed. The temperature at the time of temporary pressure bonding was 110 ° C., 75 ° C., and 140 ° C., respectively. The evaluation results are shown in Table 1. In Examples 14 and 15, there is a difference in the continuity evaluation results after the thermal shock test, but the other results were the same as in Example 2.
比較例１〜３
仮圧着工程を実施しない以外は実施例１〜３と同様にして、サンプル作製、評価を行った。いずれも仮圧着後および本圧着後に導通をとることができなかった。評価結果を表２に示す。
Comparative Examples 1-3
Samples were prepared and evaluated in the same manner as in Examples 1 to 3 except that the temporary pressure bonding step was not performed. In either case, electrical conduction could not be obtained after provisional pressure bonding and after final pressure bonding. The evaluation results are shown in Table 2.
比較例４〜６
仮圧着後の導通性評価までは実施例１〜３と同様にして、サンプル作製、評価を行った。その後、本圧着工程を実施せず２４時間経過後に導通試験を行ったところ、いずれも導通をとることができなかった。評価結果を表２に示す。
Comparative Examples 4-6
Sample preparation and evaluation were performed in the same manner as in Examples 1 to 3 until the continuity evaluation after provisional pressure bonding. Thereafter, the continuity test was conducted after 24 hours without carrying out the main crimping process. The evaluation results are shown in Table 2.
比較例７〜９
仮圧着時の温度を５０℃とした以外は実施例１〜３と同様にして、サンプル作製、評価を行った。接着層の流動性を高めることができず、いずれのサンプルも仮圧着後および本圧着後に導通をとることができなかった。評価結果を表２に示す。
Comparative Examples 7-9
Samples were prepared and evaluated in the same manner as in Examples 1 to 3 except that the temperature during temporary pressing was 50 ° C. The fluidity of the adhesive layer could not be improved, and none of the samples could be conducted after provisional pressure bonding and final pressure bonding. The evaluation results are shown in Table 2.
１ 電子デバイス用接着層
２ 実装回路基板
３ 電子デバイス基板
４ バンプ
５ 電極パッド
６ ピックアップヒートツール
７ 組成物が塗布された電子デバイス基板の一部
８ 組成物の割れ・欠け部
９ クラック
１０ 欠損部長さ
１１ 切削端部
１２ 最大欠損部長さ
DESCRIPTION OF SYMBOLS 1 Adhesive layer for
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168313A JP2009010057A (en) | 2007-06-27 | 2007-06-27 | Electron device mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168313A JP2009010057A (en) | 2007-06-27 | 2007-06-27 | Electron device mounting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009010057A true JP2009010057A (en) | 2009-01-15 |
Family
ID=40324884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007168313A Pending JP2009010057A (en) | 2007-06-27 | 2007-06-27 | Electron device mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009010057A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287835A (en) * | 2009-06-15 | 2010-12-24 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor circuit member |
| JP2012015236A (en) * | 2010-06-30 | 2012-01-19 | Furukawa Electric Co Ltd:The | Adhesive sheet for sticking wafer and processing method of wafer using the same |
| JP2012109481A (en) * | 2010-11-19 | 2012-06-07 | Toray Ind Inc | Method of manufacturing semiconductor device and semiconductor device |
| JP2012129474A (en) * | 2010-12-17 | 2012-07-05 | Sony Corp | Semiconductor device and method of manufacturing semiconductor device |
| CN102842512A (en) * | 2011-06-22 | 2012-12-26 | 日东电工株式会社 | Method of manufacturing semiconductor device |
| CN102842541A (en) * | 2011-06-22 | 2012-12-26 | 日东电工株式会社 | Laminated film and use thereof |
| WO2015002071A1 (en) * | 2013-07-04 | 2015-01-08 | 味の素株式会社 | Photosensitive resin composition |
| JPWO2018194156A1 (en) * | 2017-04-21 | 2020-02-27 | 日立化成株式会社 | Semiconductor device and manufacturing method thereof |
-
2007
- 2007-06-27 JP JP2007168313A patent/JP2009010057A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287835A (en) * | 2009-06-15 | 2010-12-24 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor circuit member |
| JP2012015236A (en) * | 2010-06-30 | 2012-01-19 | Furukawa Electric Co Ltd:The | Adhesive sheet for sticking wafer and processing method of wafer using the same |
| JP2012109481A (en) * | 2010-11-19 | 2012-06-07 | Toray Ind Inc | Method of manufacturing semiconductor device and semiconductor device |
| JP2012129474A (en) * | 2010-12-17 | 2012-07-05 | Sony Corp | Semiconductor device and method of manufacturing semiconductor device |
| US9202804B2 (en) | 2010-12-17 | 2015-12-01 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN102842512A (en) * | 2011-06-22 | 2012-12-26 | 日东电工株式会社 | Method of manufacturing semiconductor device |
| CN102842541A (en) * | 2011-06-22 | 2012-12-26 | 日东电工株式会社 | Laminated film and use thereof |
| JP2013030766A (en) * | 2011-06-22 | 2013-02-07 | Nitto Denko Corp | Laminate film and use thereof |
| WO2015002071A1 (en) * | 2013-07-04 | 2015-01-08 | 味の素株式会社 | Photosensitive resin composition |
| JPWO2018194156A1 (en) * | 2017-04-21 | 2020-02-27 | 日立化成株式会社 | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013133015A1 (en) | Method and apparatus for manufacturing semiconductor device | |
| US8034659B2 (en) | Production method of semiconductor device and bonding film | |
| JP2009010057A (en) | Electron device mounting method | |
| WO2010137442A1 (en) | Adhesive composition, adhesive sheet, and process for manufacture of semiconductor device | |
| TW200902672A (en) | Adhesive for connection of circuit member and semiconductor device using the same | |
| JP2014060241A (en) | Semiconductor device manufacturing method | |
| JP4766200B2 (en) | Adhesive composition and method for manufacturing semiconductor device | |
| JP2011140617A (en) | Adhesive composition for forming underfill, adhesive sheet for forming underfill, and method for manufacturing semiconductor device | |
| JP2002093825A (en) | Semiconductor package and its manufacturing method | |
| JP5660178B2 (en) | Semiconductor wafer dicing method and semiconductor device manufacturing method using the same | |
| JP5088376B2 (en) | Circuit member connecting adhesive and semiconductor device | |
| JP2015095499A (en) | Method for manufacturing semiconductor device | |
| JP2016139757A (en) | Adhesive composition, adhesive sheet for connecting circuit member, and manufacturing method of semiconductor device | |
| JP2005264109A (en) | Film-shaped adhesive and manufacturing method of semiconductor device using the same | |
| JP5811514B2 (en) | Film adhesive | |
| JP2010245191A (en) | Film-like adhesive | |
| JP2012054293A (en) | Method of manufacturing semiconductor device | |
| JP2012038975A (en) | Adhesive for connecting circuit member, adhesive sheet for connecting circuit member, semiconductor device, and method of manufacturing semiconductor device | |
| JP5163358B2 (en) | Semiconductor wafer dicing method | |
| JP2010245418A (en) | Electronic element, method of mounting the electronic element, and method of manufacturing electronic device | |
| JP2010265416A (en) | Film adhesive | |
| JP7276105B2 (en) | Sheet-shaped resin composition for underfill, and semiconductor device using the same | |
| JP2014146638A (en) | Method of manufacturing semiconductor device | |
| JP5375351B2 (en) | Manufacturing method of semiconductor circuit member | |
| JP2008130588A (en) | Electronic device substrate with adhesive composition for semiconductor, electronic device system employing the same, and manufacturing method of the electronic device system |