JP2009010002A

JP2009010002A - Manufacturing method of circuit board with bump

Info

Publication number: JP2009010002A
Application number: JP2007167468A
Authority: JP
Inventors: Nobukazu Koizumi; 信和小泉
Original assignee: Maruwa Seisakusho KK
Current assignee: Maruwa Seisakusho KK
Priority date: 2007-06-26
Filing date: 2007-06-26
Publication date: 2009-01-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a circuit board with bumps characterized in firstly achieving higher precision and downsizing of a circuit board because of superiority in shape, height, diameter, pitch, etc., of each bump; secondly enabling a general one-surface copper clad laminate to be used; thirdly eliminating the need to use an expensive protection tape in the middle of manufacture; fourthly achieving higher precision because of no position shift between each bump and each land; and fifthly solving problems of overall curving, expansion/contraction, position shifting, etc., in the middle of the manufacture. <P>SOLUTION: The manufacturing method according to the present invention includes, in order, a boring stage of forming respective holes 22 in an insulating base material 19 of one one-surface copper clad laminate 21 toward copper foil 25; an electric conduction stage of forming a conductive film 23 on the insulating base material 19 and in the respective holes 22; a copper plating stage of plating the conductive film 23 with copper 24; a circuit formation stage of forming a circuit pattern 18 of the copper plating 24; and a bump formation stage of forming the respective bumps of copper foils 25 at positions corresponding to the respective holes 22. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、バンプ付回路板の製造方法に関する。すなわち、バンプ付のプリント配線板等の製造方法に関するものである。 The present invention relates to a method of manufacturing a circuit board with bumps. That is, the present invention relates to a method of manufacturing a printed wiring board with bumps.

《技術的背景》
電子機器に用いられるプリント配線基板ＰＲＩＮＴＥＤＷＩＲＩＮＧＢＯＡＲＤ等の回路板は、小型軽量化，ダウンサイジング化，高精度化，極薄化，多層化，半導体パッケージ化、等々の進展が著しい。そして、回路板に形成される回路パターンＣＩＲＣＵＩＴＰＡＴＴＥＲＮの高密度化，微細化が、顕著である。
更に最近は、より高精度の接続を実現すべく、バンプＢＵＭＰが広く採用されつつある。すなわち、微小な半球状や円錐台状の導体小突起であるバンプが、従来のはんだボールやピン接続、又はスルホールＴＨＲＯＵＧＨ−ＨＯＬＥに代えて、半導体部品搭載用接点，接続端子，層間導通用等の用途に、使用されつつある。代表的には、各バンプが例えばマトリックス状に、多数形成されるようになってきている。《Technical background》
Circuit boards such as printed wiring boards PRITED WIRING BOARD used in electronic devices have made remarkable progress in terms of downsizing, weight reduction, downsizing, high accuracy, ultrathinning, multilayering, semiconductor packaging, and the like. Further, the density and miniaturization of the circuit pattern CIRCUIT PATTERN formed on the circuit board are remarkable.
More recently, bump BUMP has been widely adopted in order to realize a connection with higher accuracy. That is, bumps, which are small hemispherical or truncated cone-shaped conductor small protrusions, replace the conventional solder ball or pin connection or through hole THROUGH-HOLE for semiconductor component mounting contacts, connection terminals, interlayer conduction, etc. It is being used for applications. Typically, many bumps are formed, for example, in a matrix.

《従来技術》
図６は、この種従来例のバンプ付回路板の製造方法の説明に供し、拡大した正面の断面説明図である。そして、その（１）図は、準備された３層クラッド材を、（２）図は、バンプ形成工程を、（３）図は、絶縁層形成工程を、（４）図は、回路形成工程の前処理ステップを、（５）図は、回路形成工程を、（６）図は、コート形成工程を示す。
図７は、他のこの種従来例のバンプ付回路板の製造方法の説明に供し、拡大した正面の断面説明図である。なお図８は、マトリックス状に形成された各バンプの斜視説明図である。 <Conventional technology>
FIG. 6 is an enlarged front cross-sectional explanatory view for explaining a method for manufacturing a bumped circuit board of this type of conventional example. The (1) drawing shows the prepared three-layer clad material, (2) shows the bump forming step, (3) shows the insulating layer forming step, and (4) shows the circuit forming step. (5) shows the circuit forming process, and (6) shows the coat forming process.
FIG. 7 is an enlarged front cross-sectional explanatory view for explaining another method for manufacturing a bumped circuit board according to this conventional example. FIG. 8 is a perspective explanatory view of each bump formed in a matrix.

この種のバンプ１は、従来、代表的には図７に示した電解めっき工法やはんだボール工法にて、製造されていた。
すなわち、これらの製造方法では、先に回路パターン２を形成し、後で各バンプ１を形成していた。つまり、先に形成されていた回路パターン２側の各ランドＬＡＮＤ１５に対し、後でまず、その絶縁材ＩＮＳＵＬＡＴＩＮＧＭＡＴＥＲＩＡＬ３に孔４を多数形成する。それから、この各孔４を介して、電解めっき工法では、銅，ニッケル，はんだ等の電解めっき５を施して、各ランド１５に接続される各バンプ１が形成され、又、はんだボール工法では、はんだボールを付着させることにより、各ランド１５に接続される各バンプ１が形成されていた。 Conventionally, this type of bump 1 has been typically manufactured by the electrolytic plating method or the solder ball method shown in FIG.
That is, in these manufacturing methods, the circuit pattern 2 is formed first, and each bump 1 is formed later. In other words, a large number of holes 4 are first formed in the insulating material INSULATING MATERIAL 3 for each land LAND 15 formed on the circuit pattern 2 side. Then, through the holes 4, in the electrolytic plating method, electrolytic plating 5 such as copper, nickel, and solder is performed to form the bumps 1 connected to the lands 15. In the solder ball method, Each bump 1 connected to each land 15 was formed by attaching a solder ball.

ところで、これに対し最近、図６に示したバンプ１の製造方法が開発され、注目を集めている。すなわち、この製造方法は、図６の（１）図に示した３層クラッド材６を採用したことを、特徴としている。そして３層クラッド材６は、１層の銅箔７，１層のニッケル薄膜８，１層の銅箔９の３層構造よりなっていた。
そして、図６の（２）図に示したように、１層の銅箔７に対し、レジスト被膜，露光，現像，エッチング，剥離の公知ステップを施すことにより、まず各バンプ１が形成されていた。それから次に、図６の（３）図に示したように、各バンプ１が挿入される各孔１０付の１枚の表面層に熱可塑性を有するポリイミドフィルム、又は液晶ポリマーフィルムが、１層の絶縁層１１として被せられて，貼り合わされる。
それから、図６の（４）図に示したように、各バンプ１が、１枚の保護テープ１２でマスキングされる。それから、図６の（５）図に示したように、１層の銅箔ＣＯＰＰＥＲＦＯＩＬ９に対し、レジスト被覆，露光，現像，エッチング，剥離等の公知ステップを施すことにより、回路パターン１３が形成されていた。
最後に、図６の（６）図に示したように、形成された回路パターン１３が、１枚のカバーコート１４にてコートされていた。
この種従来例では、例えばこのような図６や図７に示した各製造方法により、各バンプ１付の回路板Ａが製造されていた。 Meanwhile, recently, a method of manufacturing the bump 1 shown in FIG. 6 has been developed and attracts attention. That is, this manufacturing method is characterized in that the three-layer clad material 6 shown in FIG. The three-layer clad material 6 has a three-layer structure of one layer of copper foil 7, one layer of nickel thin film 8, and one layer of copper foil 9.
Then, as shown in FIG. 6 (2), the bumps 1 are first formed by performing known steps of resist coating, exposure, development, etching, and stripping on the copper foil 7 of one layer. It was. Then, as shown in FIG. 6 (3), one surface layer with each hole 10 into which each bump 1 is inserted has one layer of thermoplastic polyimide film or liquid crystal polymer film. The insulating layer 11 is covered and bonded.
Then, as shown in FIG. 6 (4), each bump 1 is masked with one protective tape 12. Then, as shown in FIG. 6 (5), the circuit pattern 13 is formed by subjecting one layer of copper foil COPPER FOIL 9 to known steps such as resist coating, exposure, development, etching, and peeling. It was.
Finally, as shown in FIG. 6 (6), the formed circuit pattern 13 was coated with a single cover coat 14.
In this kind of conventional example, the circuit board A with each bump 1 is manufactured by each manufacturing method shown in FIGS. 6 and 7, for example.

《先行技術文献情報》
なお、図６に示した製造方法で使用される３層クラッド材６は、例えば、次の特許文献１，２中に示されている。
特開平１−２２４１８４号公報特開２００２−１２７２９８号公報《Information on prior art documents》
The three-layer clad material 6 used in the manufacturing method shown in FIG. 6 is shown in the following Patent Documents 1 and 2, for example.
JP-A-1-224184 JP 2002-127298 A

ところで、このような各バンプ１付の回路板Ａに関するこの種従来例の製造方法については、次の問題が指摘されていた。
《第１の問題点》
第１に、図７に示した前述した電解めっき工法やはんだボール工法に関しては、製造された各バンプの形状，高さ，径，ピッチ等に問題が指摘されていた。
すなわち、これらの製造方法では、製造された各バンプ１の形状や高さ（肉厚）が、不均一でバラツキが生じ易かった。又、これらの製造方法では、各バンプ１の高さ，径，ピッチ等についても、極小化に限界が存し、もって例えば、高さ５０μｍ以下，各バンプ１間ピッチ５００μｍ以下のものは、製造困難とされていた。
そして、これらの製造方法では、このように各バンプ１の寸法が大きいので、対応する回路パターン２側の接続用の各ランド１５の寸法も大となっていた。そこで結果的に、各ランド１５相互間が同一ピッチの設定下では、各ランド１５間スペースが小となってしまい、結局、各バンプ１用の各引出配線の通過が困難化したり、各引出配線の通過本数が少なく制限されていた。反対に、各ランド１５相互間のピッチを広くそして各ランド１５間スペースを広く設定しようとすると、回路板Ａが全体的に大型化してしまい、前述した最近のダウンサイジング化の傾向に反するようになる、という問題が指摘されていた。 By the way, the following problems have been pointed out with respect to the conventional manufacturing method of this type relating to the circuit board A with each bump 1.
<First problem>
First, regarding the above-described electrolytic plating method and solder ball method shown in FIG. 7, problems have been pointed out in the shape, height, diameter, pitch, etc. of each manufactured bump.
That is, in these manufacturing methods, the shape and height (thickness) of each manufactured bump 1 are not uniform and are likely to vary. Also, in these manufacturing methods, there is a limit to minimizing the height, diameter, pitch, etc. of each bump 1. For example, a product having a height of 50 μm or less and a pitch between each bump 1 of 500 μm or less is manufactured. It was considered difficult.
In these manufacturing methods, since the size of each bump 1 is large in this way, the size of each land 15 for connection on the side of the corresponding circuit pattern 2 is also large. Therefore, as a result, when the lands 15 are set at the same pitch, the space between the lands 15 becomes small. As a result, it becomes difficult to pass the lead wires for the bumps 1 or the lead wires are connected. The number of passing through was limited. On the other hand, if the pitch between the lands 15 is set wide and the space between the lands 15 is set wide, the circuit board A is increased in size as a whole, contrary to the recent trend of downsizing. The problem of becoming was pointed out.

《第２の問題点》
第２に、これに対し、前述した図６に示した３層クラッド材６を使用したこの種従来例の製造方法は、上述した第１の問題点を解決すべく、開発されたものである。
しかしながら、この製造方法は、まず、３層クラッド材６が専用品であり、その分コスト高となり、材料コストが嵩むという問題が指摘されていた。更に、材料の安定供給面でも、３層クラッド材６は、代替材料に乏しく不安が指摘されていた。
又この製造方法は、３層クラッド材６を使用するので、その製造ラインが専用ラインとなり、もって導入コストも嵩む、という問題も指摘されていた。 << Second problem >>
Second, on the other hand, this type of conventional manufacturing method using the three-layer cladding material 6 shown in FIG. 6 is developed to solve the first problem described above. .
However, this manufacturing method has been pointed out that the three-layer clad material 6 is a dedicated product, which increases the cost and the material cost. Furthermore, in terms of the stable supply of materials, the three-layer clad material 6 has been pointed out that there is a lack of alternative materials.
In addition, since this manufacturing method uses the three-layer clad material 6, the manufacturing line becomes a dedicated line, and the introduction cost increases.

《第３の問題点》
第３に、３層クラッド材６を使用したこの種従来例の製造方法は、更に、まず各バンプ１を形成してから、次に回路パターン１３を形成する。そこでこの製造方法は、高価な保護テープ１２を使用することを要し、この面からもコストが嵩む、という問題が指摘されていた。
すなわち、回路パターン１３形成時に、既に形成されていた各バンプ１を保護するために使用される１枚の保護テープ１２は、各バンプ１高さに対応して、各バンプ１を埋め込み保護するに足るクッション性と厚みとを、必要とする（図６の（４）図を参照）。これと共に、この保護テープ１２は、その使用準備段階において、巻取可能な柔軟性を必要とする。これらにより保護テープ１２は、特殊なテープであることを要し、非常にコスト高となっていた。《Third problem》
Thirdly, in this type of conventional manufacturing method using the three-layer clad material 6, the bumps 1 are first formed, and then the circuit pattern 13 is formed. Therefore, this manufacturing method requires the use of an expensive protective tape 12, and the problem that the cost is increased from this aspect has been pointed out.
That is, when the circuit pattern 13 is formed, one protective tape 12 used to protect each bump 1 that has already been formed is embedded to protect each bump 1 corresponding to the height of each bump 1. Sufficient cushioning properties and thickness are required (see FIG. 6 (4)). At the same time, the protective tape 12 needs to be flexible so that it can be wound up in the preparation stage for use. Accordingly, the protective tape 12 needs to be a special tape, and the cost is very high.

《第４の問題点》
第４に、更に３層クラッド材６を使用したこの種従来例の製造方法は、まず各バンプ１を形成してから、次に回路パターン１３を形成する。そこで、各バンプ１に裏側で対応位置すべき回路パターン１３側の各ランド１５について、既に形成されている各バンプ１との位置合わせ等が、大変であり手間取る、という問題が指摘されていた。
すなわち、この製造方法では、先に形成されている各バンプ１径に合わせて位置ずれしないように、画像認識用カメラなどを用いてバンプ１を読み取り、回路パターン１３側の位置整合を行うが、画像認識用カメラの読み取り不良が発生し易く、各バンプ１に対する接続用の各ランド１５を形成することは、容易でなかった。もって、回路パターン１３の高密度形成の障害と、なっていた（図６の（５）図を参照）。《Fourth problem》
Fourthly, in this type of conventional manufacturing method using the three-layer clad material 6, the bumps 1 are first formed, and then the circuit pattern 13 is formed. Therefore, it has been pointed out that the lands 15 on the side of the circuit pattern 13 that should be positioned on the back side of the bumps 1 are very difficult to align with the bumps 1 already formed.
That is, in this manufacturing method, the bump 1 is read by using an image recognition camera or the like so as not to be displaced in accordance with the diameter of each bump 1 formed in advance, and the position alignment on the circuit pattern 13 side is performed. It is easy to cause a reading failure of the image recognition camera, and it is not easy to form each land 15 for connection to each bump 1. Therefore, it has become an obstacle to high-density formation of the circuit pattern 13 (see FIG. 6 (5)).

《本発明について》
本発明のバンプ付回路板の製造方法は、このような実情に鑑み、上記従来例の課題を解決すべく、発明者の鋭意研究努力の結果なされたものである。
そして本発明は、第１に、各バンプの形状，高さ，径，ピッチ面等に優れ、もって回路板の高精度化やダウンサイジング化が実現され、第２に、一般的な片面銅張積層板を使用でき、第３に、製造途中で高価な保護テープを使用しなくて済み、第４に、各バンプと各ランド間の位置ずれもなく、もってこの面からも回路板の高精度化が実現され、第５に、製造途中での全体的な反り，伸縮，位置ずれ等も解消される、バンプ付回路板の製造方法を提案することを、目的とする。 << About the present invention >>
In view of such a situation, the method for manufacturing a circuit board with bumps according to the present invention has been made as a result of the inventors' diligent research efforts in order to solve the problems of the conventional example.
The first aspect of the present invention is excellent in the shape, height, diameter, pitch surface and the like of each bump, thereby realizing high precision and downsizing of the circuit board. Laminated boards can be used, and thirdly, there is no need to use expensive protective tape during the manufacturing process, and fourthly, there is no displacement between each bump and each land, and from this surface the high accuracy of the circuit board is also possible. Fifthly, an object is to propose a method for manufacturing a circuit board with bumps, which eliminates overall warpage, expansion and contraction, misalignment, and the like during manufacture.

《請求項について》
このような課題を解決する本発明の技術的手段は、次のとおりである。まず、請求項１については次のとおり。
請求項１のバンプ付回路板の製造方法は、片面銅張積層板について、絶縁基材の孔あけ工程と、該絶縁基材および形成された各該孔の導電化工程と、形成された導電性被膜を銅めっきすると共に該銅めっきにて回路を形成する銅めっき回路形成工程と、銅箔によるバンプ形成工程とを、順次有していること、を特徴とする。
請求項２については、次のとおり。請求項２のバンプ付回路板の製造方法では、請求項１において、該絶縁基材と該銅箔を備えた該片面銅張積層板について、まず、その該絶縁基材に該銅箔に向けた各該孔を多数形成する該孔あけ工程と、次に、該絶縁基材および各該孔の全外表面を導電化処理して、該導電性被膜を形成する該導電化工程と、しかる後、該導電性被膜を銅めっきして該銅箔と導通させると共に、該銅めっきにて回路パターンを形成する該銅めっき回路形成工程と、次に該銅箔について、レジスト被覆，露光，現像，エッチング，剥離の各ステップを施して、各該孔に対応位置した各バンプを多数形成する該バンプ形成工程と、を有していること、を特徴とする。 <About Claim>
The technical means of the present invention for solving such a problem is as follows. First, claim 1 is as follows.
The method for manufacturing a circuit board with bumps according to claim 1 includes the step of drilling an insulating base material, the step of making the insulating base material and each of the formed holes, and the formed conductive material for a single-sided copper-clad laminate. And a copper plating circuit forming step of forming a circuit by the copper plating and a bump forming step of copper foil.
About Claim 2, it is as follows. In the method for manufacturing a circuit board with bumps according to claim 2, in the first aspect, the single-sided copper-clad laminate including the insulating base and the copper foil is first directed to the copper foil on the insulating base. A step of forming a plurality of the holes, and a step of conducting the conductive treatment on the insulating substrate and the entire outer surface of the holes to form the conductive film. Thereafter, the copper plating is applied to the conductive film to be electrically connected to the copper foil, and a circuit pattern is formed by the copper plating, and then the copper foil is subjected to resist coating, exposure and development. , And a step of forming a bump to form a large number of bumps corresponding to the holes by performing etching and peeling steps.

請求項３については、次のとおり。請求項３のバンプ付回路板の製造方法では、請求項２において、該銅めっき回路形成工程と該バンプ形成工程との間に、コート形成工程が実施され、もって、該回路パターンの外表面が、カバーコートにて被覆保護されること、を特徴とする。
請求項４については、次のとおり。請求項４のバンプ付回路板の製造方法では、請求項２において、該片面銅張積層板としては、該絶縁基材の片面に接着剤を介して該銅箔が接着により積層された３層材、又は該絶縁基材の片面に該銅箔が直接貼り付けにより積層された２層材が、用いられること、を特徴とする。
請求項５については、次のとおり。請求項５のバンプ付回路板の製造方法では、請求項２において、該孔あけ工程では、該片面銅張積層板の絶縁基材について、各該孔が、その外表面側から該銅箔に向けたブラインドビアホールとして、レーザー法，プラズマ法，ドリル法，又はエッチング法により、所定ピッチのマトリックス状に多数孔あけ加工されること、を特徴とする。
請求項６については、次のとおり。請求項６のバンプ付回路板の製造方法では、請求項２において、該導電化工程では、該片面銅張積層板の絶縁基材について、その外表面から各該孔の内壁面にかけての全外表面に、該導電性被膜が、ダイレクトプレーティング法，無電解銅めっき法，蒸着法，又はスパッタリング法による導電化処理により、形成されること、を特徴とする。 About Claim 3, it is as follows. According to a method for manufacturing a circuit board with bumps according to claim 3, in claim 2, a coat forming step is performed between the copper plating circuit forming step and the bump forming step, so that the outer surface of the circuit pattern is The coating is protected by a cover coat.
About Claim 4, it is as follows. In the method for manufacturing a circuit board with bumps according to claim 4, in claim 2, the single-sided copper-clad laminate includes three layers in which the copper foil is laminated on one side of the insulating base material via an adhesive. A material or a two-layer material in which the copper foil is laminated directly on one surface of the insulating base material is used.
About Claim 5, it is as follows. In the method for manufacturing a circuit board with bumps according to claim 5, in claim 2, in the hole forming step, each hole is formed on the copper foil from the outer surface side of the insulating base material of the single-sided copper-clad laminate. As the directed blind via hole, a large number of holes are drilled into a matrix with a predetermined pitch by a laser method, a plasma method, a drill method, or an etching method.
About Claim 6, it is as follows. The method for manufacturing a circuit board with bumps according to claim 6 is the method according to claim 2, wherein in the conductive step, the insulating substrate of the single-sided copper-clad laminate is entirely covered from the outer surface to the inner wall surface of each hole. The conductive film is formed on the surface by a conductive treatment by a direct plating method, an electroless copper plating method, a vapor deposition method, or a sputtering method.

請求項７については、次のとおり。請求項７のバンプ付回路板の製造方法では、請求項２において、該銅めっき回路形成工程では、該片面銅張積層板に形成された該導電性被膜について、該銅めっきが、電解銅めっき法により形成され、もって表裏をなすの該銅箔と該銅めっきとの間が導通されること、を特徴とする。
請求項８については、次のとおり。請求項８のバンプ付回路板の製造方法では、請求項２において、該銅めっき回路形成工程では、該片面銅張積層板に形成された該導電性被膜を該銅めっきしてから、エッチングレジストによる被覆、回路用マスクを使用した該エッチングレジストの露光、該エッチングレジストの現像、該銅めっきのエッチング、該エッチングレジストの剥離の各ステップを、順次施すことにより、該回路パターンが形成されること、を特徴とする。
請求項９については、次のとおり。請求項９のバンプ付回路板の製造方法では、請求項２において、該銅めっき回路形成工程では、該片面銅張積層板に形成された該導電性被膜の感光性レジストによる被覆、回路用マスクを使用した該感光性レジストの露光、該感光性レジストの現像、該導電性被膜の該銅めっき、該感光性レジストの剥離、露出残存した該導電性被膜の除去の各ステップを、順次施すことにより、該回路パターンが形成されること、を特徴とする。
請求項１０については、次のとおり。請求項９のバンプ付回路板の製造方法では、請求項２において、該バンプ形成工程では、該片面銅張積層板の該銅箔について、エッチングレジストによる被覆、バンプ用マスクを使用した該エッチングレジストの露光、該エッチングレジストの現像、該銅箔のエッチング、該エッチングレジストの剥離の各ステップを、順次施すことにより、各該孔に対応位置した各該バンプが、所定ピッチのマトリックス状に多数形成されること、を特徴とする。 About Claim 7, it is as follows. The method for manufacturing a circuit board with bumps according to claim 7, wherein, in the copper plating circuit forming step, the copper plating is performed on the conductive film formed on the single-sided copper clad laminate by electrolytic copper plating. The copper foil, which is formed by the method and forms the front and back surfaces, is electrically connected to the copper plating.
About Claim 8, it is as follows. The method for manufacturing a circuit board with bumps according to claim 8, wherein, in the copper plating circuit forming step, the conductive coating formed on the one-sided copper clad laminate is plated with the copper, and then the etching resist is formed. The circuit pattern is formed by sequentially performing the steps of covering with, exposing the etching resist using a circuit mask, developing the etching resist, etching the copper plating, and stripping the etching resist. It is characterized by.
About Claim 9, it is as follows. The method of manufacturing a circuit board with bumps according to claim 9, wherein in the copper plating circuit forming step, the conductive coating formed on the single-sided copper-clad laminate is covered with a photosensitive resist, a circuit mask The steps of exposure of the photosensitive resist using, development of the photosensitive resist, copper plating of the conductive coating, peeling of the photosensitive resist, and removal of the exposed conductive coating are sequentially performed. Thus, the circuit pattern is formed.
About Claim 10, it is as follows. The method for producing a circuit board with bumps according to claim 9, wherein, in the bump forming step, the copper foil of the single-sided copper-clad laminate is covered with an etching resist, and the etching resist using a bump mask is used. Steps of exposure, development of the etching resist, etching of the copper foil, and stripping of the etching resist are sequentially performed, so that a large number of the bumps corresponding to the holes are formed in a matrix with a predetermined pitch. It is characterized by that.

《作用等について》
本発明は、このような手段よりなるので、次のようになる。
（１）本発明の製造方法では、まず孔あけ工程において、片面銅張積層板の絶縁基材に、各孔が多数形成される。
（２）それから導電化工程において、絶縁基材と各孔とに、導電性被膜が形成される。しかる後、銅めっき回路形成工程において、導電性被膜に銅めっきが施される。
（３）これと共に、銅めっき回路形成工程において、銅めっきにて回路パターンが形成される。しかる後、コート形成工程において、回路パターンがカバーコートにて保護される。
（４）それから、バンプ形成工程において、銅箔にて各バンプが形成される。
（５）さて、本発明の製造方法では、銅めっきにて回路パターンが形成されると共に、銅箔を基にして各バンプが形成される。
そこで本発明では、回路パターンや各バンプについて、形状や高さが均一化されると共に、肉厚の極薄化可能となる。もって、各バンプ寸法の極小化が可能となり、回路パターン側の各ランド寸法も極小化可能となる。
（６）又、本発明の製造方法では、一般的な片面銅張積層板が使用されている。
（７）更に本発明では、回路パターンを形成してから、各バンプを形成する。そこで本発明では、各バンプ形成時の回路パターンの保護は、一般的なドライフィルムや保護テープを、使用可能である。
（８）本発明では、回路パターンを形成してから、各バンプが形成される。そこで本発明では、回路パターンの各ランドおよび各孔を位置目安とすることにより、位置ずれなく各バンプが形成される。
（９）更に本発明では、孔あけ時，回路パターン形成，コート形成時等において、全体がしっかりと、銅箔にてサポートされて，保持されている。 <About the action>
Since the present invention comprises such means, the following is achieved.
(1) In the manufacturing method of the present invention, first, a number of holes are formed in the insulating base material of the single-sided copper-clad laminate in the drilling step.
(2) Then, in the conductive step, a conductive film is formed on the insulating substrate and each hole. Thereafter, copper plating is applied to the conductive coating in the copper plating circuit forming step.
(3) At the same time, in the copper plating circuit forming step, a circuit pattern is formed by copper plating. Thereafter, in the coat forming process, the circuit pattern is protected with a cover coat.
(4) Then, each bump is formed with a copper foil in the bump forming step.
(5) In the manufacturing method of the present invention, a circuit pattern is formed by copper plating, and each bump is formed based on a copper foil.
Therefore, in the present invention, the shape and height of the circuit pattern and each bump are made uniform, and the thickness can be made extremely thin. Accordingly, each bump dimension can be minimized, and each land dimension on the circuit pattern side can be minimized.
(6) Moreover, in the manufacturing method of this invention, the common single-sided copper clad laminated board is used.
(7) Further, in the present invention, each bump is formed after the circuit pattern is formed. Therefore, in the present invention, a general dry film or a protective tape can be used to protect the circuit pattern when forming each bump.
(8) In the present invention, each bump is formed after the circuit pattern is formed. Therefore, in the present invention, bumps are formed without positional deviation by using each land and each hole of the circuit pattern as a position guide.
(9) Further, in the present invention, the whole is firmly supported and held by the copper foil at the time of drilling, circuit pattern formation, coating formation, or the like.

《第１の効果》
第１に、各バンプ形成，高さ，径，ピッチ面等に優れており、もって回路板の高精度化やダウンサイジング化が実現される。
すなわち、本発明のバンプ付回路板の製造方法では、銅めっきにて回路パターンが形成され、かつ、銅箔を基にして各バンプが形成される。そこでまず、回路パターンや各バンプの肉厚の均一化が容易であると共に、例えば前述したこの種従来例における各バンプの形状や高さ（肉厚）のバラツキ発生が、回避される。
これと共に本発明は、回路パターンや各バンプの肉厚の極薄化が可能である。もって、各バンプの高さ，径，ピッチ等の寸法を、極小化可能となると共に、各バンプに対応する回路パターン側の各ランドの寸法も、極小化可能である。
そこで本発明は、もし各ランド間のピッチ設定が同じなら、前述したこの種従来例に比し、各ランド間スペースをより広く取ることができる。もって、各バンプ用の各引出配線の通過が容易化して、回路板の製造が容易化したり、各引出配線の通過本数をより多くすることが可能であり、結局、回路板の精度が向上する。
これに対し逆に、各ランド間のピッチ設定をより狭く設定することも、本発明では可能となり、この場合には、前述したこの種従来例に比し、回路板の全体的なより小型化，ダウンサイジングが実現される。
いずれにしても本発明は、回路板の小型軽量化，ダウンサイジング，高精度化、そして回路パターンの高密度化，微細化に資することができる。 << First effect >>
First, each bump is excellent in bump formation, height, diameter, pitch surface, and the like, thereby realizing high precision and downsizing of the circuit board.
That is, in the method for manufacturing a circuit board with bumps of the present invention, a circuit pattern is formed by copper plating, and each bump is formed based on the copper foil. Therefore, first, it is easy to make the circuit pattern and the thickness of each bump uniform, and for example, the occurrence of variations in the shape and height (thickness) of each bump in this type of conventional example is avoided.
At the same time, the present invention can make the circuit pattern and the thickness of each bump extremely thin. Accordingly, the dimensions such as the height, diameter, and pitch of each bump can be minimized, and the dimensions of each land on the circuit pattern side corresponding to each bump can be minimized.
Therefore, according to the present invention, if the pitch setting between the lands is the same, the space between the lands can be made wider as compared with the above-described conventional example. Therefore, it is possible to facilitate the passage of each lead wire for each bump, facilitating the manufacture of the circuit board, and to increase the number of passages of each lead wire, and consequently the accuracy of the circuit board is improved. .
On the other hand, it is also possible in the present invention to set the pitch between the lands narrower. In this case, the overall size of the circuit board can be further reduced as compared with the above-described conventional example. , Downsizing is realized.
In any case, the present invention can contribute to reducing the size and weight of the circuit board, downsizing, increasing the accuracy, and increasing the density and miniaturization of the circuit pattern.

《第２の効果》
第２に、一般的な片面銅張積層板が、使用される。すなわち、本発明の製造方法では、安価で一般的な片面銅張積層板が使用される。従って本発明は、前述したこの種従来例のように、専用品である３層クラッド材を使用するのに比し、一般品である分だけ材料コストが低減される。
しかも本発明は、片面銅張積層板が一般品なので、材料の安定供給面でも不安はない。又、本発明は、一般品である片面銅張積層板を対象とするので、製造ラインも専用ラインではなく一般ラインで良く、その分だけ導入コストも低減される。 << Second effect >>
Second, a common single-sided copper clad laminate is used. That is, in the manufacturing method of the present invention, an inexpensive and general single-sided copper-clad laminate is used. Accordingly, in the present invention, the material cost is reduced by the amount corresponding to the general product as compared with the case where the exclusive three-layer clad material is used as in the above-described conventional example.
In addition, since the single-sided copper-clad laminate is a general product in the present invention, there is no concern about the stable supply of materials. In addition, since the present invention is intended for a single-sided copper clad laminate which is a general product, the production line may be a general line rather than a dedicated line, and the introduction cost is reduced accordingly.

《第３の効果》
第３に、製造途中において、高価な保護テープを使用しなくても済む。すなわち、本発明のバンプ付回路板の製造方法では、まず回路パターンを形成してから、後で各バンプ形成する。そこで本発明は、バンプ形成時における回路パターンの保護に関し、一般的なドライフィルムや保護テープで、十分に対応可能である。
つまり本発明は、前述したこの種従来例のように、回路パターン形成時における各バンプ保護のために、クッション性，厚み，巻取り柔軟性等を備えた特殊テープ，高価な保護テープを、必要とする訳ではなく、この面からもコストに優れている。《Third effect》
Thirdly, it is not necessary to use an expensive protective tape during the production. That is, in the method for manufacturing a circuit board with bumps of the present invention, a circuit pattern is first formed and then each bump is formed later. Therefore, the present invention relates to protection of a circuit pattern during bump formation and can be sufficiently handled with a general dry film or protective tape.
That is, the present invention requires a special tape having cushioning properties, thickness, winding flexibility, etc., and an expensive protective tape for protecting each bump at the time of circuit pattern formation as in the above-described conventional example. However, it is also excellent in cost from this aspect.

《第４の効果》
第４に、各バンプと各ランド間の位置ずれも防止され、もってこの面からも、回路板の高精度化が実現される。すなわち、本発明のバンプ付回路板の製造方法では、まず回路パターンを形成してから、後でバンプを形成する。
そこで本発明は、回路パターンの各ランドおよびその各孔を目安として、この目安に対してバンプ用マスクの各バンプ形成位置を、位置合わせすることにより、容易に各ランドに対し位置ずれなく各バンプを形成することができる。
従って、本発明では、前述したこの種従来例のように、先に形成された各バンプに対し、回路パターン側の各ランドを位置ずれなく形成することの困難さは、解消される。本発明は、簡単，容易，確実に、各ランド径に対し対応した径の各バンプを、形成することができる。もって本発明は、この面からも、回路板の高精度化，回路パターンの高密度化，微細化を実現することができ、例えば、バンプピッチ２００μｍも可能となる。 << 4th effect >>
Fourth, misalignment between each bump and each land is also prevented, so that the circuit board can be highly accurate from this surface. That is, in the method for manufacturing a circuit board with bumps of the present invention, a circuit pattern is first formed, and then bumps are formed later.
Accordingly, the present invention uses each land of a circuit pattern and each hole thereof as a guideline, and each bump forming position of the bump mask is aligned with this guideline so that each bump can be easily positioned without misalignment with respect to each land. Can be formed.
Therefore, according to the present invention, the difficulty of forming the lands on the circuit pattern side without positional deviation with respect to the bumps previously formed as in the above-described conventional example is eliminated. According to the present invention, each bump having a diameter corresponding to each land diameter can be formed simply, easily and reliably. Therefore, the present invention can also realize high precision of the circuit board, high density and miniaturization of the circuit pattern from this aspect, and, for example, a bump pitch of 200 μm is also possible.

《第５の効果》
第５に、製造途中において、全体的な反り，伸縮，位置ずれ等が発生することもない。すなわち、本発明のバンプ付回路板の製造方法では、孔あけ時，回路形成時，カバーコート形成時等において、片面銅張積層板，その絶縁基板，銅めっき等は、しっかりと銅箔で保護されて，サポートされている。もって本発明では、これらの反り，伸縮，位置ずれ等も防止され、ハンドリング作業性も向上する等々、この面からも、バンプ付回路板の製造トラブルが回避され、回路板の高精度化、回路パターンの高密度化等が実現される。
このように、この種従来例に存した課題がすべて解決される等、本発明の発揮する効果は、顕著にして大なるものがある。《Fifth effect》
Fifth, no overall warpage, expansion / contraction, misalignment or the like occurs during manufacture. That is, in the method for manufacturing a circuit board with bumps according to the present invention, a single-sided copper-clad laminate, its insulating substrate, copper plating, etc. are firmly protected with copper foil during drilling, circuit formation, cover coat formation, etc. And supported. Therefore, in the present invention, these warpage, expansion and contraction, misalignment, etc. are prevented, and handling workability is improved. From this aspect as well, manufacturing troubles of the circuit board with bumps are avoided, the circuit board is highly accurate, the circuit A high density pattern is realized.
As described above, the effects exerted by the present invention are remarkably large, such as all the problems existing in this type of conventional example are solved.

《図面について》
以下、本発明のバンプ付回路板の製造方法を、図面に示した発明を実施するための最良の形態に基づいて、詳細に説明する。図１〜図５は、本発明を実施するための最良の形態の説明に供し、拡大した正面の断面説明図である。
そして、図１の（１）図は、準備された片面銅張積層板を、（２）図は、前処理ステップを、（３）図は、孔あけ工程を、（４）図は、導電化工程を、（５）図は、銅めっき工程を示す。
図２は、回路形成工程に関し、（１）図は、その前処理ステップを、（２）図は、露光ステップを、（３）図は、現像ステップを、（４）図は、エッチングステップを、（５）図は、剥離ステップを示す。
図３は、コート形成工程に関し、（１）図は、その前処理ステップを、（２）図は、露光ステップを、（３）図は、現像ステップを、（４）図は、剥離ステップを示す。
図４は、バンプ形成工程に関し、（１）図は、その第１前処理ステップを、（２）図は、第２前処理ステップを、（３）図は、露光ステップを、（４）図は、現像ステップを示す。
図５は、バンプ形成工程に関し、（１）図は、そのエッチングステップを、（２）図は、剥離ステップを、（３）図は、後処理ステップを、（４）図は、表面処理ステップを示す。
なお図８は、マトリックス状に形成された各バンプの斜視説明図である。《About drawing》
Hereinafter, a method for manufacturing a circuit board with bumps of the present invention will be described in detail based on the best mode for carrying out the invention shown in the drawings. FIGS. 1 to 5 are explanatory sectional views of an enlarged front surface for explaining the best mode for carrying out the present invention.
1 (1) shows the prepared single-sided copper-clad laminate, (2) shows the pretreatment step, (3) shows the drilling step, and (4) shows the conductivity. (5) The figure shows a copper plating process.
FIG. 2 relates to a circuit formation process. (1) FIG. 2 shows a preprocessing step, (2) FIG. 2 shows an exposure step, (3) FIG. 3 shows a development step, and (4) FIG. (5) The figure shows a peeling step.
FIG. 3 relates to the coating formation process. (1) FIG. 3 shows the pretreatment step, (2) FIG. 3 shows the exposure step, (3) FIG. 3 shows the development step, and (4) FIG. Show.
FIG. 4 relates to a bump forming process. (1) FIG. 4 shows the first preprocessing step, (2) FIG. 4 shows the second preprocessing step, (3) FIG. 4 shows the exposure step, (4) FIG. Indicates a development step.
FIG. 5 relates to the bump formation process. (1) FIG. 5 shows the etching step, (2) FIG. Shows the peeling step, (3) FIG. Shows the post-processing step, and (4) FIG. Indicates.
FIG. 8 is a perspective explanatory view of each bump formed in a matrix.

《回路板１６について》
本発明は、各バンプ１７付の回路板１６に関する。そこでまず、回路板１６について、その概要を説明しておく。
電子機器に使用されるプリント配線板等の回路板１６は、小型軽量化，ダウンサイジング化，高精度化，極薄化，多層化等の進展がめざましい。そして、回路板１６に形成される回路パターン１８の高密度化，微細化が顕著である。回路板１６の硬軟についても、従来よりのリジット基板等の硬性基板に比し、フレキシブル基板その他の極薄で柔軟な軟性基板の進展，増加が著しい。又、半導体部品が回路パターン１８と一体的に組み込まれた、半導体パッケージ基板の普及も、急速である。
そして回路板１６は、１枚の絶縁基材１９の片面（又は両面）に、導体層として回路パターン１８が形成された構造よりなる。
まず、ベース材である絶縁基材１９は、フレキシブル基板の場合は、ポリイミド樹脂ＰＯＬＹＩＭＩＤＥＲＥＳＩＮ製フィルム、アラミド樹脂ＡＲＡＭＩＤＲＥＳＩＮ製フィルム、液晶ポリマーＬＩＱＵＩＤＣＲＹＳＴＡＬＰＯＬＹＭＥＲ製フィルム、又は、その他の柔軟性と絶縁性とを備えた樹脂製フィルム製よりなる。絶縁基材１９は、リジット基板の場合は、例えば、ガラスエポキシ樹脂ＧＬＡＳＳＥＰＯＸＹＲＥＳＩＮ製、ガラスクロスＧＬＡＳＳＣＬＯＴＨ製、又はセラミック製、その他よりなる。絶縁基材１９の肉厚は、例えば２０μｍ〜６０μｍ程度であるが、１０μｍ程度のものも出現している。
次に、回路パターン１８を形成する銅の肉厚は、例えば４μｍ〜３５μｍ程度である。又、回路パターン１８間の回路間スペースも、１０μｍ〜３０μｍ程度と微細化傾向にある。ランド２０は、このような回路パターン１８の一環をなし、回路パターン１８の中央部や端部に多数設けられ、例えば、マトリックス状に所定縦横ピッチで多数設けられる。そしてランド２０は、円環状等の極小形状をなし、反対面への各スルホールや反対面の各バンプ１７と、導通接続される。
回路板１６は、概略このようになっている。 <About the circuit board 16>
The present invention relates to a circuit board 16 with each bump 17. First, the outline of the circuit board 16 will be described.
Circuit boards 16 such as printed wiring boards used in electronic devices have made remarkable progress in terms of size reduction and weight reduction, downsizing, higher accuracy, ultrathinning, and multilayering. Further, the density and miniaturization of the circuit pattern 18 formed on the circuit board 16 are remarkable. Regarding the hardness and softness of the circuit board 16, the progress and increase of flexible substrates and other ultrathin and flexible flexible substrates are remarkable as compared with conventional rigid substrates such as rigid substrates. The spread of semiconductor package substrates in which semiconductor components are integrated with the circuit pattern 18 is also rapid.
The circuit board 16 has a structure in which a circuit pattern 18 is formed as a conductor layer on one surface (or both surfaces) of one insulating base material 19.
First, in the case of a flexible substrate, the insulating base material 19 which is a base material is a film made of polyimide resin POLYIMIDE RESIN, an aramid resin ARAMID RESIN film, a liquid crystal polymer LIQUID CRYSTAL POLYMER film, or other flexibility and insulating properties. It consists of the product made from a resin film provided with. In the case of a rigid substrate, the insulating base material 19 is made of, for example, glass epoxy resin GLASS EPOXY RESIN, glass cloth GLASS CLOTH, ceramic, or the like. The thickness of the insulating base material 19 is, for example, about 20 μm to 60 μm, but about 10 μm also appears.
Next, the thickness of copper forming the circuit pattern 18 is, for example, about 4 μm to 35 μm. Further, the inter-circuit space between the circuit patterns 18 also tends to be miniaturized to about 10 μm to 30 μm. The land 20 forms a part of the circuit pattern 18 and is provided in a large number at the center and at the end of the circuit pattern 18. The land 20 has a minimum shape such as an annular shape, and is electrically connected to each through hole on the opposite surface and each bump 17 on the opposite surface.
The circuit board 16 is roughly like this.

《製造方法の概要について》
以下、図１〜図５を参照して、図示された本発明の各バンプ１７付の回路板１６の製造方法について、説明する。
この図示例の製造方法では、１枚の片面銅張積層板２１について、その１層をなす絶縁基材１９の孔あけ工程と、→この絶縁基材１９および形成された各孔２２の導電化工程と、→形成された１枚の導電性被膜２３の銅めっき工程（銅めっき回路形成工程の前段）と、→形成された１層の銅めっき２４による回路形成工程（銅めっき回路形成工程の後段）と、→コート形成工程と、→片面銅張積層板２１の１層をなす銅箔２５によるバンプ形成工程とを、順次有しており、もって各バンプ１７付の回路板１６が製造される。
まず、図１の（１）図に示したように、本発明では、１枚の片面銅張積層板２１が使用される。そして、この１枚の片面銅張積層板２１としては、その１層（１枚）の絶縁基材１９の片面に、接着剤を介して１層（１枚）の銅箔２５が接着積層された３層材や、又は、絶縁基材１９の片面に、銅箔２５が直接貼り付け積層された２層材が、用いられる。
片面銅張積層板２１について、更に詳述する。まず、その銅箔２５としては、圧延箔，電解箔，特殊電解箔，又はめっき箔，等が使用される。そして、複層タイプの３層材よりなる片面銅張積層板２１では、ベースとなる１層（１枚）の絶縁基材１９の片面に、接着剤を介してそれぞれ１層（１枚）の銅箔２５が積層されている。接着剤としては、エポキシＥＰＯＸＹ樹脂，ハロゲンフリーＨＡＬＯＧＥＮＦＲＥＥエポキシ樹脂，又は高ＴＧエポキシ樹脂等が使用される。
これに対し、単層タイプの２層材よりなる片面銅張積層板２１では、１層（１枚）の絶縁基材１９の片面に、１層（１枚）の銅箔２５が直接貼り付け積層されている。２層材よりなる片面銅張積層板２１は、キャストＣＡＳＴＩＮＧ法、ラミネーターＬＡＭＩＮＡＴＯＲ法、又は、メタライジングＭＥＴＡＬＬＩＤＩＮＧ法（スパッタＳＰＵＴＴＥＲＩＮＧ法）等により、製作される。
ところで、使用される１枚の片面銅張積層板２１の銅箔２５の肉厚は、最初から必要とされる２０ｚ（７０μｍ）ある必要はなく、例えば一般的な１０ｚ（３５μｍ）のものを使用し、後で電解銅めっきにより、必要肉厚へとかさ上げするようにしてもよい。
以下、このような本発明の製造方法の各工程について、順に更に詳細に説明する。 << Outline of manufacturing method >>
Hereinafter, with reference to FIGS. 1-5, the manufacturing method of the circuit board 16 with each bump 17 of this invention shown in figure is demonstrated.
In the manufacturing method of this illustrated example, for a single-sided copper-clad laminate 21, a step of drilling the insulating base material 19 that forms one layer thereof, and → conducting the insulating base material 19 and the formed holes 22. Process, a copper plating process of the formed conductive film 23 (preceding the copper plating circuit forming process), and a circuit forming process (copper plating circuit forming process) by the formed one layer of copper plating 24. The second step), a coating formation step, and a bump formation step with a copper foil 25 forming one layer of a single-sided copper clad laminate 21 are sequentially provided, so that the circuit board 16 with each bump 17 is manufactured. The
First, as shown in FIG. 1A, a single-sided copper-clad laminate 21 is used in the present invention. And as this single-sided copper-clad laminate 21, one layer (one piece) of copper foil 25 is adhesively laminated on one side of one layer (one piece) of the insulating substrate 19 with an adhesive. In addition, a three-layer material or a two-layer material in which a copper foil 25 is directly attached and laminated on one surface of the insulating base material 19 is used.
The single-sided copper clad laminate 21 will be further described in detail. First, as the copper foil 25, rolled foil, electrolytic foil, special electrolytic foil, plated foil, or the like is used. And in the single-sided copper clad laminated board 21 which consists of a multi-layer type three-layer material, it is each one layer (one sheet) through the adhesive to the single side | surface of the insulating base material 19 of one layer (one sheet) used as a base. Copper foil 25 is laminated. As the adhesive, epoxy EPOXY resin, halogen-free HALOGEN FREE epoxy resin, high TG epoxy resin, or the like is used.
On the other hand, in the single-sided copper-clad laminate 21 made of a single-layer type two-layer material, one layer (one piece) of copper foil 25 is directly attached to one side of one layer (one piece) of the insulating base material 19. Are stacked. The single-sided copper clad laminate 21 made of a two-layer material is manufactured by a cast CASTING method, a laminator LAMINATOR method, a metalizing METALLIDING method (sputter SPUTTERING method), or the like.
By the way, the thickness of the copper foil 25 of the single-sided copper-clad laminate 21 used does not need to be 20z (70 μm), which is required from the beginning, for example, a common 10z (35 μm) is used. Then, it may be raised to the required thickness by electrolytic copper plating later.
Hereafter, each process of the manufacturing method of such this invention is demonstrated in detail further in order.

《孔あけ工程，導電化工程，銅めっき工程等について》
まず、孔あけ工程，導電化工程，銅めっき工程等、について説明する。この製造方法では、まず、図１の（２）図に示したように、前処理ステップとして、１枚の片面銅張積層板２１の銅箔２５外表面に、１枚の保護テープ２６が貼付けられて保護される。すなわち、以後の各工程実施に際し、片面銅張積層板２１の銅箔２５をマスキングして保護すべく、銅箔２５側に保護テープ２６が貼付けられる。
それから次に、この製造方法では、図１の（３）図に示したように、孔あけ工程において、１枚の片面銅張積層板２１の絶縁基材ＩＮＳＵＬＡＴＩＮＧＳＵＢＳＴＲＡＴＥ１９に、銅箔２５に向けた各孔２２が多数形成される。
すなわち、上述した保護テープ２６貼付後の孔あけ工程では、片面銅張積層板２１の絶縁基材１９について、各孔２２が、絶縁基材１９の外表面側から銅箔２５側に向け開口したブラインドビアホール（孔２２の絶縁基材１９外表面側が開口すると共に、孔２２の銅箔２５側が銅箔２５で閉鎖された、片面開放孔）として、形成される。そして各孔２２は、レーザー法，プラズマ法，ドリル法，又はエッチング法により、例えば所定ピッチのマトリックス状に多数孔あけ加工されて、形成される。形成された各孔２２は、その内壁面がデスミア処理される。
次に、この製造方法では、図１の（４）図に示したように、導電化工程において、１枚の片面銅張積層板２１の絶縁基材１９および各孔２２の全面が、導電化処理され、もって導電性被膜ＣＯＮＤＵＣＴＩＶＥＦＩＬＭ２３が形成される。
すなわち、孔あけ工程後の導電化工程では、片面銅張積層板２１の絶縁基材１９について、その外表面から各孔２２の内壁面にかけての全面に、導電性被膜２３が形成される。そして導電性被膜２３は、ダイレクトプレーティングＤＩＲＥＣＴＰＬＡＴＩＮＧ法、無電解銅めっきＥＬＥＣＴＲＯＬＥＳＳＣＯＰＰＥＲＰＬＡＴＩＮＧ法、蒸着法、スパッタリング法、その他による導電化処理により、形成される。ダイレクトプレーティング法の場合は、パラジウム，カーボン，カーボングラファイト，又はその他の導電性物質が、直接付与される。
それから、この製造方法では、図１の（５）図に示したように、銅めっき工程において、導電性被膜２３が銅めっき２４される。銅めっきＣＯＰＰＥＲ−ＰＬＡＴＩＮＧ２４は、銅箔２５と導通される。
すなわち、導電化工程後の銅めっき工程では、１枚の片面銅張積層板２１について、導電化工程で形成された１層をなす導電性被膜２３について、銅めっき２４が、その外層として、電解銅めっき法により形成される。そして、表裏をなす銅箔２５と銅めっき２４との間は、導通される。
なお図示例は、いわゆるサブトラクティブ法よりなり、銅めっき回路形成工程の前段として、このような銅めっき工程がまず実施される。
孔あけ工程，導電化工程，銅めっき工程等は、このようになっている。 << About drilling process, conductive process, copper plating process, etc. >>
First, the drilling step, the conductive step, the copper plating step, etc. will be described. In this manufacturing method, first, as shown in FIG. 1 (2), as a pretreatment step, one protective tape 26 is applied to the outer surface of the copper foil 25 of one single-sided copper-clad laminate 21. Protected. That is, when performing each subsequent process, the protective tape 26 is affixed on the copper foil 25 side in order to mask and protect the copper foil 25 of the single-sided copper clad laminate 21.
Then, in this manufacturing method, as shown in FIG. 1 (3), in the drilling step, the insulating base material INSULATING SUBSTRATE 19 of one single-sided copper-clad laminate 21 is directed to the copper foil 25. A large number of holes 22 are formed.
That is, in the above-described drilling step after applying the protective tape 26, each hole 22 is opened from the outer surface side of the insulating base material 19 toward the copper foil 25 side in the insulating base material 19 of the single-sided copper clad laminate 21. It is formed as a blind via hole (one-side open hole in which the outer surface side of the insulating base material 19 of the hole 22 is opened and the copper foil 25 side of the hole 22 is closed by the copper foil 25). Each hole 22 is formed by, for example, forming a large number of holes in a matrix with a predetermined pitch by a laser method, a plasma method, a drill method, or an etching method. Each hole 22 formed is desmeared on its inner wall surface.
Next, in this manufacturing method, as shown in FIG. 1 (4), the entire surface of the insulating base 19 and each hole 22 of one single-sided copper-clad laminate 21 is made conductive in the conductive step. As a result, a conductive coating CONDUCTIVE FILM 23 is formed.
That is, in the conductive step after the drilling step, the conductive coating 23 is formed on the entire surface of the insulating base material 19 of the single-sided copper-clad laminate 21 from the outer surface to the inner wall surface of each hole 22. The conductive coating 23 is formed by a conductive treatment such as direct plating DIRECT PLATING, electroless copper plating ELECTROLESS COPPER PLATING, vapor deposition, sputtering, or the like. In the case of the direct plating method, palladium, carbon, carbon graphite, or other conductive material is directly applied.
Then, in this manufacturing method, as shown in FIG. 1 (5), the conductive coating 23 is copper-plated 24 in the copper plating step. The copper plating COPPER-PLATING 24 is electrically connected to the copper foil 25.
That is, in the copper plating step after the conductive step, the copper plating 24 is used as an outer layer of the conductive coating 23 that forms one layer of the single-sided copper-clad laminate 21 in the conductive step. It is formed by a copper plating method. And between the copper foil 25 and the copper plating 24 which make the front and back is electrically connected.
In the illustrated example, a so-called subtractive method is used, and such a copper plating process is first performed as a pre-stage of the copper plating circuit forming process.
The drilling process, the conductive process, the copper plating process, and the like are as described above.

《回路形成工程について》
次に、回路形成工程について説明する。この製造方法では、図２に示したように、次に回路形成において、銅めっき２４について、レジスト被覆，露光，現像，エッチング，剥離の各ステップを施して、回路パターン１８を形成する。
すなわち、回路形成工程では、前述により銅めっき工程で片面銅張積層板２１の絶縁基材１９側に形成された銅めっき２４について、→１枚（１層）のエッチングレジスト２７による被覆、→１枚の回路用マスク２８を使用したエッチングレジスト２７の露光、→エッチングレジスト２７の現像、→銅めっき２４のエッチング、→エッチングレジスト２７の剥離、等の公知のパターニングステップが、順次施される。これらにより、回路パターン１８が形成される。
なお図示例は、いわゆるサブトラクティブ法よりなり、銅めっき回路形成工程の後段として、後でこのような回路形成工程が実施される。 << Circuit formation process >>
Next, a circuit formation process will be described. In this manufacturing method, as shown in FIG. 2, next, in circuit formation, the copper plating 24 is subjected to resist coating, exposure, development, etching, and stripping steps to form a circuit pattern 18.
That is, in the circuit forming process, the copper plating 24 formed on the insulating base 19 side of the single-sided copper-clad laminate 21 in the copper plating process as described above is covered with one (one layer) etching resist 27. → 1 Known patterning steps such as exposure of the etching resist 27 using a single circuit mask 28, development of the etching resist 27, etching of the copper plating 24, and removal of the etching resist 27 are sequentially performed. As a result, the circuit pattern 18 is formed.
The illustrated example is formed by a so-called subtractive method, and such a circuit formation process is performed later as a subsequent stage of the copper plating circuit formation process.

このような回路形成工程について、更に詳述する。まず、図２の（１）図に示したように、前処理ステップにおいて、片面銅張積層板２１の銅めっき２４に対し、エッチングレジスト２７として、感光性ドライフィルムＰＨＯＴＯＳＥＮＳＩＴＩＶＥＤＲＹＦＩＬＭ，ＵＶ硬化型インク，又は感光性インク等が、貼付，塗布，又は印刷される。もって、銅めっき２４が１枚（１層）のエッチングレジスト２７で被覆される。
それから、図２の（２）図に示したように、露光ステップにおいて、ガラスマスク製又はフィルムマスク製の１枚の回路用マスク２８（つまり回路パターン１８の露光用マスク）を用いて、露光による焼付けが、エッチングレジスト２７に対して実施される。２９は、紫外線の露光源である。
次に、図２の（３）図に示したように、現像ステップにおいて、未露光部分のエッチングレジスト２７を、現像液ＤＥＶＥＬＯＰＩＮＧＳＯＬＵＴＩＯＮにて除去する現像処理そして乾燥処理が実施される。現像液としては、炭酸ナトリウム溶液，炭酸カリウム溶液，又はアミン系現像液、等が使用される。
しかる後、図２の（４）図に示したように、エッチングステップにおいて、１枚（１層）のエッチングレジスト２７が部分的に除去されて開口した部分の銅めっき２４が、エッチング液にてエッチングされて除去される。エッチング液としては、塩化第二鉄液，塩化第二銅液又はアルカリエッチング液、等が使用される。
それから、図２の（５）図に示したように、剥離ステップにおいて、剥離液にて残っていたエッチングレジスト２７の剥離，除去が行われる。剥離液としては、水酸化ナトリウム溶液，水酸化カリウム溶液，又はアミン系剥離液等が使用される。
もって、残った銅めっき２４が露出して、回路パターン１８となる。回路形成工程では、このような公知のステップを辿ることにより、回路パターン１８が形成される。
回路形成工程は、このようになっている。 Such a circuit formation step will be further described in detail. First, as shown in FIG. 2 (1), in the pre-processing step, a photosensitive dry film PHOTOENSITIVE DRY FILM, UV curable ink is used as an etching resist 27 for the copper plating 24 of the single-sided copper-clad laminate 21. , Or photosensitive ink or the like is applied, applied, or printed. Accordingly, the copper plating 24 is covered with one (one layer) etching resist 27.
Then, as shown in FIG. 2 (2), in the exposure step, a single circuit mask 28 made of glass or film mask (that is, an exposure mask for the circuit pattern 18) is used for exposure. Baking is performed on the etching resist 27. Reference numeral 29 denotes an ultraviolet exposure source.
Next, as shown in FIG. 2C, in the development step, a development process and a drying process for removing the unexposed portion of the etching resist 27 with a developer DEVELOPING SOLUTION are performed. As the developer, a sodium carbonate solution, a potassium carbonate solution, an amine developer, or the like is used.
Thereafter, as shown in FIG. 2 (4), in the etching step, one piece (one layer) of the etching resist 27 is partially removed, and the copper plating 24 in the opened portion is formed with an etching solution. Etched away. As the etching solution, ferric chloride solution, cupric chloride solution, alkaline etching solution, or the like is used.
Then, as shown in FIG. 2 (5), the etching resist 27 remaining in the stripping solution is stripped and removed in the stripping step. As the stripping solution, a sodium hydroxide solution, a potassium hydroxide solution, an amine stripping solution, or the like is used.
Accordingly, the remaining copper plating 24 is exposed to form a circuit pattern 18. In the circuit formation process, the circuit pattern 18 is formed by following such known steps.
The circuit forming process is as described above.

《コート形成工程について》
次に、コート形成工程について説明する。この製造方法では、しかる後、図３に示したように、コート形成工程において、片面銅張積層板２１に形成された回路パターン１８の外表面が、１枚のカバーコート３０にて被覆保護される。
すなわち、まず図３の（１）図に示した前処理ステップにおいて、１層のソルダーレジスト３１にて回路パターン１８が被覆される。この前処理ステップの詳細は、前述した図２の（１）図の前処理ステップに準じる。
次に、仮乾燥が実施された後、図３の（２）図の露光ステップにおいて、１枚のコート用マスク３２（つまりカバーコート３０パターン用の露光用マスク）を用い、ソルダーレジスト３１が露光される。この露光ステップの詳細は、前述した図２の（２）図の露光ステップに準じる。
それから、図３の（３）図の現像ステップにおいて、未露光部分のソルダーレジスト３１が現像，除去される。この現像ステップの詳細は、前述した図２の（３）図の現像ステップに準じる。
しかる後、図３の（４）図の剥離ステップにおいて、これまでの各工程に際し片面銅張積層板２１の銅箔２５をマスキング保護していた保護テープ２６が、剥離して除去される。
それから、残ったソルダーレジスト３１を、本乾燥にて完全硬化させる。このようにして、回路パターン１８保護用の１枚のカバーコート３０が、ソルダーレジスト３１にて形成される。
コート形成工程は、このようになっている。 << About the coat formation process >>
Next, the coat forming process will be described. In this manufacturing method, thereafter, as shown in FIG. 3, the outer surface of the circuit pattern 18 formed on the single-sided copper clad laminate 21 is covered and protected by a single cover coat 30 in the coat forming step. The
That is, first, in the preprocessing step shown in FIG. 3A, the circuit pattern 18 is covered with the solder resist 31 of one layer. The details of this preprocessing step are the same as those of the preprocessing step of FIG.
Next, after the temporary drying, the solder resist 31 is exposed by using one coat mask 32 (that is, an exposure mask for the cover coat 30 pattern) in the exposure step of FIG. Is done. The details of this exposure step are in accordance with the exposure step shown in FIG.
Then, in the development step shown in FIG. 3C, the unexposed solder resist 31 is developed and removed. The details of this development step are in accordance with the development step shown in FIG.
Thereafter, in the peeling step of FIG. 3 (4), the protective tape 26 that has masked and protected the copper foil 25 of the single-sided copper-clad laminate 21 in the respective steps so far is peeled off and removed.
Then, the remaining solder resist 31 is completely cured by main drying. In this way, one cover coat 30 for protecting the circuit pattern 18 is formed by the solder resist 31.
The coat forming process is as described above.

《バンプ形成工程について》
次に、バンプ形成工程について説明する。それから、この製造方法では、図４，図５に示したように、バンプ形成工程において、片面銅張積層板２１の銅箔２５について、レジスト被覆，露光，現像，エッチング，剥離の各ステップを施して、各孔２２に対応した各バンプ１７を形成する。
すなわちバンプ形成工程では、片面銅張積層板２１の銅箔２５について、→１枚（１層）のエッチングレジスト３３による被覆、→１枚のバンプ用マスク３５を使用したエッチングレジスト３３の露光、→エッチングレジスト３３の現像、→銅箔２５のエッチング、→エッチングレジスト３３の剥離の各ステップが順次施される。そしてこれらにより、既に形成されていた各孔２２に対応位置した各バンプ１７が、例えば所定ピッチのマトリックス状に多数形成される。 << Bump formation process >>
Next, the bump forming process will be described. Then, in this manufacturing method, as shown in FIGS. 4 and 5, each step of resist coating, exposure, development, etching, and peeling is performed on the copper foil 25 of the single-sided copper-clad laminate 21 in the bump forming process. Thus, each bump 17 corresponding to each hole 22 is formed.
That is, in the bump forming step, the copper foil 25 of the single-sided copper clad laminate 21 is covered with one (one layer) etching resist 33, the exposure of the etching resist 33 using one bump mask 35, Each step of development of the etching resist 33, etching of the copper foil 25, and peeling of the etching resist 33 is sequentially performed. As a result, a large number of bumps 17 positioned corresponding to the holes 22 that have already been formed are formed in a matrix with a predetermined pitch, for example.

このようなバンプ形成工程について、更に詳述する。まず、図４の（１）図に示した第１前処理ステップにおいて、片面銅張積層板２１の回路パターン１８について、そのマスキング用の１枚の保護テープ３４が、既に形成されているカバーコート３０を介して、貼付けられる。なお、保護テープ３４の代わりに、ドライフィルムを使用してもよい。
それから、図４の（２）図に示した第２前処理ステップにおいて、銅張積層板２１の銅箔２５が、１枚（１層）のエッチングレジスト３３にて被覆される。この前処理ステップの詳細については、前述した図２の（１）図の前処理ステップに準じる。
そして、図４の（３）図の露光ステップにおいて、１枚のバンプ用マスク３５（バンプ１７パターン用の露光用マスク）を用い、エッチングレジスト３３が露光される。この露光ステップの詳細は、前述した図２の（２）図の露光ステップに準じる。なおその際、バンプ用マスク３５における各バンプ１７用形成位置が、前述したように絶縁基材１９に既に形成されていた各孔２２と対応位置すべく、位置決めされる。
それから、図４の（４）図の現像ステップにおいて、未露光のエッチングレジスト３３が現像，除去される。この現像ステップの詳細は、前述した図２の（３）図の現像ステップに準じる。 Such a bump forming process will be further described in detail. First, in the first pretreatment step shown in FIG. 4 (1), a masking mask 34 for masking the circuit pattern 18 of the single-sided copper-clad laminate 21 is already formed. 30 is pasted. Instead of the protective tape 34, a dry film may be used.
Then, in the second pretreatment step shown in FIG. 4 (2), the copper foil 25 of the copper clad laminate 21 is covered with one (one layer) etching resist 33. The details of this preprocessing step are the same as those of the preprocessing step of FIG.
Then, in the exposure step of FIG. 4C, the etching resist 33 is exposed using one bump mask 35 (exposure mask for the bump 17 pattern). The details of this exposure step are in accordance with the exposure step shown in FIG. At that time, each bump 17 forming position in the bump mask 35 is positioned so as to correspond to each hole 22 already formed in the insulating base 19 as described above.
Then, in the developing step shown in FIG. 4 (4), the unexposed etching resist 33 is developed and removed. The details of this development step are in accordance with the development step shown in FIG.

しかる後、図５の（１）図に示したエッチングステップにおいて、１枚（１層）のエッチングレジスト３３が部分的に除去されて開口した部分の銅箔２５が、エッチングされて，除去される。エッチングステップの詳細は、前述した図２の（４）図のエッチングステップに準じる。
それから、図５の（２）図の剥離ステップにおいて、残っていたエッチングレジスト３３が剥離，除去される。この剥離ステップの詳細は、前述した図２の（５）図の剥離ステップに準じる。
このようにして、残った各部分の銅箔２５が露出して、それぞれがバンプ１７となる。バンプ形成工程では、このような公知のステップを辿ることにより各バンプ１７が多数、例えば、所定ピッチのマトリックス状に形成される。勿論、マトリックス状以外の各種配置パターン，相互位置関係のもとで、各バンプ１７を配置することも自在に可能である。そして各バンプ１７は、絶縁基材１９に既に形成されていた各孔２２と、対応位置したものとなる。
なお、図５の（３）図は、事後、回路パターン１８側の保護テープ３４を剥離，除去する後処理ステップを示す。なお、保護テープ３４の代わりに、ドライフィルムを使用した場合、図５の（２）図の剥離ステップにおいて該ドライフィルムが剥離される為、図５の（３）図の後処理ステップは省略可能である。
又、図５の（４）図に示したように、最後に、形成された各バンプ１７と、カバーコート３０が現像されて回路パターン１８が外表面に露出している部分について、表面処理３６が実施される。この表面処理３６は、各バンプ１７の外表面と回路パターン１８の外表面を錆等から保護するため、および接続性や導通性向上のために、実施される。
バンプ形成工程は、このようになっている。
さて、以上説明した各工程を辿ることにより、片面銅張積層板２１から、例えば図８に示したように、各バンプ１７付の回路板１６が製造される。 Thereafter, in the etching step shown in FIG. 5 (1), one piece (one layer) of the etching resist 33 is partially removed, and the copper foil 25 in the opened portion is etched and removed. . The details of the etching step are in accordance with the etching step shown in FIG.
Then, the remaining etching resist 33 is stripped and removed in the stripping step of FIG. 5 (2). The details of this peeling step are in accordance with the peeling step shown in FIG.
In this way, the remaining copper foil 25 of each part is exposed and each becomes a bump 17. In the bump forming process, by following such known steps, a large number of bumps 17 are formed, for example, in a matrix with a predetermined pitch. Of course, it is possible to freely arrange the bumps 17 based on various arrangement patterns other than the matrix and mutual positional relations. Each bump 17 is positioned corresponding to each hole 22 already formed in the insulating base material 19.
5 (3) shows a post-processing step for peeling and removing the protective tape 34 on the circuit pattern 18 side after the fact. When a dry film is used instead of the protective tape 34, the dry film is peeled off at the peeling step shown in FIG. 5 (2), and therefore the post-processing step shown in FIG. 5 (3) can be omitted. It is.
Further, as shown in FIG. 5 (4), finally, the surface treatment 36 is performed on each of the formed bumps 17 and the portion where the cover coat 30 is developed and the circuit pattern 18 is exposed on the outer surface. Is implemented. This surface treatment 36 is performed to protect the outer surface of each bump 17 and the outer surface of the circuit pattern 18 from rust and the like, and to improve connectivity and conductivity.
The bump forming process is as described above.
By following the steps described above, the circuit board 16 with the bumps 17 is manufactured from the single-sided copper-clad laminate 21 as shown in FIG. 8, for example.

《作用等》
図示した本発明の各バンプ１７付の回路板１６の製造方法は、以上説明したように構成されている。そこで、以下のようになる。
（１）この製造方法では、１枚の片面銅張積層板２１を対象に、次の各工程が実施される。まず、孔あけ工程において、その絶縁基材１９について、銅箔２５に向けた各孔２２が、多数形成される（図１の（１）図〜（３）図を参照）。《Action etc.》
The method for manufacturing the illustrated circuit board 16 with the bumps 17 of the present invention is configured as described above. Therefore, it becomes as follows.
(1) In this manufacturing method, the following steps are performed for one single-sided copper-clad laminate 21. First, in the drilling step, a large number of holes 22 facing the copper foil 25 are formed in the insulating base material 19 (see FIGS. 1A to 1C).

（２）それから、導電化工程において、絶縁基材１９と形成された各孔２２との全面にわたり、導電性被膜２３が形成される（図１の（４）図を参照）。
しかる後、銅めっき工程（銅めっき回路形成工程の前段）において、導電性被膜２３に銅めっき２４が施される（図１の（５）図を参照）。 (2) Then, in the conductive step, the conductive film 23 is formed over the entire surface of the insulating base 19 and the formed holes 22 (see FIG. 1 (4)).
Thereafter, in the copper plating step (preceding stage of the copper plating circuit forming step), the copper plating 24 is applied to the conductive coating 23 (see FIG. 1 (5)).

（３）次に、このように形成された銅めっき２４に対し、回路形成工程（銅めっき回路形成工程の後段）において、１枚（１層）のエッチングレジスト２７の被覆，露光，現像，エッチング，剥離の各ステップが、順次施される。もって、回路パターン１８が形成される（図２の（１）図〜（５）図を参照）。
そして、回路パターン１８の外表面が、コート形成工程において、形成されたカバーコート３０にて、被覆保護される（図３の（１）図〜（４）図を参照）。 (3) Next, with respect to the copper plating 24 formed in this way, in the circuit forming step (after the copper plating circuit forming step), one sheet (one layer) of the etching resist 27 is coated, exposed, developed and etched. Each step of peeling is sequentially performed. Thus, a circuit pattern 18 is formed (see FIGS. 2A to 2).
Then, the outer surface of the circuit pattern 18 is covered and protected by the formed cover coat 30 in the coat forming process (see FIGS. 3A to 3D).

（４）それから、バンプ形成工程において、銅箔２５に対し、１枚（１層）のエッチングレジスト３３の被覆，露光，現像，エッチング，剥離の各ステップが施され、もって各バンプ１７が、例えば所定ピッチのマトリックス状に、多数形成される（図４の（１）図〜（４）図，図５の（１）図〜（４）図を参照）。このようにして、各バンプ１７付の回路板１６が製造される。 (4) Then, in the bump forming process, each step of covering, exposing, developing, etching, and peeling the copper foil 25 with one sheet (one layer) of the etching resist 33 is performed. A large number are formed in a matrix with a predetermined pitch (see FIGS. 4A to 4D and FIGS. 5A to 5D). Thus, the circuit board 16 with each bump 17 is manufactured.

（５）さてそこで、本発明の各バンプ１７付の回路板１６の製造方法では、次のようになる。
まず本発明の製造方法では、回路形成工程において、銅めっき２４を基にして回路パターン１８が形成されると共に、バンプ形成工程において、銅箔２５を基にして各バンプ１７が形成される。
そこで本発明では、形成される回路パターン１８および各バンプ１７の形状や高さが、容易に均一化される。又、本発明では、回路パターン１８およびバンプ１７の肉厚設定も自在であり、肉厚の極薄化も容易である。従って、回路パターン１８の肉厚５〜８μｍ程度も可能となる。
更に、各バンプ１７の高さ，径，ピッチ等の寸法の極小化も可能となる。例えば、各バンプ１７について、高さ９〜１２５μｍ程度、ピッチ２００μｍ程度も可能となる。各バンプ１７に対応する回路パターン１８側の各ランド２０寸法も、極小化可能となる。 (5) Now, in the manufacturing method of the circuit board 16 with the bumps 17 of the present invention, it is as follows.
First, in the manufacturing method of the present invention, the circuit pattern 18 is formed based on the copper plating 24 in the circuit forming step, and the bumps 17 are formed based on the copper foil 25 in the bump forming step.
Therefore, in the present invention, the shape and height of the formed circuit pattern 18 and each bump 17 are easily made uniform. In the present invention, the thickness of the circuit pattern 18 and the bump 17 can be freely set, and the thickness can be easily reduced. Therefore, the thickness of the circuit pattern 18 can be about 5 to 8 μm.
In addition, the height, diameter, pitch, and other dimensions of each bump 17 can be minimized. For example, each bump 17 can have a height of about 9 to 125 μm and a pitch of about 200 μm. The dimensions of each land 20 on the circuit pattern 18 side corresponding to each bump 17 can also be minimized.

（６）又、本発明の製造方法では、一般的な片面銅張積層板２１が使用されている。
すなわち本発明では、回路板１６の製造分野において、従来より回路形成用に一般的に使用されている片面銅張積層板２１が使用され、特殊な３層クラッド材６（図６の（１）図を参照）等は、使用されない。 (6) Moreover, in the manufacturing method of this invention, the common single-sided copper clad laminated board 21 is used.
That is, in the present invention, in the field of manufacturing the circuit board 16, a single-sided copper clad laminate 21 that has been conventionally used for circuit formation is used, and a special three-layer clad material 6 ((1) in FIG. 6) is used. Etc.) are not used.

（７）更に、本発明の製造方法では、まず回路形成工程において、回路パターン１８を形成してから、→後でバンプ形成工程において、各バンプ１７を形成する。
そこで本発明では、後のバンプ形成工程における、先に形成された回路パターン１８の保護（特にカバーコート３０で保護されない部分の回路パターン１８の保護）は、一般的なドライフィルムや保護テープ３４で、十分対応可能である（図４の各図を参照）。本発明においては、前述したこの種従来例のように、クッション性，厚み，巻取り柔軟性を備えた特殊な保護テープ１２（図６の（４）図を参照）が必要とされる訳ではない。 (7) Further, in the manufacturing method of the present invention, first, the circuit pattern 18 is formed in the circuit forming step, and then each bump 17 is formed in the bump forming step later.
Therefore, in the present invention, the protection of the circuit pattern 18 formed earlier (especially, the protection of the circuit pattern 18 in a portion not protected by the cover coat 30) in a later bump formation process is performed by a general dry film or a protective tape 34. Can be sufficiently handled (see each figure in FIG. 4). In the present invention, a special protective tape 12 (see FIG. 6 (4)) having cushioning properties, thickness, and winding flexibility is required as in the above-described conventional example. Absent.

（８）又、本発明の製造方法では、まず回路形成工程において、回路パターン１８を形成してから、→後でバンプ形成工程において、各バンプ１７が形成される。
そこで本発明では、回路形成工程で先に形成されている回路パターン１８の各ランド２０や孔２２を目安とし、→その目安位置に、後のバンプ形成工程において、バンプ用マスク３５のバンプ形成位置を、位置合わせする。→これにより、容易に各ランド２０に対し位置ずれなく、各バンプ１７を形成可能となる（図４の（３）図を参照）。 (8) In the manufacturing method of the present invention, the circuit pattern 18 is first formed in the circuit forming step, and then each bump 17 is formed later in the bump forming step.
Therefore, in the present invention, each land 20 or hole 22 of the circuit pattern 18 formed earlier in the circuit formation process is used as a guide, and the bump formation position of the bump mask 35 in the later bump formation process is taken as a guide position. Are aligned. → Thereby, each bump 17 can be easily formed without any positional deviation with respect to each land 20 (see FIG. 4 (3)).

（９）更に、本発明の製造方法では、孔あけ工程，回路形成工程，コート形成工程等に際し、片面銅張積層板２１全体が、後のバンプ形成工程にて使用される銅箔２５にて、全体的にサポートされている。
すなわち本発明では、孔あけ工程，回路パターン形成工程，コート形成工程等において、片面銅張積層板２１，その絶縁基材１９，銅めっき２４等は、しっかりと銅箔２５にて保持されている（図１，図２，図３等を参照）。もって本発明では、これらの反り，伸縮，位置ずれ等の発生が防止される。 (9) Furthermore, in the manufacturing method of the present invention, the entire surface of the single-sided copper-clad laminate 21 is made of the copper foil 25 used in the subsequent bump formation step during the drilling step, the circuit formation step, the coat formation step, and the like. , Overall supported.
That is, in the present invention, the single-sided copper-clad laminate 21, its insulating base material 19, copper plating 24, etc. are firmly held by the copper foil 25 in the drilling step, circuit pattern formation step, coat formation step and the like. (See FIG. 1, FIG. 2, FIG. 3, etc.). Therefore, in this invention, generation | occurrence | production of these curvature, expansion-contraction, position shift, etc. is prevented.

《セミアディティブ法等について》
ところで、図１〜図５の図示例に基づき以上説明した、本発明に係るバンプ１７付の回路板１６の製造方法では、その銅めっき回路形成工程において、いわゆるサブトラクティブ法が採用されており、銅めっき回路形成工程が、その前段の銅めっき工程と後段の回路形成工程とに分けて、実施されていた。
しかし本発明において、銅めっき回路形成工程は、このような図示例のサブトラクティブ法（ウエットプロセス法）に限定されるものではなく、例えば、セミアディティブ法，その他のパターニングステップの採用も可能である。 About the semi-additive method
By the way, in the manufacturing method of circuit board 16 with bump 17 concerning the present invention explained above based on the example of illustration of Drawing 1-Drawing 5, what is called a subtractive method is adopted in the copper plating circuit formation process, The copper plating circuit formation process was divided into the preceding copper plating process and the subsequent circuit formation process.
However, in the present invention, the copper plating circuit forming step is not limited to the subtractive method (wet process method) in the illustrated example, and for example, a semi-additive method and other patterning steps can be adopted. .

例えば、セミアディティブ法による銅めっき回路形成工程では、次のステップを辿ることにより、銅めっき２４が施されると共に回路パターン１８が形成される。
すなわち、セミアディティブ法を採用した銅めっき回路形成工程では、まず片面銅張積層板２１に形成された導電性被膜２３の感光性レジストによる塗布被覆、次に、その回路用マスクを使用した該感光性レジストの露光、それから、該感光性レジストの現像、そして、現像により該感光性レジストが溶解除去されたパターン部分の露出した導電性被膜２３の銅めっき２４、しかる後、残っていた該感光性レジストの剥離、最後に、露出残存していた該導電性被膜２３のクイックエッチングによる除去、等の各ステップを順次施すことにより、回路パターン１８が形成される。
本発明では、例えばこのようなセミアディティブ法も採用可能である。 For example, in the copper plating circuit formation process by the semi-additive method, the copper plating 24 and the circuit pattern 18 are formed by following the following steps.
That is, in the copper plating circuit forming process employing the semi-additive method, first, the conductive coating 23 formed on the single-sided copper-clad laminate 21 is coated with a photosensitive resist, and then the photosensitive coating using the circuit mask is used. Exposure of the photosensitive resist, development of the photosensitive resist, and copper plating 24 of the exposed conductive film 23 of the pattern portion where the photosensitive resist was dissolved and removed by development, and then the remaining photosensitive property The circuit pattern 18 is formed by sequentially performing steps such as resist stripping and finally removal of the conductive film 23 remaining exposed by quick etching.
In the present invention, for example, such a semi-additive method can also be employed.

本発明に係るバンプ付回路板の製造方法について、発明を実施するための最良の形態の説明に供し、拡大した正面の断面説明図であり、（１）図は、準備された片面銅張積層板を、（２）図は、前処理ステップを、（３）図は、孔あけ工程を、（４）図は、導電化工程を、（５）図は、銅めっき工程を示す。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an enlarged front cross-sectional explanatory diagram for explaining the best mode for carrying out the invention, and FIG. 1 is a prepared single-sided copper-clad laminate. The plate, (2) shows the pretreatment step, (3) shows the drilling step, (4) shows the conductive step, and (5) shows the copper plating step. 同発明を実施するための最良の形態の説明に供し、回路形成工程の拡大した正面の断面説明図であり、（１）図は、その前処理ステップを、（２）図は、露光ステップを、（３）図は、現像ステップを、（４）図は、エッチングステップを、（５）図は、剥離ステップを示す。FIG. 2 is an enlarged front cross-sectional explanatory diagram for explaining the best mode for carrying out the present invention, in which a circuit forming process is enlarged, (1) FIG. 1 shows its pre-processing step, and (2) FIG. 2 shows an exposure step. , (3) shows the developing step, (4) shows the etching step, and (5) shows the peeling step. 同発明を実施するための最良の形態の説明に供し、コート形成工程の拡大した正面の断面説明図であり、（１）図は、その前処理ステップを、（２）図は、露光ステップを、（３）図は、現像ステップを、（４）図は、剥離ステップを示す。FIG. 2 is an enlarged front cross-sectional explanatory diagram for explaining the best mode for carrying out the invention, wherein (1) FIG. 1 shows the preprocessing step and (2) FIG. 2 shows the exposure step. (3) shows the development step, and (4) shows the peeling step. 同発明を実施するための最良の形態の説明に供し、バンプ形成工程の拡大した正面の断面説明図であり、（１）図は、その第１前処理ステップを、（２）図は、第２前処理ステップを、（３）図は、露光ステップを、（４）図は、現像ステップを示す。FIG. 3 is an enlarged front sectional explanatory view of a bump forming process for explaining the best mode for carrying out the invention, (1) FIG. 1 shows the first pretreatment step, and (2) FIG. 2 shows a preprocessing step, (3) shows an exposure step, and (4) shows a development step. 同発明を実施するための最良の形態の説明に供し、バンプ形成工程の拡大した正断面説明図であり、（１）図は、そのエッチングステップを、（２）図は、剥離ステップを、（３）図は、後処理ステップを、（４）図は、表面処理ステップを示す。FIG. 2 is an enlarged front cross-sectional explanatory view of a bump forming process for explaining the best mode for carrying out the invention, (1) FIG. 2 shows the etching step, (2) FIG. 3) shows the post-processing step, and (4) shows the surface treatment step. この種従来例の説明に供し、拡大した正面の断面説明図でありであり、（１）図は、準備された３層クラッド材を、（２）図は、バンプ形成工程を、（３）図は、絶縁層形成工程を、（４）図は、回路形成工程の前処理ステップを、（５）図は、回路形成工程を、（６）図は、コート形成工程を示す。It is a sectional explanatory view of an enlarged front surface for explaining this kind of conventional example, (1) the figure shows the prepared three-layer clad material, (2) the figure shows the bump forming step, (3) The figure shows the insulating layer forming process, (4) shows the pre-processing step of the circuit forming process, (5) shows the circuit forming process, and (6) shows the coat forming process. 他のこの種従来例の説明に供し、拡大した正面の断面説明図である。It is a cross-sectional explanatory drawing of the enlarged front for explanation of other this kind of conventional examples. マトリックス状に形成された各バンプの斜視説明図である。It is a perspective explanatory view of each bump formed in a matrix.

Explanation of symbols

１バンプ（この種従来例）
２回路パターン（この種従来例）
３絶縁材（この種従来例）
４孔（この種従来例）
５めっき（この種従来例）
６３層クラッド材
７銅箔（この種従来例）
８ニッケル薄膜
９銅箔（この種従来例）
１０孔（この種従来例）
１１絶縁層
１２保護テープ（この種従来例）
１３回路パターン（この種従来例）
１４カバーコート（この種従来例）
１５ランド（この種従来例）
１６回路板（本発明）
１７バンプ（本発明）
１８回路パターン（本発明）
１９絶縁基材（本発明）
２０ランド（本発明）
２１片面銅張積層板
２２孔（本発明）
２３導電性被膜
２４銅めっき
２５銅箔（本発明）
２６保護テープ（本発明）
２７エッチングレジスト
２８回路用マスク
２９露光源
３０カバーコート
３１ソルダーレジスト
３２コート用マスク
３３エッチングレジスト
３４保護テープ（本発明）
３５バンプ用マスク
３６表面処理
Ａ回路板（この種従来例） 1 Bump (This kind of conventional example)
2 Circuit pattern (conventional example of this kind)
3 Insulation material (conventional example of this kind)
4 holes (conventional example of this type)
5 plating (conventional example of this type)
6 Three-layer cladding material 7 Copper foil (conventional example of this type)
8 Nickel thin film 9 Copper foil (conventional example of this kind)
10 holes (conventional example of this type)
11 Insulating layer 12 Masking tape (conventional example of this type)
13 Circuit pattern (conventional example of this kind)
14 Cover coat (This kind of conventional example)
15 rand (conventional example of this kind)
16 Circuit board (present invention)
17 Bump (present invention)
18 Circuit pattern (present invention)
19 Insulating substrate (present invention)
20 land (present invention)
21 single-sided copper-clad laminate 22 hole (invention)
23 conductive coating 24 copper plating 25 copper foil (present invention)
26 Protective tape (present invention)
27 Etching resist 28 Circuit mask 29 Exposure source 30 Cover coat 31 Solder resist 32 Coat mask 33 Etching resist 34 Protective tape (present invention)
35 Bump mask 36 Surface treatment A Circuit board (This type of conventional example)

Claims

For a single-sided copper-clad laminate, the insulating base material perforating step, the insulating base material and the conductive step of each formed hole, and the formed conductive film are copper-plated and a circuit is formed by the copper plating. The manufacturing method of the circuit board with a bump | vamp characterized by having the copper plating circuit formation process which forms a board | substrate, and the bump formation process by copper foil sequentially.

In the method for manufacturing a circuit board with bumps according to claim 1, the single-sided copper-clad laminate provided with the insulating base material and the copper foil,
First, the perforating step of forming a large number of the holes directed to the copper foil in the insulating base, and then conducting the entire outer surface of the insulating base and the holes, The conductive step of forming a conductive coating;
Thereafter, the copper-plated circuit forming step of forming a circuit pattern by the copper plating while the conductive film is plated with the copper and conducting with the copper foil,
Next, the copper foil is subjected to resist coating, exposure, development, etching, and stripping steps to form a large number of bumps positioned corresponding to the holes. The manufacturing method of the circuit board with a bump characterized by these.

3. The method for manufacturing a circuit board with bumps according to claim 2, wherein a coat forming step is performed between the copper plating circuit forming step and the bump forming step, and the outer surface of the circuit pattern is covered with a cover coat. A method of manufacturing a circuit board with bumps, characterized in that it is covered and protected.

In the manufacturing method of the circuit board with a bump according to claim 2, as the single-sided copper-clad laminate, a three-layer material in which the copper foil is laminated on one side of the insulating base material through an adhesive, or A method for producing a circuit board with bumps, characterized in that a two-layer material in which the copper foil is laminated directly on one side of the insulating substrate is used.

3. The method for manufacturing a circuit board with bumps according to claim 2, wherein in the perforating step, each of the holes in the insulating base material of the single-sided copper-clad laminate is blinded toward the copper foil from the outer surface side. A method of manufacturing a circuit board with bumps, characterized in that a large number of holes are drilled into a matrix with a predetermined pitch as a via hole by a laser method, a plasma method, a drill method, or an etching method.

In the method for manufacturing a circuit board with bumps according to claim 2, in the conductive step, on the insulating base material of the single-sided copper-clad laminate, on the entire outer surface from the outer surface to the inner wall surface of each hole, A method for producing a circuit board with bumps, wherein the conductive film is formed by a conductive treatment by a direct plating method, an electroless copper plating method, a vapor deposition method, or a sputtering method.

3. The method for manufacturing a circuit board with bumps according to claim 2, wherein in the copper plating circuit forming step, the copper plating is formed by electrolytic copper plating on the conductive coating formed on the single-sided copper-clad laminate. A method for manufacturing a circuit board with bumps, characterized in that the copper foils forming the front and back are electrically connected to the copper plating.

The method for manufacturing a circuit board with bumps according to claim 2, wherein in the copper plating circuit forming step, the conductive coating formed on the single-sided copper-clad laminate is plated with copper, and then coated with an etching resist. The circuit pattern is formed by sequentially performing each step of exposing the etching resist using a circuit mask, developing the etching resist, etching the copper plating, and stripping the etching resist. A method for manufacturing a circuit board with bumps.

3. The method for manufacturing a circuit board with bumps according to claim 2, wherein in the copper plating circuit forming step, the conductive coating formed on the single-sided copper-clad laminate is coated with a photosensitive resist and a circuit mask is used. The steps of exposure of the photosensitive resist, development of the photosensitive resist, copper plating of the conductive film, peeling of the photosensitive resist, and removal of the exposed conductive film are sequentially performed, A method of manufacturing a circuit board with bumps, wherein a circuit pattern is formed.

The method for manufacturing a circuit board with bumps according to claim 2, wherein in the bump forming step, the copper foil of the single-sided copper-clad laminate is coated with an etching resist, exposure of the etching resist using a bump mask, By sequentially performing the steps of developing the etching resist, etching the copper foil, and stripping the etching resist, a large number of the bumps positioned corresponding to the holes are formed in a matrix with a predetermined pitch. A method for manufacturing a circuit board with bumps, characterized in that: