JP2009009417A - 情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラム - Google Patents

情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラム Download PDF

Info

Publication number
JP2009009417A
JP2009009417A JP2007171072A JP2007171072A JP2009009417A JP 2009009417 A JP2009009417 A JP 2009009417A JP 2007171072 A JP2007171072 A JP 2007171072A JP 2007171072 A JP2007171072 A JP 2007171072A JP 2009009417 A JP2009009417 A JP 2009009417A
Authority
JP
Japan
Prior art keywords
control information
information processing
processing apparatus
access restriction
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007171072A
Other languages
English (en)
Other versions
JP4457241B2 (ja
Inventor
Toshiharu Takemura
俊治 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Felica Networks Inc
Original Assignee
Felica Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Felica Networks Inc filed Critical Felica Networks Inc
Priority to JP2007171072A priority Critical patent/JP4457241B2/ja
Priority to US12/145,123 priority patent/US8700872B2/en
Priority to CN200810127415XA priority patent/CN101383014B/zh
Publication of JP2009009417A publication Critical patent/JP2009009417A/ja
Application granted granted Critical
Publication of JP4457241B2 publication Critical patent/JP4457241B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/32—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices
    • G06Q20/322—Aspects of commerce using mobile devices [M-devices]
    • G06Q20/3226—Use of secure elements separate from M-devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Databases & Information Systems (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】情報処理装置とリーダ／ライタとの間におけるデータ処理の完了後、情報処理装置にアクセス制限を設定することが可能な情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラムを提供する。
【解決手段】リーダ／ライタとＩＣチップを搭載した情報処理装置とを有する情報処理システムであって、リーダ／ライタは、サービス処理を行う処理部と、処理の完了を判定する処理完了判定部と、判定結果に応じて制御情報を生成する制御情報生成部と、制御情報を送信する制御情報送信部とを備え、情報処理装置は、アクセス制限領域を有する内部メモリと、制御情報を受信するチップ内通信部と、制御情報を内部メモリに格納する内部メモリ管理部と、内部メモリから制御情報を取得する制御情報取得部と、制御情報に基づいてアクセス制限領域にアクセス制限を設定するアクセス制限管理部とを備える情報処理システムが提供される。
【選択図】図２

Description

本発明は、情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラムに関する。
近年、非接触式ＩＣ（Integrated Circuit）カードや、非接触式ＩＣチップを搭載した携帯電話など、リーダ／ライタと非接触式に通信可能な情報処理装置が普及している。
上記のようなリーダ／ライタと非接触式に通信可能な情報処理装置は、耐タンパ性を有するＩＣチップを備えることにより、例えば、電子マネーなどデータの改竄が問題となるデータの送受信や更新を安全に行うことができる。したがって、上記のようなリーダ／ライタと非接触式に通信可能な非接触式ＩＣチップを搭載した情報処理装置を利用した様々なサービスの提供が社会的に広がっている。そして、サービスの提供の広がりに伴い、非接触式ＩＣチップを搭載した携帯電話などの情報処理装置の普及がさらに進んでいる。
また、上記情報処理装置は、例えば、ＰＩＮ（Personal Identification Number）と呼ばれる番号（いわゆる、暗証番号）が入力されることによりＩＣチップ内に記憶された電子マネーなどの使用を可能とすることができる。したがって、上記情報処理装置は、ＰＩＮを用いてアクセス制限を行うことにより、電子マネーなどのデータが上記情報処理装置のユーザ以外の第三者に不正使用されることを防止している。
このような中、例えば、情報処理装置において電子マネーなどのデータの不正使用を防止するための様々な技術が開発されている。ユーザ認証のための補助装置を別途設けることにより、ユーザによるＰＩＮ入力を不要とする技術としては、例えば、特許文献１が挙げられる。また、情報処理装置とサービスを提供側の装置との双方でＰＩＮを用いた認証を行う技術とする技術としては、例えば、特許文献２が挙げられる。
特開２００２−１１７３７８号公報 特開２００６−１２１７２６号公報
しかしながら、情報処理装置における従来のデータの不正使用を防止する技術は、認証のための装置を別途設けれなければならない。
また、ＰＩＮが入力された情報処理装置は、搭載するＩＣチップへの電力の供給が途絶えるまでＰＩＮを保持することができる。ここで、ＩＣチップがリーダ／ライタから送信される搬送波により電力を得ている場合には、当該搬送波が届かない距離へと情報処理装置が移動することにより電力の供給が途絶え、ＰＩＮの保持が解除されることによって、アクセス制限が自動的に設定される。
しかしながら、情報処理装置が電源（例えば、バッテリ）を備え当該電源から電力を供給されている場合には、例えば、「当該電源の残量がゼロとなる」など情報処理装置が特定の状態に至ったとき、あるいは、「当該電源からの電力供給が意図的に止められる（例えば、情報処理装置の電源がＯＦＦされる。）」または「ユーザがアクセス制限を再設定する」などユーザによって所定の操作が行われたときにしかＰＩＮの保持を解除することができない。つまり、従来の情報処理装置では、リーダ／ライタとの間におけるデータ処理が完了した場合であっても、アクセス制限を自動的に設定することができない場合がある。
したがって、従来の情報処理装置では、第三者による不正使用を防止することができない。
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、情報処理装置とリーダ／ライタとの間におけるデータ処理の完了後、情報処理装置にアクセス制限を設定することが可能な、新規かつ改良された情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラムを提供することにある。
上記目的を達成するために、本発明の第１の観点によれば、リーダ／ライタと、上記リーダ／ライタと非接触通信可能なＩＣチップを搭載した情報処理装置とを有する情報処理システムであって、上記リーダ／ライタは、上記情報処理装置との間で行われるサービス処理を行う処理部と、上記サービス処理の処理の完了を判定する処理完了判定部と、上記処理完了判定部の判定結果に応じて、上記情報処理装置が上記ＩＣチップ内部に備える内部メモリにアクセス制限を設定するための制御情報を生成する制御情報生成部と、生成された上記制御情報を上記情報処理装置へ送信する制御情報送信部とを備え、上記情報処理装置は、アクセス制限が設定可能なアクセス制限領域を有する、上記ＩＣチップの内部に設けられる内部メモリと、上記ＩＣチップの内部に設けられ、上記リーダ／ライタから送信される上記制御情報を受信するチップ内通信部と、受信された上記制御情報を上記内部メモリに格納する内部メモリ管理部と、上記内部メモリから上記制御情報を取得する制御情報取得部と、上記取得された制御情報に基づいて、上記アクセス制限領域にアクセス制限を設定するアクセス制限管理部とを備える情報処理システムが提供される。
情報処理システムを構成するリーダ／ライタは、処理部と、処理完了判定部と、制御情報生成部と、制御情報送信部とを備えることができる。処理部は、情報処理装置との間で行われる各種データ処理（サービス処理）を行うことができる。処理完了判定部は、サービス処理の完了を判定することができる。制御情報生成部は、処理完了判定部の判定結果に応じて、例えば、サービス処理が完了した場合に情報処理装置がＩＣチップ内部に備える内部メモリにアクセス制限を設定するための制御情報を生成することができる。制御情報送信部は、制御情報生成部が生成した制御情報を情報処理装置へ送信させることができる。
また、情報処理システムを構成する情報処理装置は、内部メモリと、チップ内通信部と、内部メモリ管理部と、制御情報取得部と、アクセス制限管理部とを備えることができる。内部メモリは、ＩＣチップの内部に設けられ、アクセス制限が設定可能なアクセス制限領域を有することができる。チップ内通信部は、ＩＣチップの内部に設けられ、リーダ／ライタから送信される記制御情報を受信することができる。内部メモリ管理部は、チップ内通信部により受信された前制御情報を内部メモリに格納することができる。制御情報取得部は、内部メモリから制御情報を取得することができる。アクセス制限管理部は、内部メモリから取得された制御情報に基づいて、アクセス制限領域にアクセス制限を設定することができる。
かかる構成により、情報処理装置とリーダ／ライタとの間におけるデータ処理の完了後、情報処理装置にアクセス制限を設定する情報処理システムが実現される。
また、上記目的を達成するために、本発明の第２の観点によれば、ＩＣチップを搭載した情報処理装置と非接触通信可能なリーダ／ライタであって、上記情報処理装置との間で行われるサービス処理を行う処理部と、上記サービス処理の処理の完了を判定する処理完了判定部と、上記処理完了判定部の判定結果に応じて、上記情報処理装置が上記ＩＣチップ内部に備える内部メモリにアクセス制限を設定するための制御情報を生成する制御情報生成部と、生成された上記制御情報を上記情報処理装置へ送信する制御情報送信部とを備えるリーダ／ライタが提供される。
リーダ／ライタは、処理部と、処理完了判定部と、制御情報生成部と、制御情報送信部とを備えることができる。処理部は、情報処理装置との間で行われる各種データ処理（サービス処理）を行うことができる。処理完了判定部は、サービス処理の完了を判定することができる。制御情報生成部は、処理完了判定部の判定結果に応じて、例えば、サービス処理が完了した場合に情報処理装置がＩＣチップ内部に備える内部メモリにアクセス制限を設定するための制御情報を生成することができる。制御情報送信部は、制御情報生成部が生成した制御情報を情報処理装置へ送信させることができる。かかる構成により、情報処理装置とリーダ／ライタとの間におけるデータ処理（サービス処理）の完了に応じて情報処理装置にアクセス制限を設定させるための制御情報を生成し、生成した制御情報を情報処理装置へ送信し、情報処理装置にアクセス制限を設定させることができる。
また、上記目的を達成するために、本発明の第３の観点によれば、リーダ／ライタと非接触通信可能なＩＣチップを搭載した情報処理装置であって、アクセス制限が設定可能なアクセス制限領域を有する、上記ＩＣチップの内部に設けられる内部メモリと、上記ＩＣチップの内部に設けられ、上記リーダ／ライタから送信される上記内部メモリにアクセス制限を設定するための制御情報を受信するチップ内通信部と、受信された上記制御情報を上記内部メモリに格納する内部メモリ管理部と、上記内部メモリから上記制御情報を取得する制御情報取得部と、上記取得された制御情報に基づいて、上記アクセス制限領域にアクセス制限を設定するアクセス制限管理部とを備える情報処理装置が提供される。
情報処理装置は、内部メモリと、チップ内通信部と、内部メモリ管理部と、制御情報取得部と、アクセス制限管理部とを備えることができる。内部メモリは、ＩＣチップの内部に設けられ、アクセス制限が設定可能なアクセス制限領域を有することができる。チップ内通信部は、ＩＣチップの内部に設けられ、リーダ／ライタから送信される記制御情報を受信することができる。内部メモリ管理部は、チップ内通信部により受信された前制御情報を内部メモリに格納することができる。制御情報取得部は、内部メモリから制御情報を取得することができる。アクセス制限管理部は、内部メモリから取得された制御情報に基づいて、アクセス制限領域にアクセス制限を設定することができる。かかる構成により、リーダ／ライタとの間におけるデータ処理（サービス処理）の完了後、内部メモリのアクセス制限領域に対してアクセス制限を自動的に設定することができる。
また、上記リーダ／ライタから送信される上記制御情報の受信を通知する制御情報受信通知部をさらに備え、上記制御情報取得部は、上記制御情報受信通知部からの上記通知に応じて上記制御情報を上記内部メモリから取得してもよい。
かかる構成により、制御情報の受信に応じて内部メモリのアクセス制限領域に対してアクセス制限を自動的に設定することができる。
また、上記情報処理装置は、携帯型通信装置であってもよい。
また、上記目的を達成するために、本発明の第４の観点によれば、ＩＣチップを搭載した情報処理装置と非接触通信可能なリーダ／ライタにおけるアクセス制限管理方法であって、上記情報処理装置との間で行われるサービス処理を行うステップと、上記サービス処理の処理の完了を判定するステップと、上記判定するステップの判定結果に応じて上記情報処理装置の上記内部メモリにアクセス制限を設定するための制御情報を生成するステップと、上記生成するステップにおいて生成された制御情報を上記情報処理装置へ送信するステップとを有するアクセス制限管理方法が提供される。
かかる方法を用いることにより、情報処理装置とリーダ／ライタとの間におけるデータ処理（サービス処理）の完了に応じて情報処理装置にアクセス制限を設定させるための制御情報を生成し、生成した制御情報を情報処理装置へ送信し、情報処理装置にアクセス制限を設定させることができる。
また、上記目的を達成するために、本発明の第５の観点によれば、リーダ／ライタと非接触通信可能なＩＣチップを搭載し、ＩＣチップの内部にアクセス制限が設定可能なアクセス制限領域を有する内部メモリを備える情報処理装置におけるアクセス制限管理方法であって、上記リーダ／ライタから送信される上記内部メモリにアクセス制限を設定するための制御情報を受信するステップと、上記受信するステップにおいて受信された上記制御情報を上記内部メモリに格納するステップと、上記受信するステップにおける上記制御情報の受信を検出するステップと、上記検出するステップにおいて上記制御情報が検出されると、上記制御情報を上記内部メモリから取得するステップと、上記取得するステップにおいて取得された上記制御情報に基づいて、上記内部メモリの上記アクセス制限領域にアクセス制限を設定するステップとを有するアクセス制限管理方法が提供される。
かかる方法を用いることにより、情報処理装置とリーダ／ライタとの間におけるデータ処理の完了後、情報処理装置にアクセス制限を設定することができる。
また、上記目的を達成するために、本発明の第６の観点によれば、ＩＣチップを搭載した情報処理装置と非接触通信可能なリーダ／ライタに用いられるプログラムであって、上記情報処理装置との間で行われるサービス処理を行うステップ、上記サービス処理の処理の完了を判定するステップ、上記判定するステップの判定結果に応じて上記情報処理装置の上記内部メモリにアクセス制限を設定するための制御情報を生成するステップ、上記生成するステップにおいて生成された制御情報を上記情報処理装置へ送信するステップをコンピュータに実行させるためのプログラムが提供される。
かかるプログラムによって、情報処理装置とリーダ／ライタとの間におけるデータ処理（サービス処理）の完了に応じて情報処理装置にアクセス制限を設定させるための制御情報を生成し、生成した制御情報を情報処理装置へ送信し、情報処理装置にアクセス制限を設定させることができる。
また、上記目的を達成するために、本発明の第７の観点によれば、リーダ／ライタと非接触通信可能なＩＣチップを搭載し、ＩＣチップの内部にアクセス制限が設定可能なアクセス制限領域を有する内部メモリを備える情報処理装置に用いられるプログラムであって、上記リーダ／ライタから送信される上記内部メモリにアクセス制限を設定するための制御情報を受信するステップ、上記受信するステップにおいて受信された上記制御情報を上記内部メモリに格納するステップ、上記受信するステップにおける上記制御情報の受信を検出するステップ、上記検出するステップにおいて上記制御情報が検出されると、上記制御情報を上記内部メモリから取得するステップ、上記取得するステップにおいて取得された上記制御情報に基づいて、上記内部メモリの上記アクセス制限領域にアクセス制限を設定するステップをコンピュータに実行させるためのプログラムが提供される。
かかるプログラムによって、情報処理装置とリーダ／ライタとの間におけるデータ処理の完了後、情報処理装置にアクセス制限を設定することができる。
本発明によれば、情報処理装置とリーダ／ライタとの間におけるデータ処理の完了後、情報処理装置にアクセス制限を設定することができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
（従来の情報処理装置における問題について）
本発明の実施形態に係る情報処理システムについて説明する前に、まず、従来の情報処理装置における問題の一例について説明する。
図１は、従来の情報処理装置における問題の一例を説明するための説明図であり、従来のＩＣチップを搭載した携帯電話におけるＰＩＮの入力および使用（電子マネーを用いた購買）を例として示したものである。
図１（ａ）に示すように、従来の携帯電話を使用するユーザは、所定の画面からパスワード（ＰＩＮ）を入力することができる。パスワード（ＰＩＮ）が入力されることにより、携帯電話に記憶された電子マネーのデータに対するアクセス制限は解除される。
そして、パスワードを入力したユーザは、図１（ｂ）に示すように、サービス提供場所に設置されているリーダ／ライタへ携帯電話をかざすことにより、電子マネーを用いて決済を行うことができる。
しかしながら、従来の携帯電話では、図１（ｂ）において決済が完了した場合であっても電子マネーのデータに対するアクセス制限が自動的に再設定されない。これは、決済（データ処理）に係る通信はリーダ／ライタとＩＣチップとの間における通信であって、リーダ／ライタから携帯電話（例えば、携帯電話アプリケーションなどのＩＣチップ以外の構成要素）へと決済（データ処理）が完了した旨の通知を行うことができない（すなわち、上記決済に係る通信は、リーダ／ライタと携帯電話との間における通信ではない）ためである。
したがって、従来の携帯電話では、例えば、ユーザがアクセス制限を再設定するなどの特定のユーザ操作が行われる、あるいは、携帯電話のバッテリの残量がゼロとなるなど特定の状態へと至らなければ、アクセス制限が解除されたままの状態となってしまう。
よって、従来の携帯電話を取得した第三者は、携帯電話のアクセス制限が解除されたままの状態であることによって、図１（ｂ）のように携帯電話に記憶された電子マネーを用いて決済（不正使用）を行うことができてしまう。したがって、従来のＩＣチップを搭載した携帯電話では、第三者による不正使用を防止することができない。
（第１の実施形態）
次に、本発明の第１の実施形態に係る情報処理システムについて説明する。図２は、本発明の第１の実施形態に係る情報処理システムを示すブロック図である。
図２を参照すると、本発明の第１の実施形態に係る情報処理システムは、リーダ／ライタ１００と、情報処理装置１５０とを有することができる。ここで、リーダ／ライタ１００と情報処理装置１５０とは、例えば１３．５６ＭＨｚなど特定の周波数の磁界（搬送波）を用いて非接触式に通信を行うことができる。
[リーダ／ライタ１００]
リーダ／ライタ１００は、リーダ／ライタ通信部１０２と、処理部１０４と、処理完了判定部１０６と、制御情報生成部１０８と、制御情報送信部１１０とを備えることができる。
またリーダ／ライタ１００は、ＭＰＵ（Micro Processing Unit）などで構成されリーダ／ライタ１００全体を制御するリーダ／ライタ制御部（図示せず）、リーダ／ライタ制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたＲＯＭ（Read Only Memory）、不揮発性メモリ（nonvolatile memory）や揮発性メモリ（volatile memory）、磁気記録媒体などの記憶部（図示せず）などを備えてもよい。また、リーダ／ライタ１００は、例えば、データの伝送路としてのバス（bus）で各構成要素間を接続することができる。
リーダ／ライタ通信部１０２は、情報処理装置１５０と、搬送波を用いて通信を行うための部であり、例えば、情報処理装置１５０が備えるＩＣチップ内に記憶されるデータに対するデータ読み出し命令やデータ書き込み命令などの各種命令の送信や、情報処理装置１５０とのデータの送受信を行う。ここで、リーダ／ライタ通信部１０２は、例えば、送受信アンテナとしての所定のインダクタンスをもつコイルと、所定の静電容量をもつキャパシタとからなる共振回路で構成することができる。また、リーダ／ライタ通信部１０２が送信する各種命令やデータの生成、送信制御は、例えば、後述する処理部１０４が行うことができるが、上記に限られず、リーダ／ライタ制御部（図示せず）が行うこともできる。
処理部１０４は、リーダ／ライタ１００と情報処理装置１５０との間の通信を介して提供されるサービスに係るデータ処理（以下、「サービス処理」という。）を行うことができる。ここで、サービス処理としては、例えば、情報処理装置に記憶された電子マネーを用いた決済に係るデータ処理（例えば、電子マネーの残金確認処理、電子マネーの引き落とし処理）、情報処理装置に記憶されたチケットの確認処理（例えば、日時の確認などの照合処理）などが挙げられるが、上記に限られない。また処理部１０４は、例えば、ＭＰＵを備えることができるので、リーダ／ライタ１００全体を制御するリーダ／ライタ制御部として機能することもできる。
処理完了判定部１０６は、情報処理装置１５０との間のサービス処理が完了したか否かを判定することができる。処理完了判定部１０６における判定は、例えば、リーダ／ライタ通信部１０２から送信されたデータ読み出し命令やデータ書き込み命令などのサービス処理に係る一連の各種命令に対する情報処理装置１５０からの応答を用いて行うことができる。ここで、情報処理装置１５０からの応答としては、例えば、情報処理装置１５０における各種処理それぞれが正常に完了したことを示す処理結果情報が挙げられるが、上記に限られない。処理完了判定部１０６は、例えば、上記一連の各種命令における最後の命令に対する応答が正常に完了したことを示す場合にサービス処理が完了したと判定することができる。
制御情報生成部１０８は、処理完了判定部１０６においてサービス処理が完了したと判定された場合に情報処理装置１５０のＩＣチップ１５２が備える内部メモリ１５６にアクセス制限を設定させるための制御情報を生成することができる。制御情報の具体例については、後述する。
制御情報送信部１１０は、制御情報生成部１０８において生成された制御情報を情報処理装置１５０のＩＣチップ１５２へ送信させることができる。ここで、制御情報送信部１１０は、制御情報をリーダ／ライタ通信部１０２を介して送信することができるが、上記に限られず、制御情報送信部１１０が制御情報送信用の通信部を別途備えてもよい。
リーダ／ライタ１００は、上記のような構成により、情報処理装置１５０のＩＣチップ１５２が備える内部メモリ１５６にアクセス制限を設定させるための制御情報を生成し、情報処理装置１５０へ送信することができる。
[情報処理装置１５０]
情報処理装置１５０は、ＩＣチップ１５２と、アクセス制限管理部１６２と、制御情報取得部１６４とを備えることができる。
また、情報処理装置１５０は、ＭＰＵなどで構成され情報処理装置１５０全体を制御する制御部（図示せず）や、制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたＲＯＭ（Read Only Memory）、制御部により実行されるプログラムなどを一次記憶するＲＡＭ（Random Access Memory）、ユーザがＰＩＮ入力など所定の操作を行うことが可能な操作部（図示せず）、情報処理装置１５０の各構成要素に電力を供給するための内部電源（図示せず）、情報処理装置１５０において用いられるアプリケーションなどを記憶可能な記憶部（図示せず）などを備えてもよい。情報処理装置１５０は、例えば、データの伝送路としてのバスで各構成要素間を接続することができる。ここで、操作部（図示せず）としては、例えば、ボタン、方向キー、ジョグダイヤルなどの回転型セレクター、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。また、記憶部（図示せず）としては、例えば、ハードディスク（Hard Disk）などの磁気記録媒体や、フラッシュメモリ（flash memory）などの不揮発性メモリが挙げられるが、上記に限られない。
ＩＣチップ１５２は、リーダ／ライタ１００との通信に係る様々な部を集積回路にて実現したものであり、耐タンパ性を有することができる。また、ＩＣチップ１５２は、リーダ／ライタ１００からの各種命令、または、情報処理装置１５０内のＩＣチップ１５２以外の構成要素（例えば、アクセス制限管理部１６２、制御部など）からの命令など、ＩＣチップ１５２の外部からの命令に応じて様々なデータ処理を行うことができる。
＜ＩＣチップ１５２＞
ＩＣチップ１５２は、チップ内通信部１５４と、内部メモリ１５６と、内部メモリ管理部１５８と、制御情報受信通知部１６０を備えることができる。また、ＩＣチップ１５２は、チップ内通信部１５４が受信した搬送波からハイレベル（High）とローレベル（Low）との２値化されたデータ信号を取り出す（復調する）データ受信部（図示せず）や、チップ内通信部１５４が受信した搬送波に基づいて内部メモリ管理部１５８などを駆動させるための駆動電圧を出力するチップ内電源部（図示せず）、矩形のクロック信号を生成するクロック生成部（図示せず）、内部メモリ管理部１５８が使用する管理用データなどが記憶されるＲＯＭ、ＩＣチップ１５２外の構成要素との間のインタフェースとしての役割を果たすＵＡＲＴ（Universal Asynchronous Receiver Transmitter）などを備えることもできる。
チップ内通信部１５４は、例えば、送受信アンテナとしての所定のインダクタンスをもつコイルと、所定の静電容量をもつキャパシタとからなる共振回路を有し、リーダ／ライタ１００から送信される搬送波を受信することができる。また、チップ内通信部１５４は、例えば、負荷変調を行いリーダ／ライタ１００からみた情報処理装置１５０のインピーダンスを変化させることにより、搬送波を介してリーダ／ライタ１００と通信を行うことができる。
内部メモリ１５６は、ＩＣチップ１５２内に備わる記憶部であり、耐タンパ性を有することができる。内部メモリ１５６には、例えば、情報処理装置が有する機能を有効とするためのデータ、または、情報処理装置が備えるＩＣチップを用いてサービスを受けるためのデータ（以下、「サービスデータ」という。）、リーダ／ライタから送信された制御情報を記憶することができる。ここで、サービスデータとしては、例えば、電子マネーバリューのデータ、個人認証のためのデータ、チケットのデータ、割引券に相当するデータなどが挙げられるが、上記に限られない。
また、内部メモリ１５６は、図２に示すように、アクセス制限領域Ｘを有することができる。ここで、アクセス制限領域Ｘとは、アクセス制限領域Ｘ内に記憶されるサービスデータに対する読み出し処理や書き込み処理において、例えば、ＰＩＮによる認証などが必要なアクセス制限を設定（および解除）可能な記憶領域である。図２では、内部メモリ１５６にサービスデータＡ〜Ｃ、制御情報１６６が記憶され、そのうち、サービスデータＡ、Ｂがアクセス制限領域Ｘに記憶されている例を示している。
なお、内部メモリ１５６としては、例えば、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）、フラッシュメモリ、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＰＲＡＭ(Phase change Random Access Memory)などの不揮発性メモリが挙げられるが、上記に限られない。
内部メモリ管理部１５８は、リーダ／ライタ１００からのデータ読み出し命令やデータ書き込み命令などの各種命令、または、情報処理装置の制御部（図示せず）からの各種命令、入力されたＰＩＮの認証処理など、内部メモリ１５６に対する各種処理の制御を行うことができる。
制御情報受信通知部１６０は、情報処理装置１５０においてＩＣチップ１５２内からＩＣチップ１５２外の構成要素（例えば、後述する制御情報取得部１６４）へと、リーダ／ライタ１００から制御情報が送信されてきたことを通知することができる。制御情報受信通知部１６０における制御情報の受信通知方法としては、例えば、所定の端子の信号レベルをハイレベルからローレベルへと変化させることが挙げられる。ここで、上記所定の端子は、例えば、ＵＡＲＴの一部であってもよいし、または、制御情報の受信通知のための専用の端子であってもよい。なお、本発明の実施形態に係る制御情報の受信通知方法が上記に限られないことは、言うまでもない。例えば、制御情報受信通知部１６０は、制御情報が送信されてきたことを示す所定のデジタルデータをＩＣチップ１５２外の構成要素へ送信することにより、制御情報の受信を通知することもできる。
ＩＣチップ１５２は、上記のような構成により、リーダ／ライタ１００と非接触式に通信することができる。ここで、ＩＣチップ１５２のハードウェア構成の概略的な例を示す。図３は、本発明の実施形態に係るＩＣチップ１５２のハードウェア構成の概略的な一例を示す説明図である。
図３を参照すると、ＩＣチップ１５２は、例えば、無線通信アンテナ２００と、ＭＰＵ２０２と、ＲＯＭ２０４と、ＲＡＭ２０６と、不揮発性メモリ２０８と、ＵＡＲＴ２１０とを備えることができ、また各構成要素はチップ内部バス２１２で接続される。また、ＩＣチップ１５２は、ＵＡＲＴ２１０を介して情報処理装置側のバス２１４と接続される。図３では、例えば、無線通信アンテナ２００が図２のチップ内通信部１５４に対応し、ＭＰＵ２０２が図２の内部メモリ管理部１５８、不揮発性メモリ２０８が図２の内部メモリ１５６、そしてＵＡＲＴ２１０が制御情報受信通知部１６０にそれぞれ対応することができる。ＲＯＭ２０４は、ＭＰＵ２０２が使用するプログラムや演算パラメータなどの制御用データを記憶することができ、またＲＡＭ２０６は、ＭＰＵ２０２により実行されるプログラムなどを一次記憶することができる。なお、本発明の実施形態に係るＩＣチップ１５２のハードウェア構成が図３に限られないことは、言うまでもない。
再度、図２を参照して情報処理装置１５０について説明する。アクセス制限管理部１６２は、例えば、内部メモリ１５６のアクセス制限領域Ｘに設定されたアクセス制限を解除するためのＰＩＮ照会要求や、内部メモリ１５６のアクセス制限領域Ｘにアクセス制限を設定するためのアクセス制限設定要求をＩＣチップ１５２へと送信することにより、内部メモリ１５６におけるアクセス制限を制御することができる。ここで、アクセス制限管理部１６２とＩＣチップ１５２とは、例えば、ＩＣチップ１５２が備えるＵＡＲＴを介して接続される。
また、アクセス制限管理部１６２は、ＩＣチップ１５２の内部メモリ１５６に記憶された制御情報（リーダ／ライタ１００から送信された制御情報）に基づいて、アクセス制限設定要求をＩＣチップ１５２へと送信することができる。より具体的には、アクセス制限管理部１６２は、例えば、後述する制御情報取得部１６４が制御情報をＩＣチップ１５２から取得し、取得された制御情報に基づいてアクセス制限設定要求をＩＣチップ１５２へと送信することができる。なお詳細については、後述する本発明の実施形態に係るアクセス制限管理方法において図４を用いて説明する。
制御情報取得部１６４は、制御情報受信通知部１６０から通知される制御情報の受信通知に基づいて、リーダ／ライタ１００から送信されＩＣチップ１５２の内部メモリ１５６に記憶された制御情報をＩＣチップ１５２の内部メモリ１５６から取得し、取得した制御情報をアクセス制限管理部１６２に渡すことができる。ここで、制御情報取得部１６４は、例えば、所定の端子の信号レベルが、ハイレベルからローレベルへと変化した場合に制御情報の取得を行うことができるが、上記に限られない。また、制御情報取得部１６４とＩＣチップ１５２とは、例えば、ＩＣチップ１５２が備えるＵＡＲＴを介して接続される。
情報処理装置１５０は、上記のような構成をとることにより、リーダ／ライタ１００から送信される制御情報に基づいて内部メモリ１５６のアクセス制限領域Ｘに対してアクセス制限を設定することができる。
[アクセス制限管理方法]
次に、本発明の実施形態に係るアクセス制限管理方法について説明する。図４は、本発明の実施形態に係るアクセス制限管理方法の一例を示す説明図である。ここで、図４は、ユーザによりＰＩＮの入力が行われた以降の処理（すなわち、図１（ａ）以降の処理）を示しており、特にステップＳ１００〜ステップＳ１０８までの処理は、入力されたＰＩＮによるアクセス制限の解除に係る処理を示している。
まず、ＰＩＮの入力が行われると、アクセス制限管理部１６２は、ＩＣチップ１５２へＩＣチップＩＤの取得要求を送信する（Ｓ１００）。ここで、ステップＳ１００において取得するＩＣチップＩＤは、例えば、後述するアクセス制限設定要求（Ｓ１３４）において用いることができる。また、アクセス制限管理部１６２とＩＣチップ１５２とは、例えば、ＩＣチップ１５２が備えるＵＡＲＴを介して接続される。
ステップＳ１００においてアクセス制限管理部１６２から送信されたＩＣチップＩＤの取得要求を受信したＩＣチップ１５２は、ＩＣチップＩＤをアクセス制限管理部１６２へ送信する（Ｓ１０２）。ステップＳ１０２において送信されるＩＣチップＩＤとは、例えば、ＩＣチップ１５２に割り当てられたＩＣチップを識別するための固有のＩＤである。
ステップＳ１０２においてＩＣチップ１５２から送信されたＩＣチップＩＤを受信したアクセス制限管理部１６２は、ＩＣチップ１５２へＰＩＮ照会要求を送信する（Ｓ１０４）。ステップＳ１０４においてアクセス制限管理部１６２から送信されるＰＩＮ照会要求には、例えば、ＰＩＮ照会命令と照会に用いるＰＩＮ（入力されたＰＩＮ）とを含むことができる。
ステップＳ１０４においてアクセス制限管理部１６２から送信されたＰＩＮ照会要求を受信したＩＣチップ１５２は、ＰＩＮ照会要求に応じてアクセス制限の制限解除処理を行う（Ｓ１０６）。そして、ＩＣチップ１５２は、ステップＳ１０６における制限解除処理の処理結果をアクセス制限管理部１６２へ送信する（Ｓ１０８）。ここで、ステップＳ１０８における制限解除処理の処理結果は、例えば、制限が解除されたか否かを示す１ビットのデータ（例えば「０」が制限解除失敗、「１」が制限解除成功）とすることができるが、上記に限られない。
情報処理装置１５０では、例えば、ステップＳ１００〜Ｓ１０８に示す処理によって内部メモリ１５６のアクセス制限領域Ｘに設定されたアクセス制限を解除することができる。以下では、ステップＳ１００〜Ｓ１０８に示す処理によってアクセス制限領域Ｘに設定されたアクセス制限が解除されたと仮定し、引き続き本発明の実施形態に係るアクセス制限管理方法について説明する。
リーダ／ライタ１００とＩＣチップ１５２との通信が開始される（Ｓ１１０）。ここで、ステップＳ１１０における通信は、例えば、リーダ／ライタ１００が送信する搬送波をＩＣチップ１５２のチップ内通信部１５４が受信することにより開始される。
ステップＳ１１０において通信が開始されると、リーダ／ライタ１００は、ＩＣチップ１５２へＩＣチップＩＤの取得要求を送信する（Ｓ１１２）。ここで、ステップＳ１１２において取得するＩＣチップＩＤは、例えば、後述する制御情報生成処理（Ｓ１２０）において用いることができる。
ステップＳ１１２においてリーダ／ライタ１００から送信されたＩＣチップＩＤの取得要求を受信したＩＣチップ１５２は、ＩＣチップＩＤをリーダ／ライタ１００へ送信する（Ｓ１１４）。
ステップＳ１１４においてＩＣチップ１５２から送信されたＩＣチップＩＤを受信したリーダ／ライタ１００は、ＩＣチップ１５２へ各種データ処理の処理要求を送信し、リーダ／ライタ１００とＩＣチップ１５２との間でデータ処理（サービス処理）が行われる（Ｓ１１６）。そして、リーダ／ライタ１００は、データ処理（サービス処理）の完了を判定する（Ｓ１１８）。
ステップＳ１１８においてデータ処理（サービス処理）が完了したと判定された場合には、リーダ／ライタ１００は、制御情報を生成する（Ｓ１２０）。そして、リーダ／ライタ１００は、ステップＳ１２０において生成された制御情報をＩＣチップ１５２へ送信する（Ｓ１２２）。
＜制御情報の送信に係る処理の詳細＞
ステップＳ１１６〜ステップＳ１２２に示すように、リーダ／ライタ１００は、リーダ／ライタ１００とＩＣチップ１５２との間でデータ処理（サービス処理）が完了すると制御情報を生成し、生成した制御情報をＩＣチップ１５２へ送信することができる。以下、本発明の実施形態における制御情報の送信に係る処理（ステップＳ１１６〜Ｓ１２２）の詳細について説明する。図５は、本発明の実施形態における制御情報の送信に係る処理を示す流れ図であり、リーダ／ライタ１００における処理を示している。なお、図５は、本発明の実施形態における制御情報の送信に係る処理の一例であることは、言うまでもない。
まず、リーダ／ライタ１００は、ＩＣチップ１５２へ各種データ処理の処理要求を送信する（Ｓ２００）。ここで、上記各種データ処理としては、例えば、データを読み出す読み出し処理や、データを書き込む書き込み処理などが挙げられるが、上記に限られない。また、ステップＳ２００では、例えば、書き込むデータを送信することもできる。
リーダ／ライタ１００は、ステップＳ２００において送信した処理要求に対するＩＣチップ１５２からの処理結果を受信する（Ｓ２０２）。ここで、ＩＣチップ１５２から送信される処理結果は、例えば、各種データ処理が完了したか否かを示す１ビットのデータ（例えば「０」がデータ処理未完、「１」がデータ処理完了）とすることができるが、上記に限られない。
ステップＳ２０２において受信した処理結果に基づいて、リーダ／ライタ１００は、ＩＣチップ１５２において処理が完了したか否かを判定する（Ｓ２０４）。ステップＳ２０４において処理が完了していないと判定された場合には、リーダ／ライタ１００は、再度当該処理の処理要求を再度ＩＣチップ１５２へ送信する（Ｓ２００）。
また、ステップＳ２０４において処理が完了したと判定された場合には、リーダ／ライタ１００は、さらに処理が必要か否かを判定する（Ｓ２０６）。ステップＳ２０６における判定は、例えば、リーダ／ライタ１００において予め規定された一連の処理が完了した場合に「完了」と判定することができる。ここで、上記一連の処理としては、例えば、“「データ書き込み処理」と、書き込んだデータの「データ読み出し処理」”などが挙げられるが、上記に限られない。
ステップＳ２０６においてさらに処理が必要と判定された場合には、リーダ／ライタ１００は、次のデータ処理に係る処理要求をＩＣチップ１５２へ送信する（Ｓ２００）。
また、ステップＳ２０６においてさらなる処理は必要ないと判定された場合には、リーダ／ライタ１００は、制御情報を生成する（Ｓ２０８）。ここで、制御情報とは、情報処理装置１５０にアクセス制限を設定させるための情報（より具体的には、情報処理装置１５０の内部メモリ１５６が有するアクセス制限領域Ｘにアクセス制限を設定するための情報）である。
図６は、本発明の実施形態に係る制御情報の一例を示す説明図である。図６を参照すると、本発明の実施形態に係る制御情報は、情報を識別するための「コマンドコード」、情報を使用可能なＩＣチップを限定するための「ＩＣチップＩＤの値」、情報のデータサイズが規定された「データサイズ」、そして情報の実体である「送信データ」を含むことができる。
また、本発明の実施形態に係る制御情報は、「送信データ」として送信データを識別するための「識別子」と、制御情報の実体である「制御情報パラメータ」を含むことができる。ここで、本発明の実施形態に係る「制御情報パラメータ」には、例えば、情報処理装置１５０の内部メモリ１５６が有するアクセス制限領域Ｘの「アドレス情報」や、「アクセス制限設定命令」、アクセス制限を設定するまでの処理待ち時間である「待機時間」を含むことができるが、上記に限られない。また、上記アクセス制限領域Ｘのアドレス情報は、例えば、予め規定されたアドレスとすることもでき、またはリーダ／ライタ１００がＩＣチップ１５２から取得することもできる。
リーダ／ライタ１００は、図３のステップＳ１１４において取得したＩＣチップＩＤに基づいて、特定の情報処理装置（図３では、情報処理装置１５０）に対する制御情報を生成することができる。
再度図５を参照すると、リーダ／ライタ１００は、ステップＳ２０８において生成された制御情報を情報処理装置１５０のＩＣチップ１５２へ送信する（Ｓ２１０）。
以上、図５を用いて制御情報の送信に係る処理の詳細を示したように、リーダ／ライタ１００は、データ処理に係るＩＣチップ１５２との通信が完了すると、アクセス制限を設定するための制御情報を生成し、ＩＣチップ１５２へ送信することができる。
再度、図４を参照して、ステップＳ１２４以降の処理について説明する。
ステップＳ１２２においてリーダ／ライタ１００から送信された制御情報を受信したＩＣチップ１５２は、受信した制御情報を内部メモリ１５６に格納する（Ｓ１２４）。そして、ＩＣチップ１５２は、制御情報が受信されたことを示す制御情報受信通知をＩＣチップ１５２の外部（ただし情報処理装置１５０の内部）へと通知する（Ｓ１２６）。ここで、ステップＳ１２６における通知は、例えば、制御情報受信通知部１６０が行うことができる。なお、図４では、ステップＳ１２６においてＩＣチップ１５２からアクセス制限管理部１６２へと直接制御情報受信通知がなされていることを表しているが、本発明の実施形態は上記に限られず、制御情報取得部１６４を介して間接的に通知されてもよい。
＜アクセス制限設定に係る処理の詳細＞
ここで、図４を用いてステップＳ１２８以降の処理について説明する前に、本発明の実施形態におけるアクセス制限設定に係る処理（ステップＳ１２８〜Ｓ１３４）の詳細について説明する。図７は、本発明の実施形態におけるアクセス制限設定に係る処理を示す流れ図であり、情報処理装置１５０における処理を示している。なお、図７は、本発明の実施形態におけるアクセス制限設定に係る処理の一例であることは、言うまでもない。
まず、制御情報取得部１６４は、制御情報が受信されたか否かを判定する（Ｓ３００）。ここで、ステップＳ３００における判定は、例えば、所定の端子の信号レベルがハイレベルからローレベルへと変化したか否かで行うことができるが、上記に限られない。ステップＳ３００において制御情報が受信されたと判定されない場合には、制御情報が受信されるまで処理を進めない。
また、ステップＳ３００において制御情報が受信されたと判定された場合には、制御情報取得部１６４は、制御情報を内部メモリ１５６から取得する（Ｓ３０２）。また、ステップＳ３０２において制御情報取得部１６４は、取得した制御情報をアクセス制限管理部１６２へと渡すことができる。
図８は、本発明の実施形態に係る情報処理装置内部で用いられる制御情報の一例を示す説明図である。図８を参照すると、本発明の実施形態に係る情報処理装置内部で用いられる制御情報は、図６に示すリーダ／ライタ１００で生成される制御情報と基本的に同様の情報であるが、図６の制御情報と比較すると、図６の「コマンドコード」が、情報を情報処理装置内部で識別するための「レスポンスコード」に置き換わっている。ここで、「コマンドコード」から「レスポンスコード」への置換は、制御情報を内部メモリ１５６に格納するときに行われてもよいし、または、内部メモリ１５６から制御情報が取得されるときに行うこともできる。なお、図６の情報を識別するための「コマンドコード」と、図８の情報を情報処理装置内部で識別するための「レスポンスコード」とが同じ値であってもよいことは、言うまでもない。
再度図７を参照すると、アクセス制限管理部１６２は、ステップＳ３０２において取得された制御情報に「待機時間」が設定されているか否かを判定する（Ｓ３０４）。ステップＳ３０４における判定は、例えば図８に示す制御情報を用いて行うことができる。
ステップＳ３０４において「待機時間」が設定されていないと判定された場合には、アクセス制限管理部１６２は、アクセス制限設定要求をＩＣチップ１５２へ送信する（Ｓ３０８）。
また、ステップＳ３０４において「待機時間」が設定されていると判定された場合には、アクセス制限管理部１６２は、「待機時間」が経過したか否かを判定する（Ｓ３０６）。ここで、ステップＳ３０６における判定は、例えば、制御情報の受信時を基準とし、情報処理装置１５０が有する水晶やオシレータなどのクロック生成部(図示せず)を用いて行うことができるが、上記に限られない。
ステップＳ３０６において「待機時間」が経過していないと判定された場合には、アクセス制限管理部１６２は、「待機時間」が経過するまで処理を進めない。
また、ステップＳ３０６において「待機時間」が経過したと判定された場合には、アクセス制限管理部１６２は、アクセス制限設定要求をＩＣチップ１５２へ送信する（Ｓ３０８）。
以上、図７を用いてアクセス制限設定に係る処理の詳細を示したように、情報処理装置１５０は、リーダ／ライタ１００から送信された制御情報を取得し、取得した制御情報に基づいてアクセス制限設定要求を送信することができる。
再度、図４を参照して、ステップＳ１２８以降の処理について説明する。
ステップＳ１２６においてＩＣチップ１５２から（直接的または間接的に）制御情報受信通知がなされると、アクセス制限管理部１６２は、ＩＣチップ１５２へ制御情報取得要求を送信する（Ｓ１２８）。なお、図４ではアクセス制限管理部１６２が制御情報取得要求を送信することを示しているが、上記に限られず、制御情報取得部１６４が行うこともできる。
ステップＳ１２８においてアクセス制限管理部１６２（または、制御情報取得部１６４）から送信された制御情報取得要求を受信したＩＣチップ１５２は、ステップＳ１２４において内部メモリ１５６に格納された制御情報をアクセス制限管理部１６２（または、制御情報取得部１６４）へ送信する（Ｓ１３０）。
また、ＩＣチップ１５２は、ステップＳ１３０において制御情報の送信を行うと、リーダ／ライタ１００へ制御情報送信結果を送信する（Ｓ１３２）。ここで、制御情報送信結果とはいわゆる制御情報送信のログとすることができる。したがって、リーダ／ライタ１００は、上記制御情報送信結果によって、生成した制御情報がＩＣチップ１５２以外の構成要素に制御情報が伝達されたことを認識することができる。
ステップＳ１３０においてＩＣチップ１５２から送信された制御情報を取得したアクセス制限管理部１６２は、ＩＣチップ１５２へアクセス制限設定要求を送信する（Ｓ１３４）。ここで、アクセス制限管理部１６２は、例えば、ステップＳ１３２で送信された制御情報を制御情報取得部１６４が受信し、制御情報取得部１６４から制御情報を取得してもよい。また、図７に示すように、取得した制御情報に「待機時間」が設定されている場合には、アクセス制限管理部１６２は、「待機時間」経過後にアクセス制限設定要求を送信することができる。
ステップＳ１３４においてアクセス制限管理部１６２から送信されたアクセス制限設定要求を受信したＩＣチップ１５２は、アクセス制限設定要求に基づいて内部メモリ１５６のアクセス制限領域Ｘにアクセス制限を設定するアクセス制限設定処理を行う（Ｓ１３６）。
そして、ＩＣチップ１５２は、ステップＳ１３６におけるアクセス制限設定処理の処理結果をアクセス制限管理部１６２へ送信する（Ｓ１３８）。ここで、ステップＳ１３８における処理結果は、例えば、アクセス制限設定処理が完了したか否かを示す１ビットのデータ（例えば「０」がアクセス制限設定失敗、「１」がアクセス制限設定成功）とすることができるが、上記に限られない。また、ステップＳ１３８において送信された処理結果が、アクセス制限設定処理が完了していないことを示す場合には、アクセス制限管理部１６２は、再度アクセス制限設定要求をＩＣチップ１５２へ送信する（Ｓ１３４）こともできる。
図４に示すように、本発明の実施形態に係るアクセス制限管理方法を用いることによって、情報処理装置１５０は、リーダ／ライタ１００との間におけるデータ処理（サービス処理）の完了後に内部メモリ１５６のアクセス制限領域Ｘに対してアクセス制限を自動的に設定することができる。したがって、情報処理装置１５０は、アクセス制限領域Ｘに記憶される電子マネーなどのサービスデータを第三者に不正に使用されることを防止することができる。
以上のように、本発明の第１の実施形態に係る情報処理システムは、情報処理装置１５０とリーダ／ライタ１００との間におけるデータ処理（サービス処理）が完了すると、リーダ／ライタ１００は、情報処理装置１５０にアクセス制限を設定させるための情報である制御情報を生成し、生成した制御情報を情報処理装置１５０のＩＣチップ１５２へ送信する。リーダ／ライタ１００から送信された制御情報を受信した情報処理装置１５０のＩＣチップ１５２は、制御情報を内部メモリ１５６に格納し、制御情報を受信した旨をＩＣチップ１５２の外部（情報処理装置１５０内）へと通知する。そして、制御情報を受信した旨の通知を検出した制御情報取得部１６４は内部メモリ１５６から制御情報を取得し、取得された制御情報に応じてアクセス制限管理部１６２が、内部メモリ１５６にアクセス制限を設定することができる。したがって、情報処理装置１５０は、リーダ／ライタ１００との間におけるデータ処理（サービス処理）の完了後に内部メモリ１５６に対してアクセス制限を自動的に設定することができる。よって、本発明の第１の実施形態に係る情報処理システムは、情報処理装置１５０のＩＣチップ１５２に記憶される電子マネーなどのサービスデータを第三者に不正に使用されることを防止することができる。
また、本発明の第１の実施形態に係る情報処理システムを構成する構成要素として、情報処理装置１５０を挙げて説明したが、本発明の第１の実施形態は、係る形態に限られず、例えば、ＩＣチップを搭載した携帯電話などの携帯型通信装置、ＩＣチップを搭載したＵＭＰＣ(Ultra Mobile Personal Computer)などのコンピュータなどに適用することができる。
（第１の実施形態に係るプログラム）
第１の実施形態に係るリーダ／ライタ１００をコンピュータとして機能させるためのプログラムによって、情報処理装置１５０とリーダ／ライタ１００との間におけるデータ処理（サービス処理）の完了に応じて情報処理装置１５０にアクセス制限を設定させるための情報である制御情報を生成し、生成した制御情報を情報処理装置１５０のＩＣチップ１５２へ送信し、情報処理装置１５０の内部メモリ１５６にアクセス制限を設定させることができる。
また、第１の実施形態に係る情報処理装置１５０をコンピュータとして機能させるためのプログラムによって、リーダ／ライタ１００との間におけるデータ処理（サービス処理）の完了後に内部メモリ１５６に対してアクセス制限を自動的に設定することができる。
（第２の実施形態）
上記では、第１の実施形態として、情報処理装置とリーダ／ライタとの間におけるデータ処理（サービス処理）の完了に応じて、リーダ／ライタが制御情報を生成し、情報処理装置へ制御情報を送信する構成を示した。しかしながら、本発明の実施形態は、リーダ／ライタが制御情報を生成し、情報処理装置へ制御情報を送信する構成に限られない。そこで次に、リーダ／ライタと接続された一の情報処理装置が制御情報を生成し、他の情報処理装置へ制御情報を送信させる、本発明の第２の実施形態について説明する。
図９は、本発明の第２の実施形態に係る情報処理システムを示すブロック図である。図９を参照すると、第２の実施形態に係る情報処理システムは、情報処理装置１５０と、リーダ／ライタ３０２と接続された情報処理装置３００とを有する。ここで、情報処理装置３００とリーダ／ライタ３０２とは、図９に示すように有線で直接接続されてもよいし、または、ネットワーク回線（図示せず）で接続されてもよい。ここで、ネットワーク回線は、例えば、ＬＡＮ（Local Area Network）やＷＡＮ（Wide Area Network）など有線ネットワークであってもよいし、もしくは、ＭＩＭＯ（Multiple-Input Multiple-Output）を用いたＷＬＡＮ（Wireless Local Area Network）などの無線ネットワーク、あるいは、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）などの通信プロトコルを用いたインターネット（Internet）であってもよいが、上記に限られない。
情報処理装置１５０は、図２に示す第１の実施形態に係る情報処理装置と同様の構成、機能を有し、リーダ／ライタ３０２と非接触式に通信を行い、リーダ／ライタ３０２との間でデータ処理（サービス処理）を行うことができる。
情報処理装置３００は、情報処理装置３００は、処理完了判定部１０６と、制御情報生成部１０８と、制御情報送信部１１０とを備え、接続されたリーダ／ライタ３０２を介して情報処理装置１５０と通信を行うことができる。
また、情報処理装置３００は、ＭＰＵなどで構成され情報処理装置３００全体を制御する制御部（図示せず）や、制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたＲＯＭ（図示せず）、制御部により実行されるプログラムなどを一次記憶するＲＡＭ（図示せず）、ユーザが操作可能な操作部（図示せず）、記憶部（図示せず）、表示部（図示せず）などを備えてもよい。情報処理装置３００は、例えば、データの伝送路としてのバスで各構成要素間を接続することができる。ここで、操作部（図示せず）としては、例えば、キーボードやマウスなどの操作入力デバイスなどが挙げられるが、上記に限られない。また、記憶部（図示せず）としては、例えば、ハードディスクなどの磁気記録媒体や、フラッシュメモリなどの不揮発性メモリが挙げられるが、上記に限られない。また表示部（図示せず）としては、例えば、ＬＣＤ（Liquid Crystal Display；液晶ディスプレイ）、有機ＥＬディスプレイ（organic ElectroLuminescence display；または、ＯＬＥＤディスプレイ（Organic Light Emitting Diode display）とも呼ばれる。）などの表示装置とすることができる。なお、操作部（図示せず）と表示部（図示せず）とは、例えば、タッチスクリーン（touch screen）で構成された一体の部とすることもできる。
情報処理装置３００が備える処理完了判定部１０６は、第１の実施形態に係るリーダ／ライタ１００が備える処理完了判定部１０６と同様に、情報処理装置１５０とリーダ／ライタ３０２との間におけるサービス処理が完了したか否かを判定することができる。
同様に、情報処理装置３００が備える制御情報生成部１０８および制御情報送信部１１０は、第１の実施形態に係るリーダ／ライタ１００が備える制御情報生成部１０８および制御情報送信部１１０に対応する機能、構成とすることができる。
したがって、情報処理装置３００は、情報処理装置１５０とリーダ／ライタ３０２との間におけるデータ処理（サービス処理）の完了に応じて制御情報を生成し、リーダ／ライタ３０２を介して情報処理装置１５０へ制御情報を送信させることができる。
また、リーダ／ライタ３０２から送信された制御情報を受信した第２の実施形態に係る情報処理装置１５０は、第１の実施形態に係る情報処理装置１５０と同様に、内部メモリ１５６に対してアクセス制限を自動的に設定することができる。
以上のように、本発明の第２の実施形態に係る情報処理システムは、情報処理装置１５０とリーダ／ライタ３０２との間におけるデータ処理（サービス処理）が完了すると、情報処理装置３００が、情報処理装置１５０にアクセス制限を設定させるための情報である制御情報を生成し、リーダ／ライタ３０２を介して生成した制御情報を情報処理装置１５０のＩＣチップ１５２へ送信する。そして、リーダ／ライタ３０２から送信された制御情報を受信した第２の実施形態に係る情報処理装置１５０は、第１の実施形態に係る情報処理装置１５０と同様に、内部メモリ１５６に対してアクセス制限を自動的に設定することができる。したがって、第２の実施形態に係る情報処理装置１５０は、リーダ／ライタ３０２との間におけるデータ処理（サービス処理）の完了後に内部メモリ１５６に対してアクセス制限を自動的に設定することができる。よって、本発明の第２の実施形態に係る情報処理システムは、情報処理装置１５０のＩＣチップ１５２に記憶される電子マネーなどのサービスデータを第三者に不正に使用されることを防止することができる。
本発明の第２の実施形態に係る情報処理システムを構成する構成要素として、情報処理装置１５０を挙げて説明したが、本発明の第２の実施形態は、係る形態に限られず、例えば、ＩＣチップを搭載した携帯電話などの携帯型通信装置、ＩＣチップを搭載したＵＭＰＣなどのコンピュータなどに適用することができる。
また、本発明の第２の実施形態に係る情報処理システムを構成する構成要素として、情報処理装置３００を挙げて説明したが、本発明の第２の実施形態は、係る形態に限られず、例えば、ＰＣ（Personal Computer）やサーバ（Server）などのコンピュータなどに適用することができる。
（第２の実施形態に係るプログラム）
第２の実施形態に係る情報処理装置３００をコンピュータとして機能させるためのプログラムによって、情報処理装置１５０とリーダ／ライタ３０２との間におけるデータ処理（サービス処理）の完了に応じて、情報処理装置１５０にアクセス制限を設定させるための情報である制御情報を生成し、生成した制御情報を情報処理装置１５０のＩＣチップ１５２へ送信させて情報処理装置１５０の内部メモリ１５６にアクセス制限を設定させることができる。
また、第２の実施形態に係る情報処理装置１５０をコンピュータとして機能させるためのプログラムによって、リーダ／ライタ３０２との間におけるデータ処理（サービス処理）の完了後に内部メモリ１５６に対してアクセス制限を自動的に設定することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、図２に示す第１の実施形態に係るリーダ／ライタ１００は、リーダ／ライタ通信部１０２および制御情報送信部１１０という通信に係る２の部を備える構成を示しているが、かかる構成に限られず、リーダ／ライタ通信部と制御情報送信部とを一体の部として構成することもできる。上記の構成であっても第１の実施形態に係るリーダ／ライタは、情報処理装置との間におけるデータ処理（サービス処理）の完了に応じて制御情報を生成し、生成した制御情報を情報処理装置のＩＣチップへ送信することができる。
また、図２、図９に示す第１、第２の実施形態に係る情報処理装置１５０は、アクセス制限管理部１６２と制御情報取得部１６４とを備える構成を示しているが、かかる構成に限られず、アクセス制限管理部１６２と制御情報取得部１６４とを一体の部として構成することもできる。上記の構成であっても情報処理装置とリーダ／ライタとの間におけるサービス処理の完了後に内部メモリ１５６に対してアクセス制限を自動的に設定することができる。
上述した構成は、当業者が容易に変更し得る程度のことであり、本発明の等価範囲に属するものと理解すべきである。
従来の情報処理装置における問題の一例を説明するための説明図である。 本発明の第１の実施形態に係る情報処理システムを示すブロック図である。 本発明の実施形態に係るＩＣチップのハードウェア構成の概略的な一例を示す説明図である。 本発明の実施形態に係るアクセス制限管理方法の一例を示す説明図である。 本発明の実施形態における制御情報の送信に係る処理を示す流れ図である。 本発明の実施形態に係る制御情報の一例を示す説明図である。 本発明の実施形態におけるアクセス制限設定に係る処理を示す流れ図である。 本発明の実施形態に係る情報処理装置内部で用いられる制御情報の一例を示す説明図である。 本発明の第２の実施形態に係る情報処理システムを示すブロック図である。
符号の説明
１００、３０２ リーダ／ライタ
１０２ リーダ／ライタ通信部
１０４ 処理部
１０６ 処理完了判定部
１０８ 制御情報生成部
１１０ 制御情報送信部
１５０、３００ 情報処理装置
１５２ ＩＣチップ
１５４ チップ内通信部
１５６ 内部メモリ
１５８ 内部メモリ管理部
１６０ 制御情報受信通知部
１６２ アクセス制限管理部
１６４ 制御情報取得部

Claims (9)

  1. リーダ／ライタと、前記リーダ／ライタと非接触通信可能なＩＣチップを搭載した情報処理装置とを有する情報処理システムであって：
    前記リーダ／ライタは、
    前記情報処理装置との間で行われるサービス処理を行う処理部と；
    前記サービス処理の処理の完了を判定する処理完了判定部と；
    前記処理完了判定部の判定結果に応じて、前記情報処理装置が前記ＩＣチップ内部に備える内部メモリにアクセス制限を設定するための制御情報を生成する制御情報生成部と；
    生成された前記制御情報を前記情報処理装置へ送信する制御情報送信部と；
    を備え、
    前記情報処理装置は、
    アクセス制限が設定可能なアクセス制限領域を有する、前記ＩＣチップの内部に設けられる内部メモリと；
    前記ＩＣチップの内部に設けられ、前記リーダ／ライタから送信される前記制御情報を受信するチップ内通信部と；
    受信された前記制御情報を前記内部メモリに格納する内部メモリ管理部と；
    前記内部メモリから前記制御情報を取得する制御情報取得部と；
    前記取得された制御情報に基づいて、前記アクセス制限領域にアクセス制限を設定するアクセス制限管理部と；
    を備えることを特徴とする、情報処理システム。
  2. ＩＣチップを搭載した情報処理装置と非接触通信可能なリーダ／ライタであって：
    前記情報処理装置との間で行われるサービス処理を行う処理部と；
    前記サービス処理の処理の完了を判定する処理完了判定部と；
    前記処理完了判定部の判定結果に応じて、前記情報処理装置が前記ＩＣチップ内部に備える内部メモリにアクセス制限を設定するための制御情報を生成する制御情報生成部と；
    生成された前記制御情報を前記情報処理装置へ送信する制御情報送信部と；
    を備えることを特徴とする、リーダ／ライタ。
  3. リーダ／ライタと非接触通信可能なＩＣチップを搭載した情報処理装置であって：
    アクセス制限が設定可能なアクセス制限領域を有する、前記ＩＣチップの内部に設けられる内部メモリと；
    前記ＩＣチップの内部に設けられ、前記リーダ／ライタから送信される前記内部メモリにアクセス制限を設定するための制御情報を受信するチップ内通信部と；
    受信された前記制御情報を前記内部メモリに格納する内部メモリ管理部と；
    前記内部メモリから前記制御情報を取得する制御情報取得部と；
    前記取得された制御情報に基づいて、前記アクセス制限領域にアクセス制限を設定するアクセス制限管理部と；
    を備えることを特徴とする、情報処理装置。
  4. 前記リーダ／ライタから送信される前記制御情報の受信を通知する制御情報受信通知部をさらに備え、
    前記制御情報取得部は、前記制御情報受信通知部からの前記通知に応じて前記制御情報を前記内部メモリから取得することを特徴とする、請求項３に記載の情報処理装置。
  5. 前記情報処理装置は、携帯型通信装置であることを特徴とする、請求項３に記載の情報処理装置。
  6. ＩＣチップを搭載した情報処理装置と非接触通信可能なリーダ／ライタにおけるアクセス制限管理方法であって：
    前記情報処理装置との間で行われるサービス処理を行うステップと；
    前記サービス処理の処理の完了を判定するステップと；
    前記判定するステップの判定結果に応じて前記情報処理装置の前記内部メモリにアクセス制限を設定するための制御情報を生成するステップと；
    前記生成するステップにおいて生成された制御情報を前記情報処理装置へ送信するステップと；
    を有することを特徴とする、アクセス制限管理方法。
  7. リーダ／ライタと非接触通信可能なＩＣチップを搭載し、ＩＣチップの内部にアクセス制限が設定可能なアクセス制限領域を有する内部メモリを備える情報処理装置におけるアクセス制限管理方法であって：
    前記リーダ／ライタから送信される前記内部メモリにアクセス制限を設定するための制御情報を受信するステップと；
    前記受信するステップにおいて受信された前記制御情報を前記内部メモリに格納するステップと；
    前記受信するステップにおける前記制御情報の受信を検出するステップと；
    前記検出するステップにおいて前記制御情報が検出されると、前記制御情報を前記内部メモリから取得するステップと；
    前記取得するステップにおいて取得された前記制御情報に基づいて、前記内部メモリの前記アクセス制限領域にアクセス制限を設定するステップと；
    を有することを特徴とする、アクセス制限管理方法。
  8. ＩＣチップを搭載した情報処理装置と非接触通信可能なリーダ／ライタに用いられるプログラムであって：
    前記情報処理装置との間で行われるサービス処理を行うステップ；
    前記サービス処理の処理の完了を判定するステップ；
    前記判定するステップの判定結果に応じて前記情報処理装置の前記内部メモリにアクセス制限を設定するための制御情報を生成するステップ；
    前記生成するステップにおいて生成された制御情報を前記情報処理装置へ送信するステップ；
    をコンピュータに実行させるためのプログラム。
  9. リーダ／ライタと非接触通信可能なＩＣチップを搭載し、ＩＣチップの内部にアクセス制限が設定可能なアクセス制限領域を有する内部メモリを備える情報処理装置に用いられるプログラムであって：
    前記リーダ／ライタから送信される前記内部メモリにアクセス制限を設定するための制御情報を受信するステップ；
    前記受信するステップにおいて受信された前記制御情報を前記内部メモリに格納するステップ；
    前記受信するステップにおける前記制御情報の受信を検出するステップ；
    前記検出するステップにおいて前記制御情報が検出されると、前記制御情報を前記内部メモリから取得するステップ；
    前記取得するステップにおいて取得された前記制御情報に基づいて、前記内部メモリの前記アクセス制限領域にアクセス制限を設定するステップ；
    をコンピュータに実行させるためのプログラム。
JP2007171072A 2007-06-28 2007-06-28 情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラム Expired - Fee Related JP4457241B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007171072A JP4457241B2 (ja) 2007-06-28 2007-06-28 情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラム
US12/145,123 US8700872B2 (en) 2007-06-28 2008-06-24 Information processing system, reader/writer, information processing apparatus, access control management method and program
CN200810127415XA CN101383014B (zh) 2007-06-28 2008-06-30 信息处理系统和装置、读/写器、访问控制管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007171072A JP4457241B2 (ja) 2007-06-28 2007-06-28 情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2009009417A true JP2009009417A (ja) 2009-01-15
JP4457241B2 JP4457241B2 (ja) 2010-04-28

Family

ID=40162145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007171072A Expired - Fee Related JP4457241B2 (ja) 2007-06-28 2007-06-28 情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラム

Country Status (3)

Country Link
US (1) US8700872B2 (ja)
JP (1) JP4457241B2 (ja)
CN (1) CN101383014B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102279728B (zh) * 2011-08-10 2016-03-23 北京百度网讯科技有限公司 数据存储设备及数据计算方法
US9111401B2 (en) * 2012-11-29 2015-08-18 Hid Global Gmbh Interactive reader commander

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491827A (en) * 1994-01-14 1996-02-13 Bull Hn Information Systems Inc. Secure application card for sharing application data and procedures among a plurality of microprocessors
JPH1115931A (ja) 1997-06-24 1999-01-22 Citizen Watch Co Ltd カード識別方式
JP4501197B2 (ja) * 2000-01-07 2010-07-14 ソニー株式会社 情報携帯処理システム、情報携帯装置のアクセス装置及び情報携帯装置
JP2002117378A (ja) 2000-10-05 2002-04-19 Dainippon Printing Co Ltd 非接触ｉｃカードシステム
JP3617509B2 (ja) 2001-10-31 2005-02-09 ソニー株式会社 Ｉｃカード及び情報処理端末、３者間データ通信システム及び方法
JP2006121726A (ja) 2002-03-04 2006-05-11 Toshiba Corp 通信システム
JP4428055B2 (ja) * 2004-01-06 2010-03-10 ソニー株式会社 データ通信装置及びデータ通信装置のメモリ管理方法
CN1558364A (zh) * 2004-01-17 2004-12-29 江正昌 手机多功能ic卡读写器
FR2888976B1 (fr) 2005-07-25 2007-10-12 Oberthur Card Syst Sa Entite electronique avec moyens de communication par contact et a distance
JP4640451B2 (ja) * 2008-06-06 2011-03-02 ソニー株式会社 接触・非接触複合ｉｃカード、通信方法、プログラム及び通信システム

Also Published As

Publication number Publication date
US20090006783A1 (en) 2009-01-01
US8700872B2 (en) 2014-04-15
CN101383014A (zh) 2009-03-11
CN101383014B (zh) 2012-05-30
JP4457241B2 (ja) 2010-04-28

Similar Documents

Publication Publication Date Title
JP4631974B2 (ja) 情報処理装置、情報処理方法、プログラム、および情報処理システム
KR101375820B1 (ko) 배터리 온 및 배터리 오프 모드들에서 ｎｆｃ 보안 애플리케이션 지원을 제공하기 위한 시스템들 및 방법들
US7755469B2 (en) Radio frequency identification tag and radio frequency identification privacy protection system and method
US7886970B2 (en) Data communicating apparatus and method for managing memory of data communicating apparatus
CN101809579B (zh) 用于管理受信应用的访问权的方法、系统、受信服务管理器、服务提供商以及存储器元件
US7735734B2 (en) Portable terminal unit
JP5079377B2 (ja) 情報処理システム、管理情報処理装置、およびプログラム
JP4577406B2 (ja) 管理装置、情報処理装置、プログラム、および情報処理システム
EP1703408B1 (en) Data communicating apparatus and method for managing memory of data communicating apparatus
US9538370B2 (en) Data transmission method for terminal performing near field communication and terminal thereof
US20040171405A1 (en) Information processing apparatus, information processing method and program
JP2016170672A (ja) Ｉｃカード、及びｉｃカードシステム
JP4457241B2 (ja) 情報処理システム、リーダ／ライタ、情報処理装置、アクセス制限管理方法、およびプログラム
JP4765608B2 (ja) データ処理装置、データ処理プログラム、およびデータ処理システム
JP5467315B2 (ja) 情報処理装置、情報処理方法およびプログラム
JP2009128930A (ja) 情報処理装置、認証方法、プログラム、および情報処理システム
JP2009070158A (ja) 情報処理装置、ソフトウェア更新制御方法、プログラム、および情報処理システム
JP2008282157A (ja) データ管理システム、管理サーバ、データ管理方法、およびプログラム
JP4548473B2 (ja) 情報処理装置、および情報処理方法
JP2021117973A (ja) 携帯端末および通信システム
JP4799058B2 (ja) Ｉｃカード、並びにコンピュータ・プログラム
KR100945244B1 (ko) 보안이 강화된 ｒｆ―ｉｄ 태그 및 ｒｆ―ｉｄ 태그 시스템
JP7497777B1 (ja) 電子情報記憶媒体、ｉｃチップ、ｉｃカード、データ移行判定方法、及びプログラム
US8704636B2 (en) Information processing apparatus, communication apparatus, and program
JP2005275456A (ja) 携帯可能電子媒体、携帯可能電子媒体に用いられる集積回路、及び、携帯可能電子媒体の発行方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100121

R150 Certificate of patent or registration of utility model

Ref document number: 4457241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees