JP2009005072A - 固体撮像装置及びカメラ - Google Patents

Abstract

【課題】ダイナミックレンジが広い固体撮像装置を提供する。
【解決手段】固体撮像装置は撮像画素とノイズキャンセル回路とを含む。撮像画素９０は、入射光の強度に応じて電荷を生成するフォトダイオード（１）と、フォトダイオード（１）により露光期間Ｔ１に生成された電荷量に応じて第１の電圧信号を生成するとともにフォトダイオード（１）により露光期間Ｔ２に生成された電荷量に応じて第２の電圧信号を生成する信号生成部（２、４、６、７）と、第１及び第２の電圧信号をそれぞれ記憶するメモリ群（Ｍ１、Ｍ２、Ｍ３）と、メモリ群（Ｍ１、Ｍ２、Ｍ３）に記憶された第１及び第２の電圧信号を順次出力する信号出力部（９、１１、１３、１４）とを含み、信号出力部（９、１１、１３、１４）から出力された第１及び第２の電圧信号は、ノイズキャンセル回路にて合成される。
【選択図】図２

Description

本発明は、デジタルカメラ等に用いられる固体撮像装置に関し、特に、ダイナミックレンジを広げる技術に関する。

従来の固体撮像装置のダイナミックレンジは、６０ｄＢから８０ｄＢ程度であり、肉眼や銀塩フィルムに匹敵する１００ｄＢから１２０ｄＢ程度、あるいは車載カメラや監視カメラ等の用途によってはそれ以上のレベルにまで向上させることが望まれている。そこで特許文献１は、露光期間の長さを異ならせて複数のフレームを撮像し、撮像された複数のフレームを合成する技術を開示している。ひとつのフレームで撮影可能な輝度域は、露光期間の長さに応じて変化する。特許文献１の技術では、撮影可能な輝度域が異なる複数のフレームを合成することにより、ダイナミックレンジを広げることができる。
特開2004-15298号公報

しかしながら、特許文献１の技術では、複数のフレームを記憶するためのフレームメモリや複数のフレームを合成するための信号合成部を固体撮像装置の外部に設けることとしているため、チップ面積や消費電力が増大してしまうという問題がある。また、ひとつのフレームを作成するために複数フレームの画素信号を固体撮像装置から読み出す必要があるため、読み出し速度に余裕がなければフレームレートが低減してしまうという問題もある。

そこで本発明は、上記問題の発生を最小限に抑えつつダイナミックレンジを広げることができる固体撮像装置及びカメラを提供することを目的とする。

本発明に係る固体撮像装置は、複数の画素と信号処理回路とを備えた固体撮像装置であって、各画素は、入射光の強度に応じて電荷を生成するフォトダイオードと、１フレーム期間に、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じて第１の電圧信号を生成するとともに、前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じて第２の電圧信号を生成する信号生成部と、前記信号生成部により生成された第１及び第２の電圧信号をそれぞれ記憶するメモリ群と、前記メモリ群に記憶された第１及び第２の電圧信号を順次出力する信号出力部とを含み、前記信号処理回路は、前記複数の画素を順番にひとつずつ選択する選択部と、前記選択部により選択された画素から出力された第１の電圧信号と第２の電圧信号とを合成する信号合成部とを含む。

本発明に係るカメラは、固体撮像装置を備えたカメラであって、前記固体撮像装置は、複数の画素と信号処理回路とを備え、各画素は、入射光の強度に応じて電荷を生成するフォトダイオードと、１フレーム期間に、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じて第１の電圧信号を生成するとともに、前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じて第２の電圧信号を生成する信号生成部と、前記信号生成部により生成された第１及び第２の電圧信号をそれぞれ記憶するメモリ群と、前記メモリ群に記憶された第１及び第２の電圧信号を順次出力する信号出力部とを含み、前記信号処理回路は、前記複数の画素を順番にひとつずつ選択する選択部と、前記選択部により選択された画素から出力された第１の電圧信号と第２の電圧信号とを合成する信号合成部とを含む。

上記構成によれば、第１の電圧信号及び第２の電圧信号を合成するので、ダイナミックレンジを広げることができる。また第１の電圧信号及び第２の電圧信号は、信号処理回路で合成されるので、固体撮像装置の外部にフレームメモリや信号合成部を設ける必要がない。さらに合成後の電圧信号が読み出されることになるので、フレームレートの低減を抑制することができる。

なお、長時間露光の信号レベルと短時間露光の信号レベルとを単に合成することとすると、入射光の強度がフォトダイオードの最大蓄積量を超えて電荷を生じさせるような強度である場合に、過剰に生成された電荷の影響（ニー特性）により長時間露光の信号レベルが押し上げられることがある。このような場合、合成後の信号レベルにおける短時間露光の信号レベルの寄与率が相対的に低下し、合成後の信号レベルのＳＮ比が低下するという問題が生じる。

そこで、前記信号処理回路は、さらに、前記入射光の強度が前記フォトダイオードの最大蓄積量を超えて電荷を生じさせる強度である場合に、前記信号合成部により合成される第１及び第２の電圧信号の信号レベルが前記フォトダイオードの最大蓄積量に相当する信号レベルを超えないように信号レベルを制限するレベル制限部とを含むこととしてもよい。

上記構成によれば、入射光の強度がフォトダイオードの最大蓄積量を超えて電荷を生じさせる強度である場合でも、第１及び第２の電圧信号の信号レベルはフォトダイオードの最大蓄積量に相当する信号レベルを超えないように信号レベルが制限される。したがって合成後の信号レベルにおける短時間露光の信号レベルの寄与率の低下を抑制することができ、その結果、合成後の信号レベルのＳＮ比の低下を抑制することができる。

また、前記第１及び第２の電圧信号は、信号経路を通じて前記信号出力部から前記信号合成部まで伝達され、前記レベル制限部は、前記信号経路に現れる信号レベルが前記フォトダイオードの最大蓄積量に相当する信号レベルと同じ又はそれよりも小さな参照レベルを超えたとき、前記信号経路を、前記フォトダイオードの最大蓄積量に相当する信号レベルと同じ又はそれよりも小さな基準レベルの基準電源に接続することとしてもよい。

上記構成によれば、信号経路に参照レベルを超えた信号レベルが現れたとしても、信号経路と基準電源とが接続されるので、結果的に信号経路には基準レベルが現れる。したがって、第１及び第２の電圧信号の信号レベルが基準レベルを超えないようにすることができる。
また、前記レベル制限部は、前記信号経路に現れる信号レベルと前記参照レベルとを比較する比較回路と、前記信号経路と前記基準電源とを結ぶ経路に挿設されたスイッチ素子とを含み、前記スイッチ素子は、前記比較回路による比較結果が前記信号経路に現れる信号レベルが前記参照レベルを超えていることを示すときにオン状態になり、前記比較回路による比較結果が前記信号経路に現れる信号レベルが前記参照レベルを超えていないことを示すときにオフ状態になることとしてもよい。

上記構成により、比較的高い精度で信号レベルの制限を実施することができる。
また、前記メモリ群は、前記第１の電圧信号を保持する第１のキャパシタと前記第２の電圧信号を保持する、前記第１のキャパシタと同一容量の第２のキャパシタとを含むこととしてもよい。
上記構成によれば、合成後の電圧信号における第１及び第２の電圧信号の寄与率を同じにすることができる。

また、前記メモリ群は、前記第１の電圧信号を保持する第１のキャパシタと前記第２の電圧信号を保持する、前記第１のキャパシタと異なる容量の第２のキャパシタとを含むこととしてもよい。
上記構成によれば、合成後の電圧信号における第１及び第２の電圧信号の寄与率を異ならせることができる。

本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るＭＯＳ型固体撮像装置１００の構成を示す機能ブロック図である。
図１に示すように、実施の形態１に係るＭＯＳ型固体撮像装置１００では、マトリクス状に（Ｌ×Ｍ）の撮像画素９０（１１）〜９０（ＬＭ）が設けられている。各撮像画素はＭＯＳトランジスタ９１（１１）〜９１（ＬＭ）を介して共通垂直信号線９２（１）〜９２（Ｌ）にそれぞれ接続されている。ＭＯＳトランジスタ９１（１１）〜９１（ＬＭ）が撮像画素を順番にひとつずつ選択する選択部として機能する。

共通垂直信号線９２（１）〜９２（Ｌ）は、それぞれノイズキャンセル回路９３（１）〜９３（Ｌ）及びＭＯＳトランジスタ９４（１）〜９４（Ｌ）を介して共通信号線９５に接続されている。
また、ＭＯＳ型固体撮像装置１００においては、マトリクス状に配された（Ｌ×Ｍ）の撮像画素９０（１１）〜９０（ＬＭ）の周辺部分に垂直走査回路９６および水平走査回路９８が設けられている。この内、垂直走査回路９６からは、Ｘ軸方向に延伸する信号出力線９７（１）〜９７（Ｍ）が延出されている。信号出力線９７（１）〜９７（Ｍ）は、ＭＯＳトランジスタ９１（１１）〜９１（ＬＭ）のゲートに接続されている。

一方、水平走査回路９８からは、Ｙ軸方向に延伸する信号出力線９９（１）〜９９（Ｌ）が延出されている。信号出力線９９（１）〜９９（Ｌ）は、ＭＯＳトランジスタ９４（１）〜９４（Ｌ）のゲートに接続されている。
図２は、本発明の実施の形態１に係る撮像画素９０の構成を示す図である。
撮像画素９０は、フォトダイオード１、信号生成部、メモリ群及び信号出力部を備えている。

信号生成部は、ＭＯＳトランジスタ２、４、６、７及びフローティングディフュージョンＦを含む。ＭＯＳトランジスタ２は、フォトダイオード１とフローティングディフュージョンＦとを結ぶ経路に挿設されている。ＭＯＳトランジスタ４は、フローティングディフュージョンＦと基準電圧電源とを結ぶ経路に挿設されている。ＭＯＳトランジスタ６、７は、ソースフォロワを構成している。ＭＯＳトランジスタ６のゲートにはフローティングディフュージョンＦの電圧ＶＦが供給され、ＭＯＳトランジスタ６のドレインには電源電圧ＶＤＤが供給されている。ＭＯＳトランジスタ７のゲートにはバイアス電圧が供給されており、ＭＯＳトランジスタ７のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ６、７により構成されるソースフォロワは、フローティングディフュージョンＦの電圧ＶＦにゲインを乗じて得られる電圧信号を出力する。

メモリ群は、メモリＭ１〜Ｍ３を含む。メモリＭ１は、キャパシタ１９（１）とＭＯＳトランジスタ１７（１）とを含む。ＭＯＳトランジスタ１７（１）は、キャパシタ１９（１）とＭ点とを結ぶ経路に挿設されている。メモリＭ２、Ｍ３は、メモリＭ１と同様の構成を有しており、キャパシタ１９（１）〜１９（３）の容量は同一である。
信号出力部は、ＭＯＳトランジスタ９、１１、１３、１４、浮遊容量Ｃ０を含む。ＭＯＳトランジスタ９は、ＭＯＳトランジスタ７のドレインとＭ点とを結ぶ経路に挿設されている。ＭＯＳトランジスタ１１は、Ｍ点と基準電圧電源とを結ぶ経路に挿設されている。ＭＯＳトランジスタ１３、１４は、ソースフォロワを構成している。ＭＯＳトランジスタ１３のドレインには電源電圧ＶＤＤが供給され、ＭＯＳトランジスタ１３のゲートにはＭ点の電圧ＶＭが供給される。ＭＯＳトランジスタ１４のゲートにはバイアス電圧が供給されており、ＭＯＳトランジスタ１４のソースにはグラウンド電圧が供給されている。ＭＯＳトランジスタ１３、１４により構成されるソースフォロワは、Ｍ点の電圧ＶＭにゲインを乗じて得られる電圧Ｖ１６を出力する。

図３は、本発明の実施の形態１に係るノイズキャンセル回路９３の構成を示す図である。
ノイズキャンセル回路９３は、信号合成部及びレベル制限部を備えている。
信号合成部は、ＭＯＳトランジスタ１２１、１２５、クランプキャパシタ１２３、サンプリングキャパシタ１２４を含む。ＭＯＳトランジスタ１２１及びクランプキャパシタ１２３は、撮像画素９０とＮ点とを結ぶ経路に挿設されている。サンプリングキャパシタ１２４はＮ点とグラウンドとを結ぶ経路に挿設されている。ＭＯＳトランジスタ１２５は、基準電圧電源（基準レベルＶＣＬＤＣ１）とＮ点とを結ぶ経路に挿設されている。

レベル制限部は、比較回路１３７及びＭＯＳトランジスタ１２７、１２９、１３１、１３３、１３５、１３８、１４０を含む。比較回路１３７は、Ｎ点の電圧ＶＮとＲ点の電圧ＶＲとを比較し、Ｎ点の電圧ＶＮがＲ点の電圧ＶＲよりも低ければハイレベルを出力し、Ｎ点の電圧ＶＮがＲ点の電圧ＶＲ以上であればローレベルを出力する。ＭＯＳトランジスタ１２７は、基準電圧電源（基準レベルＶＣＬＤＣ２）とＮ点とを結ぶ経路に挿設されており、ＭＯＳトランジスタ１２７のゲート１２８には、ＭＯＳトランジスタ１３８を介して比較回路１３７の出力信号が供給される。ＭＯＳトランジスタ１２９は、基準電圧電源（基準レベルＶＣＬＤＣ３）とＮ点とを結ぶ経路に挿設されており、ＭＯＳトランジスタ１２９のゲート１３０には、ＭＯＳトランジスタ１４０を介して比較回路１３７の出力信号が供給される。ＭＯＳトランジスタ１３１は参照電圧電源（参照レベルＶｒｅｆ１）とＲ点とを結ぶ経路に挿設されている。ＭＯＳトランジスタ１３３は参照電圧電源（参照レベルＶｒｅｆ２）とＲ点とを結ぶ経路に挿設されている。ＭＯＳトランジスタ１３５は参照電圧電源（参照レベルＶｒｅｆ３）とＲ点とを結ぶ経路に挿設されている。

ＭＯＳトランジスタ１２７、１２９は、比較回路１３７の出力信号を受けることにより、電圧ＶＮが電圧ＶＲよりも低いときにオン状態になり、電圧ＶＮが電圧ＶＲ以上であるときにオフ状態になる。ＭＯＳトランジスタ１２７がオン状態になればＮ点の電圧ＶＮは基準レベルＶＣＬＤＣ２に固定されるので、Ｎ点の電圧ＶＮは基準レベルＶＣＬＤＣ２よりも低下することがない。また、ＭＯＳトランジスタ１２９がオン状態になればＮ点の電圧ＶＮは基準レベルＶＣＬＤＣ３に固定されるので、Ｎ点の電圧ＶＮは基準レベルＶＣＬＤＣ３よりも低下することがない。このようにレベル制限部は、Ｎ点の電圧ＶＮの下限を規定することができる。

図４は、本発明の実施の形態１に係る撮像画素９０及びノイズキャンセル回路９３を駆動するための駆動信号と、当該駆動信号により撮像画素９０及びノイズキャンセル回路９３を駆動したときに撮像画素９０及びノイズキャンセル回路９３の各部に現れる電圧信号とを示すタイミング図である。
図４において期間Ａは露光期間Ｔ１、Ｔ２、Ｔ３の電圧信号をそれぞれメモリＭ１、Ｍ２、Ｍ３に保持させる期間、期間ＢはメモリＭ１に保持されている露光期間Ｔ１の電圧信号を読み出す期間、期間ＣはメモリＭ２に保持されている露光期間Ｔ２の電圧信号を読み出す期間、期間ＤはメモリＭ３に保持されている露光期間Ｔ３の電圧信号を読み出す期間である。

駆動信号Ｓ１０はＭＯＳトランジスタ９のゲート１０に供給される信号、駆動信号Ｓ１２はＭＯＳトランジスタ１１のゲート１２に供給される信号、駆動信号Ｓ５はＭＯＳトランジスタ４のゲート５に供給される信号、駆動信号Ｓ３はＭＯＳトランジスタ２のゲート３に供給される信号、駆動信号Ｓ１８（１）はＭＯＳトランジスタ１７（１）のゲート１８（１）に供給される信号、駆動信号Ｓ１８（２）はＭＯＳトランジスタ１７（２）のゲート１８（２）に供給される信号、駆動信号Ｓ１８（３）はＭＯＳトランジスタ１７（３）のゲート１８（３）に供給される信号である。

また駆動信号Ｓ１２２はＭＯＳトランジスタ１２１のゲート１２２に供給される信号、駆動信号Ｓ１２６はＭＯＳトランジスタ１２５のゲート１２６に供給される信号、駆動信号Ｓ１３９はＭＯＳトランジスタ１３８のゲート１３９に供給される信号、駆動信号Ｓ１４１はＭＯＳトランジスタ１４０のゲート１４１に供給される信号、駆動信号Ｓ１３２はＭＯＳトランジスタ１３１のゲート１３２に供給される信号、駆動信号Ｓ１３４はＭＯＳトランジスタ１３３のゲート１３４に供給される信号、駆動信号Ｓ１３６はＭＯＳトランジスタ１３５のゲート１３６に供給される信号である。

電圧信号ＶＭはＭ点に現れる信号、電圧信号ＶＮはＮ点に現れる信号、電圧信号ＶＲはＲ点に現れる信号である。
時刻ｔ２でＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４が所定期間だけオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲｅｓｅｔになる。

時刻ｔ３から時刻ｔ４まで、ＭＯＳトランジスタ４はオフ状態のまま、ＭＯＳトランジスタ２がオン状態になる。そうすると露光期間Ｔ１にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲｅｓｅｔから露光期間Ｔ１に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ１になる。このとき、ＭＯＳトランジスタ１１、１７（２）、１７（３）はオフ状態、ＭＯＳトランジスタ９、１７（１）はオン状態である。そのためＭ点の電圧ＶＭは、読出レベルＶＦ１にソースフォロワのゲインを乗じて得られるレベルＶＭ１になり、キャパシタ１９（１）の電圧Ｖ１９（１）は、レベルＶＭ１と略同じレベルになる。時刻ｔ４を過ぎてＭＯＳトランジスタ１７（１）がオフ状態になれば、キャパシタ１９（１）にレベルＶＭ１と略同じレベルが保持される。

次に時刻ｔ５でＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４が所定期間だけオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲｅｓｅｔになる。
時刻ｔ６から時刻ｔ７まで、ＭＯＳトランジスタ４はオフ状態のまま、ＭＯＳトランジスタ２がオン状態になる。そうすると露光期間Ｔ２にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲｅｓｅｔから露光期間Ｔ２に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ２になる。このとき、ＭＯＳトランジスタ１１、１７（１）、１７（３）はオフ状態、ＭＯＳトランジスタ９、１７（２）はオン状態である。そのためＭ点の電圧ＶＭは、読出レベルＶＦ２にソースフォロワのゲインを乗じて得られるレベルＶＭ２になり、キャパシタ１９（２）の電圧Ｖ１９（２）は、レベルＶＭ２と略同じレベルになる。時刻ｔ７を過ぎてＭＯＳトランジスタ１７（２）がオフ状態になれば、キャパシタ１９（２）にレベルＶＭ２と略同じレベルが保持される。

次に時刻ｔ８でＭＯＳトランジスタ２はオフ状態のまま、ＭＯＳトランジスタ４が所定期間だけオン状態になる。これによりフローティングディフュージョンＦの電圧ＶＦは基準レベルＶＲｅｓｅｔになる。
時刻ｔ９から時刻ｔ１０まで、ＭＯＳトランジスタ４はオフ状態のまま、ＭＯＳトランジスタ２がオン状態になる。そうすると露光期間Ｔ３にフォトダイオード１で生成された電荷がフローティングディフュージョンＦに転送される。これによりフローティングディフュージョンＦの電圧ＶＦは、基準レベルＶＲｅｓｅｔから露光期間Ｔ３に生成された電荷量に応じた分だけ低下し、読出レベルＶＦ３になる。このとき、ＭＯＳトランジスタ１１、１７（１）、１７（２）はオフ状態、ＭＯＳトランジスタ９、１７（３）はオン状態である。そのためＭ点の電圧ＶＭは、読出レベルＶＦ３にソースフォロワのゲインを乗じて得られるレベルＶＭ３になり、キャパシタ１９（３）の電圧Ｖ１９（３）は、レベルＶＭ３と略同じレベルになる。時刻ｔ１０を過ぎてＭＯＳトランジスタ１７（３）がオフ状態になれば、キャパシタ１９（３）にレベルＶＭ３と略同じレベルが保持される。

次に時刻ｔ１２から時刻ｔ１３まで、ＭＯＳトランジスタ９、１７（１）、１７（２）、１７（３）、１３８、１４０はオフ状態のまま、ＭＯＳトランジスタ１１、１２５がオン状態になる。ＭＯＳトランジスタ１１がオン状態になることにより、Ｍ点の電圧ＶＭは基準レベルＶＢになる。またＭＯＳトランジスタ１２５がオン状態になることにより、Ｎ点の電圧ＶＮは基準レベルＶＣＬＤＣ１になる。このときＭＯＳトランジスタ１２１はオン状態なので、クランプキャパシタ１２３にＭ点の基準レベルＶＭとＮ点の基準レベルＶＣＬＤＣ１とに基づくレベルがクランプされる。

次に時刻ｔ１４から時刻ｔ１５まで、ＭＯＳトランジスタ９、１１、１７（２）、１７（３）、１２５、１３８、１４０はオフ状態のまま、ＭＯＳトランジスタ１７（１）がオン状態になる。ＭＯＳトランジスタ１７（１）がオン状態になることにより、Ｍ点の電圧ＶＭは、キャパシタ１９（１）に保持されているレベルと基準レベルＶＢとの平均レベルＶＭ４になる。またＭＯＳトランジスタ１２１はオン状態のままなので、Ｎ点の電圧ＶＮは、Ｍ点の電圧ＶＭの低下分に応じて低下し、レベルＶＮ１となる。時刻ｔ１５を過ぎて、ＭＯＳトランジスタ１２１がオフ状態になれば、サンプリングキャパシタ１２４にレベルＶＮ１が保持される。

Ｍ点の電圧ＶＭの変位をＶｓｉｇＲ１、クランプキャパシタ１２３の容量をＣ１、サンプリングキャパシタの容量をＣ２とすれば、レベルＶＮ１は以下のようになる。
ＶＮ１＝ＶＣＬＤＣ１−（Ｃ１／（Ｃ１＋Ｃ２））×ＶｓｉｇＲ１
次に時刻ｔ１７から時刻ｔ１８まで、ＭＯＳトランジスタ９、１７（１）、１７（２）、１７（３）、１２５、１４１はオフ状態のまま、ＭＯＳトランジスタ１１、１３８がオン状態になる。ＭＯＳトランジスタ１１がオン状態になることにより、Ｍ点の電圧ＶＭは基準レベルＶＢになる。またＭＯＳトランジスタ１３８がオン状態になることにより、ＭＯＳトランジスタ１２７のゲート１２８に比較回路１３７の出力信号が供給される。このときＭＯＳトランジスタ１３１はオン状態なので、Ｒ点の電圧ＶＲは参照レベルＶｒｅｆ１になっている。Ｎ点のレベルＶＮ１がＲ点の参照レベルＶｒｅｆ１以上であれば、ＭＯＳトランジスタ１２７はオフ状態になり、Ｎ点のレベルＶＮ１はそのまま維持される。一方、Ｎ点のレベルＶＮ１がＲ点の参照レベルＶｒｅｆ１よりも低ければ、ＭＯＳトランジスタ１２７はオン状態になり、Ｎ点のレベルＶＮ１は基準レベルＶＣＬＤＣ２に固定される。

次に時刻ｔ１９から時刻ｔ２０まで、ＭＯＳトランジスタ９、１１、１７（１）、１７（３）、１２５、１３８、１４０はオフ状態のまま、ＭＯＳトランジスタ１７（２）がオン状態になる。ＭＯＳトランジスタ１７（２）がオン状態になることにより、Ｍ点の電圧ＶＭは、キャパシタ１９（２）に保持されているレベルと基準レベルＶＢとの平均レベルＶＭ５になる。またＭＯＳトランジスタ１２１はオン状態のままなので、Ｎ点の電圧ＶＮは、Ｍ点の電圧ＶＭの低下分に応じて低下し、レベルＶＮ２となる。時刻ｔ２０を過ぎて、ＭＯＳトランジスタ１２１がオフ状態になれば、サンプリングキャパシタ１２４にレベルＶＮ２が保持される。

Ｍ点の電圧ＶＭの変位をＶｓｉｇＲ２、クランプキャパシタ１２３の容量をＣ１、サンプリングキャパシタの容量をＣ２とすれば、レベルＶＮ２は以下のようになる。
（１）ＶＮ１がＶｒｅｆ１以上であった場合
ＶＮ２＝ＶＮ１−（Ｃ１／（Ｃ１＋Ｃ２））×ＶｓｉｇＲ２
（２）ＶＮ１がＶｒｅｆ１より低かった場合
ＶＮ２＝ＶＣＬＤＣ２−（Ｃ１／（Ｃ１＋Ｃ２））×ＶｓｉｇＲ２
次に時刻ｔ２２から時刻ｔ２３まで、ＭＯＳトランジスタ９、１７（１）、１７（２）、１７（３）、１２５、１３８はオフ状態のまま、ＭＯＳトランジスタ１１、１４０がオン状態になる。ＭＯＳトランジスタ１１がオン状態になることにより、Ｍ点の電圧ＶＭは基準レベルＶＢになる。またＭＯＳトランジスタ１４０がオン状態になることにより、ＭＯＳトランジスタ１２９のゲート１３０に比較回路１３７の出力信号が供給される。このときＭＯＳトランジスタ１３３はオン状態なので、Ｒ点の電圧ＶＲは参照レベルＶｒｅｆ２になっている。Ｎ点のレベルＶＮ２がＲ点の参照レベルＶｒｅｆ２以上であれば、ＭＯＳトランジスタ１２９はオフ状態になり、Ｎ点のレベルＶＮ２はそのまま維持される。一方、Ｎ点のレベルＶＮ２がＲ点の参照レベルＶｒｅｆ２よりも低ければ、ＭＯＳトランジスタ１２９はオン状態になり、Ｎ点のレベルＶＮ２は基準レベルＶＣＬＤＣ３に固定される。

次に時刻ｔ２４から時刻ｔ２５まで、ＭＯＳトランジスタ９、１１、１７（１）、１７（２）、１２５、１３８、１４０はオフ状態のまま、ＭＯＳトランジスタ１７（３）がオン状態になる。ＭＯＳトランジスタ１７（３）がオン状態になることにより、Ｍ点の電圧ＶＭは、キャパシタ１９（３）に保持されているレベルと基準レベルＶＢとの平均レベルＶＭ６になる。またＭＯＳトランジスタ１２１はオン状態のままなので、Ｎ点の電圧ＶＮは、Ｍ点の電圧ＶＭの低下分に応じて低下し、レベルＶＮ３となる。時刻ｔ２５を過ぎて、ＭＯＳトランジスタ１２１がオフ状態になれば、サンプリングキャパシタ１２４にレベルＶＮ３が保持される。

Ｍ点の電圧ＶＭの変位をＶｓｉｇＲ３、クランプキャパシタ１２３の容量をＣ１、サンプリングキャパシタの容量をＣ２とすれば、レベルＶＮ３は以下のようになる。
（１）ＶＮ２がＶｒｅｆ２以上であった場合
ＶＮ３＝ＶＮ２−（Ｃ１／（Ｃ１＋Ｃ２））×ＶｓｉｇＲ３
（２）ＶＮ２がＶｒｅｆ２より低かった場合
ＶＮ３＝ＶＣＬＤＣ３−（Ｃ１／（Ｃ１＋Ｃ２））×ＶｓｉｇＲ３
このように撮像画素９０は、露光期間Ｔ１、Ｔ２、Ｔ３に生成した電圧信号を、メモリＭ１、Ｍ２、Ｍ３にそれぞれ保持し、保持された電圧信号を順番に出力する。またノイズキャンセル回路９３は、サンプリングキャパシタ１２４の電圧（Ｎ点の電圧ＶＮ）を、露光期間Ｔ１、Ｔ２、Ｔ３に生成された電圧信号に基づいて累積的に変化させていく。サンプリングキャパシタ１２４の電圧の累積的な変化分が合成後の電圧信号となる。

また、ノイズキャンセル回路９３は、Ｎ点のレベルＶＮ１が参照レベルＶｒｅｆ１よりも低ければ、Ｎ点のレベルＶＮ１に代えて基準レベルＶＣＬＤＣ２を累積し、Ｎ点のレベルＶＮ２が参照レベルＶｒｅｆ２よりも低ければ、Ｎ点のレベルＶＮ２に代えて基準レベルＶＣＬＤＣ３を累積する。参照レベルＶｒｅｆ１、Ｖｒｅｆ２をフォトダイオードの最大蓄積量がノードＮで合成された信号レベルに相当する電圧に設定しておくことにより、入射光の強度がフォトダイオードの最大蓄積量を超えて電荷を生じさせるような強度である場合であっても、過剰に生成された電荷の影響が合成後の信号レベルに及ばないようにすることができる。露光期間Ｔ１のときのフォトダイオードの最大蓄積量に相当するノードＮの信号レベルをＶ１ｍａｘ、露光期間Ｔ２のときのフォトダイオードの最大蓄積量に相当するノードＮの信号レベルをＶ２ｍａｘ、露光期間Ｔ３のときのフォトダイオードの最大蓄積量に相当するノードＮの信号レベルをＶ３ｍａｘとしたとき、参照レベル及び基準レベルを概ね以下のように設定しておけばよい。

Ｖｒｅｆ１＝ＶＣＬＤＣ２＝ＶＣＬＤＣ１−Ｖ１ｍａｘ
Ｖｒｅｆ２＝ＶＣＬＤＣ３＝ＶＣＬＤＣ２−（Ｖ２ｍａｘ＋Ｖ１ｍａｘ）
Ｖｒｅｆ３＝ＶＣＬＤＣ３−（Ｖ３ｍａｘ＋Ｖ２ｍａｘ＋Ｖ１ｍａｘ）
図５は、本発明の実施の形態１に係る撮像画素９０の蓄積電荷と露光時間との関係を示す図である。

撮像画素９０の蓄積電荷の上限ｄは、フォトダイオード１の容量により定まる。直線ａの傾きは、露光期間Ｔ１で電荷が飽和しない光強度の上限を示す。同様に、直線ｂ、ｃの傾きは、露光期間Ｔ２、Ｔ３で電荷が飽和しない光強度の上限を示す。このように、露光期間が短いほど、光強度が強くても電荷が飽和しにくくなる。
図６は、本発明の実施の形態１に係る撮像画素９０の信号レベル（合成前）と光強度との関係を示す図である。

撮像画素９０の信号レベルの上限ｈは、蓄積電荷の上限ｄに対応して定まる。直線ｅは、露光期間Ｔ１の場合の光強度に対する信号レベルを示す。同様に、直線ｆ、ｇは、露光期間Ｔ２、Ｔ３の場合の光強度に対する信号レベルを示す。このように、露光期間が短いほど、光強度が強くても信号レベルが飽和しにくくなる。
図７は、本発明の実施の形態１に係るノイズキャンセル回路９３の信号レベル（合成後）と光強度との関係を示す図である。

曲線ｉは、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを合成した場合の光強度に対する信号レベルを示す。このように、露光期間が異なる信号レベルを合成することにより、光強度が弱くてもある程度の信号レベルを確保しつつ光強度が強くても信号レベルの飽和を防止することができる。これはダイナミックレンジが広くなることを意味する。なお実施の形態１では、キャパシタ１９（１）〜１９（ｎ）の容量は同一である。そのため、合成後の信号レベルにおける露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルの寄与率はいずれも等しくなる。

図８は、本発明の実施の形態１に係るカメラの構成を示す図である。
カメラは、撮像チップ１０２、信号処理チップ１０３及び光学系１０５を備える。撮像チップ１０２には、ＭＯＳ型固体撮像装置１００及びタイミング生成部１０１が搭載されている。タイミング生成部１０１は駆動信号を生成する。生成された駆動信号はＭＯＳ型固体撮像装置１００に供給される。信号処理チップ１０３には、ＭＯＳ型固体撮像装置１００から出力された電圧信号に所定の信号処理を施す。
（実施の形態２）
実施の形態２では、メモリＭ１に含まれるキャパシタ１９（１）の容量と、メモリＭ２、Ｍ３に含まれるキャパシタ１９（２）、１９（３）の容量とが異なる。これ以外の点については実施の形態１と同様なので説明を省略する。

図９は、本発明の実施の形態２に係るノイズキャンセル回路９３の信号レベル（合成後）と光強度との関係を示す図である。
曲線ｊは、露光期間Ｔ１、Ｔ２、Ｔ３の信号レベルを合成した場合の光強度に対する信号レベルを示す。実施の形態２では、キャパシタ１９（１）、１９（２）、１９（３）の容量比は３：１：１である。そのため、合成後の信号レベルにおける露光期間Ｔ１の信号レベルの寄与率が４割強を占め、露光期間Ｔ２、Ｔ３の信号レベルの寄与率がいずれも３割弱となる。このようにすることで、光強度が弱い領域（低輝度域）のコントラストを高めることができる。

なお、キャパシタ１９（１）、１９（２）、１９（３）の容量比を１：３：１とすることにより、合成後の信号レベルにおける露光期間Ｔ２の信号レベルの寄与率を４割強とし、露光期間Ｔ１、Ｔ３の信号レベルの寄与率をいずれも３割弱とすることができる（図１０参照）。このようにすることで、中輝度域のコントラストを高めることができる。また、キャパシタ１９（１）、１９（２）、１９（３）の容量比を１：１：３とすることにより、合成後の信号レベルにおける露光期間Ｔ３の信号レベルの寄与率を４割強とし、露光期間Ｔ１、Ｔ２の信号レベルの寄与率をいずれも３割弱とすることができる（図１１参照）。このようにすることで、高輝度域のコントラストを高めることができる。

本発明は、デジタルカメラ、携帯電話機内蔵カメラ、車載カメラ、監視カメラ等に利用することができる。

本発明の実施の形態１に係るＭＯＳ型固体撮像装置１００の構成を示す機能ブロック図である。 本発明の実施の形態１に係る撮像画素９０の構成を示す図である。 本発明の実施の形態１に係るノイズキャンセル回路９３の構成を示す図である。 本発明の実施の形態１に係る撮像画素９０及びノイズキャンセル回路９３を駆動するための駆動信号と、当該駆動信号により撮像画素９０及びノイズキャンセル回路９３を駆動したときに撮像画素９０及びノイズキャンセル回路９３の各部に現れる電圧信号とを示すタイミング図である。 本発明の実施の形態１に係る撮像画素９０の蓄積電荷と露光時間との関係を示す図である。 本発明の実施の形態１に係る撮像画素９０の信号レベル（合成前）と光強度との関係を示す図である。 本発明の実施の形態１に係るノイズキャンセル回路９３の信号レベル（合成後）と光強度との関係を示す図である。 本発明の実施の形態１に係るカメラの構成を示す図である。 本発明の実施の形態２に係るノイズキャンセル回路９３の信号レベル（合成後）と光強度との関係を示す図である。 本発明の実施の形態２に係るノイズキャンセル回路９３の信号レベル（合成後）と光強度との関係を示す図である。 本発明の実施の形態２に係るノイズキャンセル回路９３の信号レベル（合成後）と光強度との関係を示す図である。

符号の説明

９０ 撮像画素
９１ ＭＯＳトランジスタ
９２ 共通垂直信号線
９３ ノイズキャンセル回路
９４ ＭＯＳトランジスタ
９５ 共通信号線
９６ 垂直走査回路
９７ 信号出力線
９８ 水平走査回路
９９ 信号出力線
１００ ＭＯＳ型固体撮像装置
１０１ タイミング生成部
１０２ 撮像チップ
１０３ 信号処理チップ
１０５ 光学系

Claims (7)

1. 複数の画素と信号処理回路とを備えた固体撮像装置であって、
   各画素は、
   入射光の強度に応じて電荷を生成するフォトダイオードと、
   １フレーム期間に、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じて第１の電圧信号を生成するとともに、前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じて第２の電圧信号を生成する信号生成部と、
   前記信号生成部により生成された第１及び第２の電圧信号をそれぞれ記憶するメモリ群と、
   前記メモリ群に記憶された第１及び第２の電圧信号を順次出力する信号出力部とを含み、
   前記信号処理回路は、
   前記複数の画素を順番にひとつずつ選択する選択部と、
   前記選択部により選択された画素から出力された第１の電圧信号と第２の電圧信号とを合成する信号合成部とを含むこと
   を特徴とする固体撮像装置。
2. 前記信号処理回路は、さらに、
   前記入射光の強度が前記フォトダイオードの最大蓄積量を超えて電荷を生じさせる強度である場合に、前記信号合成部により合成される第１及び第２の電圧信号の信号レベルが前記フォトダイオードの最大蓄積量に相当する信号レベルを超えないように信号レベルを制限するレベル制限部とを含むこと
   を特徴とする請求項１に記載の固体撮像装置。
3. 前記第１及び第２の電圧信号は、信号経路を通じて前記信号出力部から前記信号合成部まで伝達され、
   前記レベル制限部は、
   前記信号経路に現れる信号レベルが前記フォトダイオードの最大蓄積量に相当する信号レベルと同じ又はそれよりも小さな参照レベルを超えたとき、前記信号経路を、前記フォトダイオードの最大蓄積量に相当する信号レベルと同じ又はそれよりも小さな基準レベルの基準電源に接続すること
   を特徴とする請求項２に記載の固体撮像装置。
4. 前記レベル制限部は、
   前記信号経路に現れる信号レベルと前記参照レベルとを比較する比較回路と、
   前記信号経路と前記基準電源とを結ぶ経路に挿設されたスイッチ素子とを含み、
   前記スイッチ素子は、前記比較回路による比較結果が前記信号経路に現れる信号レベルが前記参照レベルを超えていることを示すときにオン状態になり、前記比較回路による比較結果が前記信号経路に現れる信号レベルが前記参照レベルを超えていないことを示すときにオフ状態になること
   を特徴とする請求項３に記載の固体撮像装置。
5. 前記メモリ群は、前記第１の電圧信号を保持する第１のキャパシタと前記第２の電圧信号を保持する、前記第１のキャパシタと同一容量の第２のキャパシタとを含むこと
   を特徴とする請求項１に記載の固体撮像装置。
6. 前記メモリ群は、前記第１の電圧信号を保持する第１のキャパシタと前記第２の電圧信号を保持する、前記第１のキャパシタと異なる容量の第２のキャパシタとを含むこと
   を特徴とする請求項１に記載の固体撮像装置。
7. 固体撮像装置を備えたカメラであって、
   前記固体撮像装置は、複数の画素と信号処理回路とを備え、
   各画素は、
   入射光の強度に応じて電荷を生成するフォトダイオードと、
   １フレーム期間に、前記フォトダイオードにより第１の露光期間に生成された電荷量に応じて第１の電圧信号を生成するとともに、前記フォトダイオードにより前記第１の露光期間と長さが異なる第２の露光期間に生成された電荷量に応じて第２の電圧信号を生成する信号生成部と、
   前記信号生成部により生成された第１及び第２の電圧信号をそれぞれ記憶するメモリ群と、
   前記メモリ群に記憶された第１及び第２の電圧信号を順次出力する信号出力部とを含み、
   前記信号処理回路は、
   前記複数の画素を順番にひとつずつ選択する選択部と、
   前記選択部により選択された画素から出力された第１の電圧信号と第２の電圧信号とを合成する信号合成部とを含むこと
   を特徴とするカメラ。

Images