JP2008547140A - シリアル接続装置、方法及びシステム - Google Patents

シリアル接続装置、方法及びシステム Download PDF

Info

Publication number
JP2008547140A
JP2008547140A JP2008519675A JP2008519675A JP2008547140A JP 2008547140 A JP2008547140 A JP 2008547140A JP 2008519675 A JP2008519675 A JP 2008519675A JP 2008519675 A JP2008519675 A JP 2008519675A JP 2008547140 A JP2008547140 A JP 2008547140A
Authority
JP
Japan
Prior art keywords
serial connection
current
mode
circuit
connection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008519675A
Other languages
English (en)
Other versions
JP4647690B2 (ja
Inventor
カナガサビー,カルティシャ
ドロッター,ケン
ダニング,デイヴィッド
ダブラル,サンジェイ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2008547140A publication Critical patent/JP2008547140A/ja
Application granted granted Critical
Publication of JP4647690B2 publication Critical patent/JP4647690B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/0282Provision for current-mode coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

送信側終端シリアル接続は、複数の電流モード駆動装置を段階的シーケンスでオンに切り替えることにより低電力モードから戻り得る。段階的シーケンスは、電源網の共振特性と関連する。

Description

本発明は、一般に入力/出力(I/O)回路に関連し、より詳細にはシリアルI/O回路に関連する。
接続に基づくシステムは、ポイント・ツー・ポイント接続を用い装置間で通信する。各ポイント・ツー・ポイント接続は単一のシリアル接続として考えられ得る。装置が低電力モードに入ると、シリアル接続もまた低電力モードに入り得る。低電力モードから戻る時、電源過渡電流が生じ、及びシステムは動作を開始する前に過渡電流が終了するのを待つ。
本発明は、シリアル接続装置、方法及びシステムを提供する。
以下の詳細な説明では、説明を目的として本発明が実施され得る特定の実施例を示す添付の図面を参照する。当該実施例は、当業者が本発明を実施可能なよう十分に詳細に記載される。本発明の種々の実施例は異なるが、必ずしも相互に排他的ではないことが理解されるべきである。例えば、ある実施例に関連して本願明細書に記載された特定の機能、構造又は特徴は、本発明の精神と範囲から逸脱することなく他の実施例で実施されて良い。更に、それぞれの開示された実施例の個々の構成要素の配置又は構成は、本発明の精神と範囲から逸脱することなく変更されて良いことが理解されるべきである。以下の詳細な説明は従って、限定的と見なされるべきではない。そして本発明の精神と範囲は、請求項が権利を与えられる全ての等価物と共に適切に解釈される特許請求の範囲によってのみ定められる。図中、複数の図を通じて同様の符合は同一の又は同様の機能を示す。
図1は、シリアル接続により結合された2個の集積回路を示す。集積回路110は、電流モード(Iモード)駆動装置118、前置駆動装置116、コア・ロジック114、電源網112、及び電流/終端制御装置120を有する。集積回路160は受信機162を有するよう示される。いくつかの実施例では、集積回路160は受信機162の入力に終端を有さない。これらの実施例では、図1に示された通信接続は「送信側終端」として称される。
集積回路110内の電流モード駆動装置118は、集積回路160内の受信機162により受信される差分信号を有する導体130及び140を駆動する。電流モード駆動装置118及び電流/終端制御回路120は、集積回路110内でシリアル接続回路を形成する。シリアル接続回路は、集積回路110の外部の導体130及び140にシリアル方式で差分データを駆動する。
コア・ロジック114は、集積回路110内のコアを表す。例えば、コア・ロジック114はプロセッサー、メモリー制御装置、又は集積回路内の如何なる他のロジックを実施しても良い。前置駆動装置116は、コア・ロジック114から信号を受信し、及び電流モード駆動装置118を駆動する。
動作中、電流モード駆動装置118により形成されたシリアル接続は、導体130及び140に電流モード信号を駆動する。電力は電源網112を通じて電流モード駆動装置118へ供給される。電源網112は、電源と電流モード駆動装置118との間の如何なる信号相互接続をも表す。いくつかの実施例では、電源網112は、集積回路110の境界で多くのシリアル接続と結合される。更に、いくつかの実施例では、電源網112は、集積回路110の全部ではないが大部分へ電力を供給するために結合される。
本発明のいくつかの実施例では、シリアル接続は低電力モードに入って良い。低電力モードでは、電流モード駆動装置118は自身の電力消費を大幅に低減し、及びシリアル接続の電圧レベルを維持する。例えば、通常動作モードの間、電流モード駆動装置118は、前置駆動装置116から受信したデータ信号に応答して導体130及び140に差分信号を駆動して良い。電流/終端制御回路120は、電流モード駆動装置118へ信号を送信し、電流モード駆動装置118に電力消費を低減させ、及び電流モード駆動装置118の共通モード電圧を含む出力電圧レベルを「パーク」させて良い。共通モード電圧は、(V+V#)/2として定められ、V及びV#は導体130及び140で駆動される電圧である。いくつかの実施例では、同時に生じる送信電流の減少と送信側終端の増大を整合することにより、接続は所望の電圧レベルに「パーク」される。送信電流と終端抵抗の積が実質的に一定のままである場合、パークされた電圧値は、動作時のシリアル接続の電圧値と実質的に一致する。
電源網112は共振特性を有して良い。例えば、電源網112内で相互接続された如何なる信号の物理的及び電気的特性によっても、電源網112は、電流が急に変化した場合の過渡電圧応答に貢献する時定数と共振周波数を有する。電源網112は、電源網112に含まれる任意の相互接続の共振特性を記述するために、抵抗器、キャパシター、及びインダクターにより集中素子としてモデル化され得る。例えば、集積回路110の設計中に、電源網112は共振特性を推定するためにモデル化されて良い。更に、共振特性は、集積回路110が製造された後に実験的に決定されて良い。
いくつかの実施例では、電流/終端制御回路120は、電流モード駆動装置118を段階的シーケンスで低電力モードに進入させ、従って電源網112の共振特性により引き起こされる如何なる過渡効果も低減させる。例えば、いくつかの実施例では、電流モード駆動装置118は多くの小型電流モード駆動装置を並列に有する。また電流/終端制御回路120は並列の電流モード駆動装置のそれぞれの電流消費を段階的シーケンスで低減する。段階的シーケンスは電源網112の種々の過渡成分の相殺的総和を生じるよう時期を決められる。
更に、いくつかの実施例では、シリアル接続内の多くの並列電流モード駆動装置は、段階的シーケンスでオンに切り替えられ、電源網に総合電圧レベルを供給し迅速に安定させる。電源網が総合電圧を迅速に安定させると、省電力モードからの「起動」待ち時間は短縮され、より早い動作をもたらす。添付の図面を参照して例が記載される。
図1は集積回路間の単一の信号接続を示すが、本発明はこれに限定されない。例えば、集積回路110は、多くの電流モード駆動装置を有し多くのシリアル接続を形成して良い。また例えば、集積回路160は、電流モード駆動装置を有し、シリアル接続を用いデータを集積回路110へ送信して良い。
図2は、並行電流モード駆動装置を示す。図2に示されるように、電流モード駆動装置210、220及び230は並列に結合される。電流モード駆動装置210、220及び230のそれぞれは、電源網112から電力を受信し、前置駆動装置116から信号を受信し、及び電流/終端制御回路120から制御信号を受信する。電源網112、電流/終端制御回路120、及び前置駆動装置116は、図1を参照して上述された。図2に示される電流モード駆動装置の並列の組み合わせは、電流モード駆動装置118(図1)のような、シリアル接続の単一電流モード駆動装置を表す。
電流モード駆動装置210は、可変電流源212、スイッチ222及び224、並びに可変抵抗値終端抵抗器214及び216を有する。いくつかの実施例では、可変電流源212はオン及びオフを切り替えられ得る。例えば、可変電流源212は、電流をオフに切り替え可能なスイッチング・トランジスターを有する電流ミラーを用い実施されて良い。更に、可変抵抗値終端抵抗器214及び216は、2つ以上の抵抗値の間で切り替え可能であって良い。例えば、抵抗器214及び216のそれぞれは、スイッチング・トランジスターと直列に、抵抗器の並列の組み合わせを有して良い。スイッチング・トランジスターは、終端回路に電気的に抵抗を有し得るか、又は終端回路からの抵抗を電気的に排除し得るかの何れかである。
電流/終端制御回路120は、可変電流源212及び終端抵抗器214及び216へ単一の線を有するよう示される。いくつかの実施例では、電流/終端制御回路120は、多くの別個のデジタル信号を供給し、可変電流源212及び抵抗器214及び216の動作を制御する。前置駆動装置116は、データ信号を供給しスイッチ222及び224を動作するよう示される。いくつかの実施例では、前置駆動装置116は、2つの相補的デジタル信号を供給しスイッチ222及び224を動作するよう示される。スイッチ222及び224は、金属酸化膜半導体電界効果トランジスター(MOSFET)又は接合電界効果トランジスター(JFET)を含む如何なる種類のスイッチング装置を用い実施されても良い。
電流モード駆動装置220及び230は、電流モード駆動装置210で示されたものと同一の回路を有する。電流モード駆動装置210、220及び230のそれぞれは、電源網112から電力を受信し、前置駆動装置116から同一のデータを受信して良い。例えば、送信側前置準漏話等化器が利用される場合、各前置駆動装置及び駆動装置は、データ信号、又は遅延及び/又は反転されたデータ信号を受信して良い。電流モード駆動装置210、220及び230は、電流/終端制御回路120から異なる制御情報を受信して良い。例えば、いくつかの実施例では、電流/終端制御回路120は、電流モード駆動装置210、220及び230内の電流源のそれぞれを段階的シーケンスでオフに切り替え、電源網112の如何なる過渡電流も低減して良い。例えば、低電力モードに入る時、電流/終端制御回路120は電流源212をオフに切り替え、そして次に少し後で電流モード駆動装置220内の電流源をオフに切り替え、そして次に再び少し後で電流モード駆動装置230内の電流源をオフに切り替えて良い。低電力モードに入る時、1又は複数の電流モード駆動装置はオンのままにされ、シリアル接続の電圧を保持して良い。また低電力モードに入る時、電流/終端制御回路120は、可変終端抵抗器の抵抗値を段階的シーケンスで変更して良い。例えば、電流/終端制御回路120は、電流モード駆動装置212がオフに切り替えられた時に可変抵抗器の抵抗値を増大して良い。更に、電流/終端制御回路120は、残りの電流モード駆動装置に対応する電流源が低電力モードに入る時にオフに切り替えられる時、当該電流モード駆動装置内の終端抵抗器の抵抗値を増大して良い。
電流モード駆動装置はまた、段階的シーケンスでシリアル接続に対しイネーブルされ、低電力モードから戻って良い。例えば、低電力モードの間、電流モード駆動装置230だけがオンに切り替えられ、残りの電流モード駆動装置はオフに切り替えられたままであって良い。低電力(又は「スリープ」)モードから戻る時、電流/終端制御回路120は可変電流源212をイネーブルし、及び可変抵抗器214及び216の抵抗値を減少して良い。少し後で、電流/終端制御回路120は電流モード駆動装置220内の可変電流源212をオンに切り替え、及び電流モード駆動装置220内の可変終端抵抗器の抵抗値を減少して良い。
図2は、シリアル接続回路内に1つの大きい電流モード駆動装置を形成する3個の並列電流モード駆動装置を示す。いくつかの実施例では、3個より多い電流モード駆動装置が並列に結合される。例えば、いくつかの実施例では20個の電流モード駆動装置が並列に結合され、また他の実施例では32個の電流モード駆動装置が並列に結合される。単一シリアル接続に対する並列駆動装置の数は、本発明の制限ではない。
図3は、動作モードのシリアル接続を示す。シリアル接続300は、図1又は2に示されたような接続を表し、全電流値を駆動する電流モード駆動装置、及び通常動作終端抵抗値の終端抵抗器を有する。例えば、図2に戻ると、全ての並列電流モード駆動装置210、220及び230はオンに切り替えられたそれら個々の電流源で動作可能であり、及びそれら並列電流モード駆動装置の可変抵抗器がそれら可変抵抗器の公称抵抗値で終端する場合、結果として動作可能シリアル接続300が生じる。電流値Iは、種々の並列電流モード駆動装置内の全ての電流の和を表す。
図4は、低電力モードのシリアル接続駆動装置を示す。図4は、電流源により電流値I/20が供給されることが示される。いくつかの実施例では、これは、20個の駆動装置のうちの19個がオフに切り替えられ、及び1個がオンに切り替えられたままである、20個の並列電流モード駆動装置に対応する。更に、示された各終端抵抗は、図3に示された(公称)動作モードの終端抵抗値の20倍の値を有する。図1を参照して上述されたように、駆動電流と終端抵抗の積が動作モードと低電力モードとの間で実質的に一定である場合、所望の電圧は「パーク」された時にシリアル接続に維持されて良い。シリアル接続が低電力モードであり、及び図4に示されるようにパークされる場合、導体130及び140の電圧は安定し、従ってシリアル接続が低電力モードから出た時に、シリアル接続は規則正しい方法で回復する。
図5は電圧及び電流波形を示す。電流波形510及び530は、異なる時間にオフに切り替えられる2つの電流源を示す。各電流源は値I/2を供給する。これはシリアル接続の電流モード駆動装置に対応し、それぞれI/2を供給する電流源を有する2つの小さい並列電流モード駆動装置を有する。波形520は、510に示される電流変化の結果として電源網に現れ得る過渡電圧波形を示す。例えば、図2に戻ると、可変電流源212が510に示されたようにオフに切り替えられる場合、電源網の共振特性のため、520のような電圧波形が電源網112に現れて良い。従って、520の電圧波形は周期Tを有する。Tは電源網の共振特性に関連する。
530に示された電流波形は、第1の並列電流モード駆動装置がオフに切り替えられてから(1/2)Tの後にオフに切り替えられる第2の電流モード駆動装置を表す。540に示された過渡電圧波形は、電流波形530が電源網の唯一の電流変化である場合に生じ得る。しかしながら、電流波形510と530の両方が電源網に現れるので、電源網の電圧は520及び540の電圧波形の和である。この和は550に示される。電圧波形550により示されたように、並列電流モード駆動装置は段階的シーケンスでオフに切り替えられ、電源網の過渡電圧を低減し得る。段階的シーケンスでは、シーケンスのタイミングは電源網の共振特性と関連する。
図5の例は、段階的シーケンスでオフに切り替えられシリアル接続を省電力モードにする2個の並列電流モード駆動装置を表す。いくつかの実施例では、2個より多くの並列電流モード駆動装置がオフに切り替えられ、シリアル接続を低電力モードにする。例えば、いくつかの実施例では、20個以上の並列電流モード駆動装置が間隔(1/2)Tで一度にオフに切り替えられ、過渡波形を更に縮小する。また例えば、並列電流モード駆動装置は、図5に示されたものと同様の段階的シーケンスでオンに切り替えられ、シリアル接続が省電力モードから戻る時に電源網の過渡電圧を低減して良い。
図6は、本発明の種々の実施例によるシステム図を示す。図6に示されるシステム600は、チップセット610、無線周波数(RF)回路660、アンテナ670、メモリー装置650、及びチャネル104及び124を有する。チップセット610は、プロセッサー620、入力出力(I/O)制御装置630、及びメモリー制御装置640を有する。動作中、システム600は、アンテナ670を用い信号を送受信する。またこれらの信号は図6に示された種々の要素により処理される。アンテナ670は、指向性アンテナ又は全方向アンテナであって良い。本願明細書で用いられるように、用語「全方向アンテナ」は、少なくとも1つの面で実質的に均一パターンを有する如何なるアンテナも示す。例えば、いくつかの実施例では、アンテナ670はダイポール・アンテナ又は4分の1波長アンテナのような全方向アンテナであって良い。また例えば、いくつかの実施例では、アンテナ670はパラボラ・アンテナ、パッチ・アンテナ、又は八木アンテナのような指向性アンテナであって良い。いくつかの実施例では、アンテナ670は複数の物理アンテナを有して良い。
無線周波数回路660は、アンテナ670及びI/O制御装置630と通信する。いくつかの実施例では、RF回路660は通信プロトコルに対応する物理インターフェース(PHY)を有する。例えば、RF回路660は、変調装置、復調装置、混合器、周波数合成器、低雑音増幅器、電力増幅器等を有して良い。いくつかの実施例では、RF回路660はヘテロダイン受信機を有して良い。また他の実施例では、RF回路660は直接変換受信機を有して良い。いくつかの実施例では、RF回路660は複数の受信機を有して良い。例えば、複数のアンテナ670を有する実施例では、各アンテナは対応する受信機と結合されて良い。動作中、RF回路660は通信信号をアンテナ670から受信し、及びアナログ又はデジタル信号をI/O制御装置630へ供給する。更に、I/O制御装置630は、信号をRF回路660へ供給して良い。RF回路660は信号を処理し、そしてそれら信号をアンテナ670へ送信する。
メモリー制御装置640は、チップセット610とメモリー装置650のようなメモリー装置との間のインターフェースを提供する。メモリー制御装置640は、シリアル接続回路642を有し、メモリー装置650と通信する。例えば、シリアル接続回路642は、導体130によりメモリー装置650と結合されるよう示される。導体130及び140、及び当該導体に関連するシリアル接続の実施例は、前述の図を参照して記載される。シリアル接続回路642は、1又は複数の並列電流モード駆動装置を有して良い。例えば、いくつかの実施例では、シリアル接続回路642は、段階的シーケンスでオン及びオフに切り替えられ得る複数の並列電流モード駆動装置を有し、シリアル接続を低電圧モードに効率的に「パーク」して良い。シリアル接続回路642は、本願明細書に記載された如何なるシリアル接続の実施例を有しても良い。
チップセット610は如何なる数の集積回路、又は「チップセット」を有しても良く、及び如何なるレベルの集積度を有しても良い。例えば、いくつかの実施例では、チップセット610はプロセッサー620及びメモリー制御装置640を別個のパッケージに有する。また例えば、いくつかの実施例では、チップセット610はプロセッサー620及びメモリー制御装置640を同一の集積回路ダイか、又は一緒にパッケージされた別個の集積回路ダイに有して良い。
図6により示される例であるシステムは、携帯電話、パーソナル・デジタル・アシスタント、無線ローカル・エリア・ネットワーク・インターフェース、又は如何なる他の適切なシステムを有する。シリアル接続に使用される多くの他のシステムが存在する。例えば、チップセット610は、デスクトップ・コンピューター、ネットワーク・ブリッジ若しくはルーター、又はアンテナを有さない如何なる他のシステムで用いられても良い。
図7は、本発明の種々の実施例によるフローチャートを示す。いくつかの実施例では、方法700はシリアル接続回路を低電力モードで動作するために用いられて良い。いくつかの実施例では、方法700又は方法700の部分は、シリアル接続回路により実行される。シリアル接続回路の実施例は、種々の図に示される。他の実施例では、方法700はメモリー制御装置又はチップセットにより実行される。方法700は、当該方法を実行する装置の特定の種類により制限されない。方法700の種々の動作は示された順序で実行されて良く、又は異なる順序で実行されても良い。更に、いくつかの実施例では、図7に記載されたいくつかの動作は、方法700から省略される。
方法700は710で開始する。710では、駆動装置内の電流を減少し及び送信側終端を増大することにより、シリアル接続は低電力モードでパークされる。いくつかの実施例では、電流は、並列電流モード駆動装置を段階的シーケンスでオフに切り替えることにより減少される。いくつかの実施例では、送信側終端抵抗器の値は、電流が減少されると増大される。低電力モードでは、シリアル接続の電圧は既知の状態に維持され、従って回路は制御された方法で低電力モードから戻り得る。
720で、複数の並列駆動装置は、段階的シーケンスでオンに切り替えられ、低電力モードから戻る。730で、送信側終端は720と同一の段階的シーケンスで減少される。いくつかの実施例では、段階的シーケンスは電源網の共振特性と関連する。複数の並列駆動装置を段階的シーケンスでオンに切り替えることにより、電源網の過渡電流は減少され、当該電源網と結合された回路の動作をそうでない場合より早くする。
本発明は特定の実施例と関連して記載されたが、当業者が直ちに理解するように、本発明の精神と範囲から逸脱することなく変更及び変化がなされて良いことが理解される。このような変更及び変化は、本発明の範囲及び特許請求の範囲内に含まれると見なされる。
シリアル接続により結合された2個の集積回路を示す。 並列電流モード駆動装置を示す。 動作モードのシリアル接続を示す。 便利な共通モード・パーキングを有する低電力モードのシリアル接続駆動装置を示す。 電圧及び電流波形を示す。 本発明の種々の実施例による電子システムの図を示す。 本発明の種々の実施例によるフローチャートを示す。

Claims (20)

  1. シリアル接続回路であって、
    別個にオン及びオフに切り替えられ得る複数の並列電流モード駆動装置、及び
    低電力モードから戻るために前記複数の並列電流モード駆動装置を段階的シーケンスでオンに切り替える制御回路、を有するシリアル接続回路。
  2. 前記制御回路は、前記低電力モードに入るために前記複数の電流モード駆動装置を前記段階的シーケンスでオフに切り替えるよう結合される、請求項1記載のシリアル接続回路。
  3. 前記複数の電流モード駆動装置のそれぞれは、前記制御回路によりオン又はオフに切り替えられるよう結合された電流源を有する、請求項1記載のシリアル接続回路。
  4. 前記複数の電流モード駆動装置のそれぞれは、前記電流源と結合された送信側終端網を更に有する、請求項3記載のシリアル接続回路。
  5. 前記送信側終端網は、前記低電力モードに入るときに終端抵抗を増大するよう制御可能である、請求項4記載のシリアル接続回路。
  6. 前記段階的シーケンスのタイミングは、前記シリアル接続回路へ電力を供給する電源網の共振特性と関連する、請求項1記載のシリアル接続回路。
  7. 前記段階的シーケンスは、電源網の過渡電流を相殺的に結合するよう期限を決められる、請求項6記載のシリアル接続回路。
  8. 集積回路であって、
    共振特性を有する電源網、及び
    前記電源網の共振特性と時間的に関連したシーケンスでオンに切り替え可能な複数の並列駆動装置を有するシリアル接続回路、を有する集積回路。
  9. 低電力モードから戻るために、前記複数の並列駆動装置をオンに切り替えるよう結合された制御回路、を更に有する請求項8記載の集積回路。
  10. 前記シリアル接続回路は、前記複数の並列駆動装置がオンに切り替えられた時に終端値を変化可能なプログラム可能な送信側終端を有する、請求項8記載の集積回路。
  11. 前記シリアル接続回路は、前記複数の並列駆動装置を前記電源網の過渡電流を減少するシーケンスでオンに切り替える制御回路を有する、請求項8記載のシリアル接続回路。
  12. 前記制御回路は、前記複数の並列駆動装置がオンに切り替えられた時に送信側終端値を変更するよう結合される、請求項11記載の集積回路。
  13. 電子システムであって、
    アンテナ、
    前記アンテナと結合された無線周波数回路、及び
    前記無線周波数回路と結合されたチップセット、を有し、
    前記チップセットはプロセッサー及びメモリー制御装置を有し、前記メモリー制御装置はメモリー装置と通信するシリアル接続回路を有し、前記シリアル接続回路は別個にイネーブル及びディスエーブルされ得る複数の並列電流モード駆動装置を有し、並びに前記システムは、
    低電力モードから戻るために前記複数の並列電流モード駆動装置を段階的シーケンスでイネーブルする制御回路、を更に有する電子システム。
  14. 前記シリアル接続回路は、前記複数の電流モード駆動装置と結合された送信側終端網を更に有する、請求項13記載の電子システム。
  15. 前記段階的シーケンスのタイミングは、前記シリアル接続回路へ電力を供給する電源網の共振と関連する、請求項13記載の電子システム。
  16. 前記段階的シーケンスは、電源網の過渡電流を相殺的に結合するよう期限を決められる、請求項15記載の電子システム。
  17. 方法であって、
    電流駆動装置内の電流を減少し及び送信側終端を増大することにより、低電力モード中にシリアル接続をパークする段階、を有する方法。
  18. 前記低電力モードから戻る時に前記電流駆動装置内の電流を増加し及び前記送信側終端を減少する段階、を更に有する請求項17記載の方法。
  19. 前記電流を増大する段階は、複数の並列電流モード駆動装置を段階的シーケンスでオンに切り替える段階を有し、前記段階的シーケンスは電源網の共振特性と関連する、請求項18記載の方法。
  20. 複数の並列電流駆動装置をオンに切り替える段階は、前記複数の並列電流駆動装置を、電源網の過渡電流を相殺的に加算するシーケンスでオンに切り替える段階を有する、請求項19記載の方法。
JP2008519675A 2005-06-30 2006-06-29 シリアル接続装置、方法及びシステム Expired - Fee Related JP4647690B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/171,114 US7711939B2 (en) 2005-06-30 2005-06-30 Serial link apparatus, method, and system
PCT/US2006/025917 WO2007005794A2 (en) 2005-06-30 2006-06-29 Serial link apparatus, method, and system

Publications (2)

Publication Number Publication Date
JP2008547140A true JP2008547140A (ja) 2008-12-25
JP4647690B2 JP4647690B2 (ja) 2011-03-09

Family

ID=37232965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519675A Expired - Fee Related JP4647690B2 (ja) 2005-06-30 2006-06-29 シリアル接続装置、方法及びシステム

Country Status (7)

Country Link
US (1) US7711939B2 (ja)
EP (1) EP1897304B1 (ja)
JP (1) JP4647690B2 (ja)
CN (1) CN101204052B (ja)
AT (1) ATE518345T1 (ja)
TW (1) TWI392291B (ja)
WO (1) WO2007005794A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7711939B2 (en) 2005-06-30 2010-05-04 Intel Corporation Serial link apparatus, method, and system
US8948273B2 (en) * 2007-09-17 2015-02-03 J. Craig Oxford Method and apparatus for wired signal transmission
US8639193B2 (en) * 2011-12-29 2014-01-28 Qualcomm Incorporated Tri-state control for a line driver
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
US9306555B2 (en) * 2013-12-20 2016-04-05 Intel Corporation Apparatus and method to achieve CPAD mitigation effects
US9264263B2 (en) * 2014-04-21 2016-02-16 Qualcomm Incorporated Serdes voltage-mode driver with skew correction
US10101797B2 (en) * 2014-09-27 2018-10-16 Intel Corporation Efficient power management of UART interface

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210918A (ja) * 1988-03-10 1990-01-16 Advanced Micro Devices Inc 時変駆動回路
JPH05134785A (ja) * 1991-11-12 1993-06-01 Canon Inc 情報処理装置
US5444410A (en) * 1993-06-30 1995-08-22 National Semiconductor Corporation Controlled-transitioni-time line driver
JP2002519921A (ja) * 1998-06-26 2002-07-02 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド 低ノイズスタンバイモード特性を備えた駆動増幅器
JP2003118511A (ja) * 2001-10-16 2003-04-23 Nissan Motor Co Ltd 車両用負荷制御装置
JP2005025507A (ja) * 2003-07-02 2005-01-27 Ricoh Co Ltd 省エネルギモードを備えた機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917340A (en) * 1997-10-08 1999-06-29 Pericom Semiconductor Corp. Twisted-pair driver with staggered differential drivers and glitch free binary to multi level transmit encoder
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
US6294959B1 (en) * 1999-11-12 2001-09-25 Macmillan Bruce E. Circuit that operates in a manner substantially complementary to an amplifying device included therein and apparatus incorporating same
GB2360427B (en) * 2000-03-14 2004-02-04 Power X Ltd Data transmission driver device
EP1326341B1 (en) * 2001-12-20 2009-08-05 Texas Instruments Incorporated Controlled rise time output driver
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
US7711939B2 (en) 2005-06-30 2010-05-04 Intel Corporation Serial link apparatus, method, and system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210918A (ja) * 1988-03-10 1990-01-16 Advanced Micro Devices Inc 時変駆動回路
JPH05134785A (ja) * 1991-11-12 1993-06-01 Canon Inc 情報処理装置
US5444410A (en) * 1993-06-30 1995-08-22 National Semiconductor Corporation Controlled-transitioni-time line driver
JP2002519921A (ja) * 1998-06-26 2002-07-02 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド 低ノイズスタンバイモード特性を備えた駆動増幅器
JP2003118511A (ja) * 2001-10-16 2003-04-23 Nissan Motor Co Ltd 車両用負荷制御装置
JP2005025507A (ja) * 2003-07-02 2005-01-27 Ricoh Co Ltd 省エネルギモードを備えた機器

Also Published As

Publication number Publication date
CN101204052A (zh) 2008-06-18
TWI392291B (zh) 2013-04-01
US7711939B2 (en) 2010-05-04
WO2007005794A3 (en) 2007-06-07
EP1897304B1 (en) 2011-07-27
US20070025492A1 (en) 2007-02-01
CN101204052B (zh) 2012-01-11
ATE518345T1 (de) 2011-08-15
EP1897304A2 (en) 2008-03-12
WO2007005794A2 (en) 2007-01-11
JP4647690B2 (ja) 2011-03-09
TW200729856A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
JP4647690B2 (ja) シリアル接続装置、方法及びシステム
US7315186B2 (en) Voltage mode driver with current mode equalization
EP3001564B1 (en) Controller area network bus transmitter with complementary source follower driver
US7495474B2 (en) Integrated circuit device and electronic instrument
US7876157B1 (en) Power amplifier bias circuit having controllable current profile
CN105812014B (zh) 控制控制器局域网收发器电路的方法及其设备
JP5259958B2 (ja) ゼロdc電力消費のrf後方散乱送信
US10998912B2 (en) Digital-to-analog converter to reduce noise generated by a quiescent current
EP0834220B1 (en) High speed, low power cmos d/a converter for wave synthesis in network
JPH06224731A (ja) 制御インピーダンストランジスタスイッチング回路
US7863935B2 (en) Line driver architecture for 10/100/1000 BASE-T Ethernet
CN108702341A (zh) 发送装置、发送方法和通信系统
US20080001632A1 (en) Driver circuit bias control
US10418994B1 (en) Circuit for and method of extending the bandwidth of a termination block
JP2006042136A (ja) 終端回路、半導体装置、及び電子機器
US7728554B2 (en) Impulse generator for outputting negative and positive impulses
CN209765491U (zh) 一种控制芯片
US5592166A (en) High speed CMOS D/A converter for wave synthesis in network
JP2000307413A (ja) 電圧変換回路及び通信回路網
WO2000027082A1 (en) Cmos transmitter with programmable power
KR20100097342A (ko) 고속 rf신호 스위칭 장치
US20230362285A1 (en) Multi-mode line driver circuit for the physical layer of a network connection, particularly of an ethernet communication, supporting different signal levels for different communication standards
US20220166321A1 (en) Switching converter
US7991020B2 (en) Quad rate transmitter equalization
CN107209533B (zh) 具有广泛操作电压范围的时钟分配方案

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees