JP2008541111A

JP2008541111A - ポテンショメータを評価するための方法およびポテンショメータを有する回路装置

Info

Publication number: JP2008541111A
Application number: JP2008511618A
Authority: JP
Inventors: ドルヴァースラルフ; シリングヴィルフリート
Original assignee: エーゲーオーエレクトロ・ゲレーテバウゲーエムベーハー
Priority date: 2005-05-18
Filing date: 2006-05-17
Publication date: 2008-11-20
Anticipated expiration: 2026-05-17
Also published as: EP1882161B1; US7514939B2; EP1882161A1; JP5091123B2; CA2607879C; ES2370036T3; AU2006249125A1; ATE517321T1; AU2006249125B2; US20080094080A1; WO2006122767A1; PL1882161T3; SI1882161T1; AU2006249125B8; CA2607879A1; CN101175975B; NZ563180A; DE102005023717A1; CN101175975A

Abstract

【課題】従来型ポテンショメータの機能性およびポテンショメータ位置に関して確実な評価を可能とし、かつ限定された空間需要で安価に実施することのできるポテンショメータの評価方法、および前記種類のポテンショメータを有する回路装置を提供する。
【解決手段】ポテンショメータ（ＰＴ１、ＰＴ２）は、第１端子（Ａ１）と第２端子（Ａ２）と中間タップ（ＺＡ）とを有する。第１端子（Ａ１）と第２端子（Ａ２）との間に、ポテンショメータ（ＰＴ１、ＰＴ２）の位置に関係ない抵抗がある。評価方法において、第１端子（Ａ１）および／または第２端子（Ａ２）に、第１駆動電圧（ＧＮＤ）と、第１駆動電圧とは異なる少なくとも１つの第２駆動電圧（ＶＳ）とが印加され、および／または中間タップ（ＺＡ）に第３駆動電圧（ＶＳ）が印加される。端子にて測定される異なる測定電圧から評価を行うことができる。
【選択図】図１

Description

本発明は、請求項１の前文に記載されている、ポテンショメータを評価するための方法、および請求項７の前文に記載されている、ポテンショメータを有する回路装置に関する。

ポテンショメータを使用して回転式トグルを制御する際、例えばホブのホットプレートまたはオーブンの温度を活性化または非活性化して調整する際、通常、ホットプレートまたはオーブンを活性化または非活性化するための付加的な主幹スイッチは存在しない。一方で、ポテンショメータまたは制御装置に不良または欠陥がある場合に、ホットプレートまたはオーブンはやはり確実に非活性化できるようにすべきである。これには種々の異なる解決法が知られている。

ポテンショメータは例えば、第２の冗長ポテンショメータの設けられた二重ポテンショメータとして構成することができる。ところがこのような二重ポテンショメータは比較的高価である。さらに、付加的なポテンショメータの出力電圧を評価しなければならないので、制御装置内には、これに関連する他のアナログ測定端子が必要となる。

回転式トグルと作動可能に接続し、ポテンショメータにより判断されるトグル位置とは無関係に、回転式トグルのオフ位置にて関連の加熱要素の供給電圧を遮断する付加的な電源スイッチまたは電源コンタクトを使用することにより、他の可能性が実現される。付加的な電源スイッチにより生じる費用とは別に、本線の電圧側でケーブル布線経費が増加するので、製造費用も上昇する。

回転式トグル位置を判断するために、例えばグレイコードを有するいわゆるコードスイッチを使用することに関して、この目的で特別に設けられた付加的なスライダパスにより、オフ位置を検出することができる。ところが、付加的なスライダパスにより製造費用が増加する。さらに、スライダパスの位置を評価するには、制御装置内に、これに関連する他の評価端子が存在しなければならない。

本発明の技術的課題は、従来型ポテンショメータの機能性およびポテンショメータ位置に関して確実な評価を可能とし、かつ限定された空間需要で安価に実施することのできるポテンショメータの評価方法、および前記種類のポテンショメータを有する回路装置を提供することである。

本発明は、この課題を、請求項１の特徴を有する方法、および請求項７の特徴を有する回路装置により解決する。本発明の有利かつ好適な構成は他の請求項の主題を成しており、これらを以下でさらに説明する。請求項記載の内容は、明細書の内容の一部とする。続いて列挙する特性および特徴の幾つかは方法と回路装置の両方に当てはまり、これらを部分的に１度のみ説明するが、方法と回路装置の両方に互いに無関係に当てはまる。

発明の実施の形態

本発明によれば、第１端子と第２端子と中間タップとを有するポテンショメータを評価するために、第１端子および／または第２端子は、第１駆動電圧と、第１駆動電圧とは相違する少なくとも１つの第２駆動電圧との作用を受け、および／または、中間タップに第３駆動電圧が印加される。第１および第２端子間の抵抗値は、ポテンショメータ位置とは無関係である。第３駆動電圧は、第１または第２駆動電圧と同一であってもよく、これらと相違していてもよい。ポテンショメータの端子または中央タップが従来のやり方ではいずれの場合も静的電位に適用されない場合、ポテンショメータ位置の評価または判断に加えて、ポテンショメータの正しい機能の検査を実行して、特定のシステム不良またはエラーシナリオを確実に検出できるようにすることも可能である。不良が検出された場合、例えば、ポテンショメータにより制御される負荷をスイッチオフにすることが可能であり、このことは、付加的な安全測定、例えば他の冗長ポテンショメータを提供する必要性を取り除く。

この方法の他の構成によれば、ポテンショメータの第１端子に第１駆動電圧が印加され、ポテンショメータの第２端子に第２駆動電圧が印加され、中間端子にて第１測定電圧が測定されて保存される。続いて、ポテンショメータの第１端子に第２駆動電圧が印加され、ポテンショメータの第２端子に第１駆動電圧が印加され、中間タップにて第２測定電圧が測定される。第１および第２測定電圧の評価を通して、実施可能性とポテンショメータ位置の両方を確定することができる。第１および第２測定電圧の合計が、印加された第２および第１駆動電圧の差と等しい場合、ポテンショメータは機能的なものとして確定するのが好ましい。駆動電圧と測定電圧のこの関係は、理論上、ポテンショメータが正しく機能しているときに生じる。前記条件が満たされない場合は、不良が存在すると結論付けることができる。

この方法の他の構成において、第１駆動電圧は、ポテンショメータを有する電気回路装置の供給電圧であり、第２駆動電圧は対地電圧である。これにより、既に存在する電圧レベルでのポテンショメータの評価が可能になり、このことは必要な回路装置要素の費用を低減する。

この方法の他の構成において、中間タップが第３駆動電圧を受ける場合、第１端子にて第３測定電圧が測定され、第２端子にて第４測定電圧が測定され、いずれの場合も、第３測定電圧および第４測定電圧が評価されてポテンショメータの実施可能性が判断される。測定中、第１および第２端子に電圧が供給されるのではないことは明らかである。第３測定電圧および第４測定電圧が第３駆動電圧と一致する場合、ポテンショメータは使用できると判断するのが好ましい。ポテンショメータの配線またはケーブル布線が正しいと仮定すると、第３および第４測定電圧は第３駆動電圧と等しくなければならない。これが当てはまらない場合は、故障、例えば欠陥のあるポテンショメータおよび／または不良のケーブル布線が存在すると結論付けることができる。

特に前述の方法を実行するための発明的な回路装置は、第１端子と第２端子と中間タップとを有するポテンショメータを含み、前記第１および第２端子間の抵抗値はポテンショメータ位置とは無関係であり、第１端子と第２端子と第３端子とを有するマイクロプロセッサが存在する。第１および第２端子はいずれの場合も、第１電圧と、第１電圧とは相違する少なくとも１つの第２電圧とを出力するように設定可能である。第３端子は、アナログ電圧を測定するように設定可能であり、ポテンショメータの第１端子はマイクロプロセッサの第１端子に接続されており、ポテンショメータの第２端子はマイクロプロセッサの第２端子に接続されており、ポテンショメータの中間タップは第３マイクロプロセッサ端子に接続されている。その端子が一般に出力部または入力部として動的に設定することができ、特定の端子がアナログ入力部として付加的に働くことのできる現代のマイクロプロセッサの柔軟性の結果として、このような回路装置の助けにより、ポテンショメータ端子にて柔軟な信号配列を生成することができる。発生する信号は、入力部として働く端子にて評価することができる。端子の、出力部から入力部への（およびその逆の）動的な再設定を通して、さまざまなポテンショメータ機能試験を容易に実行することができる。

回路装置の他の構成において、第１および第２端子は入力部として設定可能であり、第３入力部は、電圧を出力するように設定可能である。これにより試運転が可能になり、そこでは、作動が正しい場合に第１および第２ポテンショメータ端子にて発生するはずの電圧がポテンショメータの中間タップに印加される。印加され測定された電圧はディジタルレベルの種類のものとすることができるので、アナログ入力端子は不要となり、代わりにディジタル入力端子で十分である。

回路装置の他の構成において、中間タップと、第４マイクロプロセッサ端子または切替可能な基準電位との間に抵抗を接続する。その場合、マイクロプロセッサ端子を好ましく設定して、例えばポテンショメータの抵抗値を決め、機能制御の目的に使用することができる。

回路装置の他の構成において、少なくとも１つの他のポテンショメータが設けられ、このポテンショメータも第１端子と第２端子と中間タップとを有する。第１および第２端子間の抵抗値は前記他のポテンショメータの位置とは無関係であり、前記他のポテンショメータの第１端子はマイクロプロセッサの第１端子に接続されている。前記他のポテンショメータの第２端子はマイクロプロセッサの第２端子に接続されており、前記他のポテンショメータの中間タップは、アナログ電圧を測定するよう設定可能な、マイクロプロセッサの第５端子に接続されている。これにより、他の同様のポテンショメータの縦続接続または並列接続が可能となり、付加されたポテンショメータには単に、マイクロプロセッサにて関連のアナログ入力部を提供しさえすればよい。別法として、いわゆるアナログマルチプレクサを提供し、そのアナログ入力部にはポテンショメータの中間タップを接続し、その出力部はマイクロプロセッサのアナログ入力部に接続することが可能である。

これらの特徴および他の特徴は、請求項、明細書、および図面から理解することができる。個々の特徴は単独に、またはサブコンビネーションの形態で、本発明の実施形態およびその他の分野において実施することができ、独自に保護可能で有利な構造物（ここでこの構造物の保護を請求する）を表すことができる。本願を個々の区分および副題に再分割することは、それに基づいて述べられた一般妥当性を制限するものでは決してない。

図面は、第１ポテンショメータＰＴ１と第２ポテンショメータＰＴ２とを備えた回路装置の図を示しており、これらのポテンショメータはいずれの場合も、第１端子Ａ１と第２端子Ａ２と中間タップＺＡとを有する。第１端子Ａ１と第２端子Ａ２との間の抵抗は、ポテンショメータＰＴ１またはＰＴ２の位置とは無関係であり、既知である一定の値を有する。端子Ａ１またはＡ２と中間タップＺＡとの間の抵抗は、ポテンショメータ位置に依存する値を有する。端子Ａ１と端子ＺＡとの間の抵抗と、端子ＺＡと端子Ａ２との間の抵抗の合計は、端子Ａ１およびＡ２、端子Ｍ１〜Ｍ６を備えたマイクロプロセッサＭＣ、第１抵抗器Ｒ１および第２抵抗器Ｒ２間の抵抗と等しい。マイクロプロセッサには例えば３Ｖまたは５Ｖの供給電圧ＶＳが供給され、また、マイクロプロセッサはアース端子ＧＮＤに接続されている。

回路装置は、図示しないホブを制御するのに使用され、このホブはポテンショメータＰＴ１およびＰＴ２に関連する幾つかの加熱装置を備えており、その加熱電力はポテンショメータＰＴ１およびＰＴ２の位置により調整可能である。制御機能は、マイクロプロセッサＭＣで作動するプログラムにより実施される。ポテンショメータは単一であってもよく、幾つかのポテンショメータがあってもよい。

ポテンショメータＰＴ１およびＰＴ２の端子Ａ１およびＡ２はいずれの場合も、マイクロプロセッサＭＣの出力部Ｍ１およびＭ２の中間に接続されている。すなわち端子Ａ１はいずれの場合も端子Ｍ１に接続されており、端子Ａ２は端子Ｍ２に接続されている。マイクロプロセッサＭＣの端子Ｍ１およびＭ２は、動的に設定することができ、または実行時間中に、ディジタル出力部またはディジタル入力部として設定することができる。端子Ｍ１およびＭ２が出力設定される場合、ソフトウェア側の設定値の関数として、これらの端子に対地電圧ＧＮＤ、または供給電圧ＶＳのいずれかが印加される。端子Ｍ１およびＭ２が入力設定される場合、端子は高インピーダンスの形態であり、読み出し処理中、端子にて電圧レベルの関数として論理「１」または論理「０」が読み込まれる。

マイクロプロセッサＭＣの端子Ｍ３およびＭ４は、アナログ入力部、ディジタル入力部、またはディジタル出力部として動的に設定可能である。端子Ｍ３またはＭ４がアナログ入力部として設定される場合、端子Ｍ３またはＭ４に印加される電圧レベルは、変換処理中にディジタル値に変換される。端子がディジタル入力部または出力部として設定される場合、それらの機能は端子Ｍ１およびＭ２の機能に対応する。

端子Ｍ５と端子Ｍ３との中間に抵抗器Ｒ１が接続されている。端子Ｍ６と端子Ｍ４との間に抵抗器Ｒ２が接続されている。ポテンショメータＰＴ１の中間タップＺＡは端子Ｍ３に接続されており、ポテンショメータＰＴ２の中間タップＺＡは端子Ｍ４に接続されている。

機能
次に、前述のホブで使用する際の回路装置の機能を説明する。

マイクロプロセッサＭＣに供給電圧ＶＳを印加するのに続けて、第１ステップ中、マイクロプロセッサはその端子Ｍ１、Ｍ２、Ｍ４、Ｍ５、およびＭ６をディジタル入力部として設定し、端子Ｍ３を出力部として設定する。次に、マイクロプロセッサＭＣは出力部Ｍ３に、論理「１」に対応するレベル、例えば５Ｖを印加し、入力部Ｍ１、Ｍ２、Ｍ４、Ｍ５、およびＭ６に加えられた信号を読み込む。配線の結果として、全ての入力部Ｍ１、Ｍ２、Ｍ４、Ｍ５、およびＭ６にて論理「１」が読み込まれるはずである。これが当てはまらない場合は、例えばポテンショメータＰＴ１またはＰＴ２の配線に不良が存在すると結論付けることができる。その場合、マイクロプロセッサＭＣは全ての加熱装置をスイッチオフすることができ、または入力部にて読み込まれた信号の機能として、個々の加熱装置をただ非活性化することができる。

第２ステップにおいて、マイクロプロセッサＭＣは次に、端子Ｍ１、Ｍ２、Ｍ３、Ｍ５、およびＭ６をディジタル入力部として設定し、端子Ｍ４を出力部として設定し、出力部Ｍ４に、論理「１」に対応するレベルを印加して、入力部Ｍ１、Ｍ２、Ｍ３、Ｍ５、およびＭ６に加えられた信号を読み込む。配線の結果として、入力部Ｍ１、Ｍ２、Ｍ３、Ｍ５、およびＭ６にて論理「１」が読み込まれるはずである。これが当てはまらない場合は、例えばポテンショメータＰＴ１またはＰＴ２の配線に不良が存在すると結論付けることができる。その場合、マイクロプロセッサＭＣは全ての加熱装置をスイッチオフすることができ、または入力部にて読み込まれた信号の機能として、個々の加熱装置をただ非活性化することができる。

第１および／または第２ステップは通常、回路装置の初期設定段階でのみ実行される。一方で、これらのステップを所与の時間間隔で周期的に実行することもできる。端子Ｍ３またはＭ４にて「１」の代わりに「０」を出力することもできる。

第３ステップにおいて、マイクロプロセッサＭＣは次に、端子Ｍ２１およびＭ２を出力部として設定し、端子Ｍ３およびＭ４をアナログ入力部として設定し、端子Ｍ５およびＭ６をディジタル入力部として設定する。端子Ｍ１をアース端子に内部接続することにより、いずれの場合も、ポテンショメータＰＴ１およびＰＴ２の第１端子Ａ１にはアース端子レベルＧＮＤの形態の第１駆動電圧が印加される。端子Ｍ２を供給電圧ＶＳに内部接続することにより、いずれの場合も、ポテンショメータＰＴ１およびＰＴ２の第２端子Ａ２には供給電圧ＶＳの形態の第２駆動電圧が印加される。端子Ｍ５およびＭ６は高インピーダンスの形態で接続されているので、抵抗器Ｒ１およびＲ２は作用しない。次に、ポテンショメータＰＴ１およびＰＴ２の所与の位置と、ポテンショメータＰＴ１およびＰＴ２の端子Ａ１およびＡ２間の電圧差とに依存する電圧が端子Ｍ３およびＭ４に印加される。したがって、例えば端子Ｍ３に２Ｖを、端子Ｍ４に３Ｖを印加することができる。端子Ｍ３およびＭ４にて読み込まれた、ディジタル化した第１測定電圧に基づいて、マイクロプロセッサＭＣではポテンショメータ位置を容易に計算することができる。

第４ステップにおいて、端子Ｍ１を供給電圧ＶＳに内部接続することにより、マイクロプロセッサＭＣは、いずれの場合も、ポテンショメータＰＴ１およびＰＴ２の第１端子Ａ１に第２駆動電圧ＶＳを印加する。端子Ｍ２を対地電圧ＧＮＤに内部接続することにより、いずれの場合も、ポテンショメータＰＴ１およびＰＴ２の第２端子Ａ２に第１駆動電圧ＧＮＤが印加される。端子Ｍ５およびＭ６が高インピーダンスの形態で接続されているので、抵抗器Ｒ１およびＲ２は作用しない。第３および第４ステップ間でポテンショメータ位置が不変のまま留まった場合、端子Ａ１およびＡ２間の電圧が反転されているので、ステップ３で端子Ｍ３およびＭ４にて測定される第１測定電圧と、これに対応する、ステップ４で測定される第２測定電圧の合計は、印加される第２および第１駆動電圧間の差と等しくなるはずであり、すなわち例えば５Ｖである。これが当てはまらない場合は、不良、例えば欠陥のあるポテンショメータが存在すると結論付けることができる。結果として、マイクロプロセッサは、ポテンショメータに関連する加熱装置をスイッチオフし、警告メッセージを出力することができる。このステップでポテンショメータ位置を計算することもできることは明らかである。

任意の第５ステップにおいて、ポテンショメータＰＴ１およびＰＴ２の抵抗測定を実行する可能性が存在する。これには端子Ｍ５およびＭ６、ならびに抵抗器Ｒ１およびＲ２が使用される。この場合、端子Ｍ５およびＭ６は出力部として設定され、端子Ｍ１〜Ｍ４は適切に設定される。

出力部Ｍ１およびＭ２にポテンショメータが１つのみ接続されている場合、抵抗測定は簡素化される。この場合、他のポテンショメータまたはポテンショメータＰＴ２を、マイクロプロセッサの図示しない端子対に相応じて接続することができる。ポテンショメータＰＴ１のみが端子Ｍ１およびＭ２に接続されている図示しない事例では、ポテンショメータＰＴ１の端子ＺＡおよびＡ２間の抵抗を抵抗測定するために、端子Ｍ５およびＭ２は出力部として設定され、端子Ｍ３はアナログ入力部として設定され、端子Ｍ１は入力部として設定される。次に、例えば論理「１」に対応する電圧レベルが端子Ｍ５にて出力され、論理「０」に対応する電圧レベルが端子Ｍ２にて出力される。抵抗器Ｒ１と、端子ＺＡおよびＡ２間のポテンショメータＰＴ１の抵抗とは、分圧器を形成する。すなわち、端子Ｍ３での電圧は、２つの電圧レベルの電圧差、および、抵抗器Ｒ１と、ポテンショメータの端子ＺＡおよびＡ２間の抵抗との比に由来する。端子Ｍ３にて測定される電圧から、端子ＺＡおよびＡ２間のポテンショメータＰＴ１の抵抗を計算することが容易に可能である。

ポテンショメータ端子ＺＡおよびＡ１間の抵抗を測定するために、端子Ｍ２は入力部として設定され、端子Ｍ１は出力部として設定され、論理「０」に対応する電圧レベルが再度出力部Ｍ１にて出力される。抵抗の計算は前述のやり方で行われる。論理整合性の検査として、測定された端子Ａ１およびＺＡ間の抵抗と、測定された端子Ａ２およびＺＡ間の抵抗の合計が、設計時点で既知である端子Ａ１およびＡ２間のポテンショメータＰＴ１の総抵抗に一致するかどうかを確定することが可能である。

説明した実施形態において、ポテンショメータＰＴ１またはＰＴ２の第１端子Ａ１および第２端子Ａ２は、第１駆動電圧ＧＮＤおよび第２駆動電圧ＶＳを交互に受ける。初期設定の枠内で機能試験するために、第１および／または第２駆動電圧が中間タップＺＡに付加的に供給される。

開示した回路装置により、異なる電圧を用いてポテンショメータ端子の可変駆動が可能であるので、異なる作動モードを定めることができ、異なる作動量の計算および妥当性の計算を実行することができる。このことにより、ポテンショメータＰＴ１およびＰＴ２の端子Ａ１およびＡ２間に電圧差を生成するのみであるマイクロプロセッサの端子Ｍ１およびＭ２を通じて、特定の時間間隔で、例えば毎２００ｍｓで、例えば制御装置の予備作動での省電力作動を実施することが可能になる。この目的で、活性的な測定の場合には、端子Ｍ１には供給電圧ＶＳが印加され、端子Ｍ２には対地電圧ＧＮＤが印加され、あるいはその逆となる。非活性的な測定の場合には、いずれの場合も、端子Ｍ１およびＭ２にはＶＳまたはＧＮＤが印加されるので、ポテンショメータＰＴ１およびＰＴ２を電流は通過しない。

記載した方法ステップの順序を適切に変更してもよいことは明らかである。

第１ポテンショメータＰＴ１と第２ポテンショメータＰＴ２とを備えた回路装置の図を示している。

Claims

第１端子（Ａ１）と第２端子（Ａ２）と中間タップ（ＺＡ）とを有するポテンショメータ（ＰＴ１、ＰＴ２）を評価するための方法であって、前記第１端子（Ａ１）と前記第２端子（Ａ２）との間の抵抗値が、前記ポテンショメータ（ＰＴ１、ＰＴ２）の位置とは無関係である方法において、前記第１端子（Ａ１）および／または第２端子（Ａ２）に、第１駆動電圧（ＧＮＤ）と、前記第１駆動電圧とは相違する少なくとも１つの第２駆動電圧（ＶＳ）とが供給され、および／または、前記中間タップ（ＺＡ）に第３駆動電圧（ＶＳ）が供給されることを特徴とする方法。
‐前記ポテンショメータ（ＰＴ１、ＰＴ２）の前記第１端子（Ａ１）に前記第１駆動電圧（ＧＮＤ）を印加するステップと、
‐前記ポテンショメータ（ＰＴ１、ＰＴ２）の前記第２端子（Ａ２）に前記第２駆動電圧（ＶＳ）を印加するステップと、
‐前記中間タップ（ＺＡ）にて第１測定電圧を測定し保存するステップと、
‐前記ポテンショメータ（ＰＴ１、ＰＴ２）の前記第１端子（Ａ１）に前記第２駆動電圧（ＶＳ）を印加するステップと、
‐前記ポテンショメータ（ＰＴ１、ＰＴ２）の前記第２端子（Ａ２）に前記第１駆動電圧（ＧＮＤ）を印加するステップと、
‐前記中間タップ（ＺＡ）にて第２測定電圧を測定し保存するステップと、
‐前記第１および第２測定電圧を評価して、実施可能性および／または前記ポテンショメータ（ＰＴ１、ＰＴ２）の位置を判断するステップと
を特徴とする、請求項１記載の方法。
前記第１および第２測定電圧の合計が、前記第２駆動電圧（ＶＳ）と前記第１駆動電圧（ＧＮＤ）との差と等しい場合、前記ポテンショメータ（ＰＴ１、ＰＴ２）は使用できると判断されることを特徴とする、請求項２記載の方法。
前記第１駆動電圧が、ポテンショメータ（ＰＴ１、ＰＴ２）を有する電気回路装置の対地電圧（ＧＮＤ）であり、前記第２駆動電圧が供給電圧（ＶＳ）であることを特徴とする、先行請求項のいずれか１項記載の方法。
前記中間タップ（ＺＡ）に前記第３駆動電圧（ＶＳ）が印加される場合、前記第１端子（Ａ１）にて第３測定電圧が測定され、前記第２端子（Ａ２）にて第４測定電圧が測定され、前記第３測定電圧および前記第４測定電圧が評価されて前記ポテンショメータ（ＰＴ１、ＰＴ２）の実施可能性が判断されることを特徴とする、先行請求項のいずれか１項記載の方法。
前記第３測定電圧と前記第４測定電圧とが前記第３駆動電圧（ＶＳ）と一致する場合、前記ポテンショメータ（ＰＴ１、ＰＴ２）は使用できると判断されることを特徴とする、請求項５記載の方法。
‐第１端子（Ａ１）と第２端子（Ａ２）と中間タップ（ＺＡ）とが設けられたポテンショメータ（ＰＴ１、ＰＴ２）であって、前記第１端子（Ａ１）と前記第２端子（Ａ２）との間の抵抗値が、前記ポテンショメータ（ＰＴ１、ＰＴ２）の位置とは無関係であるポテンショメータと、
‐第１端子（Ｍ１）と第２端子（Ｍ２）と第３端子（Ｍ３）とを有するマイクロプロセッサ（ＭＣ）であって、前記第１端子（Ｍ１）および前記第２端子（Ｍ２）が、第１電圧（ＧＮＤ）と、前記第１電圧（ＧＮＤ）とは相違する少なくとも１つの第２電圧（ＶＳ）とを出力するように設定可能であり、前記第３端子（Ｍ３）が、アナログ電圧を測定するように設定可能であるマイクロプロセッサと
を有する、特に、請求項１〜６のいずれか１項記載の方法を実行するための回路装置において、
‐前記ポテンショメータ（ＰＴ１、ＰＴ２）の前記第１端子（Ａ１）が、前記マイクロプロセッサ（ＭＣ）の前記第１端子（Ｍ１）に接続されており、
‐前記ポテンショメータ（ＰＴ１、ＰＴ２）の前記第２端子（Ａ２）が、前記マイクロプロセッサ（ＭＣ）の前記第２端子（Ｍ２）に接続されており、
‐前記ポテンショメータ（ＰＴ１、ＰＴ２）の前記中間タップ（ＺＡ）が、前記マイクロプロセッサ（ＭＣ）の前記第３端子（Ｍ３）に接続されている
ことを特徴とする回路装置。
前記マイクロプロセッサ（ＭＣ）の前記第１端子（Ｍ１）および第２端子（Ｍ２）が入力設定可能であり、前記第３入力部（Ｍ３）が、電圧（ＧＮＤ、ＶＳ）を出力するように設定可能であることを特徴とする、請求項７記載の回路装置。
前記中間タップ（ＺＡ）と、前記マイクロプロセッサ（ＭＣ）の第４端子（Ｍ５、Ｍ６）または切替可能な基準電位（ＧＮＤ、ＶＳ）との間に抵抗器（Ｒ１、Ｒ２）が接続されていることを特徴とする、請求項７または８記載の回路装置。
第１端子（Ａ１）と第２端子（Ａ２）と中間タップ（ＺＡ）を有する少なくとも１つの他のポテンショメータ（ＰＴ２）が設けられており、前記第１端子（Ａ２）と前記第２端子（Ａ２）との間の抵抗値が、前記他のポテンショメータ（ＰＴ２）の位置とは無関係であり、前記他のポテンショメータ（ＰＴ２）の前記第１端子（Ａ２）が、前記マイクロプロセッサ（ＭＣ）の前記第１端子（Ｍ１）に接続されており、前記他のポテンショメータ（ＰＴ２）の前記第２端子（Ａ２）が、前記マイクロプロセッサ（ＭＣ）の前記第２端子（Ｍ２）に接続されており、前記他のポテンショメータ（ＰＴ２）の前記中間タップ（ＺＡ）が、アナログ電圧を測定するように設定可能な、前記マイクロプロセッサ（ＭＣ）の第５端子（Ｍ４）に接続されていることを特徴とする、請求項７〜９のいずれか１項記載の回路装置。