JP2008535361A

JP2008535361A - 信号強度インジケータ

Info

Publication number: JP2008535361A
Application number: JP2008503664A
Authority: JP
Inventors: ヴァンフェルトホーフェンロバート
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2005-04-01
Filing date: 2006-03-28
Publication date: 2008-08-28
Also published as: EP1869772A1; CN101176260A; WO2006103626A1; US20080191914A1; US7557741B2

Abstract

信号強度の変化を受けやすい入力信号をディジタル処理する装置である。入力信号(48)はアナログ−ディジタル変換によって、前記入力信号を連続するディジタル値で表すビットストリーム信号(47)に変換される。前記装置は、信号強度がアナログ−ディジタル変換器（例えばシグ−マデルタ変調器）の入力レンジを越える過負荷状態を示す制御信号を発生する信号強度検出回路(32)を有する。信号強度検出回路は、前記ビットストリーム信号において、少なくとも所定の長さに亘って等しいディジタル値が連続する系列(49,50)を検出する。この回路は過負荷状態を有効に且つ高速に検出し、ディジタルプロセッサにおける信号強度検出の遅延を避けることができる。

Description

本発明は、信号強度の変化を受けやすい入力信号をディジタル処理する装置であって、前記入力信号はアナログ−ディジタル変換器により前記入力信号を連続するディジタル値で表すビットストリームに変換し処理する装置に関する。

本発明は、更に、アナログ入力信号をディジタル処理する装置を具えるモバイル通信装置に関する。

本発明は、アナログ−ディジタル変換器の過負荷を検出し、特に自動利得制御のための制御信号を供給する技術に関する。

特許文献１は、ディジタル通信受信機装置内のアナログ−ディジタル変換器、特にシグマ−デルタ（ΣΔ）型の変換器を記載している。このような通信システムにおいては、信号電力の変化を受けやすいアナログ入力信号は他の信号成分から分離すべき情報信号成分を具えている。アナログ入力信号はＡ／Ｄ変換器の入力加算ノードに結合される。Ａ／Ｄ変換器は、発生されたディジタル出力信号を入力加算ノードに戻すループを有し、このループは量子化器に結合されたループフィルタを含み、量子化器が出力信号を出力する。Ａ／Ｄ変換器のダイナミックレンジは利得制御信号により制御される可変利得前置増幅器段により増大される。アナログ入力信号の電力レベルを検出して利得制御信号を発生させるために電力検出器が使用される。例えば、アナログ電力検出器を入力信号に対して使用することができる。また、特許文献２に記載されているように、ディジタル受信信号強度インジケータ（ＲＳＳＩ）をアナログフィルタ回路の制御に適用することができる。例えば、特許文献３では、入力信号の所望の信号要素の電力レベルをディジタル信号処理後にディジタル的に測定している。また、ΣΔＡ／Ｄ変換器のダイナミックレンジを受信機装置の動作モードに応じて設定することもできる。しかし、Ａ／Ｄ変換器のダイナミックレンジを制御するために電力レベルを検出する既知の方法は十分に高速且つ精密でないとともに、複雑な追加の回路を必要とする。特に、ディジタル処理後の所望信号の電力の検出は精密にできるが、ディジタル処理により生ずる大きな遅延のために電力レベルの変化に急速に応答し得ない。

米国特許第６，５３８，５８８号明細書米国特許出願公開第２００３／０８１７０６号公報米国特許出願公開第２００４／０１６１０２６号公報

本発明の目的は、複雑な回路を必要としないとともに電力レベルの変化に高速に応答する信号強度検出器を有する入力信号ディジタル処理装置を提供することにある。

この目的のために、本発明の第１の態様による、頭書に記載の入力信号ディジタル処理装置は、信号強度が前記アナログ−ディジタル変換器の入力レンジを越える過負荷状態を表す制御信号を発生する信号強度検出回路を具え、前記信号強度検出回路は、前記ビットストリームにおける少なくとも所定の長さに亘って等しいディジタル値が連続する系列を検出する手段を具えることを特徴とする。

この目的のために、本発明の第２の態様による、頭書に記載のモバイル通信装置は、上記の入力信号ディジタル処理装置と、前記入力信号を供給する受信ユニットを具えることを特徴とする。

アナログ−ディジタル変換器の入力レンジは、ディジタル値に変換動作できる最小及び最大境界値、例えば最低の負信号値および最高の正信号値間の入力信号値の範囲である。入力信号が入力レンジを越えるとき、これを過負荷という。本発明の手段は、アナログ−ディジタル変換器の過負荷状態が高速に検出される効果を有する。それは、検出回路がビットストリーム信号に直接作用するためである。驚いたことに、前記系列の検出は、かなり限定された回路資源のみを使用して過負荷状態の有効な検出をもたらす。

本発明は、次の認識にも基づくものである。多くのアプリケーションに対して、入力信号がアナログ−ディジタル変換器のダイナミックレンジ内にあるときは、高速且つ詳細な信号強度情報は不要である。その理由は、後続のディジタル処理が正確で、ディジタル信号強度情報を提供できるためである。しかし、このような処理の性質のために、遅延が生じ、変化する入力信号状態に対して高速応答が得られない。更に、入力がアナログ−ディジタル変換器の入力レンジを越えると、ディジタル情報は信頼できないものとなる。本発明者は、ビットストリーム信号に直接行う、連続する最大ディジタル値又は最小ディジタル値の系列の長さの検出は高速且つ高信頼度の過負荷検出をもたらすことを確かめた。従って、この信号過負荷検出はディジタル処理により遅延されないとともに、ビットストリーム信号内の連続する等しい値の数の簡単な検出によって簡単化され、例えば集積に必要とされるチップ領域の量も低減できる。更に、既知の解決方法では、アナログ領域からディジタル領域への遷移は通常アナログ入力信号の受信後できるだけ早くし、電力検出は何れか一方の領域で単一装置で実行される。しかし、本発明者は、信号強度検出の機能の一部分を、例えばアナログ−ディジタル領域の遷移点直後におけるビットストリームに対する直接的な過負荷検出により別個に行うことができることを確かめた。

本発明の装置の一実施例では、前記検出手段は、ビットストリーム内に発生する最小ディジタル値のディジタル信号値が連続する数又は前記ビットストリーム内に発生する最大ディジタル値のディジタル信号値が連続する数を検出することによって前記系列を検出するように構成され、前記連続する数は記所定の長さ以上である。この実施例は、前記系列の長さが、例えばバイナリビットストリーム信号内の連続する0又は１の系列から検出される利点を有する。特定の有効な実施例では、前記所定の長さは８〜１６である。驚いたことに、このような固定数は実際の入力信号の信頼できる過負荷検出を提供する。

本発明の装置の一実施例では、前記信号強度検出回路は、1つ以上の過負荷基準に基づいて過負荷状態を検出する過負荷状態回路を具え、前記過負荷基準は、
所定の検出時間間隔内における系列の数、順次の系列の長さ、及びビットストリーム内に発生する最小ディジタル値の少なくとも1つの系列及びビットストリーム内に発生する最大ディジタル値の少なくとも１つの系列の発生を含む。このような過負荷基準を適用することにより、処理すべき信号の信号特性を考慮することができる。これにより、過負荷状態が精密に検出される利点が得られる。

本発明による装置の他の好適実施例は添付の特許請求の範囲に開示されている。

本発明のこれらの態様及び他の態様は、以下に例示する実施例および添付図面を参照すると明らかになる。

図１は、従来の受信機装置のブロック図を示す。この装置は、無線周波数フロントエンド１２に結合されたアンテナ１１を有する。フロントエンド１２からのアナログ信号は、自動利得制御増幅器１３に供給され、例えば増幅器１３の出力端でアナログ信号強度検出回路にて信号電力が測定される。この増幅器１３は増幅されたアナログ信号をアナログ−ディジタル変換器（ＡＤＣ）１４に供給し、この変換器がディジタル信号をディジタル信号プロセッサ１５に出力する。このようなディジタル受信機アーキテクチャでは、Ａ／Ｄ変換器が受信機チェーンのどこかに存在し、所望チャネルの情報信号をディジタル領域に変換する。このディジタル化はフレキシブルな受信機アーキテクチャをもたらし、例えばチャネルフィルタリング及び変調がディジタル領域で実行可能になる。図中のＲＦフロントエンド１２は、所望チャネルを含む受信無線信号をＩＦ周波数（ゼロ周波数であってもよい）に変換し、更に隣接チャネル妨害を減衰させるための増幅やチャネルフィルタリングのような予備信号処理も行う。所望チャネルの信号強度が小さすぎるか大きすぎる場合には、ＡＧＣ増幅器１３が入力信号をディジタル領域に正しく変換できる状態に増幅又は減衰する。このことは、所望信号をＡＤＣの最大入力レベルにできるだけ近づけて、ＡＤＣの雑音寄与分をできるだけ低くすることを意味する。問題はＡＧＣをどのように設定するかにある。ＡＧＣを設定する一つの方法は、ＡＤＣの入力電力をアナログ式に測定するものである。この技術の利点は、入力電力がＡＤＣの前で測定されるために高速である点にある。しかし、この技術は、複雑なアナログ回路を必要とするという大きな欠点も有する。

図２はディジタル信号プロセッサ内に信号強度検出器を有する従来の装置のブロック図を示す。この装置は図１と同様の基本要素、例えばアンテナ１１、フロントエンド１２及びアナログ−ディジタル変換器１４を有する。本例では増幅器１３は、ディジタル信号プロセッサ２５内の受信信号強度インジケータ（ＲＳＳＩ）により発生される制御信号で制御される自動利得制御入力端子を有する。従って、ディジタルプロセッサはＲＳＳＩ出力信号２１を有する。ディジタルプロセッサ２５内でＡＤＣの出力電力が測定され、ＡＤＣの入力信号が大きすぎるかそうでないかを示すＲＳＳＩ出力信号が生成される。このタイプのＡＧＣ装置は、最初にディジタルプロセッサがＡＤＣへの入力信号が小さすぎるか大きすぎるかを検出可能となるまでに信号はＡＤＣを通過しなければならないために低速である。

図３は、アナログ−ディジタル変換器に結合された信号強度検出器を示す。この装置も図１と同様の基本要素、例えばアンテナ１１、フロントエンド１２及びアナログ−ディジタル変換器３１に結合された強度検出器３２（ＲＳＳＩ）により発生される制御信号で制御される自動利得制御入力端子を有する増幅器１３を有する。この増幅器は、入力信号の増幅信号を発生するために制御信号に依存する可変利得を有する点に留意されたい。アナログ−ディジタル変換器３１は増幅された入力信号を、該信号を連続するディジタル値で表すビットストリーム信号に変換する。ビットストリーム信号はディジタル信号プロセッサ１５により更に処理される。アナログ−ディジタル変換器はループフィルタを含むループを具えることができ、このループフィルタは所望の雑音特性及びアナログ入力信号／ディジタル出力信号の伝達関数を達成するように設計される。ＡＤＣの実施例は後に記載する。信号強度検出回路３２はアナログ−ディジタル変換の過負荷状態を示す制御信号を発生する。過負荷状態では、入力信号強度はアナログ−ディジタル変換器の入力レンジを越え、即ち入力信号値が高すぎて又は低すぎて変換できない。その結果、アナログ−ディジタル変換器の出力ディジタル値はもはやアナログ信号の実際の値に対応しなくなり、例えば正弦波の頂部は一定信号値に対応するディジタル信号レベルに変換され得る。

信号強度検出回路３２は、ビットストリーム信号内において、隣接（連続）する等しいディジタル値の系列を検出する検出回路を有する。この検出回路は、このような等ディジタル値の系列の長さを所定の長さと比較し、その実際の長さが所定の長さより大きいとき、出力検出信号を発生する。信号強度検出回路３２は、後に説明するように、所定の検出時間間隔内に複数の長い系列を検出する等の他の過負荷基準を適用する論理回路又は処理回路が装備されてもよい。モバイル通信用受信機のような信号処理構成では、アナログ−ディジタル変換器としてシグマデルタ変調器が使用され、これがビットストリーム信号を発生する。

図４はビットストリーム信号を示す。この図はアナログ−ディジタル変換器（ＡＤＣ）により変換されたバイナリビットストリーム信号を示し、最大値は＋１、最小値は−１である。上部のグラフ４１は、アナログ入力信号がほぼゼロである場合における第１のビットストリーム信号４４を示す。ＡＤＣに供給される入力信号がないため、出力は“＋１”と“−１”との間で交互に切り替わり、平均すると０のディジタル出力になる。中間のグラフ４２は、ＡＤＣの入力レンジ内にほぼ入るアナログ入力信号４６の場合における第２のビットストリーム信号を示す。ＡＤＣ供給されるアナログ信号があるため、ビットストリーム信号は変化し、入力信号に対応する。入力信号が正になればなるほど、より多くの“＋１”が発生する。入力信号が負になればなるほど、より多くの“−１”が発生する。下部のグラフ４３は、ＡＤＣの入力レンジを越えるアナログ入力信号４８の場合における第３のビットストリーム信号を示す。一般に、ピーク入力信号振幅が最大許容信号、例えば帰還ＤＡＣの正又は負の基準電圧、に近づきはじめると、ますます連続する“＋１”または“−１”が発生する。入力信号が基準電圧を超えると、変調器はオーバドライブされ、矢印４９，５０で示すように、連続する “＋１”または“−１”の長い系列が発生する。オーバドライブ状態は連続する“＋１”又は“−１”の数を計数することにより検出される。連続する等しい信号値の数が所定の数より多い場合に、検出回路はＡＤＣの過負荷状態、即ち変調器がオーバドライブされることを検出する。これに応じて制御信号が発生され、前置増幅器（ＡＧＣ）の利得の設定のために使用される。

図５はシグマ−デルタアナログ−ディジタル変換器及び過負荷検出ユニットを示す。シグマデルタ変換器は伝達関数Ｈを有するループフィルタ５２と、アナログ信号を周波数ｆ_sでサンプリングして出力ビットストリーム信号Ｙを供給するサンプルユニット５３及び量子化器Ｑを含む。サンプリング周波数はｆ_s＝ＯＳＲ・２・ｆ_BWで設定され、ここに、ＯＳＲは出力サンプルレートを示し、ｆ_BWは所要の帯域幅を示す。ループはディジタル−アナログ変換器（ＤＡＣ）５５及び加算ノード５１を介して帰還を与え、加算ノードは（アナログ）入力信号ＸとＤＡＣ５５からの帰還信号を受信する。シグマデルタ変調器は、入力信号を無傷のままにしながら、信号帯域幅内の量子化雑音を抑圧するノイズシェーピング効果を提供する。シグマデルタ変調器の出力ビットストリーム信号Ｙは検出回路５６に結合され、この検出回路は所定の長さの同一信号値の少なくとも１つの系列の検出に基づいて制御信号５７を発生する。ディジタル値の列において、例えば１又は０の系列の長さを決定することは、種々の方法で容易に達成でき、例えばリセット可能なカウンタ、比較器及びレベル検出器等の標準の論理回路用いて達成できる。驚いたことに、多くのアプリケーションに対して、８に等しい所定の閾長より長い連続する最大値(又は最小値)の系列は有効に過負荷状態を示した。短い過負荷に対する所望の応答性またはロバスト性に依存して、もっと長い閾値をもっと有効とすることもできる。実際には、所定の長さは８−１６の範囲内にすることができるが、変換すべき入力信号又はアナログ−ディジタル変換器のタイプに適切であるなら他の値を選択してもよい。

信号強度検出回路の種々の実施例は検出した系列に対して更に過負荷基準を適用するよう構成してもよい点に留意されたい。このために、信号強度検出回路は一以上の過負荷基準に基づいて過負荷状態を検出する過負荷状態回路５８を有する。例えば、過負荷基準は、過負荷状態が実際に決定され通知される前に、所定の検出時間間隔内に設定数の系列が発生することを必要とするものとする。例えば、クリックの雑音スパイクによる極めて短い過負荷状態のみが存在するときは、ＡＧＣを変化させないで数個のビットエラーを維持する方がよい。それは、ＡＧＣの調整はビットエラーも生じる可能性があるためである。

他の実施例では、系列の実際の長さ（当然所定の長さ以上）を重み計数を用いて組み合わせる、又は評価する。例えば、所定の長さより５０％又は１００％長い系列には過負荷の大きな予測値を割り当てる。順次の系列の長さを考慮してもよい。他の基準は、ビットストリーム内に発生する最小ディジタル値の少なくとも１つの系列とビットストリーム内に発生する最大ディジタル値の少なくとも1つの系列の発生としてもよい。このような状態の発生、即ち制限期間内における両系列の発生は、入力信号が入力レンジを正負の両最大値を越えることを示す。

一実施例では、信号強度検出回路３２は、長い系列を検出するために長さ閾値を含むレジスタのような閾値メモリを含む。閾値の値を設定することにより、所定の長さを予測周波数レンジ内の周期的信号成分の検出を行うように適応される。例えば、受信信号は搬送波を用いて変調されてもよいし、既知の周波数にダウンコンバートされてもよく、従って該当周波数のほぼ周期的な信号成分を含む。長さ閾値は予測周波数に適応させることができ、例えばその周期の長さの約２５％に設定することができる。

一実施例では、装置はアナログ−ディジタル変換器を例えば集積回路内に具える。特定の場合には、アナログ−ディジタル変換器は、例えばオーバーサンプリングによりシングルビット値のビットストリーム信号を発生するシグマデルタ型とすることができる。あるいは、シグマデルタ変調器はマルチビット値を発生するものとしてもよい。

図6は、マルチビットシグマデルタ変調器の出力信号を示す。大きいグラフ６０はマルチビットシグマデルタ変調器により変換されたマルチビット出力信号６１を示す。詳細グラフ６５は矢印６４で示す出力信号６１の一部分を拡大して示すマルチビット信号６２を示す。(正弦波)入力信号のピーク値は最大入力レンジに丁度あるものとし、連続する最大値の短い系列６３が詳細グラフ６５に示されている。入力信号が最大値を大きく超える場合、連続する最大値の長い系列が発生し、検出回路５６（図５）により検出される。図は、４次の３２レベルシグマデルタ変調器のマルチビット信号を示す点に留意されたい。このような信号では、連続する１（又は０）の発生について最高（及び最低）出力レベルをモニタする必要がある。マルチビット出力信号に対しては、設定閾長さ（例えば８又は１０）を超える最高（又は最低）レベルにおける連続する１（又は０）の系列は過負荷状態を示す。他のレベルは実質的な過負荷情報源ではなく、従って検出回路は不作動にし、即ち最高（及び最低）出力レベルにおいてのみ（再）起動させてもよい点に留意されたい。

装置の他の実施例は、図３に示すように、信号強度インジケータに加えて、可変利得を有する増幅器、及び／又は他の信号処理要素又は受信機要素を含むことができる。増幅器の利得は利得制御信号に依存し、アナログ−ディジタル変換器で変換される増幅された信号を発生し、この利得制御信号は信号強度インジケータから供給される。

本発明は主としてループフィルタを有するシグマデルタ型のアナログ−ディジタル変換器に基づく実施例について説明したが、ディジタル出力値の列を発生する任意のタイプのアナログ−ディジタル変換器、例えばバンドパスシグマデルタ変調器、ナイキスト変換器などを用いて実現することができる。ディジタル出力値列は入力信号レベルに予測可能に対応するが、過負荷状態では同一値の系列を含むように悪化される可能性がある。

更に、本明細書において、「具えている」および「具える」などの単語は、他の要素やステップの存在を除外するものではなく、また、単数形で述べる要素は複数の要素を除外するものではない。更に、特許請求の範囲に付加された符号は発明の範囲を限定するものでなく、本発明はハードウエアによってもソフトウェアによっても実現でき、いくつかの「手段」はハードウエアの同じ項目で表される。更に、本発明の範囲は実施例に限定されず、上述した新規な特徴の各々及び全て又はそれらの組合せにある。

従来の受信機装置のブロック図を示す。ディジタル信号プロセッサ内に信号強度検出器を有する従来の受信機装置のブロック図を示す。アナログ−ディジタル変換器に結合された信号強度検出器を示す。ビットストリーム信号を示す。シグマデルタアナログ−ディジタル変換器及び過負荷検出ユニットを示す。マルチビットシグマデルタ変調器の出力信号を示す。

Claims

信号強度の変化を受けやすい入力信号をディジタル処理する装置であって、前記入力信号はアナログ−ディジタル変換器(31)により前記入力信号を連続するディジタル値で表すビットストリーム信号に変換し処理する装置において、前記装置は、
信号強度が前記アナログ−ディジタル変換器の入力レンジを越える過負荷状態を示す制御信号を発生する信号強度検出回路(32)を具え、
前記信号強度検出回路(32)は、前記ビットストリーム信号における少なくとも所定の長さに亘って等しいディジタル値が連続する系列を検出する手段(56)を具えることを特徴とするディジタル処理装置。
前記検出手段(56)は、前記ビットストリーム内に生起する最小ディジタル値のディジタル信号値が連続する数又は前記ビットストリーム内に生起する最大ディジタル値のディジタル信号値が連続する数を検出することによって前記系列を検出するように構成され、前記連続する数が前記所定の長さ以上であることを特徴とする請求項1記載の装置。
前記所定の長さは８〜１６ビットであることを特徴とする請求項2記載の装置。
前記信号強度検出回路(32)は、1つ以上の過負荷基準に基づいて過負荷状態を検出する過負荷状態回路(58)を具え、前記過負荷基準は、
・所定の検出時間間隔内における系列の数、
・順次の系列の長さ、
・ビットストリーム内に発生する最小ディジタル値の少なくとも1つの系列とビットストリーム内に発生する最大ディジタル値の少なくとも１つの系列の発生、
を含むことを特徴とするディジタル処理装置。
前記信号強度検出回路(32)は、予測周波数レンジの周期的信号成分の検出を行うように前記所定の長さを適応化するように構成されていることを特徴とする請求項1記載の装置。
前記装置は前記アナログ−ディジタル変換器を具え、特定の場合には前記アナログ−ディジタル変換器はシグマデルタ型であり、シングルビット値又はマルチビット値のビットストリーム信号を発生するように構成されていることを特徴とする請求項１記載の装置。
前記装置は、利得制御信号に依存して、前記アクセス−ディジタル変換器で変換される増幅された信号を発生する可変利得増幅器(13)を具え、前記制御信号が当該利得制御信号を構成することを特徴とする請求項1記載の装置。
請求項１−７のいずれかに記載の入力信号をディジタル処理する装置と、前記入力信号を供給する受信ユニットとを具えるモバイル通信装置。