JP2008524754A5 - - Google Patents

Claims (10)

1. 不揮発性のメモリセルおよび暗号化回路を含む、暗号化データ保存用のメモリシステム中のデータを訂正する方法であって、該方法は
   前記セルからの、あるいは、前記セルへのデータストリーム中のデータに対して暗号化処理を実行するために、前記回路を使用するステップと、
   前記セルと前記回路の間を通過する前記データストリーム中のデータを保存する、少なくとも１つのバッファを設けるステップと、
   前記回路で前記データに対して暗号化処理を実行する前に、前記バッファに保存され、前記セルから生じる前記データ中の全てのエラーを訂正するステップと、を含む方法。
2. 前記訂正するステップが、前記セルから前記回路に向かう前記データストリーム中のデータ内の１つ以上のエラーの存在を示す信号に応じて、前記データが前記回路に到達する前に前記訂正するステップが前記１つ以上のエラーを訂正するようになされる請求項１に記載の方法。
3. 前記システムが、前記セルと前記回路の間を通過する前記データストリーム中のデータを保存する２つのバッファを含み、前記方法がデータの保存および前記セルから前記回路へのデータ伝送を交互に行うために、その２つのバッファを使用することを更に含む、請求項２記載の方法。
4. 前記使用するステップは、前記２つのバッファの内の第２のバッファに保存したデータを前記回路に送る時、前記２つのバッファの内の第１のバッファにデータを保存する請求項３に記載の方法。
5. 暗号化されたデータを保存するメモリシステムであって、
   不揮発性メモリセルと、
   前記セルからの、あるいは、前記セルへのデータストリーム中のデータに対して暗号化処理を実行する回路と、
   前記セルと前記回路の間を通過する前記データストリーム中のデータを保存する少なくとも１つのバッファと、
   前記バッファ内に保存され、前記セルから生じるデータに対して前記暗号化処理を実行する前に、前記データ中の全てのエラーを訂正するために、前記セルと、少なくとも１つの前記バッファと、前記回路とをコントロールするコントローラと、を含むメモリシステム。
6. 前記コントローラは、前記セルから前記回路に向かうことになっている前記データストリーム中のデータ内に１つ以上のエラーが存在することを示す信号に応じて、前記データが前記回路に到達する前に、その１つ以上のエラーを訂正する、請求項５に記載のシステム。
7. 前記データストリーム中のエラーを検知し、前記データストリームに少なくとも１つのエラーがあることが検知される場合に、前記信号を前記コントローラに送らせるエラー訂正回路を更に含む、請求項６に記載のシステム。
8. 前記システムは、前記セルと前記回路の間を通過する前記データストリーム中のデータを保存する２つのバッファを含み、前記２つのバッファが交互にデータを保存し、前記セルから前記回路へデータを送るように使用される、請求項５に記載のシステム。
9. 前記２つのバッファの内の第２のバッファに保存されたデータを前記回路に送る時には、前記２つのバッファの内の第１のバッファにデータが保存されている、請求項８に記載のシステム。
10. 前記コントローラは、バイパスモードでの代替バイパス経路において、前記データストリーム中のデータに前記バッファと前記回路をバイパスさせる、請求項５に記載のシステム。