CN101124545B - 带有流中数据加密/解密和纠错的存储器系统 - Google Patents

Abstract

本发明改进了存储器系统的吞吐量，其中在最少地涉及任何控制器的情况下对数据流中的数据纠错进行密码化处理。为了执行纠错，当读取来自所述存储单元的数据时，在所述电路执行任何密码化处理之前，纠正在所述单元与所述密码化电路之间传递的数据流中的数据的位错误。所述纠错优选发生在一个或多个用来缓冲所述密码化电路与所述存储器之间数据的缓冲器中，其中使用多个缓冲器来减少等待时间。

Description

带有流中数据加密/解密和纠错的存储器系统

技术领域

本发明大体涉及存储器系统，尤其涉及带有流中数据加密/解密和纠错的存储器系统。

背景技术

移动装置市场正朝着包括内容存储的方向发展，从而通过产生更多数据交换来增加平均收益，这就意味着，内容在被存储到移动装置上时必须受到保护。

便携式存储装置已在商业中使用了许多年。它们从一个计算装置向另一计算装置传送数据或存储备份数据。较复杂的便携式存储装置，例如便携式硬盘驱动器、便携式快闪存储器盘和快闪存储器卡，包括微处理器来对该存储管理进行控制。

为保护存储在便携式存储装置中的内容，所存储的数据通常被加密，只有被授权的用户才允许将该数据解密。

因为存储在便携式存储装置中的数据可能出现位的错误，所以需要运用纠错功能。现行的纠错方案可能与带有密码化能力的便携式存储装置不兼容，所以，需要有一种能缓解此问题的、改进了的本地存储装置。

发明内容

存储在存储单元中的数据可能因为许多原因而包含错误。所以，通常当读取来自存储单元的数据时都要执行纠错。纠错也可能检测出数据流中错误所处的位置。电路所执行的密码化处理过程可能移动数据流中位的位置，所以，如果密码化处理过程中数据流的位错误没被纠正，则所述位错误所处位置上的信息在所述处理之后将不再准确，使得在执行密码化处理之后纠错也不可能。因此，本发明的一方面基于以下认识，即，在电路执行任何密码化处理之前，优选先纠正在单元与密码化电路之间传递的数据流中的位错误。优选地，至少一个缓冲器用来存储在单元与电路之间传递的数据流中的数据，并且在电路对数据进行密码化处理之前任何被存储在缓冲器或源自单元的数据错误都要被纠正。

附图说明

图1是用于说明本发明的与主机装置进行通信的存储器系统的框图。

图2是图1中存储器系统的一些块的框图。

图3是更详细说明图2中纠错缓冲器单元的优选配置的电路图。

图4是用于说明本发明一个方面的优选实施例的说明图2中系统操作的流程图。为便于描述，在本申请案中，相同的组件用同一数字来标示。

具体实施方式

图1的框图说明了可以实现本发明的各方面的示范性存储器系统。如图1所示，存储器系统10包括：中央处理单元(CPU)12、缓冲器管理单元(BMU)14、主机接口模块(HIM)16、快闪接口模块(FIM)18、快闪存储器20以及外围存取模块(PAM)22。存储器系统10通过主机接口总线26和端口26a与主机装置24进行通信。可为NAND类型的快闪存储器20为主机装置24提供数据存储。CPU12的软件代码也可存储在快闪存储器20中。FIM18通过快闪接口总线28和端口28a连接到快闪存储器20。HIM16适于连接到主机系统，如，数码相机、个人计算机、个人数字助理(PDA)、数字媒体播放器、MP3播放器以及蜂窝电话或其它数字装置。外围存取模块22选择合适的控制器模块，例如FIM、HIM和BMU以与CPU12进行通信。在一个实施例中，虚线框内的系统10的所有组件都可封闭在单个单元中，如封闭在存储器卡或存储器棒10’，且优选是封装在存储器卡或存储器棒中。

缓冲器管理单元14包括：主机直接存储器存取(HDMA)32、快闪直接存储器存取(FDMA)控制器34、仲裁器36、缓冲器随机存储器(BRAM)38和密码引擎40。仲裁器36是共享总线仲裁器，使得只有一个主导装置(master)或发起器(initiator)(可以是HDMA32、FDMA34或CPU12)在任何时候都是活动的，且从属装置(slave)或目标装置(target)是BRAM38。仲裁器负责将适当的发起器请求引导到BRAM38。HDMA32和FDMA34负责传输于HIM16、FIM18和BRAM38或CPU随机存取存储器(CPURAM)12a之间的数据。HDMA32和FDMA34的操作是常规的，在此不必细述。BRAM38用来缓冲在主机装置24、快闪存储器20和CPU RAM12a之间进行传递的数据。HDMA32和FDMA34负责在HIM16/FIM18和BRAM38或CPU RAM12a之间传送数据以及负责指示扇区传送完成。如下面将会描述，FIM18也有检测从快闪存储器20读取的数据中的错误并当错误被发现时通知CPU12的能力。

首先，当来自快闪存储器20的数据被主机装置24所读取时，存储器20中的加密数据通过总线28、FIM18、FDMA34、密码引擎40而被提取，其中，所加密的数据在密码引擎40中被解密并存储在BRAM38中。然后通过HDMA32、HIM16、总线26将所解密的数据从BRAM38发送到主机装置24。从BRAM38提取的数据也可在它传递至HDMA32之前通过密码引擎40再次被加密，这样的话，发送至主机装置24的所述数据又被加密，但是，与存储在存储器20中的数据被解密的方法相比，被加密的密钥和/或算法是不同的。优选地且在替代实施例中，在上面描述的处理中，由于在BRAM38中存储解密数据易使数据遭到未经授权的存取，因此，不在BRAM38中存储解密数据，而是在来自于存储器20的数据被发送至BRAM38之前由密码引擎40解密然后再加密。BRAM38中的加密数据接着像以前一样被发送至主机装置24。这就说明了读取过程中的数据流。

当数据由主机装置24写入至存储器20时，数据流的方向被逆转。举例来说，如果未加密的数据由主机装置通过总线26、HIM16、HDMA32发送到密码引擎40，这样的数据在其被存储于BRAM38中之前可由密码引擎40加密。或者，未加密的数据也可存储在BRAM38中。然后，数据在其通向存储器20的通道上被传送到FDMA34之前被加密。有鉴于所写入的数据要经历多级密码化处理，优选是密码引擎40在所处理的数据存储在BRAM38中之前来完成这样的处理。

虽然图1中的存储器系统10包含快闪存储器，该系统也可替代地包含其它类型的非易失性存储器，例如：磁盘，光学CD，以及所有其它类型的可重写的非易失性存储器系统，上述各种优点也同样应用于这样的替代实施例。在替代的实施例中，优选把该存储器及所述存储器系统的剩余组件一起封装在同一实体(存储器卡或存储器棒)中。

纠错

存储在非易失性(如，快闪)存储器中的数据可能损坏并包含错误。为此，FIM18可包含纠错(ECC)电路102，它检测来自存储器20的数据流中哪个位或哪些位包含错误，包括在该位流中所述错误的位置。图2说明了这一点，它是存储器系统100的框图，用来说明本发明另一方面。当在位流中检测到错误时，FIM18向CPU12发送中断信号，并且电路102把有关错误位的位置的信息发送至CPU12。在没有密码特征的常规存储器系统中，由BRAM38中的CPU纠正所述错误。但是，如果在纠正之前，来自数据流的数据首先进行了密码化处理，密码化处理可能使在被处理的数据流中的数据位的位置和/或值发生变化，以使得密码化处理后位错误的位置和/或值可能不同于由电路102发送至CPU12的位置和/或值。这就可能使得当被密码化处理的数据到达BRAM38时，纠错成为不可能。本发明的一个方面就是源于以下认识，即，在该数据被密码化处理之前纠正所检测出的错误，以避免出现这种问题。

错误缓冲单元(EBU)104用来存储来自在BMU14与FIM18之间传递的数据流的数据，这样，当CPU12接收到来自FIM18的、指示该数据流中有错误存在的中断时，CPU纠正EBU104中而不是BRAM38中的错误。为纠正数字数据，错误的位在由电路102检测出错误位置处只是被“掉转”过来(即：将“1”变成“0”且将“0”变成“1”)。

为减少当错误被检测出时数据流中的中断数量，可如图3所示的那样，在EBU104中使用两个或两个以上缓冲器。如图3所示，使用两个缓冲器104a和104b，其中，所述两个缓冲器之一通过FIM18来接收来自存储器20的数据，另一个通过BMU14中的FDMA34来发送数据至密码引擎40。在图3中，使用两个开关106a和106b。当这两个开关处于图3所示的实线位置时，缓冲器104a提供数据给BMU14而缓冲器104b从FIM18接收数据。当这两个开关处于如图3所示的虚线位置时，缓冲器104b提供数据给BMU14而缓冲器104a接收来自FIM18的数据。每一缓冲器在存储于其中的数据被发送至BMU之前首先都被数据充满。在数据从缓冲器104a和缓冲器104b发送或由它们接收时，CPU纠正它们中的错误。用这种方式，唯一等待时间就是当数据流开始时填充两个缓冲器之一所需要的时间。在此之后，即使电路102已检测出错误，如果CPU纠错所需时间与填充每一缓冲器所需时间相比较少的话，数据流中也将不会有中断。

如果纠正数据所花时间比填充缓冲器长，则只有当错误被检测出时数据流才会中断，当检测不出错误时，数据流就会不中断地流动。连接EBU104和FDMA34的缓冲器空的信号(未示出)向后者标明，数据流被中断，且再无数据可用。FDMA34和密码引擎40就会暂停，并等待数据流恢复。

当数据由主机装置24写入到存储器20时，可能不需要纠错，使得将需要绕过EBU。这可通过开关108来完成。当开关108闭合时，来自HIM16的数据(未在图2中完全示出)就仅仅绕过这两个缓冲器104a和104b。开关108也可在旁路模式中闭合，其中，当从存储器20读取数据或将数据写入到存储器20时就不需要密码化处理。在此模式中，HDMA和FDMA直接连接到仲裁器36，就如密码引擎40已从系统10中清除，并且数据流也绕过了EBU104和密码引擎40。这也可通过使用开关来完成。所以，在旁路模式下，在CPU12控制下的系统100中的逻辑电路(未示出)使得数据流绕过框40并使得开关108闭合。

图4的流程图说明了纠错过程。CPU12在从主机装置24接收读取命令后开始读取操作(椭圆150)。然后，它利用恰当的安全配置信息来配置密码引擎40，并配置BMU14来进行读取操作，以及其它参数，例如分配BRAM38中的存储空间以进行操作(方框152，154)。例如，它也通过规定存储器20中数据要被读取的位置来配置FIM18(方框156)。接着启动HDMA和FDMA引擎32和34。参见方框158。当CPU接收到中断，它会检查以确认是否是FIM中断(菱形160)。当接收到FIM中断，CPU检查以确认此中断是否是指示数据流中有一个或多个错误的中断(162)。如果指示了错误，它就去纠正缓冲器104a或/和104b中的错误(164方框)，并返回来配置FIM18以改变在存储器20中下一步数据将被读取的位置(方框156)。当FIM中断未指示数据流中的错误，那就意味着FIM已完成其操作，而CPU也返回到方框156来重新配置和重新启动FIM。如果CPU检测到的中断不是FIM中断，它就检查以确认是否是数据中断结束(菱形166)。如果确实如此，则所述读取操作也就结束了(椭圆168)。如果不是，此中断就和数据的密码化处理不相关(即，时钟中断)，CPU12对其维修(未示出)并返回到菱形160来检查中断。

对写入操作来说，图4只需略加修改。因为在数据写入到存储器20时没有对ECC错误的处理，所以，CPU12在写入操作时跳过菱形162和方框164中的过程。如果在写入操作期间CPU12接收到了FIM中断，这就意味着FIM已完成其操作，CPU也返回到方框156，以重新配置FIM。除了此差异，写入操作和读取操作基本一致。

尽管上文已参照不同的实施例描述了本发明，但将了解，可在不脱离本发明的范围的情况下进行变化和修改，本发明的范围仅由附加的权利要求及其等同物限定。本文所有的参考都以引用的方式并入本文中。

Claims (7)

1.一种用于纠正存储器系统中的数据的方法，所述方法包括：

在包括非易失性存储器、能够操作以检测数据中一个或多个错误的存在的电路、密码化电路、至少一个缓冲器和处理器的存储器系统中执行以下动作：

在所述至少一个缓冲器中存储在所述非易失性存储器与所述密码化电路之间传递的数据；

在将存储在所述至少一个缓冲器中的所述数据提供到所述密码化电路之前，纠正所述数据中的一个或多个错误，其中响应于从指示所述一个或多个错误的存在的所述电路接收信号，所述处理器纠正所述数据中的所述一个或多个错误；以及

在已纠正存储在所述至少一个缓冲器的所述数据中的所述一个或多个错误之后，向所述密码化电路提供所述数据。

2.根据权利要求1所述的方法，其中所述至少一个缓冲器包括两个缓冲器且其中所述方法进一步包括：交替地使用所述两个缓冲器来存储数据和将所述数据从所述非易失性存储器发送到所述密码化电路。

3.根据权利要求2所述的方法，其中当向所述密码化电路发送存储在所述两个缓冲器中的第二缓冲器中的数据时，读取自所述非易失性存储器的所述数据被存储到所述两个缓冲器中的第一缓冲器中。

4.一种存储器系统，其包括：

非易失性存储器；

电路，其能够操作以检测读取自所述非易失性存储器的数据中一个或多个错误的存在，且进一步能够操作以产生指示所述数据中的所述一个或多个错误的所述存在的信号；

密码化电路，其能够操作以在所述数据上执行密码化处理；

至少一个缓冲器，其能够操作以在读取自所述非易失性存储器的所述数据被发送到所述密码化电路之前存储所述数据；以及

处理器，其能够操作以接收指示所述数据中的所述一个或多个错误的所述存在的 所述信号，且响应于接收所述信号在将所述数据从所述至少一个缓冲器发送到所述密码化电路之前纠正存储在所述至少一个缓冲器的所述数据中的所述一个或多个错误。

5.根据权利要求4所述的存储器系统，其中所述至少一个缓冲器包括两个缓冲器，且其中所述处理器进一步能够操作以交替地使用所述两个缓冲器以存储数据和将所述数据从所述非易失性存储器发送到所述密码化电路。

6.根据权利要求5所述的存储器系统，其中所述处理器进一步能够操作以当向所述密码化电路发送存储在所述两个缓冲器中的第二缓冲器中的数据时，将读取自所述非易失性存储器的数据存储在所述两个缓冲器中的第一缓冲器中。

7.根据权利要求4所述的存储器系统，其中所述处理器进一步能够操作以当所述存储器系统运行在旁路模式时绕过所述至少一个缓冲器。

Images