CN101149709B - 存储卡的加密处理器和使用其进行数据读写的方法 - Google Patents

Abstract

用于在存储卡的存储芯片中存储已加密数据的加密处理器包括：用于响应于第一信号连续输出预定的数据的FIFO存储器，以及用于响应于第二信号生成预先确定的已加密密钥并且响应于第三信号连续输出密钥的加密密钥生成器。为了连续加密预定的数据，在数据写入操作期间，逻辑运算器利用从所述加密密钥生成器输出的所述密钥对从所述FIFO存储器输出的所述预定的数据执行逻辑运算。为了连续解码所述预定的已加密数据，在数据读取操作期间，所述逻辑运算器利用从所述加密密钥生成器输出的所述密钥对从存储接口接收的已加密数据执行逻辑运算。所述第二信号与所述写入命令或读取命令中的一个同时生成。

Description

存储卡的加密处理器和使用其进行数据读写的方法

相关申请的交叉参考

要求于2006年9月11日提交的、申请号为10-2006-0087665的韩国专利申请的优先权，其主题在此引入用作参考。

技术领域

本发明涉及存储卡，并具体地，涉及存储卡的加密处理器以及利用所述加密处理器来读取和写入数据的方法。

背景技术

存储卡被使用在数字设备中用于读写信息。数字设备的例子如数字照相机、个人数字助理(PDA)、便携式音乐播放器、移动电话、个人计算机等。存储卡典型地包括两个芯片，如闪存和控制芯片。例如，最近被嵌入到传统存储卡中的闪存具有相对高的容量存储能力。

典型地，存储卡将来自数字设备的数据存储在未加密的闪存中。但是，闪存可以通过监视控制芯片和闪存之间的总线而被转存，并且所述数据可被容易地截取。相应地，控制芯片可以包括加密处理器来加密所述将要存储到闪存的预定数据。

典型地，加密处理器首先加密预定数据，并且在先进先出(FIFO)存储器的预定单元中存储所述预定的加密数据。计算在所述FIFO存储器中存储的数据的纠错码(ECC)值，并将其存储到所述闪存。此外，在解码所述预定的已加密数据时，闪存接口从所述闪存读取所述预定的已加密数据，并且将所述预定的已加密数据存储到FIFO存储器。中央处理单元(CPU)从所述FIFO存储器中读取所述预定的已加密数据并且将所述预定的已加密数据递送到内部存储器，如随机访问存储器(RAM)、电可擦除可编程只读存储器(EEPROM)或者NOR闪存。这里，所述加密处理器解码存储在所述内部存储器中的所述预定的已加密数据，从而可以获取所需的数据。不过，典型地所述加密处理器在加密或解码所述数据时花费相对长的时间。此外，CPU也可以变为过载。

发明内容

本发明一方面提供了存储卡的加密处理器，用于在存储芯片中存储已加密的数据。所述加密处理器包括：先进先出(FIFO)存储器，用于响应于第一信号而顺序输出预定的数据；以及加密密钥生成器，用于响应于第二信号而生成预定的已加密密钥，并用于响应于第三信号顺序输出所述密钥。逻辑运算器在数据写入操作期间对从所述FIFO存储器输出的预定的数据以及从所述加密密钥生成器输出的密钥执行逻辑运算，以便顺序加密所述预定的数据。所述预定的已加密数据被发送到存储器接口。此外，控制电路在数据写入操作期间响应于写入命令和写入地址而生成所述第一信号、第二信号和第三信号，所述第二信号和写入命令同时生成。

所述加密处理器可包括错误检测电路，其用于当将所述预定的已加密数据从所述逻辑运算器发送到所述存储器接口时，检测所述预定的已加密数据中的错误。所述错误检测电路可使用纠错码(ECC)。加密密钥生成器可使用数据加密标准(DES)。此外，逻辑运算器可执行XOR运算，并且所述密钥可以为XOR密钥。加密密钥生成器还可包括：寄存器，用于存储所述预定的已加密的XOR密钥；以及XOR密钥FIFO存储器，用于临时存储从所述寄存器接收的所述预定的已加密的XOR密钥，并用于响应于所述第三信号顺序输出预定的已加密的XOR密钥。

所述加密密钥生成器可响应于第二信号接收至少一个初始化密钥，以生成已加密的XOR密钥。当所述初始化密钥相同时，所述加密密钥生成器可生成相同的已加密的XOR密钥。此外，用于加密预定数据的所述初始化密钥被用于解码所述预定的已加密数据。所述加密密钥生成器可响应于第二信号初始地接收初始化密钥，以生成第一XOR密钥，并且可以接收至少一个所述预定的已加密的XOR密钥以生成随后的XOR密钥。用于加密所述预定的数据的所述初始化密钥可存储在存储器中。

本发明的又一方面提供了存储卡的加密处理器，用于恢复存储在存储芯片中的已加密数据，所述加密处理器包括加密密钥生成器、逻辑运算器以及控制电路。所述加密密钥生成器响应于第一信号生成密钥，并响应于第二信号顺序输出所述密钥。逻辑运算器在数据读取操作期间，利用从所述加密密钥生成器输出的所述密钥对从存储器接口发送的预定的已加密数据执行逻辑运算，以顺序解码所述预定的已加密数据。控制电路在所述数据读取操作期间响应于读取命令和数据读取地址来生成所述第一信号和第二信号，所述第一信号和所述读取命令同时生成。

本发明的又一方面提供了存储卡的加密处理器，所述存储卡在存储芯片中存储已加密的数据。所述加密处理器包括：FIFO存储器，用于响应于第一信号顺序输出预定的数据；加密密钥生成器，用于响应于第二信号生成预定的已加密密钥，以及用于响应于第三信号顺序输出所述密钥。所述加密处理器还包括逻辑运算器，用于在数据写入操作期间，利用从所述加密密钥生成器输出的所述密钥对从所述FIFO存储器输出的所述预定的数据执行逻辑运算，以顺序加密所述预定的数据并将其发送到存储器接口。所述逻辑运算器还在数据读取操作期间，利用从所述加密密钥生成器输出的所述密钥对从所述存储器接口接收的所述已加密数据执行逻辑运算，以顺序解码所述预定的已加密数据并将所述已解码的数据发送到所述FIFO存储器。控制电路在数据写入操作期间响应于写入命令和写入地址而生成所述第一信号、第二信号和第三信号，并且在所述数据读取操作期间响应于读取命令和读取地址生成所述第二信号和第三信号。所述第二信号与所述写入命令或者所述读取命令之一同时生成。所述存储芯片可包括闪存，并且所述存储卡包括订户身份模块(SIM)卡。

本发明的又一方面提供了分别利用加密密钥向存储卡的存储芯片写入数据并从其读取的方法，所述加密密钥用于编码和解码数据。所述方法包括：同时生成数据写入命令以及用于生成XOR密钥的信号，以及至少响应于所生成的信号而生成所述预定的已加密的XOR密钥；利用所述预定的已加密的XOR密钥顺序对数据执行XOR运算，以获得已加密数据；以及将所述预定的已加密数据存储在存储芯片中。所述方法还包括：同时生成数据读取命令以及用于生成所述已加密的XOR密钥的信号，以及至少响应于所生成的信号而生成所述预定的已加密的XOR密钥；从所述存储芯片读取所述已存储的已加密数据；利用所述预定的已加密的XOR密钥对所述预定的已加密数据顺序执行XOR运算，以获得对应于所述数据的已解码数据；以及将所述已解码的数据发送到存储卡的内部装置或者发送到外部装置。

可以在所述存储卡中生成数据写入命令和写入地址，可以在所述存储卡中生成数据读取命令和预定的已加密的XOR密钥。将所述预定的已加密数据存储在所述存储芯片上的步骤可包括将数据写入命令、写入地址和所述预定的已加密数据发送到所述存储卡，以及读取所述已存储的已加密数据的步骤可包括将数据读取命令和数据读取地址发送到所述存储卡。可以按照数据单元而在存储芯片上存储所述预定的已加密数据

所述方法还可包括：从所述存储卡的中央处理单元接收可以存储的初始化密钥；以及当收到所述数据写入命令和数据读取命令时，基于所述初始化密钥来生成所述预定的已加密的XOR密钥。所述已加密的XOR密钥是响应于相同的初始化密钥而生成的，并且用于加密预定的数据的所述相同初始化密钥可被用于解码所述已存储的已加密数据。所述加密密钥生成器可以在生成所述预定的已加密的XOR密钥的第一XOR密钥之后不再接收所述初始化密钥，但是可以作为输入而接收所述预定的已加密的XOR密钥的其它XOR密钥，以连续地生成已加密的XOR密钥。可以将所述预定的已加密的XOR密钥存储到所述加密密钥生成器的XOR密钥FIFO中。

所述向存储卡的存储芯片写入数据并从其读取数据的方法还可包括响应于接收数据写入命令和所述写入地址而生成第一控制信号和第二控制信号。所述执行XOR运算的步骤然后可包括：响应于所述第一控制信号而从所述FIFO存储器输出数据；以及响应于所述第二控制信号而从所述预定的已加密的XOR密钥FIFO存储器输出预定的已加密的XOR密钥。所述方法还可包括：当将所述预定的已加密数据传送到所述存储芯片时，检测数据错误；以及计算并存储对应于所述预定的已加密数据的纠错值。

可以使用第二XOR密钥在第二数据上执行所述XOR运算，以获得第二已加密数据，而使用第一XOR密钥加密的第一已加密数据被通过存储器接口而存储在所述存储芯片上。此外，所述生成预定的已加密的XOR密钥的步骤还包括：根据所述数据读取命令和所述数据读取地址，从所述存储器接口中的存储芯片读取所述预定的已加密数据；并且当传送来自所述存储器接口的所述预定的已加密数据时，根据所存储的纠错值来纠正数据传输错误。

从所述存储芯片读取预定的已加密数据的步骤还可包括：响应于接收数据读取命令和数据读取地址来生成第三控制信号，使得执行所述XOR运算的步骤包括：响应于所述第三控制信号，从所述存储器接口输出所述预定的已加密数据；以及响应于所述第二控制信号，从所述预定的已加密的XOR密钥FIFO存储器输出所述预定的已加密的XOR密钥。所述已解码数据可存储在所述FIFO存储器中。

附图说明

将参考所附的附图描述本发明的实施例，其中：

图1是根据本发明示范实施例的具有加密处理器的存储卡系统的框图；

图2是根据本发明示范实施例的加密处理器的框图；

图3是根据本发明示范实施例的加密密钥生成器的框图；

图4是图示根据本发明示范实施例的使用加密处理器写入数据的方法的流程图；

图5是根据本发明示范实施例、当写入数据时的闪存以及加密处理器中的操作的时序图；

图6是说明根据本发明示范实施例的使用加密处理器读取数据的方法的流程图；以及

图7是根据本发明示范实施例、在读取数据时的闪存以及加密处理器中的操作的时序图。

具体实施方式

将参考附图更加完整地描述本发明，在附图中示出了本发明的示范实施例。然而，本发明可以以多种不同的形式实施，并不应理解为仅仅限于所图示的实施例。更适合地，这些实施例是作为例子提供的，用以向本领域的技术人员传达本发明的构思。相应地，对本发明的一些实施例没有描述公知的过程、元件和技术。在所有附图以及所撰写的说明书中，相同的附图标记将始终用于指示相同或相似的元件。

图1是根据本发明示范实施例的、包括加密处理器的存储卡系统的框图。存储卡系统包括存储卡10和主机20。

主机20可以是能够与存储卡对接的各种设备中的任意一个，例如计算机系统、PDA、数字照相机、移动电话、读卡器等。存储卡10电连接到主机20，并且可以是永久连接或者是可拆卸的。存储卡10可以是合并了闪存的任意类型的存储卡，例如，压缩闪(CF)卡、智能介质(SM)卡、存储棒、多媒体卡(MMC)、安全数字(SD)卡、订户身份模块(SIM)卡以及类似物。主机20向存储卡10提供数据写入、读取和擦除命令，以及根据这些命令的数据地址和控制信号。

存储卡10响应于来自主机20的对应命令进行写入数据到闪存200或者从其读取数据。参考图1，存储卡10包括控制芯片100和闪存200。控制芯片100控制在主机20和闪存200之间的数据接收和传送。控制芯片100包括主机接口110、缓冲存储器120、加密处理器130、闪存接口140以及中央处理单元(CPU)150。

主机接口110提供主机20和存储卡10之间的接口。主机接口110从主机20接收命令、地址和控制信号，并将其递送到CPU 150。所述命令可以包括写入、读取和擦除命令。主机接口110可以根据多种标准或规范而合并具有电连接的接口，这样的接口包括例如个人计算机存储卡国际联盟(PCMCIA)、通用串行总线(USB)、游戏平台2(PS2)等。

缓冲存储器120存储将被写入到闪存200或从闪存200中读取的数据。在写入数据时，缓冲存储器120从主机接口110接收写入数据。例如，缓冲存储器120可以是静态随机存取存储器(SRAM)。

加密处理器130加密存储在缓冲存储器120中的数据，并根据写操作将预定的已加密数据递送到闪存接口140。加密处理器130还解密(解码)从闪存200读取的数据，并根据读操作将被解密的数据递送到缓冲存储器120。

闪存接口140对控制芯片100和闪存200之间进行对接。闪存接口140在写操作期间将加密处理器130加密的数据发送到闪存200。此外，闪存接口140在读操作期间将从闪存200读取的加密数据发送到加密处理器130。

CPU 150是中央处理单元，并且对控制芯片100的操作进行控制。CPU150根据从主机接口110接收的命令、地址和控制信号来控制主机接口110、缓冲存储器120和加密处理器130。

图2是根据本发明示范实施例的加密处理器130的框图。参考图2，加密处理器130包括控制电路131、先进先出(FIFO)存储器132、加密密钥生成器133、异或(XOR)运算器134以及纠错电路(ECC)135。

控制电路131从CPU 150接收对应于数据写入、读取和擦除操作的命令和地址，并作为响应生成控制信号DFS、EES、XFS和FIS。控制电路131根据控制信号DFS、EES、XFS和FIS控制加密处理器130的FIFO存储器132、加密密钥生成器133和纠错电路135，以及闪存接口140。

FIFO存储器132是存储设备，其被配置为以与输入数据相同的顺序输出数据(如，先输入的数据先输出)。FIFO存储器132通过先进先出列表进行操作。

FIFO存储器132包括多个m字节寄存器(未示出)。在写操作期间，FIFO存储器132响应于来自控制电路131的控制信号DFS而从缓冲存储器120连续接收m字节的数据D1、D2、...。然后，FIFO存储器132将所接收的m字节的数据D1、D2、...连续传送到XOR运算器134。在读操作期间，FIFO132响应于来自控制电路131的控制信号DFS从XOR运算器134连续接收m字节的数据D1、D2、...，并且然后将所接收的m字节数据D1、D2、...连续发送到缓冲存储器120。控制电路131从CPU 150接收对闪存200的数据写入和数据读取命令以生成控制信号DFS，并且相应地将控制信号DFS发送到FIFO存储器132。

加密密钥生成器133响应于控制信号EES生成m字节的XOR密钥，其可以被加密。更具体地，加密密钥生成器133从CPU 150接收加密密钥EK和主XOR密钥MK以生成多个已加密的XOR密钥XK1、XK2、...。当从CPU 150接收到相同的加密密钥EK和相同的主XOR密钥MK时，加密密钥生成器133生成相同的已加密的XOR密钥XK1、XK2、...。加密密钥生成器133可以包括用于存储多个XOR密钥XK1、XK2、...的寄存器(未示出)。

加密密钥EK和主XOR密钥MK可以通过CPU 150或者附加的初始化密钥(未示出)生成。用于加密预定数据的加密密钥EK和主XOR密钥MK被等同地用于解密预定的已加密数据。为了完成这个，当加密所述数据时，CPU 150或者初始化密钥生成器(未示出)存储被递送到加密密钥生成器133的加密密钥EK和主XOR密钥MK。当解码预定的已加密数据时，CPU 150或者初始化密钥生成器递送所存储的在加密密钥生成器133中的加密密钥EK和主XOR密钥MK。在一实施例中，初始化密钥生成器可以合并到加密密钥生成器133中。

在数据写入操作期间，XOR运算器134利用加密密钥生成器133生成的预定的已加密的XOR密钥XK1、XK2、...，对FIFO存储器132提供的预定的数据D1、D2、...连续执行XOR运算，以提供已加密的数据ED1、ED2、...。XOR运算器134将XOR运算结果发送到闪存接口140。由XOR运算引起的预定的已加密数据ED1、ED2、...满足下面的等式1，其中“U”指明XOR运算：

D1 U XK1＝ED1

D2 U XK2＝ED2

…

Dm U XKm＝EDm    (等式1)

在数据读取操作期间，XOR运算器1 34利用由加密密钥生成器133生成的预定的已加密的XOR密钥XK1、XK2、...，对由闪存接口140提供的预定的已加密数据ED1、ED2、...，执行XOR运算。在数据读取操作期间，从加密密钥生成器133生成的预定的已加密的XOR密钥XK1、XK2、...与先前用于加密数据D1、D2、...的预定的已加密的XOR密钥XK1、XK2、...相同。原因是CPU 150或初始化密钥生成器在数据写入操作和数据读取操作期间递送相同的加密密钥EK和主XOR密钥MK。相应地，XOR运算结果是已解码的数据D1、D2、...。根据XOR运算特性，已解码的数据D1、D2、...满足下面的等式2：

ED1 U XK1＝(D1 U XK1)U XK1＝D1

ED2 U XK2＝(D2 U XK2)U XK2＝D2

…

EDm U XKm＝(Dm U XKm)U XKm＝Dm    (等式2)

纠错电路(ECC)135连接在闪存接口140和XOR运算器134之间以纠正在传送预定的已加密数据ED1、ED2、...时可能发生的传输错误。纠错电路135计算预定的已加密数据ED1、ED2、...的纠错码值，并然后将其存储到闪存接口140中。纠错电路135在数据读取操作期间比较纠错码值和数据，以纠正数据传输错误。

然而，纠错电路135可以仅仅检测当预定的已加密数据ED1、ED2、...正被传输时的错误。为了纠正被检测的错误，纠错电路135记忆在预定的已加密数据ED1、ED2、...中的错误位。然后，用预定的已加密的XOR密钥XK1、XK2、...对预定的已加密数据ED1、ED2、...执行XOR运算，以解码读取数据。这里，可以确定已解码的数据D1’、D2’、...(对应于初始的数据D1、D2、...)具有错误。为了纠正错误，CPU 150从纠错电路135接收标识为具有错误的每个位，并且然后纠正在已解码的数据D1’、D2’、...中的对应位。对应位根据XOR运算特性从逻辑0到逻辑1或者从逻辑1到逻辑0进行错误改变。

加密处理器130同时提供写入和读取命令并当向闪存200写入数据和从其读取数据时生成预定的已加密的XOR密钥XK1、XK2、...。加密处理器130利用在数据写入操作期间生成的预定的已加密的XOR密钥XK1、XK2、...对预定的数据D1、D2、...执行XOR运算，以便递送预定的已加密数据ED1、ED2、...。此外，加密处理器130利用在数据写入操作期间使用的相同的已加密的XOR密钥XK1、XK2、...对预定的已加密数据ED1、ED2、...执行XOR运算，以在数据读取操作期间解码预定的已加密数据ED1、ED2、...。已解码的数据然后被发送到缓冲存储器120。相应地，加密预定的数据D1、D2、...和/或解码预定的已加密数据ED1、ED2、...所需的时间相比于传统的方法减少了。

利用传统加密处理器的存储卡将缓冲存储器作为中间介质，来加密数据或者解码已加密的数据。然而，本实施例的加密处理器130不需要用于加密数据或解码预定的已加密数据的缓冲存储器。因此，使用本实施例的加密处理器130的存储卡相比于传统的存储卡需要较少的CPU 150的任务。

图3是根据本发明示范实施例、图2的加密密钥生成器133的框图。参考图3，加密密钥生成器133包括多路复用器136、加密引擎137、XOR密钥寄存器138以及XOR密钥FIFO存储器139。

参考图3，加密密钥生成器133从CPU 150接收加密密钥EK和主XOR密钥MK以生成多个XOR密钥XK1、XK2、...。

多路复用器136选择从CPU 150递送的主XOR密钥MK和所生成的XOR密钥XK1、XK2、...中的一个。将所选择的密钥提供给加密引擎137。加密引擎137接收来自CPU 150的加密密钥EK和从多路复用器136递送的密钥，并且连续生成预定的已加密的XOR密钥XK1、XK2、...。XOR寄存器138存储预定的已加密的XOR密钥XK1、XK2、...，其由加密引擎137生成。

在实施例中，加密引擎137例如可使用数据加密标准(DES)，以生成已加密的XOR密钥XK1、XK2、...。DES是由IBM开发的加密工具，并且是1974年被美国国家标准局采用的公共加密系统。DES算法包括置换(permutation)、代替和取模操作。公共加密系统的安全性完全取决于密钥。即，如果没有密钥，则已加密的数据无法被解码为初始数据，并且即使当预定的已加密数据和初始数据存在时，也不能确定密钥。在加密领域中使用了单向(one-way)函数，即，汉明(hamming)函数。在单向函数中，y＝f(x)中的y可以通过x容易地获得，但是x不能通过y获得。也就是说，预定的已加密数据可以利用密钥从初始数据获得，但是如果没有密钥，则不能从预定的已加密数据获得初始数据。

预定的已加密的XOR密钥FIFO存储器139对存储在XOR寄存器138中的预定的已加密的XOR密钥XK1、XK2、...进行临时存储。预定的已加密的XOR密钥FIFO存储器139响应于控制信号XFS而将预定的已加密的XOR密钥XK1、XK2、...连续传送到XOR运算器134。

图4是图示根据本发明示范实施例的使用加密处理器130写入数据的方法的流程图。图5是在写入数据时闪存200和加密处理器130中的对应操作的时序图。图5指明了在加密处理器130中与已知管脚上示范信令相关的操作，所述信令例如控制管脚命令锁存使能(CLE)、地址锁存使能(ALE)、芯片使能(/CE)、写使能(/WE)和读使能(/RE)，以及数据输入/输出管脚(I/Ox)。参考图4和5，对闪存写入数据的方法如下。

在步骤S10，生成数据写入命令和XOR密钥，其可以同时生成。具体地，在数据写入操作期间，CPU 150向加密处理器130的控制电路131发送数据写入命令和地址。CPU 150还使得将被写入到闪存200的数据从主机接口110中发送到缓冲存储器120。存储在缓冲存储器120中的数据然后被发送并存储到将其存储在的FIFO存储器132，如存储到预定的单元中。此外，CPU 150将密钥EK和MK发送到加密密钥生成器133，其被用于加密将被写入到闪存200的预定的数据。CPU 150可以将所发送的密钥EK和MK存储到寄存器(未示出)。响应于发送自控制电路131的控制信号EES，利用密钥EK和MK来生成预定的已加密的XOR密钥。可以与写入命令同时地生成和/或发送控制信号EES。

从CPU 150接收密钥EK和MK的加密密钥生成器133生成XOR密钥XK1、XK2、...。参考图5，预定的已加密的XOR密钥XK1、XK2、...在每个步骤中生成，并且可以被预定。参考图5，在地址被发送到闪存200之前，加密密钥生成器133生成XOR密钥XK1、...、XKn。所生成的XOR密钥XK1、...、XKn被存储在加密密钥生成器133的预定的已加密的XOR密钥FIFO存储器139中。

此时，XOR运算器134响应于控制信号DFS从FIFO存储器132接收先前存储的数据D1、...、Dn，并且响应于控制信号XFS从预定的已加密的XOR密钥FIFO存储器139接收先前存储的XOR密钥XK1、...、XKn。然后，如图4的步骤S12所指明的，XOR运算器134利用预定的已加密的XOR密钥XK1、...、XKn对预定的数据D1、...、Dn执行XOR运算，以生成已加密的数据ED1、...、EDn。响应于控制信号FIS，在步骤S14中将预定的已加密数据ED1、...、EDn存储到闪存200。

参考图5，在将预定的已加密数据ED1、...、EDn存储到闪存200时，加密处理器130的加密密钥生成器133生成XOR密钥XK(n+1)、...、XK(2n)，其被存储在预定的已加密的XOR密钥FIFO存储器139中。XOR运算器134利用预定的已加密的XOR密钥XK(n+1)、...、XK(2n)对预定的数据D(n+1)、...、D(2n)执行XOR运算，以生成预定的已加密数据ED(n+1)、...、ED(2n)。

同样地，在将所生成的已加密数据ED(n+1)、...、ED(2n)存储到闪存200中时，加密密钥生成器133生成XOR密钥XK(2n+1)、...、XK(3n)，其被存储在预定的已加密的XOR密钥FIFO存储器139中。XOR运算器134然后利用预定的已加密的XOR密钥XK(2n+1)、...、XK(3n)对预定的数据D(2n+1)、...、D(3n)执行XOR运算，以生成被加密数据ED(2n+1)、...、ED(3n)。

再次参考图5，当数据集被加密并被发送到闪存200中进行存储时(或之后)，生成连续多个XOR密钥集合。然而，本发明并不限制于此实施例。加密密钥生成器133可在数据写入命令期间生成多个XOR密钥集合，并且然后将它们存储到预定的已加密的XOR密钥FIFO存储器139。

如上，在图4的步骤S12中，利用预定的XOR密钥对数据执行XOR运算。更具体地，控制电路131生成控制信号DFS和XFS，其分别被传送到密钥生成器133的FIFO存储器132和预定的已加密的XOR密钥FIFO存储器139。响应于控制信号DFS，FIFO存储器132将先前存储的数据发送到XOR运算器134。响应于控制信号XFS，预定的已加密的XOR密钥FIFO存储器139将先前被存储的XOR密钥发送到XOR运算器134。XOR运算器134利用预定的已加密的XOR密钥对预定的数据执行XOR运算以生成预定的已加密数据。

在步骤S14中，预定的已加密数据ED1、ED2、...被存储在闪存200。图1中的闪存200被示出为与控制芯片100分离，但是本发明并不限制于该配置。例如，存储卡10可以在一个芯片上包括控制芯片100和闪存200，而不脱离本发明的精神和范围。

图6是图示根据本发明示范实施例的使用加密处理器130读取数据的方法的流程图。图7是在读取数据时闪存和加密处理器130中对应操作的时序图。参考图6和7，从闪存200读取数据的方法如下。

在步骤S20中，生成数据读取命令和XOR密钥XK1、XK2、...，其可以同时生成。在数据读取操作期间，CPU 150将数据读取命令和地址发送到控制电路131。CPU 150将密钥EK和MK发送到加密密钥生成器133，其用于加密预定的数据。相应地，用于加密的密钥EK和MK被用于解码已加密的数据。加密密钥生成器133从CPU 150接收加密密钥EK和主XOR密钥MK，以生成多个XOR密钥XK1、XK2、...。可以响应于发送自控制电路131的控制信号EES，利用密钥EK和MK来生成预定的已加密的XOR密钥。可以与数据读取命令同时地生成和/或发送控制信号EES。

参考图7，在输入数据读取命令之后，具有足够的时间用来生成预定的已加密的XOR密钥XK1、XK2、...，直到数据被读取。所生成的XOR密钥XK1、XK2、...被存储在预定的已加密的XOR密钥FIFO存储器139。

在步骤S22，利用预定的XOR密钥对预定的已加密数据执行XOR运算，以进行解码。控制电路131接收来自CPU 150的数据读取命令和一地址，以生成控制信号FIS和XFS。响应于控制信号FIS，如图7所示，闪存接口140将预定的已加密数据ED1、ED2、...连续传送到XOR运算器134。进一步地，响应于控制信号XFS，存储在预定的已加密的XOR密钥FIFO存储器139中的预定的XOR密钥XK1、XK2、...被连续传送到XOR运算器134。XOR运算器134利用预定的已加密的XOR密钥XK1、XK2、...对预定的已加密数据ED1、ED2、...执行XOR运算，以解码预定的已加密数据ED1、ED2、...，从而获得已解码的数据D1、D2、...。已解码的数据D1、D2、...被发送到FIFO存储器132。

在图6的步骤S24中，已解码的数据D1、D2、...被发送到外部装置(例如主机20)或者控制芯片100的内部模块。在步骤S22，CPU 150使得将存储在FIFO存储器132中的数据发送到缓冲存储器120。被发送到缓冲存储器120的数据可能传输通过CPU 150，并接着被发送到外部装置。

根据加密处理器以及利用本发明的加密处理器来写入和读取数据的方法，相对于传统的方法，在写入和读取数据的时候生成XOR密钥，因此数据可以被快速加密或解密。此外，CPU将需执行较少的任务。

虽然已经参考示范实施例而描述了本发明，但对本领域的技术人员来说显然可以进行多种改变和修改，而不游离本发明的精神和范围。因此，应当理解，上述实施例不用于限制而仅是说明性的。

Claims (33)

1.一种存储卡的加密处理器，该存储卡用于在存储芯片中存储已加密的数据，所述加密处理器包括：

先进先出(FIFO)存储器，用于响应于第一信号而顺序输出预定的数据；

加密密钥生成器，用于响应于第二信号而生成预定的已加密密钥，并用于响应于第三信号顺序输出所述预定的已加密密钥；

逻辑运算器，用于在数据写入操作期间对从所述FIFO存储器输出的预定的数据以及从所述加密密钥生成器输出的预定的已加密密钥执行逻辑运算，以便顺序加密所述预定的数据，所述预定的已加密数据被发送到存储器接口；以及

控制电路，用于在数据写入操作期间响应于写入命令和写入地址而生成所述第一信号、第二信号和第三信号，所述第二信号和写入命令同时生成，

其中所述逻辑运算器执行XOR运算，并且所述密钥包括XOR密钥。

2.如权利要求1所述的加密处理器，还包括：

错误检测电路，当将所述预定的已加密数据从所述逻辑运算器发送到所述存储器接口时，检测所述预定的已加密数据中的错误。

3.如权利要求2所述的加密处理器，其中所述错误检测电路使用纠错码(ECC)。

4.如权利要求1所述的加密处理器，其中所述加密密钥生成器使用数据加密标准(DES)。

5.如权利要求1所述的加密处理器，其中所述加密密钥生成器响应于所述第二信号接收至少一个初始化密钥，以生成已加密的XOR密钥。

6.如权利要求5所述的加密处理器，其中当所述至少一个初始化密钥相同时，所述加密密钥生成器生成相同的已加密的XOR密钥。

7.如权利要求6所述的加密处理器，其中用于加密预定数据的所述至少一个初始化密钥被用于解码所述预定的已加密数据。

8.如权利要求7所述的加密处理器，还包括：

存储器，用于存储用于加密所述预定的数据的所述初始化密钥。

9.如权利要求5所述的加密处理器，其中所述加密密钥生成器响应于第二信号初始地接收至少一个初始化密钥，以生成第一预定的已加密的XOR密钥，并且接收至少一个所述预定的已加密的XOR密钥以生成随后的预定的已加密的XOR密钥。

10.如权利要求9所述的加密处理器，其中所述加密密钥生成器包括：

寄存器，用于存储所述预定的已加密的XOR密钥；以及

XOR密钥FIFO存储器，用于临时存储从所述寄存器接收的所述预定的已加密的XOR密钥，以及用于响应于所述第三信号顺序输出预定的已加密的XOR密钥。

11.如权利要求1所述的加密处理器，其中所述存储芯片包括闪存。

12.如权利要求1所述的加密处理器，其中所述存储卡包括订户身份模块(SIM)卡。

13.一种存储卡的加密处理器，用于恢复存储在存储芯片中的已加密数据，所述加密处理器包括：

加密密钥生成器，用于响应于第一信号生成预定的已加密密钥，以及响应于第二信号顺序输出所述预定的已加密密钥；

逻辑运算器，用于在数据读取操作期间利用从所述加密密钥生成器输出的所述预定的已加密密钥对从存储器接口发送的预定的已加密数据执行逻辑运算，以顺序解码所述预定的已加密数据；以及

控制电路，用于在所述数据读取操作期间响应于读取命令和数据读取地址来生成所述第一信号和第二信号，所述第一信号和所述读取命令同时生成，

其中所述逻辑运算器执行XOR运算，并且所述密钥包括XOR密钥。

14.一种存储卡的加密处理器，所述存储卡在存储芯片中存储已加密的数据，所述加密处理器包括：

FIFO存储器，用于响应于第一信号顺序输出预定的数据；

加密密钥生成器，用于响应于第二信号生成预定的已加密密钥，以及用于响应于第三信号顺序输出所述预定的已加密密钥；

逻辑运算器，用于在数据写入操作期间，利用从所述加密密钥生成器输出的所述预定的已加密密钥对从所述FIFO存储器输出的所述预定的数据执行逻辑运算，以顺序加密所述预定的数据并将其发送到存储器接口；以及在数据读取操作期间，利用从所述加密密钥生成器输出的所述预定的已加密密钥对从所述存储器接口接收的所述预定的已加密数据执行逻辑运算，以顺序解码所述预定的已加密数据并将所述已解码的数据发送到所述FIFO存储器；以及

控制电路，用于在数据写入操作期间响应于写入命令和写入地址而生成所述第一信号、第二信号和第三信号，并且在所述数据读取操作期间响应于读取命令和读取地址生成所述第二信号和第三信号，所述第二信号与所述写入命令或者所述读取命令之一同时生成，

其中所述逻辑运算器执行XOR运算，并且所述密钥包括XOR密钥。

15.一种分别利用加密密钥向存储卡的存储芯片写入数据并从其读取的方法，所述加密密钥用于编码和解码数据，所述方法包括：

同时生成数据写入命令以及用于生成XOR密钥的信号，以及至少响应于所生成的信号而生成所述预定的已加密的XOR密钥；

利用所述预定的已加密的XOR密钥顺序对预定的数据执行XOR运算，以获得已加密数据；

将所述预定的已加密数据存储在存储芯片中；

同时生成数据读取命令以及用于生成所述预定的已加密的XOR密钥的信号，以及至少响应于所生成的信号而生成所述预定的已加密的XOR密钥；

从所述存储芯片读取所述预定的已存储的已加密数据；

利用所述预定的已加密的XOR密钥对所述预定的已加密数据顺序执行XOR运算，以获得对应于所述数据的已解码数据；以及

将所述预定的已解码的数据发送到存储卡的内部装置或者发送到外部装置之一。

16.如权利要求15所述的方法，其中将所述预定的已加密数据存储在存储芯片上的步骤包括：

在所述存储卡中生成数据写入命令和写入地址。

17.如权利要求15所述的方法，其中生成所述数据读取命令和所述预定的已加密的XOR密钥的步骤包括在所述存储卡上生成数据读取命令和数据读取地址。

18.如权利要求15所述的方法，其中将所述预定的已加密数据存储在所述存储芯片上的步骤包括将数据写入命令、写入地址和所述预定的已加密数据发送到所述存储卡，以及其中读取所述已存储的已加密数据的步骤包括将数据读取命令和数据读取地址发送到所述存储卡。

19.如权利要求18所述的方法，其中在所述存储芯片上存储预定的已加密数据的步骤包括按照数据单元来存储所述预定的已加密数据。

20.如权利要求19所述的方法，还包括：

将所述预定的数据存储在所述存储卡的FIFO存储器中。

21.如权利要求20所述的方法，还包括：

从所述存储卡的中央处理单元接收初始化密钥；以及

当收到所述数据写入命令和数据读取命令时，基于所述初始化密钥来生成所述预定的XOR密钥。

22.如权利要求21所述的方法，其中所述相同的已加密的XOR密钥是响应于所述相同的初始化密钥而生成的。

23.如权利要求22所述的方法，其中用于加密预定的数据的所述初始化密钥被用于解码所述预定的已存储的已加密数据。

24.如权利要求23所述的方法，还包括：

存储所述初始化密钥。

25.如权利要求23所述的方法，其中所述加密密钥生成器在生成所述预定的已加密的XOR密钥的第一预定的已加密的XOR密钥之后不再接收所述初始化密钥，以及作为输入而接收所述预定的已加密的XOR密钥的其它预定的已加密的XOR密钥，以连续地生成预定的已加密的XOR密钥。

26.如权利要求25所述的方法，还包括：

将所述预定的已加密的XOR密钥存储到所述加密密钥生成器的XOR密钥FIFO中。

27.如权利要求26所述的方法，还包括：

响应于接收到数据写入命令和所述写入地址，生成第一控制信号和第二控制信号，

其中所述执行XOR运算的步骤包括：

响应于所述第一控制信号而从所述FIFO存储器输出预定的数据；以及

响应于所述第二控制信号而从所述预定的已加密的XOR密钥FIFO存储器输出预定的已加密的XOR密钥。

28.如权利要求27所述的方法，还包括：

当将所述预定的已加密数据传送到所述存储芯片时，检测数据错误；以及

计算并存储对应于所述预定的已加密数据的纠错值。

29.如权利要求28所述的方法，其中所述XOR运算是使用第二预定的已加密的XOR密钥而对第二预定的数据执行的，以获得第二预定的已加密数据，而使用第一预定的已加密的XOR密钥加密的第一预定的已加密数据被通过存储器接口而存储在所述存储芯片上。

30.如权利要求29所述的方法，其中所述生成预定的已加密的XOR密钥的步骤还包括：

根据所述数据读取命令和所述数据读取地址，在所述存储器接口中从存储芯片读取所述预定的已加密数据。

31.如权利要求30所述的方法，其中从所述存储芯片读取所述预定的已加密数据的步骤还包括：

当传送来自所述存储器接口的所述预定的已加密数据时，根据所存储的纠错值来纠正数据传输错误。

32.如权利要求31所述的方法，其中从所述存储芯片读取所述预定的已加密数据的步骤还包括：

响应于接收到数据读取命令和数据读取地址来生成第三控制信号，

其中执行所述XOR运算的步骤包括：

响应于所述第三控制信号，从所述存储器接口输出所述预定的已加密数据；以及

响应于所述第二控制信号，从所述预定的已加密的XOR密钥FIFO存储器输出所述预定的已加密的XOR密钥。

33.如权利要求32所述的方法，其中所述传输已解码的数据的步骤还包括将所述预定的已解码数据存储在所述FIFO存储器中。

Images