JP2008505322A

JP2008505322A - Ｄｉｂ取り付け式３次元テスターエレクトロニクスブリックを有する自動試験装置

Info

Publication number: JP2008505322A
Application number: JP2007519512A
Authority: JP
Inventors: テネケトゲス，ニコラス・ジェイ
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 2004-06-30
Filing date: 2005-06-30
Publication date: 2008-02-21
Also published as: US7663389B2; US20060001435A1; US7375542B2; US20090079453A1; WO2006005031A1

Abstract

デバイスインタフェースボードに取り付けられるテスターエレクトロニクスブリック（３０５）を有する試験ヘッドを備える自動試験装置が提供される。いくつかの実施形態では、支持回路は、ＤＩＢに対向するテスターエレクトロニクスブリックに隣接して配置される。支持回路は、テスターエレクトロニクスブリックの、別々の面又は同じ面に結合されてもよい、電力回路及び／又はデータバス回路を含んでもよい。ＤＩＢと支持回路との間に位置する熱伝達装置（３１５）は、テスターエレクトロニクスブリックを冷却するために設けられる。テスターエレクトロニクスブリックは、縁部が、テスターエレクトロニクスブリックのインタフェース面を全体的に画定するように配列されるマルチチップモジュール（３１０）を含んでもよい。これらの面は、ＤＩＢに取り付けられるＤＩＢインタフェース面（３０５ｄ）、データバスインタフェース面（３０５ｓ）、電力インタフェース面、及び熱伝達インタフェース面（３１５）を含んでもよい。接点（３２５）は、ＭＣＭの縁部に位置してもよい。

Description

デバイスインタフェースボード（ＤＩＢ）に取り付けられるテスターエレクトロニクスブリックを有する試験ヘッドを含む自動試験装置に関する。

自動試験装置すなわちＡＴＥは、通常、集積回路、すなわち、メモリ、マイクロプロセッサ等のような被試験デバイス(device under test)すなわちＤＵＴを試験するのに使用される。現在のＡＴＥアーキテクチャは、テスターメインフレーム及び試験ヘッドを含む。テスターメインフレームは、電力システム、冷却、及び制御回路を含む。試験ヘッドは、試験回路のほとんどを含み、テスターメインフレームから分離される。試験ヘッドは、被試験デバイスに接触する。

最新の半導体デバイスは、通常、３２本から１０００本以上に及ぶピンを有し、デバイスの動作を徹底的に検証するために、半導体テスターにおいて、対応する数のチャネルを必要とする。各チャネルは、通常、ＤＵＴ上のピンへ／から試験信号を送信／受信するために、必要なエレクトロニクスを有する信号経路を含む。従来のテスターでは、テスターの部品密度を最大にし、且つ、サイズを最小にするために、チャネルは、プリント回路基板上に形成され、試験ヘッド内に存在するラック内に収容されることが多い。

試験ヘッドは、通常、１０〜３０枚のチャネルカードを含む。各チャネルカードは、数個のチャネルを有する。チャネルカードは、同軸ケーブルを介して、デバイスインタフェースボードすなわちＤＩＢに接続される。同軸ケーブルは、チャネルカードの縁部からＤＩＢに接続される。ＤＩＢは、ＤＵＴへ／からの信号の経路を制御する。

同軸ケーブルは、通常、長さが約２フィートである。現在の技術水準のケーブルに関する１つの欠点は、ケーブルが、高周波において試験性能を制限する可能性があることである。さらに、高性能ケーブルは、テスターの全体のコストにかなりの費用を付加する。典型的なシステムでは、何千本もの同軸ケーブルが存在するであろう。テスターのコストを増やすことに加えて、同軸ケーブルは、試験ヘッドの重量の一因となり、試験ヘッド内でかなりの量の空間を必要とする。

半導体製造者にとっての重要な問題は、試験に利用可能な制限された床面積の使用をどのように最大にするかである。通常、埃又は破片による故障の可能性を最小にするために、半導体デバイスを試験している間に、厳しい清浄要求が課される。こうした要求を満たすために、自動試験装置は、特定の用途に応じて粒子のサイズ及び数を最小にする高性能なクリーンルーム内に存在する。クリーンルームを動作させ、維持するのに必要なコストのために、クリーンルーム床面積を最大にすることが、製造コストを最小にするのに必須である。

発明の概要

いくつかの実施形態では、デバイスインタフェースボードに取り付けられるテスターエレクトロニクスブリックを有する試験ヘッドを含む自動試験装置が提供される。支持回路は、テスターエレクトロニクスブリックに隣接し、デバイスインタフェースボードに対向して配置される。支持回路は、電力回路及び／又はデータバス回路を含んでもよい。電力回路及びデータバス回路は、テスターエレクトロニクスブリックの、別々の面又は同じ面に結合されてもよい。デバイスインタフェースボードと支持回路との間に位置する熱伝達装置は、テスターエレクトロニクスブリックを冷却するために設けられてもよい。

テスターエレクトロニクスブリックは、ユニットとして一体に固定されたマルチチップモジュールを含んでもよく、マルチチップモジュールは、デバイスインタフェースボードに垂直に取り付けられる。いくつかの実施形態では、マルチチップモジュールは、縁部が、テスターエレクトロニクスブリックのインタフェース面を全体的に画定するように配列される。これは、デバイスインタフェースボードに取り付けられるＤＩＢインタフェース面、データバスインタフェース面、電力インタフェース面、及び熱伝達インタフェース面を含んでもよい。

いくつかの実施形態では、接点が、マルチチップモジュールの縁部に位置してもよい。そのため、いくつかの実施形態では、ＤＩＢインタフェース面は、マルチチップモジュールのＤＩＢ縁部において電気接点を有する。したがって、いくつかの実施形態では、圧縮性コネクタが、テスターエレクトロニクスブリックをデバイスインタフェースボードに取り付けるのに使用されてもよい。

いくつかの実施形態では、データバスが、データバスインタフェース面においてテスターエレクトロニクスブリックに結合されてもよい。一実施形態では、可撓性プリント回路基板が、データバスを提供するために、マルチチップモジュールのデータバス縁部にはんだ付けされる。代替の一実施形態では、データバスを提供するために、マルチチップモジュール間で、且つ、データバスインタフェース面に隣接して、インターポーザが位置してもよい。

或る実施形態では、熱インタフェース面は、マルチチップモジュール間に位置する部分及びマルチチップモジュールを越えて位置する突出部を有する熱伝達装置を有する。熱伝達装置のいくつかの実施形態では、マルチチップモジュールによって取り付けられる、ヒートパイプ、冷却板、ヒートシンク、フィン等を含んでもよい。冷却ラインは、テスターエレクトロニクスブリックの熱伝達インタフェース面に隣接して配置されてもよい。冷却ラインは、所望であれば、デバイスインタフェースボードによって取り付けられてもよい。いくつかの実施形態は、冷却ラインに突出部を固定するため、ロック機構、すなわち、締りばめ(interference fit)、固定具（fastener）等を備えてもよい。

本発明の特徴及び利点は、以下の説明、特許請求の範囲、及び添付の図面に関連してよりよく理解されるであろう。

図１は、試験ヘッド１００用のチャネルカード１１０の従来構成の等角図である。ピンエレクトロニクス（図示せず）が、チャネルカード１１０上に位置する。ピンエレクトロニクス信号は、ＤＩＢ１２０への、及び／又は、ＤＩＢ１２０からの通信のために、チャネルカード１１０のそれぞれの１つの縁部１１５を通して経路制御される。さらに、ピンエレクトロニクスとテスターメインフレーム（図示せず）との間の制御信号用、及び、異なるチャネルカード１１０間の通信用のデータバスライン（図示せず）が、チャネルカード１１０のそれぞれの縁部１１５において相互接続される。さらに、試験ヘッド電力は、通常、チャネルカード１１０のそれぞれの縁部１１５を介してチャネルカード１１０に供給される。電源回路（図示せず）は、通常、チャネルカード１１０上に位置する。必要な場合、冷却ライン（図１では示さず）は、チャネルカード１１０のそれぞれの縁部１１５に隣接してチャネルカード１１０に供給される。

ＤＩＢ１２０とチャネルカード１１０との間には、分配エリア１３０がある。チャネルカード１１０上のピンエレクトロニクスとＤＩＢ１２０との間で伝達される信号は、チャネルカード１１０とＤＩＢ１２０を接続する分配エリア１３０にまたがる同軸導体（図示せず）を介して結合される。先に説明したように、チャネルカード１１０をＤＩＢ１２０に接続するのに、通常、６０．９６〜９１．４４ｃｍ（２〜３フィート）以上の同軸布線(coaxial cabling)が必要とされる。

図２は、本発明の一実施形態による試験ヘッド２００の等角図を示す。この実施形態では、試験ヘッド２００は、ＤＩＢ２２０上に取り付けられる複数のテスターエレクトロニクスブリック２０５を含む。電源（図示せず）を含むことができる支持回路２３０は、テスターエレクトロニクスブリック２０５とＤＩＢ２２０との間に設置されることなく、ＤＩＢ２２０に隣接して位置してもよい。

図３は、テスターエレクトロニクスブリック３０５の一実施形態の等角図を示す。図示の実施形態では、テスターエレクトロニクスブリックは、ユニットとして一体に保持される、いくつかのＭＣＭ又はマルチチップモジュール３１０を含む。そのため、テスターエレクトロニクスブリック３０５は、ユニットとして、試験ヘッド内に据え付けても、試験ヘッドと置換しても、及び／又は、試験ヘッドから取り外してもよい。いくつかの実施形態では、マルチチップモジュール３１０は、分離可能な結合機構（図示せず）によって一体に固定してもよい。たとえば、マルチチップモジュール３１０を一体に保持するために、ボルト、ねじ、ブラケット、相互ロック用固定具、又は、他の固定具が、使用される。さらに他の実施形態では、マルチチップモジュール３１０は、はんだ、接着剤等のような他の固定具によって一体に結合してもよい。

マルチチップモジュール３１０は、ピンエレクトロニクス、インターポーレータエレクトロニクス、データフォーマッタエレクトロニクス、パターン生成エレクトロニクス、データ記憶装置、又は自動試験機能を実施するのに必要とされる任意の他の回路を提供してもよい。現在入手可能な単一マルチチップモジュールは、３２個以上のチャネル用のテスターエレクトロニクスを提供することができる。たとえば、ＭＣＭは、ニューヨーク州イーストフィッシュキル(East Fishkill, NY)のIBM Corporationから、カルフォルニア州サンジエゴ(San Diego, CA)のKyocera Inc.から、又は他の業者から入手できる。

マルチチップモジュール３１０は、ワイヤトレースの層（図示せず）が内部に埋め込まれている、剛性プリント回路基板で形成されてもよい。試験信号が、テスターエレクトロニクスブリック３０５のＤＩＢインタフェース面３０５ｄを通してＤＩＢ（図６及び図７に示す）に経路制御される。ＤＩＢ信号が、ＤＩＢ上の接点と結合するための、ＤＩＢインタフェース面３０５ｄにおけるマルチチップモジュール３１０の縁部上の又は縁部に隣接した接点３２５に、マルチチップモジュール３１０を通して経路制御することができる。こうして、ＤＩＢインタフェース面３０５ｄは、ＤＩＢに取り付けることができる。テスターエレクトロニクスブリック３０５は、チャネルカードの従来のラックより小さく製造することができるため、テスターエレクトロニクスブリック−ＤＩＢインタフェースにおける膨張及び／又は移動の量が比較的少ない。したがって、いくつかの実施形態では、テスターエレクトロニクスブリック３０５は、ペンシルバニア州ハリスバーグ(Harrisburg, PA)のTyco Electronics Corporation（http://www.tycoelectronics.com）によって生産された金属粒子インターコネクトすなわちＭＰＩ等の金属含浸圧縮性エラストマー又はニュージャージ州カートレト(Cartlet, NJ)のFujipoly America, Corp. （http:// www.fujipoly.com）から入手可能なもの等の他のエラストマーコネクタを介してＤＩＢに取り付けられてもよい。テスターエレクトロニクスブリック３０５は、ポゴピン、柔軟（コンプライアント）コネクタ、可撓性コネクタ、圧縮性コネクタ、はんだ、又は他の接続手段を含む、多くの接続手段を介してＤＩＢに取り付けてもよい。

いくつかの実施形態では、データバスインタフェース３０５ｓが、テスターエレクトロニクスブリック３０５の一方の面に位置する。データバスインタフェース３０５ｓは、マルチチップモジュール３１０間の通信を可能にする。さらに、メインフレーム（図示せず）又は他のコントローラからの制御信号は、所望であれば、データバスインタフェース３０５ｓを通して供給してもよい。

データバスインタフェース３０５ｓは、マルチチップモジュール３１０のそれぞれから延びて、マルチチップモジュール３１０間で、データバス（図示せず）を設ける、すなわち、データバスに付属する(attach to)ように取り付けられる可撓性プリント配線基板コネクタ３４０を含んでもよい。図示されない他の実施形態では、データバスの相互接続 (図示せず)を可能にする、及び／又は、提供するために、従来のコネクタを、マルチチップモジュール３１０に結合してもよい。さらに別の実施形態では、マルチチップモジュール３１０の隣接面間の相互接続を提供するために、ＭＰＩ等のエラストマーコネクタが、マルチチップモジュール３１０間に位置してもよい。他の接続手段が可能である。

支持回路インタフェース３０５ｔが、テスターエレクトロニクスブリック３０５の一方の面に位置する。接点３３５が、支持回路インタフェース３０５ｔにおいて、マルチチップモジュール３１０の縁部上又は縁部に隣接して位置してもよい。支持回路（図示せず）は、圧縮性コネクタ（図示せず）、たとえば、ＭＰＩ等のエラストマーコネクタを介して、又は、他の相互接続手段によって、テスターエレクトロニクスブリック３０５と相互接続されてもよい。支持回路は、電源、試験ヘッド制御回路、クロック分配回路等を含んでもよい。代替の実施形態では、支持回路は、データバス回路を含んでもよい。しかし、テスターエレクトロニクスブリック３０５の別々の面３０５ｔ及び３０５ｓを通して電力及び通信信号を提供することは、電力信号と通信信号との間の干渉を抑制する。

マルチチップモジュールは、密に実装された回路を有し、かなりの量の熱を生成する場合がある。したがって、冷却板３１５等の熱伝達装置は、マルチチップモジュール３１０から熱を伝導させるために取り付けてもよい。マルチチップモジュールによって生成された熱を消散させるために、冷却板３１５は、冷却ライン（図示せず）を介して冷却液が供給されるか、又は、その他の方法で冷却液供給システム（図示せず）に結合されてもよい。他の実施形態では、ヒートパイプ、ヒートシンク、フィン、又は他の熱伝達装置が、マルチチップモジュール３１０間に位置してもよい。冷却液ラインは、ヒートパイプ、ヒートシンク、フィン等に、直接的に又は間接的に、結合されてもよい。いくつかの実施形態では、熱伝達装置は、所望であれば、スプレー蒸発冷却(spray evaporation cooling)、又は、浸漬冷却(immersion cooling)を含むことが可能である。熱伝達インタフェースは、たとえば、対流的又は伝導的熱消散を容易にするために、マルチチップモジュール３１０を越えて延びてもよい。

図４は、本発明の一実施形態によるテスターエレクトロニクスブリックの側面図を示す。この実施形態では、ヒートパイプ４３５が、マルチチップモジュール４１０を越えて延びる。テスターエレクトロニクスブリック４０５のＤＩＢインタフェース面４０５ｄは、ピンエレクトロニクスとＤＩＢとの間の同軸布線又は他のケーブルを必要とすることなく、ＤＩＢ（図示せず）に結合してもよい。支持回路インタフェースは、データバスインタフェース４０５ｓが、マルチチップモジュール４１０の面に沿って位置する状態で、ＤＩＢインタフェース４０５ｄとデータバスインタフェース４０５ｓとの間で、ＤＩＢインタフェース４０５ｄに対向して位置してもよい。いくつかの実施形態では、データバス布線及び／又はボードによる、或いは、支持布線及び／又はボードによる、テスターエレクトロニクスブリック４１５のＤＩＢへの取り付けを容易にするために、１つ又は複数のタブ（図示せず）が、マルチチップモジュール４１０から延びてもよい。

信号、すなわち、電力、データバス、及びＤＵＴを分離すること、及び、それらをマルチチップモジュール４１０の異なる複数の縁部に経路制御することは、信号全てを単一縁部に経路制御することに比べて、ボードサイズの大幅な低減を可能にする。単一縁部インタフェースチャネルカードと比較して、縁部空間をより効率的に利用することに加えて、信号タイプを分離する。これによって、ＤＩＢに供給される信号が、ＤＵＴ信号に限定されることが可能になる。ＤＩＢ上での信号数の低減は、ＤＩＢのサイズの低減を可能にする。しかし、いくつかの実施形態では、信号の一部、たとえば、マルチチップモジュール間の信号、制御信号、電力信号等を、ＤＩＢを通してテスターエレクトロニクスブリックに経路制御することが可能である。

テスターエレクトロニクスブリックをＤＩＢ上に取り付けることによって、ピンエレクトロニクスを結合する同軸布線をなくすことができる。結果として、テスターエレクトロニクスブリックは、従来のチャネルカードと比較して、試験ヘッドのサイズ及び重量の大幅な低減を可能にする。これは、試験ヘッドのサイズ及び重量を低減するだけでなく、機械的接続部が少数であるために、信頼性を改善する。テスターエレクトロニクスブリックは、ＤＵＴとピンエレクトロニクス回路との間の信号経路長の低減を可能にし、寄生キャパシタンス、インピーダンス不整合、及び信号経路に沿った遷移時間が低減される。

さらに、マルチチップモジュール４１０がそれぞれ、それぞれが、複数チャネル用のエレクトロニクスを有するいくつかのダイ（die）（図示せず）を有することができるため、エレクトロニクス通信の多くは、ダイ内に、及び／又は、マルチチップモジュール４１０上に含めることができる。これは、信号経路長及びボード−ボード相互接続の数を低減し、寄生キャパシタンスを低減させ、信頼性を改善する。

図５は、本発明の一実施形態によるテスターエレクトロニクスブリック５０５の平面図を示す。マルチチップモジュール５１０は、一体に実装することができる、いくつかのチップ又はダイ５５０を含んでもよい。又は、マルチチップモジュール５１０は、ボードすなわち基板に固定された別々のパッケージ内の１つ又は複数のダイ５５０であってもよい。いくつかの実施形態では、複数のダイ５５０が、パッケージが無い状態で、ボード又は基板に取り付けられてもよい。マルチチップモジュール５１０は、積重ねられた(stack)ダイ５５０を含んでもよい。積重ね式ダイのマルチチップモジュールの可能性のある多くの変形形態のうちの１つの変形形態は、その全体が参照により本明細書に援用される、「MINIATURE 3D MULTI-CHIP MODULE」という名称の、Bryan他によって、２００２年７月３０日に発行された米国特許第６，４２６，５５９号に示される。

バスインタフェース５０５ｓにおいて、インターポーザ５４０が、マルチチップモジュール５１０間のバス相互接続を提供する。いくつかの実施形態では、バスインタフェース５０５ｓはまた、同じマルチチップモジュール上のダイ５５０間、及び、異なるマルチチップモジュール５１０間の相互接続を提供してもよい。インターポーザ５４０は、金属含浸圧縮性エラストマー、又は、プリント回路基板等のような剛性インターコネクトで形成してもよい。この実施形態では、ヒートパイプ５３５が、熱伝達装置を提供するために、ダイ５５０に接触することが示される。

図６は、本発明の１つの可能性のある実施形態による、ＤＩＢ６２０上に取り付けられるテスターエレクトロニクスブリック６０５の部分切取平面図である。この実施形態では、テスターエレクトロニクスブリック６０５は、ウェハ、チップ、ダイ等のようなＤＵＴ６４５の周りで、ＤＩＢ６２０上に配列される。テスターエレクトロニクスブリック６０５は、ＤＩＢ６２０に取り付けられる。電気インターコネクト線６２５は、ＤＩＢを通してＤＵＴ６４５に経路制御される。図６では、データバスインタフェース又は電力インタフェースが示されない。

いくつかの実施形態では、それぞれが、３２個のチャネルダイを有する８個のマルチチップモジュールを有する、テスターエレクトロニクスブリック６０５のうちの８個は、ＤＩＢ上で２，０４８個のチャネルを提供するのに十分である。したがって、本発明のいくつかの実施形態は、従来の試験ヘッドについてのサイズ及び重量の少なくとも一桁の低減を提供することができることが予想される。

図６の実施形態では、テスターエレクトロニクスブリック６０５はそれぞれ、冷却液ライン６７０に熱的に結合する熱伝達インタフェース６３５を有する。この実施形態に示すように、熱伝達インタフェースは、冷却液ライン６７０に取り付けられるか、又は、冷却液ライン６７０から延びる突出部６７５と機械的にロックする、突出部６３５、すなわち、フィン、プレート等を有する。熱伝達インタフェース６３５の突出部は、冷却液ライン６７０の突出部６７５と干渉性ロック(interference lock)を形成してもよい。ボルト又はピン（図示せず）等の機械的ロックが、所望であれば、テスターエレクトロニクスブリック６０５の熱伝達インタフェースの突出部６３５を、冷却液ライン６７０の突出部６７５に固定するのに利用してもよい。

いくつかの実施形態では、冷却液ライン６７０は、テスターエレクトロニクスブリック６０５をＤＩＢ６２０に固定することによって、構造的剛性を提供するのに利用してもよい。そのため、いくつかの実施形態では、冷却液ライン６７０は、ＤＩＢ６２０及びテスターエレクトロニクスブリック６０５に固定してもよい。さらに、冷却液構造６７０及び６７５は、電力、データバス、又は他の支持回路（図６では示さず）を支持するのに使用することができる。いくつかの実施形態では、テスターエレクトロニクスブリック６０５に剛性を持たせるために、セラミックマルチチップモジュールを利用することができる。

図７は、本発明の１つの可能性のある代替の実施形態による、ＤＩＢ７２０上に取り付けられるテスターエレクトロニクスブリック７０５の部分切取平面図である。この実施形態では、テスターエレクトロニクスブリック７０５は、実装されたＤＵＴ（図示せず）のトレイの試験を容易にするために、ＤＩＢ７２０上で列に配列される。熱伝達インタフェース７３５は、冷却液ライン７７５と機械的に結合するための、冷却液ライン７７５の凹部内に延びる突出部を含む。

いくつかの実施形態では、テスターエレクトロニクス機能は、テスターエレクトロニクスブリック内にまとめられてもよい。したがって、いくつかの実施形態では、複数の異なる機能を実施するテスターエレクトロニクスブリックを設けることが可能である。同様に、いくつかのテスターエレクトロニクスブリックは、高性能信号を提供する場合があり、一方、他のテスターエレクトロニクスブリックは、所望であれば、コストが安い低性能信号を提供することができる。

いくつかの実施形態に関連して本発明を述べたが、今や、当業者には変更が自明であろう。したがって、本発明は、特許請求の範囲において要件とされる以外は、開示される実施形態に限定されない。

試験ヘッド用のチャネルカードの従来構成の等角図である。本発明の一実施形態による試験ヘッドの等角図である。テスターエレクトロニクスブリックの一実施形態の等角図である。本発明の一実施形態によるテスターエレクトロニクスブリックの側面図である。本発明の一実施形態によるテスターエレクトロニクスブリックの平面図である。本発明の１つの可能性のある実施形態による、デバイスインタフェースボード上に取り付けられるテスターエレクトロニクスブリックの部分切取平面図である。本発明の１つの可能性のある代替の実施形態による、デバイスインタフェースボード上に取り付けられるテスターエレクトロニクスブリック７０５の部分切取平面図である。

Claims

自動試験装置であって、
ａ）試験ヘッドを備え、該試験ヘッドは、
（ｉ）デバイスインタフェースボードと、
（ｉｉ）それぞれが、前記デバイスインタフェースボードに垂直に取り付けられるマルチチップモジュールを備えるテスターエレクトロニクスブリックと、
（ｉｉｉ）前記デバイスインタフェースボードに対向する前記テスターエレクトロニクスブリックに隣接して配置される支持回路と、
を備える自動試験装置。
前記支持回路は電力回路を含む、請求項１に記載の自動試験装置。
前記支持回路はデータバスを含む、請求項２に記載の自動試験装置。
前記デバイスインタフェースボードと前記支持回路との間に延びる前記テスターエレクトロニクスブリックの面に結合されるデータバスをさらに備える、請求項２に記載の自動試験装置。
前記支持回路は、前記デバイスインタフェースボードに対向する面において前記テスターエレクトロニクスブリックに結合される、請求項１に記載の自動試験装置。
前記デバイスインタフェースボードと前記支持回路との間に位置する前記テスターエレクトロニクスブリックに関係する熱伝達装置をさらに備える、請求項１に記載の自動試験装置。
自動試験装置であって、
ａ）試験ヘッドを備え、該試験ヘッドは、
（ｉ）デバイスインタフェースボードと、
（ｉｉ）ユニットとして一体に固定され、前記デバイスインタフェースボードに垂直に取り付けられるマルチチップモジュールを備えるテスターエレクトロニクスブリックと、
を備える自動試験装置。
前記マルチチップモジュール間に延びる熱伝達装置をさらに備える、請求項７に記載の自動試験装置。
前記テスターエレクトロニクスブリックは、該テスターエレクトロニクスブリックの支持回路インタフェース面において該テスターエレクトロニクスブリックに結合される支持回路をさらに備える、請求項８に記載の自動試験装置。
前記支持回路インタフェースは、前記ＤＩＢインタフェース面に対向して位置する、請求項９に記載の自動試験装置。
前記支持回路は電力回路を含む、請求項１０に記載の自動試験装置。
前記支持回路はデータバスを含む、請求項１０に記載の自動試験装置。
前記支持回路は電力回路を含む、請求項１２に記載の自動試験装置。
前記テスターエレクトロニクスブリックは、
ａ）データバスインタフェース面と、
ｂ）電力インタフェース面とをさらに備える、請求項８に記載の自動試験装置。
前記電力インタフェース面は、前記ＤＩＢインタフェース面に対向して位置する、請求項１４に記載の自動試験装置。
前記試験ヘッドは、前記デバイスインタフェースボードに取り付けられる複数の前記テスターエレクトロニクスブリックをさらに備える、請求項７に記載の自動試験装置。
自動試験装置であって、
ａ）試験ヘッドを備え、該試験ヘッドは、
（ｉ）デバイスインタフェースボードと、
（ｉｉ）テスターエレクトロニクスブリックとを備え、該テスターエレクトロニクスブリックは、
（１）縁部を有し、該縁部が、前記テスターエレクトロニクスブリックのインタフェース面を概して画定するように配列されるマルチチップモジュールと、
（２）前記デバイスインタフェースボードに取り付けられるＤＩＢインタフェース面と、
（３）データバスインタフェース面と、
（４）電力インタフェース面と、
（５）熱伝達インタフェース面とを備える、自動試験装置。
前記ＤＩＢインタフェース面は、前記マルチチップモジュールのＤＩＢ縁部において電気接点を備える、請求項１７に記載の自動試験装置。
前記ＤＩＢインタフェース面は、圧縮性コネクタを介して前記デバイスインタフェースボードに取り付けられる、請求項１７に記載の自動試験装置。
前記ＤＩＢインタフェース面は、前記マルチチップモジュールのＤＩＢ縁部上に接点を有する、請求項１９に記載の自動試験装置。
前記データバスインタフェース面において前記テスターエレクトロニクスブリックに結合されるデータバスをさらに備える、請求項１７に記載の自動試験装置。
前記データバスインタフェース面において前記マルチチップモジュールに結合される可撓性プリント回路基板をさらに備える、請求項２１に記載の自動試験装置。
前記可撓性プリント回路基板は、前記マルチチップモジュールにはんだ付けされる、請求項２１に記載の自動試験装置。
前記データバスインタフェース面に隣接する前記マルチチップモジュール間で結合されるインターポーザをさらに備える、請求項２１に記載の自動試験装置。
前記電力インタフェース面において前記マルチチップモジュールに結合される電力回路をさらに備える、請求項１７に記載の自動試験装置。
前記マルチチップモジュールに関係する熱伝達装置をさらに備える、請求項１７に記載の自動試験装置。
前記熱伝達装置は、
ａ）前記マルチチップモジュール間に位置する部分と、
ｂ）前記マルチチップモジュールを越えて延びる突出部と、
を備える、請求項２６に記載の自動試験装置。
前記テスターエレクトロニクスブリックの前記熱伝達インタフェース面に隣接する冷却ラインをさらに備える、請求項２７に記載の自動試験装置。
前記突出部を前記冷却ラインに固定するロック機構をさらに備える、請求項２８に記載の自動試験装置。
前記冷却ラインは、前記デバイスインタフェースボードによって取り付けられる、請求項２８に記載の自動試験装置。
前記熱伝達装置は、（１）ヒートパイプ、（２）冷却板、（３）ヒートシンク、又は、（４）前記マルチチップモジュール間に取り付けられるフィンのうちの少なくとも１つを含む、請求項２６に記載の自動試験装置。
前記熱伝達装置は、
ａ）前記テスターエレクトロニクスブリックの前記熱伝達インタフェース面に隣接する前記デバイスインタフェースボードによって取り付けられる冷却ラインと、
ｂ）前記マルチチップモジュール間に位置し、該マルチチップモジュールを越えて延び、前記冷却ラインと相互ロックする突出部を備えるヒートパイプと、
を備える、請求項２６に記載の自動試験装置。
前記テスターエレクトロニクスブリックは、前記電力インタフェース面が、前記ＤＩＢインタフェース面に対向して位置し、前記バスインタフェース面が、前記熱伝達インタフェース面に対向するように構成される、請求項１７に記載の自動試験装置。
前記テスターエレクトロニクスブリックの前記熱伝達インタフェース面に隣接する冷却ラインを備える前記マルチチップモジュールに関係する熱伝達装置をさらに備え、該熱伝達装置は、前記デバイスインタフェースボードと前記電力回路との間に配置されて、該デバイスインタフェースボードの上で該電力回路を支持することを可能とする、請求項１７に記載の自動試験装置。
ユニットとして一体に固定される前記マルチチップモジュールをさらに備える、請求項１７に記載の自動試験装置。
前記試験ヘッドは、前記デバイスインタフェースボードに取り付けられる複数の前記テスターエレクトロニクスブリックをさらに備える、請求項１７に記載の自動試験装置。
自動試験装置用の試験ヘッドにおいて使用するためのテスターエレクトロニクスブリックであって、一体に固定された複数のマルチチップモジュールを備え、前記テスターエレクトロニクスブリックの１つの面は、デバイスインタフェースボード上に取り付けるように適応されている、テスターエレクトロニクスブリック。
前記複数のマルチチップモジュールの間に配置される熱伝達装置をさらに備える、請求項３７に記載のテスターエレクトロニクスブリック。
前記熱伝達装置は、前記複数のマルチチップモジュールの間から延びて、前記テスターエレクトロニクスブリックの１つの面において熱交換インタフェースが形成される、請求項３８に記載のテスターエレクトロニクスブリック。
前記熱伝達装置は、冷却液ラインに結合するように適応されている、請求項３９に記載のテスターエレクトロニクスブリック。
前記テスターエレクトロニクスブリックの１つの面に位置する支持回路インタフェースをさらに備える、請求項４０に記載のテスターエレクトロニクスブリック。
前記テスターエレクトロニクスブリックの１つの面に位置するデータバスインタフェースをさらに備える、請求項４１に記載のテスターエレクトロニクスブリック。
前記テスターエレクトロニクスブリックの１つの面に位置する支持回路インタフェースをさらに備える、請求項３７に記載のテスターエレクトロニクスブリック。
前記支持回路インタフェースは、前記デバイスインタフェースボードに対向するテスターエレクトロニクスブリックの１つの面に位置する、請求項４３に記載のテスターエレクトロニクスブリック。
テスターエレクトロニクスブリックの１つの面に位置するデータバスインタフェースをさらに備える、請求項３７に記載のテスターエレクトロニクスブリック。
前記複数のマルチチップモジュールは、前記テスターエレクトロニクスブリック用のインタフェース面を設けるように配列され、該インタフェース面は、
ａ）前記デバイスインタフェースボードによって前記複数のマルチチップモジュールの垂直取り付けを可能にするように適応されたＤＩＢインタフェース面と、
ｂ）データバスと結合するように適応されたデータバスインタフェース面と、
ｃ）電力回路と結合するための電力インタフェース面と、
ｄ）熱交換を可能にするように適応された熱伝達インタフェース面と、
を備える、請求項３７に記載のテスターエレクトロニクスブリック。
前記ＤＩＢインタフェース面は、柔軟なコネクタを介して前記デバイスインタフェースボードに結合するように適応されている、請求項４６に記載のテスターエレクトロニクスブリック。
前記複数のマルチチップモジュールのそれぞれの間に延びる熱伝達装置をさらに備える、請求項４６に記載のテスターエレクトロニクスブリック。
前記電力インタフェース面が、前記ＤＩＢインタフェース面に対向して位置し、前記データバスインタフェース面が、前記熱伝達インタフェース面に対向して位置する、請求項４６に記載のテスターエレクトロニクスブリック。