JP2008310595A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008310595A5 JP2008310595A5 JP2007157870A JP2007157870A JP2008310595A5 JP 2008310595 A5 JP2008310595 A5 JP 2008310595A5 JP 2007157870 A JP2007157870 A JP 2007157870A JP 2007157870 A JP2007157870 A JP 2007157870A JP 2008310595 A5 JP2008310595 A5 JP 2008310595A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- electronic device
- portable electronic
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims 5
- 238000000034 method Methods 0.000 claims 3
- 238000007781 pre-processing Methods 0.000 claims 3
- 230000001276 controlling effect Effects 0.000 claims 1
Claims (12)
- 外部装置から供給されるコマンドに応じて動作する携帯可能電子装置において、
複数ビット長の第1のデータを格納する第1の記憶手段と、
当該携帯可能電子装置の状態を示す情報として、前記第1の記憶手段に記憶されている前記第1のデータ、あるいは、前記第1のデータとは異なる第2のデータの何れかを格納する第2の記憶手段と、
前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかと一致するか否かを判断する判断手段と、
この判断手段により前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかと一致すると判断した場合、前記第2の記憶手段に記憶されている内容に応じて外部装置から供給されるコマンドに対応する本処理を実行する実行手段と、
を有することを特徴とする携帯可能電子装置。 - さらに、乱数を生成する乱数生成手段を有し、
前記第1の記憶手段は、前記乱数生成手段により生成された乱数に基づくデータを第1のデータとして格納する、
ことを特徴とする前記請求項1に記載の携帯可能電子装置。 - 前記乱数生成手段は、互いに異なる2つの乱数を生成し、
前記第1の記憶手段は、前記乱数生成手段により生成された一方の乱数に基づく第1のデータと前記乱数生成手段により生成された他方の乱数に基づく第2のデータとを記憶する、
ことを特徴とする前記請求項2に記載の携帯可能電子装置。 - さらに、前記判断手段により前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかとも一致しないと判断した場合、当該携帯可能電子装置の動作を停止する停止手段を有することを特徴とする前記請求項1又は3に記載の携帯可能電子装置。
- さらに、前記判断手段により前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかとも一致しないと判断した場合、前記第2の記憶手段に異常が発生していることを示す情報を前記外部装置へ送信するエラー処理手段を有することを特徴とする前記請求項1又は3に記載の携帯可能電子装置。
- さらに、前記外部装置から受信したコマンドに対応する処理を実行するための実行条件をチェックし、そのチェック結果を前記第2の記憶手段に記憶する処理を行う前処理手段を有する、
ことを特徴とする前記請求項1乃至5に記載の携帯可能電子装置。 - さらに、各種のデータを記憶する第3の記憶手段と、
前記第3の記憶手段に記憶されている各種のデータに対するアクセス権を示す情報を前記第2の記憶手段に格納する処理を行う前処理手段と、を有する、
ことを特徴とする前記請求項1乃至5に記載の携帯可能電子装置。 - さらに、使用者を認証する認証手段を有し、
前記前処理手段は、前記認証手段により認証が成功した使用者に対する各種のデータに対するアクセス権を示す情報を前記第2の記憶手段に格納する処理を行う、
ことを特徴とする前記請求項7に記載の携帯可能電子装置。 - 前記判断手段は、前記第2の記憶手段に記憶されているデータが前記第1のデータと一致する場合に第1の状態であることを示す信号を出力し、前記第2の記憶手段に記憶されているデータが前記第2のデータと一致する場合には第2の状態であることを示す信号を出力し、前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れとも一致しない場合にはエラー状態であることを示す信号を出力する比較回路である、
ことを特徴とする前記請求項1乃至8に記載の携帯可能電子装置。 - 前記第2の記憶手段は、第1のデータあるいは第2のデータを格納するための複数のフラグを有し、
前記第1の記憶手段は、前記第2の記憶手段の各フラグに対応する種々の第1のデータを格納する、
ことを特徴する前記請求項1乃至9に記載の携帯可能電子装置。 - 外部装置から供給されるコマンドに応じて動作する携帯可能電子装置に用いられる制御方法であって、
複数ビット長の第1のデータを第1の記憶手段に格納しておき、
当該携帯可能電子装置の状態を示す情報として、前記第1の記憶手段に記憶されている前記第1のデータ、あるいは、前記第1のデータとは異なる第2のデータの何れかを前記第2の記憶手段に格納し、
前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかと一致するか否かを判断し、
この判断により前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかと一致すると判断した場合、前記第2の記憶手段に記憶されている内容に応じて外部装置から供給されるコマンドに対応する本処理を実行する、
ことを特徴とする携帯可能電子装置の制御方法。 - 外部装置から供給されるコマンドに応じて動作するICカードにおいて、
複数ビット長の第1のデータを格納する第1の記憶手段と、当該携帯可能電子装置の状態を示す情報として、前記第1の記憶手段に記憶されている前記第1のデータ、あるいは、前記第1のデータとは異なる第2のデータの何れかを格納する第2の記憶手段と、前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかと一致するか否かを判断する判断手段と、この判断手段により前記第2の記憶手段に記憶されているデータが前記第1のデータあるいは前記第2のデータの何れかと一致すると判断した場合、前記第2の記憶手段に記憶されている内容に応じて外部装置から供給されるコマンドに対応する本処理を実行する実行手段とを具備するモジュールと、
前記モジュールを具備する本体と、
を有することを特徴とするICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157870A JP5019210B2 (ja) | 2007-06-14 | 2007-06-14 | 携帯可能電子装置、icカード、および携帯可能電子装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157870A JP5019210B2 (ja) | 2007-06-14 | 2007-06-14 | 携帯可能電子装置、icカード、および携帯可能電子装置の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008310595A JP2008310595A (ja) | 2008-12-25 |
JP2008310595A5 true JP2008310595A5 (ja) | 2010-04-30 |
JP5019210B2 JP5019210B2 (ja) | 2012-09-05 |
Family
ID=40238137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007157870A Active JP5019210B2 (ja) | 2007-06-14 | 2007-06-14 | 携帯可能電子装置、icカード、および携帯可能電子装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5019210B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5262941B2 (ja) * | 2009-04-10 | 2013-08-14 | ソニー株式会社 | 認証装置、認証方法、及びプログラム |
JP7020969B2 (ja) * | 2018-03-16 | 2022-02-16 | 株式会社東芝 | 携帯可能電子装置、及びicカード |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005027403A1 (ja) * | 2003-09-11 | 2005-03-24 | Renesas Technology Corp. | 情報処理装置 |
JP2005149438A (ja) * | 2003-11-20 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2007
- 2007-06-14 JP JP2007157870A patent/JP5019210B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106663472B (zh) | 非易失性存储器中的恢复算法 | |
US9317450B2 (en) | Security protection for memory content of processor main memory | |
US8843732B2 (en) | Mechanism for detecting a no-processor swap condition and modification of high speed bus calibration during boot | |
US9703622B2 (en) | Detection of data corruption in a data processing device | |
US9712166B2 (en) | Data generating device and authentication system | |
US8996933B2 (en) | Memory management method, controller, and storage system | |
TW201543265A (zh) | 用以確保存取保護計畫之裝置及方法 | |
US20130315397A1 (en) | System and method to scramble data based on a scramble key | |
JP5718373B2 (ja) | 不揮発性メモリのメモリブロックを検査する方法 | |
US20150095631A1 (en) | Systems and methods for binding a removable cryptoprocessor to an information handling system | |
WO2014203031A1 (en) | Device and method for executing a program, and method for storing a program | |
JP2009277174A (ja) | バス信号制御回路、及び、バス信号制御回路を備えた信号処理回路 | |
US8738919B2 (en) | Control of the integrity of a memory external to a microprocessor | |
US10824710B2 (en) | Method and device for authenticating application that requests access to memory | |
JP4896225B2 (ja) | 情報処理端末及び改ざん検証方法 | |
WO2015041701A1 (en) | Validate written data | |
JP2008310595A5 (ja) | ||
KR20230073915A (ko) | 에러체크 및 스크럽동작방법 및 이를 이용한 반도체시스템 | |
US20220237281A1 (en) | Anti-counterfeiting applications for advanced memories | |
JP2017126357A5 (ja) | ||
JP2019519858A5 (ja) | ||
CN103870745A (zh) | 电子设备和安全启动电子设备的方法 | |
US11086797B2 (en) | Systems and methods for restricting write access to non-volatile memory | |
US20090235365A1 (en) | Data access system | |
JP2018525712A (ja) | プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置 |