JP2008305838A - Semiconductor device and mounting structure thereof - Google Patents
Semiconductor device and mounting structure thereof Download PDFInfo
- Publication number
- JP2008305838A JP2008305838A JP2007149169A JP2007149169A JP2008305838A JP 2008305838 A JP2008305838 A JP 2008305838A JP 2007149169 A JP2007149169 A JP 2007149169A JP 2007149169 A JP2007149169 A JP 2007149169A JP 2008305838 A JP2008305838 A JP 2008305838A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- package
- elastic body
- interposer
- conductive elastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
本発明は、複数の半導体構造品(LSIパッケージやベアチップ)が組み込まれた半導体装置及びその実装構造に関し、特に実装高さが異なる複数の半導体構造品を有した半導体装置及びその実装構造に関する。 The present invention relates to a semiconductor device in which a plurality of semiconductor structure products (LSI package or bare chip) are incorporated and a mounting structure thereof, and more particularly to a semiconductor device having a plurality of semiconductor structure products having different mounting heights and a mounting structure thereof.
パッケージングされていない複数の半導体素子(ベアチップ)をインターポーザーに搭載したマルチチップモジュール(Multi Chip Module)の放熱技術が記載されている(例えば、特許文献1、2及び3参照)。
A heat dissipation technique of a multi-chip module (Multi Chip Module) in which a plurality of unpackaged semiconductor elements (bare chips) are mounted on an interposer is described (for example, see
また、基板上に実装された高さの異なる複数の半導体から発生する熱を放熱シートで放熱体に放熱する構造が記載されている(例えば、特許文献4参照)。 In addition, a structure is disclosed in which heat generated from a plurality of semiconductors mounted on a substrate at different heights is radiated to a heat radiating body using a heat radiating sheet (see, for example, Patent Document 4).
さらに、システムインパッケージ(System In Package:SIP)において、インターポーザーのLSI(Large Scale Integrated circuit)パッケージ実装側と反対側の面に、マザーボードに接続するための外部接続端子が設けられた構造が記載されている(例えば、非特許文献1参照)。
複数の半導体構造品(例えば、LSIパッケージやベアチップ)が組み込まれた半導体装置の一例として、システムインパッケージが知られている。システムインパッケージには、例えばマイクロコンピュータの機能を有する半導体素子を搭載したLSIパッケージ、及びダイナミックランダムアクセスメモリ(Dynamic Random Access Memory:DRAM)やスタティックランダムアクセスメモリ(Static Random Access Memory:SRAM)等のメモリの機能を有する半導体素子を搭載したLSIパッケージを複数個搭載しているものがある。 A system-in-package is known as an example of a semiconductor device in which a plurality of semiconductor structure products (for example, an LSI package and a bare chip) are incorporated. The system-in package includes, for example, an LSI package on which a semiconductor element having a microcomputer function is mounted, and a memory such as a dynamic random access memory (DRAM) or a static random access memory (SRAM). Some of them have a plurality of LSI packages on which semiconductor elements having the above functions are mounted.
これらの異なる機能を有する半導体素子を搭載したLSIパッケージは、それぞれがパッケージングされて外部との接続を可能にする接続端子が設けられている。各LSIパッケージは、それぞれの接続端子を介してプリント配線基板などから成るインターポーザーに実装及び接続されている。インターポーザーのLSIパッケージ実装側の表面と反対側の裏面には、システムインパッケージをマザーボード(実装基板)に接続するための外部接続端子が設けられている。 An LSI package on which these semiconductor elements having different functions are mounted is provided with a connection terminal that is packaged to enable connection to the outside. Each LSI package is mounted and connected to an interposer made of a printed wiring board or the like via respective connection terminals. An external connection terminal for connecting the system-in package to the mother board (mounting substrate) is provided on the back surface of the interposer opposite to the surface on the LSI package mounting side.
このようなシステムインパッケージでは、前記したように半導体素子の機能が異なる複数のLSIパッケージが搭載されているが、半導体素子の機能が異なると、半導体素子のサイズ、厚さや必要な端子数も機能に応じて増減するため、半導体素子を搭載するLSIパッケージの構造やサイズ、厚さも異なるようになる。さらに、市販されているLSIパッケージを購入してきて、それらをインターポーザー上に実装する場合、各LSIパッケージの高さが異なっている場合が多い。 In such a system-in-package, as described above, a plurality of LSI packages having different semiconductor element functions are mounted. However, when the semiconductor element functions are different, the size, thickness, and required number of terminals of the semiconductor element also function. Therefore, the structure, size, and thickness of the LSI package on which the semiconductor element is mounted are different. Furthermore, when purchasing commercially available LSI packages and mounting them on an interposer, the height of each LSI package is often different.
そのため、LSIパッケージをインターポーザーに実装した場合のLSIパッケージの実装高さ(インターポーザーのLSIパッケージ実装側の表面からLSIパッケージの放熱面までの高さ)がLSIパッケージ毎に異なるようになる。 For this reason, when the LSI package is mounted on the interposer, the mounting height of the LSI package (the height from the surface on the LSI package mounting side of the interposer to the heat radiation surface of the LSI package) differs for each LSI package.
また、このようなシステムインパッケージは、例えば、各種携帯用電子機器、エンジンコントロールユニットやカーナビゲーションシステム等の自動車用機器に搭載される。これらの機器では、高性能化、高機能化とともに小型化も要求されている。そのため、システムインパッケージ自体の小型化とともに、これを前記機器に実装した場合のマザーボードからの実装高さを低くするなど、実装密度も可能な限り小さくすることが望まれている。 Such a system-in-package is mounted on, for example, various portable electronic devices, automobile devices such as an engine control unit and a car navigation system. These devices are required to have high performance, high functionality, and miniaturization. For this reason, it is desired to reduce the mounting density as much as possible, such as reducing the mounting height from the motherboard when the system-in-package itself is miniaturized and mounting it on the device.
さらに、近年、システムインパッケージを搭載する機器の高性能化、高機能化が進んでおり、システムインパッケージにも大量のデータを高速処理することが要求されている。そのため、搭載されているLSIパッケージの使用周波数が増大し、LSIパッケージの発熱量も増加している。LSIパッケージを安定して動作させるためには、LSIパッケージの温度(もしくは搭載されている半導体素子の温度)をそれぞれのLSIパッケージ(もしくは半導体素子)に定められた所定の温度以下に保持することが必要である。したがって、LSIパッケージが発生する熱を放熱する手段を設けることが不可欠となっている。 Furthermore, in recent years, the performance and functionality of devices equipped with a system in package have been improved, and the system in package is also required to process a large amount of data at high speed. For this reason, the frequency of use of the mounted LSI package has increased, and the amount of heat generated by the LSI package has also increased. In order to stably operate an LSI package, the temperature of the LSI package (or the temperature of the mounted semiconductor element) must be kept below a predetermined temperature determined for each LSI package (or semiconductor element). is necessary. Therefore, it is indispensable to provide means for radiating heat generated by the LSI package.
このようなシステムインパッケージに類似した構造で、複数の半導体素子(ベアチップ)をインターポーザーに搭載したマルチチップモジュールの放熱技術が、前記特許文献1(特公昭62−59887号公報)、前記特許文献2(特開平7−321257号公報)及び前記特許文献3(特開平11−26659号公報)等に記載されている。これらに共通した放熱手段として、半導体素子の放熱面(インターポーザー側の面と反対側の面)に熱伝導性が良好な接着剤、サーマルコンパウンド、及びはんだを介し、さらに金属製の放熱板やブロックを介在させるなどしてヒートシンクに接続する構成が用いられている。 A heat dissipation technique of a multi-chip module having a structure similar to the system-in-package and having a plurality of semiconductor elements (bare chips) mounted on an interposer is disclosed in Patent Document 1 (Japanese Patent Publication No. 62-59887) and Patent Document 2 (Japanese Patent Laid-Open No. 7-32257) and Patent Document 3 (Japanese Patent Laid-Open No. 11-26659). As a heat dissipation means common to these, the heat dissipation surface of the semiconductor element (surface opposite to the surface on the interposer side) is passed through an adhesive, thermal compound, and solder having good thermal conductivity, and a metal heat dissipation plate or A configuration is used in which a block is interposed to connect to the heat sink.
また、複数のLSIや半導体素子を実装したマルチチップモジュールでは、LSIや半導体素子の高さや傾きがばらつく場合があるが、前記特許文献1〜3のマルチチップモジュールでは、このばらつきを吸収する手段あるいは利用する手段等によって、熱伝導性を損なわないようにする構成が用いられている。
Further, in a multichip module in which a plurality of LSIs and semiconductor elements are mounted, the height and inclination of the LSI and semiconductor elements may vary, but in the multichip modules disclosed in
本発明が対象とするシステムインパッケージ等の半導体装置を、例えば前記自動車用機器に搭載する場合、LSIパッケージから発生する熱の放熱のため、LSIパッケージの放熱面(インターポーザー側の面と反対側の面)に熱伝導部材を設け、これを介して外部機器の筺体の一部に接合する構成が考案されている。この構成は、自動車用機器の小型化と高放熱性を両立するのに有効である。筺体とLSIパッケージの放熱面を接合する際には、両者の接合信頼性を高めるため筺体側から荷重を加えて接合する手段が用いられる。荷重を加えることで熱伝導性部材自体あるいは熱伝導性部材の一部を圧縮変形させる。 When a semiconductor device such as a system-in-package targeted by the present invention is mounted on, for example, an automobile device, the heat dissipation surface of the LSI package (the side opposite to the surface on the interposer side) is used to dissipate heat generated from the LSI package. A structure has been devised in which a heat conducting member is provided on the surface of the external device and joined to a part of the housing of the external device via the heat conducting member. This configuration is effective in achieving both miniaturization of automobile equipment and high heat dissipation. When joining the housing and the heat radiation surface of the LSI package, means for joining by applying a load from the housing side is used in order to increase the joining reliability of the two. By applying a load, the heat conductive member itself or a part of the heat conductive member is compressed and deformed.
なお、接合時に加えられた荷重は、接合後も維持されるように、LSIパッケージを接合する筺体の一部を荷重負荷後に固定する。この固定には、筺体の一部を他の剛性の高い筺体に固定するなどの手段が用いられる。したがって、前記自動車用機器に搭載されたLSIパッケージは、搭載後もLSIパッケージの放熱面から常時荷重が加わった状態となる。 In addition, a part of the housing for joining the LSI package is fixed after the load is applied so that the load applied at the time of joining is maintained after the joining. For this fixing, means such as fixing a part of the casing to another rigid casing is used. Therefore, the LSI package mounted on the automobile device is in a state where a load is always applied from the heat radiation surface of the LSI package even after mounting.
ところが、前記特許文献1〜3のマルチチップモジュールでは、以下のような課題があることを本発明者らは見出した。
However, the present inventors have found that the multichip modules disclosed in
まず、特公昭62−59887号公報に記載された技術では、半導体チップを実装した基板上に放熱装置であるキャップを設け、半導体チップの反実装面側のキャップとの間に熱伝導性の良い接着剤と金属板を介在させ、半導体チップを気密封止するためにキャップと基板とを接合し、金属板とキャップとの間に間隙を設ける技術が開示されている。この技術では、半導体素子とキャップの間に間隙が設けられているので、キャップ上にヒートシンクを接合する際などに発生する荷重が半導体チップに加わらなくなる。そのため、この荷重に起因した特性の劣化や故障抑制に有効である。 First, in the technique described in Japanese Patent Publication No. 62-59887, a cap as a heat dissipation device is provided on a substrate on which a semiconductor chip is mounted, and the thermal conductivity is good between the cap on the side opposite to the mounting surface of the semiconductor chip. A technique is disclosed in which an adhesive and a metal plate are interposed, a cap and a substrate are joined to hermetically seal a semiconductor chip, and a gap is provided between the metal plate and the cap. In this technique, since a gap is provided between the semiconductor element and the cap, a load generated when a heat sink is joined on the cap is not applied to the semiconductor chip. Therefore, it is effective for deterioration of characteristics and failure control due to this load.
しかしながら、半導体素子とキャップの間に間隙があるため、この部分の熱抵抗が高くなっており、半導体チップの発熱量が増大した場合などに十分な放熱性が得られないという課題が発生する。また、半導体チップの周囲を気密封止するのに半導体チップ全体をキャップで覆っているため、半導体チップの周囲にキャップを設けるエリアが必要となる。この構造をシステムインパッケージに適用すると、搭載する機器内でシステムインパッケージが占める領域が増大することになり、システムインパッケージの小型化が図れないことが問題である。 However, since there is a gap between the semiconductor element and the cap, the thermal resistance of this portion is high, and there arises a problem that sufficient heat dissipation cannot be obtained when the amount of heat generated by the semiconductor chip increases. Further, since the entire semiconductor chip is covered with a cap to hermetically seal the periphery of the semiconductor chip, an area for providing the cap around the semiconductor chip is required. When this structure is applied to a system-in-package, the area occupied by the system-in-package increases in the equipment to be mounted, and the system-in package cannot be reduced in size.
また、特開平7−321257号公報に記載された技術では、マルチチップモジュールを構成する半導体チップの発熱量に対応して、チップ高さを調整することが記述されている。複数のチップのうち、消費電力が大きいチップの高さを、消費電力の小さいチップに比べて高くして実装するものである。しかしながら、本発明が対象としているシステムインパッケージでは、市販されている所定の機能を有する半導体素子をパッケージングしたLSIパッケージをインターポーザーに実装することを想定している。 Japanese Patent Application Laid-Open No. 7-32257 describes that the chip height is adjusted in accordance with the heat generation amount of the semiconductor chip constituting the multichip module. Among the plurality of chips, the chip having high power consumption is mounted with a height higher than that of the chip having low power consumption. However, in the system in package targeted by the present invention, it is assumed that a commercially available LSI package in which a semiconductor element having a predetermined function is packaged is mounted on the interposer.
これは、インターポーザー上にLSIパッケージを実装する場合のハンドリングを容易にするためである。また、LSIパッケージをインターポーザーに実装する場合、LSIパッケージの上面から荷重を加える場合があるが、この荷重によって搭載されている半導体素子が破損するのを抑制する効果もある。市販されているようなLSIパッケージの外形サイズは規格あるいはその製造メーカーの基準で定められているため、半導体素子の消費電力に応じて半導体素子やLSIパッケージの高さを変えることができない。さらに、この技術では、複数の半導体チップに対応したヒートシンク表面に凹部設け、この凹部内で半導体チップとヒートシンクを熱伝導材料で接合する技術が述べられている。凹部と凹部間の隔壁によって、背の高い半導体チップのみへの熱伝導材料の偏りが防止され、背の低い半導体チップもヒートシンクに接合できる効果が得られる。しかしながら、このような効果がある一方で、ヒートシンクへの凹部形成によって、製造コストが上昇する課題がある。 This is to facilitate handling when an LSI package is mounted on the interposer. In addition, when an LSI package is mounted on an interposer, a load may be applied from the upper surface of the LSI package. This also has an effect of suppressing damage to a semiconductor element mounted by this load. Since the external size of a commercially available LSI package is determined by the standard or the manufacturer's standard, the height of the semiconductor element or LSI package cannot be changed according to the power consumption of the semiconductor element. Further, in this technique, a technique is described in which a recess is provided on the surface of a heat sink corresponding to a plurality of semiconductor chips, and the semiconductor chip and the heat sink are joined with a heat conductive material in the recess. Due to the recesses and the partition walls between the recesses, it is possible to prevent the heat conductive material from being biased only to the tall semiconductor chip, and the effect that the short semiconductor chip can be joined to the heat sink can be obtained. However, while having such an effect, there is a problem in that the manufacturing cost increases due to the formation of the recess in the heat sink.
また、特開平11−26659号公報に記載されたマルチチップモジュールでは、搭載された複数のLSI(半導体素子)それぞれの放熱面に熱伝導ブロックを設け、ヒートシンクのこの熱伝導ブロックに対応する位置に複数の凹部を設け、熱伝導ブロックの一部が凹部に収容されている構造が開示されている。この技術では、ヒートシンクの凹部に一部収納された熱伝導ブロックが各LSIの放熱面に追従して高さや傾きを変えることができるため、LSIの高さや傾きのばらつきを吸収することができる。その反面、LSIの放熱面にヒートシンクの凹部に収納可能な熱伝導ブロックを設けることによって、LSIの実装高さが高くなる課題がある。また、放熱ブロックとヒートシンクの凹部の位置合わせが必要となる。LSIのパッケージング工程では比較的精度良く位置合わせすることが可能である。しかし、システムインパッケージとして様々な実装形態が採用される外部機器の筺体に凹部を形成し、それに各LSIパッケージ放熱面に設けた熱伝導ブロックを精度良く収納させるのは困難であるとともに、採用した場合には製造コストが増加するという課題が発生する。 In the multi-chip module described in Japanese Patent Application Laid-Open No. 11-26659, a heat conduction block is provided on each heat radiation surface of a plurality of mounted LSIs (semiconductor elements), and a heat sink is provided at a position corresponding to the heat conduction block. A structure in which a plurality of recesses are provided and a part of the heat conduction block is accommodated in the recesses is disclosed. In this technique, since the heat conduction block partially accommodated in the recess of the heat sink can change the height and inclination following the heat radiation surface of each LSI, variations in the height and inclination of the LSI can be absorbed. On the other hand, there is a problem that the mounting height of the LSI is increased by providing a heat conduction block that can be stored in the recess of the heat sink on the heat dissipation surface of the LSI. Further, it is necessary to align the recesses of the heat dissipation block and the heat sink. In the LSI packaging process, alignment can be performed with relatively high accuracy. However, it is difficult to form a recess in the housing of an external device that uses various mounting forms as a system-in-package, and to accurately store the heat conduction block provided on the heat dissipation surface of each LSI package. In such a case, there arises a problem that the manufacturing cost increases.
本発明が対象とするシステムインパッケージ等の半導体装置には、機能が異なる複数のLSIパッケージが搭載されており、したがって、機能に応じてLSIパッケージの厚さが異なり、これに起因してLSIパッケージの実装高さも異なるようになる。実装高さが異なるLSIパッケージを実装したシステムインパッケージを外部機器の筺体に搭載し、LSIパッケージの放熱面と筺体とを熱伝導部材を介して接合する場合、次のような課題が予測される。 A semiconductor device such as a system-in-package targeted by the present invention is equipped with a plurality of LSI packages having different functions. Therefore, the thickness of the LSI package differs depending on the function. The mounting height will also be different. When a system-in-package that mounts LSI packages with different mounting heights is mounted on a housing of an external device and the heat dissipation surface of the LSI package and the housing are joined via a heat conducting member, the following problems are expected: .
まず、LSIパッケージの実装高さの違いを熱伝導部材も含めた接合部分で十分に吸収できないような場合、LSIパッケージの放熱面と筺体とを接合する際に加える荷重が、実装高さの高いLSIパッケージに偏って加わるようになる。そのため、実装高さの高いLSIパッケージの接合部分は熱抵抗が低減し、高い放熱性が得られる。一方、実装高さの低いLSIパッケージには十分な荷重が加わらないため、LSIパッケージの放熱面と筺体との間隔が実装高さの高いLSIパッケージより広くなったり、接合部分に間隙が生じたりするなどによって熱抵抗が上昇し、放熱性が損なわれることが課題となる。 First, when the difference in the mounting height of the LSI package cannot be sufficiently absorbed by the joint portion including the heat conduction member, the load applied when joining the heat radiation surface of the LSI package and the housing is high. It will be added to the LSI package. For this reason, the thermal resistance of the joint portion of the LSI package having a high mounting height is reduced, and high heat dissipation is obtained. On the other hand, since a sufficient load is not applied to an LSI package with a low mounting height, the space between the heat radiation surface of the LSI package and the housing becomes wider than an LSI package with a high mounting height, or a gap is generated at the joint. As a result, the thermal resistance increases and the heat dissipation is impaired.
また、実装高さの高いLSIパッケージに偏って荷重が加わると、LSIパッケージとシステムインパッケージのインターポーザーとの接合部、及びこのLSIパッケージが実装されている直下のインターポーザーとマザーボードとの接合部に高い荷重が作用するようになる。これら接合部には、一般的にはんだ材(Sn−3Ag−0.5Cu、Sn−37Pb等)が使用される。 Also, if an uneven load is applied to an LSI package with a high mounting height, the joint between the LSI package and the interposer of the system-in-package, and the joint between the interposer directly below the LSI package and the motherboard A high load acts on the. A solder material (Sn-3Ag-0.5Cu, Sn-37Pb, etc.) is generally used for these joints.
システムインパッケージを搭載した機器を自動車に用いた場合、その機器がエンジン近傍やエンジンルームに接した状態で搭載された場合、システムインパッケージ全体が高温環境にさらされるようになる。システムインパッケージの温度は、環境温度の他にLSIパッケージが動作することによる発熱によってさらに高くなる。そのため、はんだ材が用いられた接合部の温度も高くなるが、この高温状態で前記した高い荷重が作用すると、はんだ材がクリープ変形し、隣接したはんだ接合部が接触して電気的な故障が発生することが課題となる。 When a device equipped with a system in package is used in an automobile, the entire system in package is exposed to a high temperature environment when the device is mounted in the vicinity of the engine or in contact with the engine room. The temperature of the system-in package is further increased by the heat generated by the operation of the LSI package in addition to the environmental temperature. Therefore, the temperature of the joint portion where the solder material is used also becomes high. However, when the above-described high load is applied at this high temperature state, the solder material creeps and the adjacent solder joint portion comes into contact and an electrical failure occurs. Occurrence becomes a problem.
次に、前記特許文献4(特開2002−261206号公報)には、実装高さが異なる複数の半導体に対して、放熱体との間にそれぞれ厚さが異なった放熱シートを介在させて放熱を行う技術が記載されている。この技術を本発明が対象とするシステムインパッケージ等の半導体装置に採用した場合、放熱シートの厚さの製造ばらつきや組み立てのばらつきを考慮すると、筐体側から荷重がかかった際に、十分な接合信頼性を得ることができず、熱抵抗が大きくなるという問題が生じる。 Next, in Patent Document 4 (Japanese Patent Application Laid-Open No. 2002-261206), a plurality of semiconductors having different mounting heights are radiated by interposing heat dissipation sheets having different thicknesses between the heatsinks. Techniques for performing are described. When this technology is applied to a semiconductor device such as a system-in-package that is the subject of the present invention, considering the manufacturing variation and assembly variation of the thickness of the heat dissipation sheet, sufficient bonding can be achieved when a load is applied from the housing side. There is a problem that reliability cannot be obtained and thermal resistance increases.
また、この技術を採用したシステムインパッケージ等の半導体装置を携帯用電子機器や車載用として搭載した場合、半導体装置上に放熱体を配置する十分なスペースが得られないことも考えられる。特に、半導体装置内に搭載される複数のLSIパッケージの実装高さが異なっている場合には、LSIパッケージ上に放熱体を配置できずに放熱を十分に行えないという問題も生じる。 In addition, when a semiconductor device such as a system-in-package that employs this technology is mounted for portable electronic equipment or in-vehicle use, it may be considered that a sufficient space for disposing a radiator on the semiconductor device cannot be obtained. In particular, when the mounting heights of a plurality of LSI packages mounted in a semiconductor device are different, there is a problem that the heat dissipating body cannot be disposed on the LSI package and heat radiation cannot be performed sufficiently.
本発明の目的は、半導体構造品の放熱面からの放熱性が損なわれることを抑制するとともに、半導体構造品とインターポーザー間及びインターポーザーと実装基板間それぞれの接合部に過大な荷重が加わるのを抑制することができる技術を提供することにある。 The object of the present invention is to suppress the loss of heat dissipation from the heat dissipation surface of the semiconductor structure product, and an excessive load is applied to the junction between the semiconductor structure product and the interposer and between the interposer and the mounting substrate. It is in providing the technique which can suppress this.
また、本発明の他の目的は、外部機器の筺体内での半導体装置が占める体積または面積の増加を抑止することができる技術を提供することにある。 Another object of the present invention is to provide a technique capable of suppressing an increase in volume or area occupied by a semiconductor device in a housing of an external device.
さらに、本発明の他の目的は、半導体構造品の放熱面が接合される外部機器の筺体に半導体構造品の実装高さに対応した加工を施すことを抑制することができる技術を提供することにある。 Furthermore, another object of the present invention is to provide a technique capable of suppressing processing corresponding to the mounting height of the semiconductor structure product on the housing of the external device to which the heat dissipation surface of the semiconductor structure product is joined. It is in.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
すなわち、本発明は、各々に半導体素子を備え、かつ実装高さが異なる複数の半導体構造品を有する半導体装置であり、一方の主面とその反対側の他方の主面とを備え、前記一方の主面上に前記複数の半導体構造品が実装されたインターポーザーと、前記インターポーザーの前記他方の主面に設けられた複数の外部接続端子と、前記複数の半導体構造品それぞれのインターポーザー側の面と反対側の面に設けられ、熱伝導性弾性体を含む熱伝導部材とを有し、前記複数の半導体構造品のうち、実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率を、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率より大きくしたものである。 That is, the present invention is a semiconductor device that includes a plurality of semiconductor structures each having a semiconductor element and having different mounting heights, and includes one main surface and the other main surface on the opposite side. An interposer in which the plurality of semiconductor structure products are mounted on a main surface of the interposer, a plurality of external connection terminals provided on the other main surface of the interposer, and an interposer side of each of the plurality of semiconductor structure products A heat conductive member including a heat conductive elastic body provided on a surface opposite to the surface of the plurality of semiconductor structures, and the thermal conductivity provided on the semiconductor structure having a low mounting height among the plurality of semiconductor structures. The elastic modulus of the elastic body is made larger than the elastic modulus of the thermally conductive elastic body provided in the semiconductor structure having a high mounting height.
また、本発明は、各々に半導体素子を備え、かつ実装高さが異なる複数の半導体構造品を有する半導体装置の実装構造であり、(a)一方の主面上に前記複数の半導体構造品が実装されたインターポーザーと、前記インターポーザーの他方の主面に設けられた複数の外部接続端子と、前記複数の半導体構造品それぞれのインターポーザー側の面と反対側の面に設けられかつ熱伝導性弾性体を含む熱伝導部材とを有し、前記複数の半導体構造品のうち、実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率を、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率より大きくした半導体装置と、(b)前記複数の外部接続端子を介して前記半導体装置が実装された実装基板と、(c)前記複数の半導体構造品上に設けられた前記熱伝導部材を介して接合され、かつ前記半導体装置の外部に配置された外部機器の筐体とを含み、前記筐体が前記熱伝導部材を介して前記複数の半導体構造品に直付けされているものである。 Further, the present invention is a mounting structure of a semiconductor device having a plurality of semiconductor structures each having a semiconductor element and having different mounting heights, and (a) the plurality of semiconductor structures are on one main surface. The mounted interposer, the plurality of external connection terminals provided on the other main surface of the interposer, and the surface opposite to the surface on the interposer side of each of the plurality of semiconductor structures and conducting heat A thermal conductive member including a conductive elastic body, and the elastic modulus of the thermal conductive elastic body provided in the semiconductor structure product having a low mounting height among the plurality of semiconductor structure products, wherein the mounting height is high. A semiconductor device made larger than the elastic modulus of the thermally conductive elastic body provided in the semiconductor structure, (b) a mounting substrate on which the semiconductor device is mounted via the plurality of external connection terminals, and (c) the plurality of the plurality Semiconductor structure products A housing of an external device that is joined via the heat conducting member provided on the semiconductor device and disposed outside the semiconductor device, wherein the housing is the plurality of semiconductor structures via the heat conducting member. It is directly attached to.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
インターポーザー上に実装された複数の半導体構造品のうち、実装高さが低い半導体構造品に設ける熱伝導性弾性体の弾性率を、実装高さが高い半導体構造品に設ける熱伝導性弾性体の弾性率より大きくしたことにより、実装されている複数の半導体構造品すべての熱伝導部材にほぼ均等に荷重を加えることができる。これにより、半導体装置に実装されるすべての半導体構造品の放熱面と機器筺体とが安定して接合されるので、半導体構造品で発生した熱を放熱性が損なわれることがなく放熱できる。 Among the plurality of semiconductor structures mounted on the interposer, the elastic modulus of the heat conductive elastic body provided in the semiconductor structure with a low mounting height is the heat conductive elastic body provided in the semiconductor structure with a high mounting height. By making it larger than the elastic modulus, it is possible to apply a load almost evenly to the heat conducting members of all the mounted semiconductor structures. As a result, since the heat radiation surfaces of all the semiconductor structure products mounted on the semiconductor device and the device housing are stably joined, the heat generated in the semiconductor structure products can be radiated without impairing the heat radiation performance.
すなわち、実装高さが低い半導体構造品に設ける熱伝導性弾性体の弾性率を、実装高さが高い半導体構造品に設ける熱伝導性弾性体の弾性率より高くすることで、半導体構造品の放熱面を熱伝導部材を介して、この半導体装置を搭載する機器筺体に接合する場合、筺体側から加えられる荷重によって、実装高さが高い半導体構造品に設けられた低弾性率の熱伝導性弾性体は、実装高さが低い半導体構造品に設けられた高弾性率の熱伝導性弾性体より変形量が大きくなる。これによって、実装高さが低い半導体構造品に設けられた熱伝導性弾性体にも荷重が加わるようになる。したがって、実装高さが異なる複数の半導体構造品のそれぞれの放熱面に設けた熱伝導部材に均等に荷重を加えることができる。 That is, by making the elastic modulus of the heat conductive elastic body provided in the semiconductor structure product with a low mounting height higher than the elastic modulus of the heat conductive elastic body provided in the semiconductor structure product with a high mounting height, When joining the heat-dissipating surface to the equipment housing on which this semiconductor device is mounted via a heat conducting member, the low thermal modulus thermal conductivity provided in the semiconductor structure with high mounting height due to the load applied from the housing side The amount of deformation of the elastic body is larger than that of a heat-conductive elastic body having a high elastic modulus provided in a semiconductor structure having a low mounting height. As a result, a load is also applied to the heat conductive elastic body provided in the semiconductor structure having a low mounting height. Therefore, it is possible to apply a load evenly to the heat conducting members provided on the heat radiating surfaces of the plurality of semiconductor structures having different mounting heights.
その結果、半導体装置に実装されているすべての半導体構造品の放熱面と機器筺体とが安定して接合されるので、半導体構造品で発生した熱の放熱性が損なわれることがない。さらに、半導体構造品に機器筺体から加えられる荷重が偏ることもなくなるので、はんだ接合部に電気的な故障を引き起こすような高い荷重が加わることを抑制することができる。すなわち、半導体構造品とインターポーザー間及びインターポーザーと実装基板間それぞれの接合部に過大な荷重が加わるのを抑制することができる。 As a result, the heat radiation surfaces of all the semiconductor structure products mounted on the semiconductor device and the device housing are stably joined, so that the heat dissipation of the heat generated in the semiconductor structure products is not impaired. Furthermore, since the load applied from the device housing to the semiconductor structure is not biased, it is possible to suppress the application of a high load that causes an electrical failure to the solder joint. That is, it is possible to suppress an excessive load from being applied to the joint portions between the semiconductor structure and the interposer and between the interposer and the mounting substrate.
また、半導体装置を搭載する機器筺体側に半導体構造品に対応した位置に位置合わせのための凹部などを加工を施す必要がないので、半導体装置搭載の自由度が向上する。すなわち、半導体装置に実装される半導体構造品の配置や数が変わった場合であっても、機器筺体側は従来のものを使用することができ、製造コストの増加を伴うことなく機能拡張や設計変更に対応させることができる。 In addition, since it is not necessary to process a recess or the like for alignment at a position corresponding to the semiconductor structure on the side of the equipment housing on which the semiconductor device is mounted, the degree of freedom in mounting the semiconductor device is improved. In other words, even when the arrangement and number of semiconductor structures mounted on a semiconductor device have changed, the conventional equipment can be used on the equipment housing side, and function expansion and design can be performed without increasing manufacturing costs. Can adapt to changes.
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面を分かりやすくするために斜視図や平面図であってもハッチングを付す場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. Further, in order to make the drawings easy to understand, even a perspective view or a plan view may be hatched.
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の構造の一例を示す断面図、図2は図1に示す半導体装置の構造を示す平面図、図3は図1に示す半導体装置の変形例の構造を示す断面図、図4は図1に示す半導体装置に搭載される半導体構造品の構造の一例を示す断面図、図5は図1に示す半導体装置に搭載される他の半導体構造品の構造の一例を示す断面図、図6は図1に示す半導体装置に搭載される変形例の半導体構造品の構造を示す断面図、図7は図1に示す半導体装置に搭載された複数の半導体構造品における熱伝導性弾性体の表面までの高さの関係の一例を示す断面図、図8は図1に示す半導体装置の外部機器の筐体への接合状態の一例を示す断面図、図9は本発明の実施の形態1の変形例の半導体装置の構造を示す断面図、図10は図9に示す変形例の半導体装置の外部機器の筐体への接合状態を示す断面図である。
(Embodiment 1)
1 is a cross-sectional view showing an example of the structure of the semiconductor device according to the first embodiment of the present invention, FIG. 2 is a plan view showing the structure of the semiconductor device shown in FIG. 1, and FIG. 3 is a modification of the semiconductor device shown in FIG. FIG. 4 is a sectional view showing an example of the structure of a semiconductor structure mounted on the semiconductor device shown in FIG. 1, and FIG. 5 is another semiconductor structure mounted on the semiconductor device shown in FIG. FIG. 6 is a cross-sectional view showing the structure of a semiconductor structure product of a modified example mounted on the semiconductor device shown in FIG. 1, and FIG. 7 is a cross-sectional view showing an example of the structure of FIG. Sectional drawing which shows an example of the relationship of the height to the surface of the heat conductive elastic body in a semiconductor structure article, FIG. 8: is sectional drawing which shows an example of the joining state to the housing | casing of the external apparatus of the semiconductor device shown in FIG. FIG. 9 is a cross-sectional view showing the structure of a semiconductor device according to a modification of the first embodiment of the present invention, and FIG. It is a sectional view showing a joined state of the housing of the external device of the semiconductor device of the modification shown in 9.
本実施の形態1の半導体装置は、実装高さの異なる半導体素子や半導体パッケージ(LSIパッケージ)等の複数の半導体構造品が配線基板(インターポーザー)上に実装されたものであり、本実施の形態1では、前記半導体装置の一例として、配線基板上に3つの半導体パッケージが搭載されたシステムインパッケージ1を取り上げて説明する。
The semiconductor device according to the first embodiment is obtained by mounting a plurality of semiconductor structures such as semiconductor elements and semiconductor packages (LSI packages) having different mounting heights on a wiring board (interposer). In the first embodiment, a system-in-
本実施の形態1のシステムインパッケージ1は、例えば、各種携帯用電子機器、エンジンコントロールユニットあるいはカーナビゲーションシステム等の自動車用機器に搭載されるものであり、これらの機器では、高性能化、高機能化とともに小型化も要求されているため、システムインパッケージ1においてもその小型化とともに、これを前記機器に実装した場合の実装基板からの実装高さを低くするなど、実装密度も可能な限り小さくすることが望まれている。
The system-in-
図1及び図2に示す本実施の形態1のシステムインパッケージ1の概略構成について説明すると、表面(一方の主面)4Aとその反対側の裏面(他方の主面)4Bとを備え、かつ表面4A上に3つの半導体構造品が実装されたインターポーザー4と、インターポーザー4の裏面4Bに設けられた複数の外部接続端子5と、3つの半導体構造品(1つのLSIパッケージ2と2つのLSIパッケージ3)それぞれのインターポーザー側の面(実装面2A,3A)と反対側の面(放熱面2B,3B)に設けられ、かつ熱伝導性弾性体8,9を含む熱伝導部材とを有している。
The schematic configuration of the system-in-
さらに、3つの半導体構造品(1つのLSIパッケージ2と2つのLSIパッケージ3)のうち、実装高さが低いLSIパッケージ2に設ける熱伝導性弾性体8の弾性率(E8)を、実装高さが高いLSIパッケージ3に設ける熱伝導性弾性体9の弾性率(E9)より大きく(高く)するとともに、実装高さが低いLSIパッケージ2に設ける熱伝導性弾性体8の厚さ(8t)を、実装高さが高いLSIパッケージ3に設ける熱伝導性弾性体9の厚さ(9t)より厚くしている。
Further, of the three semiconductor structure products (one
すなわち、システムインパッケージ1において、LSIパッケージ2及びLSIパッケージ3の上に設けられた熱伝導部材である熱伝導性弾性体8,9の弾性率は、E8>E9の関係となっており、かつ熱伝導性弾性体8,9の厚さは、8t>9tの関係となっている。
That is, in the system-in-
続いて図1及び図2に示すシステムインパッケージ1の詳細構成について説明する。
Next, the detailed configuration of the system in
前記システムインパッケージ1は、インターポーザー4の一方の主面である表面4AにLSIパッケージ(半導体構造品)2とLSIパッケージ(半導体構造品)3がそれぞれの接続端子6,7を介して接続されている。接続端子6,7はLSIパッケージ2,3の実装面(インターポーザー側の面)2A,3Aに設けられている。また、インターポーザー4の他方の主面である裏面4Bには、システムインパッケージ1を外部機器に搭載し、かつ電気的な導通をとるための複数の外部接続端子5が形成されている。
In the system-in-
また、LSIパッケージ2,3の放熱面(反対側の面)2B,3Bには、それぞれに熱伝導部材である熱伝導性弾性体8,9が設けられている。本実施の形態1では、実装高さが異なる2種類のLSIパッケージ2,3を実装したシステムインパッケージ1を示しており、図1に示すように、LSIパッケージ2の実装高さ2hは、LSIパッケージ3の実装高さ3hより低くなっている(2h<3h)。なお、LSIパッケージ2,3はインターポーザー4の表面4A上に平置きされており、LSIパッケージ2を1個、同じ構造のLSIパッケージ3を2個、それぞれ実装した例が示されている。
Further, the heat radiation surfaces (opposite surfaces) 2B and 3B of the LSI packages 2 and 3 are provided with heat conductive
本実施の形態1のシステムインパッケージ1では、例えば、LSIパッケージ2には、マイクロプロセッサ(Micro Processing Unit)機能を有する図4に示す半導体素子21がパッケージングされている。一方、LSIパッケージ3には、ダイナミックアクセスメモリなどのメモリ機能を有する図5に示す半導体素子21がパッケージングされている。
In the system-in-
なお、図3の変形例に示すシステムインパッケージ1のように、LSIパッケージ2,3のそれぞれの接続端子6,7による接合部にアンダーフィル20を充填してもよい。アンダーフィル20については、図3のように充填してもよいし、図1のように充填しなくてもよい。
Note that, as in the system-in-
次に、システムインパッケージ1に搭載されるLSIパッケージ2,3の具体的構造の一例について説明すると、LSIパッケージ2は、例えば、図4に示すようなウェハプロセスパッケージである。その構成は、半導体素子21の主面21A上に形成されたパッシベーション23上の第1絶縁層25に再配線24が形成され、主面21A上の電極であるパッド22と接続端子6とがこの再配線24によって電気的に接続された小型の半導体パッケージである。すなわち、図4に示すLSIパッケージ2(ウェハプロセスパッケージ)は、半導体素子21の複数のパッド22の配列を再配線24によって接続端子6の配列に再配置したものである。なお、半導体素子21の主面21A上の最上層には、第2絶縁層26が形成されており、この第2絶縁層26が露出している。
Next, an example of a specific structure of the LSI packages 2 and 3 mounted on the system-in-
また、図5は、LSIパッケージ3の具体的構造の一例を示しており、半導体素子21の主面21A上に低弾性体27が配置され、さらにこの低弾性体27上にリード29を有した絶縁テープ28が設けられているとともに、この絶縁テープ28に複数の接続端子7が配置されたチップサイズパッケージである。なお、半導体素子21の主面21Aの電極であるパッド22と接続端子7とは、絶縁テープ28のリード29を介して電気的に接続されている。パッド22とリード29の接合部及び半導体素子21の周囲は封止樹脂30によって封止されている。
FIG. 5 shows an example of a specific structure of the
また、図6は、LSIパッケージ3の変形例としてLSIパッケージ34の構成を示しており、パッケージ基板32上に接着層33を介して半導体素子21が実装され、半導体素子21の主面21Aの電極であるパッド22がワイヤ31を介してパッケージ基板32と電気的に接続されている。パッケージ基板32の裏面側には複数の接続端子7が設けられているとともに、複数のワイヤ31及び半導体素子21は封止樹脂30によって封止されている。
FIG. 6 shows a configuration of an
このようにシステムインパッケージ1には、その一例として、図4に示すようなLSIパッケージ2や図5または図6に示すようなLSIパッケージ3,34等が搭載されている。
As described above, the system-in
また、本実施の形態1のシステムインパッケージ1(図3に示す変形例のシステムインパッケージ1も含む)では、実装高さ(2h)の低いLSIパッケージ2の放熱面2Bに設けられている熱伝導性弾性体8の弾性率(E8)は、実装高さ(3h)が高いLSIパッケージ3の放熱面3Bに設けられている熱伝導性弾性体9の弾性率(E9)より大きく(高く)なっている(弾性率:E8>E9)。さらに、図7に示すように熱伝導性弾性体8の厚さ(8t)は熱伝導性弾性体9の厚さ(9t)より厚くなっている(8t>9t)。なお、熱伝導性弾性体8,9の厚さは、インターポーザー4の表面4Aから、熱伝導性弾性体8,9をそれぞれ設けたLSIパッケージ2,3の熱伝導性弾性体8,9の表面8A,9Aまでの高さ10,11が、11≧10の関係を満たすように調整されている。
Further, in the system in
ここで、本実施の形態1のシステムインパッケージ1を外部機器に実装する場合、図8に示すようにシステムインパッケージ1はインターポーザー4の裏面4Bに設けられた外部接続端子5によって外部機器の実装基板であるマザーボード14に接続され、システムインパッケージ1の固定と電気的導通が成される。その際、複数のLSIパッケージ2,3の放熱面2B,3Bにそれぞれ設けられた熱伝導性弾性体8,9の表面8A,9Aは、外部機器の筺体15に接合されている。
Here, when the system in
すなわち、システムインパッケージ1は、その外部に配置された外部機器の筺体15と熱伝導性弾性体8,9を介して直付けされている。つまり、インターポーザー4上のLSIパッケージ2とLSIパッケージ3が、それぞれ熱伝導性弾性体8,9を介して外部機器の筺体15と直付けされている。
That is, the system-in-
したがって、システムインパッケージ1に放熱フィン等の放熱体を付けずに、外部機器の筺体15に直付けすることで、自動車用機器等に搭載するような狭い空間に実装する場合でも、システムインパッケージ1の小型化を図りつつその放熱性を高めることができる。
Therefore, even if the system in
また、システムインパッケージ1においてその熱伝導性弾性体8,9と筺体15とを接合する場合、接合性を向上して放熱特性の低下を抑制するために、図8に示すように、筺体15側から荷重35が加えられる。この荷重35は、筺体15自体の自重とは異なり、LSIパッケージ2,3の放熱面2B,3Bと筺体15の接合信頼性を高めるために、接合時に筺体15側から意図的に付与するものであり、この荷重35を加えることで熱伝導性弾性体8,9自体あるいは熱伝導性弾性体8,9の一部を圧縮変形させることができる。
Further, when the thermally conductive
なお、接合時に加えられた荷重35は、接合後も維持されるように、LSIパッケージ2,3と接合する筺体15の一部を荷重負荷後に固定する。この固定には、筺体15の一部を他の剛性の高い筺体15に固定するなどの手段が用いられる。したがって、前記自動車用機器に搭載されたシステムインパッケージ1においては、搭載後もLSIパッケージ2,3の放熱面2B,3Bに対して常時荷重35が加わった状態となる。
Note that a part of the
これによって、熱伝導性弾性体8,9が変形(圧縮)することで、熱伝導性弾性体8,9と筺体15との接合性を強固にすることができる。
Thereby, the heat conductive
本実施の形態1では、実装高さ3hが高いLSIパッケージ3に形成した熱伝導性弾性体9の弾性率(E9)を実装高さ2hが低いLSIパッケージ2に形成した熱伝導性弾性体8の弾性率(E8)より低くしている。これにより、LSIパッケージ3のインターポーザー4の表面4Aから熱伝導性弾性体9の表面9Aまでの高さ11が、LSIパッケージ2の高さ10より高い場合であっても、筺体15側から加わる荷重35によって低弾性率の熱伝導性弾性体9を容易に変形させることができる。
In the first embodiment, the thermal conductivity
その結果、高さ11が低いLSIパッケージ2の熱伝導性弾性体8の表面8Aにも筺体15が接触し、十分な荷重35が加わるようになる。したがって、筺体15から加えられる荷重35を複数のLSIパッケージ2,3すべてに、均等に加えることができ、熱伝導性弾性体8,9と筺体15の接合不良に起因した接合部の熱抵抗増加による放熱特性の低下を抑制することができる。
As a result, the
したがって、システムインパッケージ1を搭載した外部機器を自動車用機器に用いた場合、その外部機器がエンジン近傍やエンジンルームに接した状態で搭載されることがあり、システムインパッケージ全体が高温環境にさらされるようになるが、本実施の形態1のシステムインパッケージ1とその実装構造によれば、熱伝導性弾性体8,9と筺体15の接合不良に起因した接合部の熱抵抗増加による放熱特性の低下を抑制できるため、高温環境にさらされても耐えることが可能であり、車載用として非常に有効である。
Therefore, when an external device equipped with the system in
また、複数のLSIパッケージ2,3全てに均等に荷重35が加わるようにすることができるため、LSIパッケージ2,3とインターポーザー4との接続端子6,7、及びインターポーザー4とマザーボード14とを接続する外部接続端子5に局所的に過大な荷重が作用することを抑制できる。これによって、前記接続端子6,7及び外部接続端子5に電気的な故障が発生することを防止できる。また、本実施の形態1のシステムインパッケージ1では、外部機器の筺体15にLSIパッケージ2,3との位置合わせのための加工を施す必要がない。
Further, since the
すなわち、本実施の形態1のシステムインパッケージ1及びその実装構造によれば、インターポーザー4上に実装された複数のLSIパッケージ2,3のうち、実装高さが低いLSIパッケージ2に設ける熱伝導性弾性体8の弾性率を、実装高さが高いLSIパッケージ3に設ける熱伝導性弾性体9の弾性率より大きくしたことにより、実装されている複数のLSIパッケージ2,3すべての熱伝導性弾性体8,9にほぼ均等に荷重35を加えることができる。
That is, according to the system-in
これにより、システムインパッケージ1に実装されるすべてのLSIパッケージ2,3の放熱面2B,3Bと筺体15とが安定して接合されるので、LSIパッケージ2,3で発生した熱を放熱性が損なわれることがなく放熱できる。
As a result, the heat radiation surfaces 2B and 3B of all the LSI packages 2 and 3 mounted on the system-in-
つまり、実装高さが低いLSIパッケージ2に設ける熱伝導性弾性体8の弾性率を、実装高さが高いLSIパッケージ3に設ける熱伝導性弾性体9の弾性率より高くすることで、LSIパッケージ2,3の放熱面2B,3Bを熱伝導性弾性体8,9を介して、このシステムインパッケージ1を搭載する筺体15に接合する場合、筺体15側から加えられる荷重35によって、実装高さが高いLSIパッケージ3に設けられた低弾性率の熱伝導性弾性体9は、実装高さが低いLSIパッケージ2に設けられた高弾性率の熱伝導性弾性体8より変形量が大きくなる。
That is, by making the elastic modulus of the heat conductive
これによって、実装高さが低いLSIパッケージ2に設けられた熱伝導性弾性体8にも荷重35が加わるようになる。したがって、実装高さが異なる複数のLSIパッケージ2,3のそれぞれの放熱面2B,3Bに設けた熱伝導性弾性体8,9に均等に荷重35を加えることができる。
As a result, the
その結果、システムインパッケージ1に実装されているすべてのLSIパッケージ2,3の放熱面2B,3Bと筺体15とが安定して接合されるので、LSIパッケージ2,3で発生した熱の放熱性が損なわれることがない。さらに、LSIパッケージ2,3に筺体15から加えられる荷重35が偏ることもなくなるので、はんだ接合部に電気的な故障を引き起こすような高い荷重が加わることを抑制することができる。すなわち、LSIパッケージ2,3とインターポーザー4間及びインターポーザー4とマザーボード14間それぞれの接合部に過大な荷重が加わるのを抑制することができる。
As a result, since the
これにより、システムインパッケージ1におけるはんだ接合部の接合信頼性を向上させることができる。
Thereby, the joining reliability of the solder joint part in the system-in-
また、本実施の形態1のシステムインパッケージ1では、インターポーザー4上のLSIパッケージ2とLSIパッケージ3が、それぞれ熱伝導性弾性体8,9を介して外部機器の筺体15と直付けされている。すなわち、システムインパッケージ1に放熱フィン等の放熱体を付けずに、外部機器の筺体15に直付けすることで、自動車用機器等に搭載するような狭い空間に実装する場合でも、システムインパッケージ1の小型化を図りつつその放熱性を高めることができる。したがって、システムインパッケージ1に放熱フィン等の放熱体は付けないことに加えて、キャップ等による封止は行わないため、外部機器の筺体15内でのシステムインパッケージ1が占める体積または面積の増加を抑止することができる。
Further, in the system-in-
すなわち、システムインパッケージ1の実装性を向上させることができる。
That is, the mountability of the system in
また、システムインパッケージ1を搭載する筺体15側にLSIパッケージ2,3に対応した位置に位置合わせのための凹部などを加工を施す必要がないので、半導体装置搭載の自由度が向上する。すなわち、システムインパッケージ1に実装されるLSIパッケージ2,3の配置や数が変わった場合であっても、筺体15側は従来のものを使用することができ、製造コストの増加を伴うことなく機能拡張や設計変更に対応させることができる。
In addition, since it is not necessary to process a recess or the like for alignment at a position corresponding to the LSI packages 2 and 3 on the side of the
ここで、インターポーザー4は、ガラス繊維を含んだエポキシ樹脂やBT樹脂のような汎用樹脂を主体として構成された多層配線基板であり、その表面4A及び裏面4Bには接続端子6,7や外部接続端子5を接合するための電極が設けられており、基板内部には複数の配線が形成されている。
Here, the interposer 4 is a multilayer wiring board mainly composed of a general-purpose resin such as an epoxy resin containing glass fiber or a BT resin, and the
また、接続端子6,7や外部接続端子5は、例えば、鉛(Pb)−錫(Sn)はんだの他に、錫−銀(Ag)−銅(Cu)などのような鉛フリーはんだなどから構成されている。さらに、熱伝導性弾性体8,9は、例えばシリコーンゴム、アクリルゴムなどのゴム材料を主材料として構成されている。ゴム材料には、放熱特性を向上するため、熱伝導性の無機フィラーが充填されている。熱伝導性弾性体8,9の弾性率は、主材料であるゴム材料の選択及び無機フィラーの充填率によって調整することができ、特に無機フィラーの充填率を高くすることで弾性率も高くなる。なお、熱伝導性弾性体8,9とLSIパッケージ2,3の放熱面2B,3Bとの接合及び筺体15との接合は、熱伝導性弾性体8,9自体に粘着性を付与しても良いし、これと異なる熱電性接着剤を用いて接合しても良い。
The
次に、図9に示すシステムインパッケージ36は、図1に示した本実施の形態1のシステムインパッケージ1の変形例であり、図1の構成と異なる点は、熱伝導性弾性体8,9の表面8A,9Aに銅(Cu)、アルミニウム(Al)、ステンレス等から構成される金属板12,13を形成したことである。金属板12,13を設けることによって、熱伝導性弾性体8,9の厚さを薄くすることができる。金属板12,13の熱伝導率は、熱伝導性弾性体8,9より高いので、LSIパッケージ2,3の放熱面2A,3Aと筺体15との間の熱抵抗を低減することができ、LSIパッケージ2,3の発熱量が多い場合などに有効となる。
Next, the system-in-
また、金属板12,13の厚さは同じであるが、熱伝導性弾性体8の厚さ(8t)は、熱伝導性弾性体9の厚さ(9t)より厚く(8t>9t)形成されている。このような構成にすることによって、図10に示すように、システムインパッケージ36の金属板12,13を外部機器の筺体15に接合する場合、金属板12,13と筺体15との間隙のばらつきを小さくでき、筺体15側からの荷重35をより均等にLSIパッケージ2,3に加えることができるようになる。なお、図10に示したシステムインパッケージ36では、金属板12,13と筺体15の間を、例えば熱伝導性接着剤16,17で接合する。
Further, although the thicknesses of the
なお、本実施の形態1の図1のシステムインパッケージ1の変形例として、熱伝導性弾性体8と熱伝導性弾性体9の厚さを同じ(8t=9t)として、それぞれの弾性率を変えるだけでもよい。すなわち、実装高さが低いLSIパッケージ2に設ける熱伝導性弾性体8の弾性率(E8)を、実装高さが高いLSIパッケージ3に設ける熱伝導性弾性体9の弾性率(E9)より大きく(高く)することにより、LSIパッケージ3のインターポーザー4の表面4Aから熱伝導性弾性体9の表面9Aまでの高さ11(図7参照)が、LSIパッケージ2の高さ10より高く(高さ11>高さ10)なっても、筺体15側から加わる荷重35によって低弾性率の熱伝導性弾性体9を容易に変形させることができる。
As a modification of the system-in-
その結果、高さ10が低いLSIパッケージ2の熱伝導性弾性体8の表面8Aにも筺体15が接触し、十分な荷重35が加わるようになる。したがって、筺体15から加えられる荷重35を複数のLSIパッケージ2,3すべてに、均等に加えることができ、熱伝導性弾性体8,9と筺体15の接合不良に起因した接合部の熱抵抗増加による放熱特性の低下を抑制することができる。
As a result, the
(実施の形態2)
図11は本発明の実施の形態2の半導体装置の構造の一例を示す断面図、図12は図11に示す半導体装置の変形例の構造を示す断面図である。
(Embodiment 2)
11 is a cross-sectional view showing an example of the structure of the semiconductor device according to the second embodiment of the present invention, and FIG. 12 is a cross-sectional view showing the structure of a modification of the semiconductor device shown in FIG.
本実施の形態2のシステムインパッケージの基本的構成は、図1に示した実施の形態1のシステムインパッケージと同じであるが、異なる点は、熱伝導性弾性体8,9の弾性率及び熱伝導率を同じ材料で構成し、その厚さ8tと9tも同じにしたことである。さらに、熱伝導性弾性体8,9の表面8A,9Aに厚さの異なる金属板12,13を設けたことである。
The basic configuration of the system in package of the second embodiment is the same as that of the system in package of the first embodiment shown in FIG. 1 except that the elastic modulus of the thermal conductive
まず、図11に示すシステムインパッケージ37では、実装高さ(2h)の低いLSIパッケージ2側に設けられている金属板12の厚さ12tは、実装高さ(3h)の高いLSIパッケージ3側に設けられている金属板13の厚さ13tより厚くなっている(12t>13t)。これによって、LSIパッケージ2側のインターポーザー4の表面4Aから金属板12の表面12Aまでの高さ18と、LSIパッケージ3側のインターポーザー表面4Aから金属板13の表面13Aまでの高さ19とは同一になっている(18=19)。
First, in the system-in-
なお、熱伝導性弾性体8,9や金属板12,13の厚さは、これらを製造する上で許容されるばらつきを含んでいる。そのため、前記したインターポーザー4の表面4Aから金属板12,13の表面12A,13Aまでの高さ18,19には、熱伝導性弾性体8,9及び金属板12,13個々のばらつきやシステムインパッケージ37のパッケージングで生じるばらつきも含まれている。金属板12の表面12Aまでの高さ18と、金属板13の表面13Aまでの高さ19とが同一とは、前記したばらつきも考慮したものである。
In addition, the thickness of the heat conductive
本実施の形態2のシステムインパッケージ37を外部機器に実装する場合、外部機器の筺体15とシステムインパッケージ37の金属板12,13の表面12A,13Aは図示されていない熱伝導性接着剤を介して接合される。この際、筺体15側から図10に示すような荷重35が加えられるが、本実施の形態2では、LSIパッケージ2,3の金属板12,13の表面12A,13Aまでの高さ18,19が同一であるので、荷重35はLSIパッケージ2,3側それぞれに均等に加わるようになる。
When the system in
したがって、LSIパッケージ2,3の放熱面2B,3Bと外部機器の筺体15との間の接合性を強固にすることができ、接合不良に起因した接合部の熱抵抗増加による放熱特性の低下を抑制することができる。さらに、LSIパッケージ2,3とインターポーザー4との接続端子6,7、及びインターポーザー4とマザーボード14とを接続する外部接続端子5に局所的に過大な荷重が作用することを抑制できる。これによって、前記接続端子6,7及び外部接続端子5に電気的な故障が発生することを防止できる。
Therefore, the bonding property between the heat radiation surfaces 2B and 3B of the LSI packages 2 and 3 and the
なお、熱伝導性弾性体8,9の弾性率は、主材料であるゴム材料に充填する熱伝導性の無機フィラーの充填量によって調整できる。また、熱伝導性弾性体8,9の熱伝導率は無機フィラーの充填量とともに高くなる。システムインパッケージ37に実装される複数のLSIパッケージ2,3の発熱量が高く、また差異が少ない場合は、熱伝導率の高い熱伝導性弾性体の使用が放熱性の観点からは有利になる。本実施の形態2はこのような構成のシステムインパッケージ37への適用に対して有効となる。
In addition, the elastic modulus of the heat conductive
次に、図12に示すシステムインパッケージ38は、図11に示す本実施の形態2のシステムインパッケージ37の変形例を示すものである。図11のシステムインパッケージ37と異なる点は、LSIパッケージ2,3の放熱面2B,3Bには熱伝導性弾性体8,9のみ設けたことである。実装高さ(2h)の低いLSIパッケージ2側に設けられている熱伝導性弾性体8の厚さ8tは、実装高さ(3h)の高いLSIパッケージ3側に設けられている熱伝導性弾性体9の厚さ9tより厚くなっている(8t>9t)。
Next, a system in package 38 shown in FIG. 12 shows a modification of the system in
これによって、LSIパッケージ2側のインターポーザー4の表面4Aから熱伝導性弾性体8の表面8Aまでの高さ10と、LSIパッケージ3側のインターポーザー4の表面4Aから熱伝導性弾性体9の表面9Aまでの高さ11とは同一になっている(10=11)。
Thus, the
このシステムインパッケージ38を外部機器に実装する場合、外部機器の筺体15とシステムインパッケージ38の熱伝導性弾性体8,9とが直接もしくは間接的に接合される。この際に筺体15側から図10に示すような荷重35が加えられるが、システムインパッケージ38では、熱伝導性弾性体8,9の表面8A,9Aまでの高さ10,11が同一であるので、その結果、荷重35はLSIパッケージ2,3側それぞれに均等に加わるようになる。
When the system-in package 38 is mounted on an external device, the
したがって、LSIパッケージ2,3の放熱面2B,3Bと外部機器の筺体15との間の接合性を強固にすることができ、接合不良に起因した接合部の熱抵抗増加による放熱特性の低下を抑制することができる。さらに、LSIパッケージ2,3とインターポーザー4との接続端子6,7、及びインターポーザー4とマザーボード14とを接続する外部接続端子5に局所的に過大な荷重が作用することを抑制できる。これによって、前記接続端子6,7及び外部接続端子5に電気的な故障が発生することを防止できる。
Therefore, the bonding property between the heat radiation surfaces 2B and 3B of the LSI packages 2 and 3 and the
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
例えば、前記実施の形態1,2で説明したLSIパッケージ(半導体構造品)上に設ける熱伝導部材は、熱伝導性弾性体単独で構成したものであってもよいし、金属板等と組み合わせたものであってもよく、少なくとも熱伝導性弾性体を含んでいればよい。 For example, the heat conductive member provided on the LSI package (semiconductor structure) described in the first and second embodiments may be composed of a heat conductive elastic body alone or combined with a metal plate or the like. What is necessary is just to include a heat conductive elastic body at least.
また、熱伝導性弾性体に代えて金属部材の厚さ調整してもよく、LSIパッケージの実装高さが低いLSIパッケージに設ける金属部材の厚さを、実装高さが高いLSIパッケージに設ける金属部材より厚くしたものでもよい。 In addition, the thickness of the metal member may be adjusted instead of the heat conductive elastic body, and the thickness of the metal member provided in the LSI package with the low mounting height of the LSI package is set to the metal provided in the LSI package with the high mounting height. It may be thicker than the member.
なお、前記熱伝導部材が、熱伝導性弾性体単独で構成したものである場合には、実装高さが低いLSIパッケージに設ける熱伝導性弾性体の厚さを、実装高さが高いLSIパッケージに設ける熱伝導性弾性体より厚くした構成となる。 In the case where the heat conducting member is constituted by a heat conducting elastic body alone, the thickness of the heat conducting elastic body provided in the LSI package having a low mounting height is set to the LSI package having a high mounting height. It becomes the structure thicker than the heat conductive elastic body provided in.
また、前記実施の形態1,2で説明した半導体構造品は、半導体パッケージに限らず、インターポーザーにフリップチップ接続されたベアチップであってもよい。 The semiconductor structure described in the first and second embodiments is not limited to a semiconductor package, and may be a bare chip that is flip-chip connected to an interposer.
本発明は、複数の半導体構造品が搭載された半導体装置に好適である。 The present invention is suitable for a semiconductor device on which a plurality of semiconductor structure products are mounted.
1 システムインパッケージ(半導体装置)
2 LSIパッケージ(半導体構造品)
2A 実装面(インターポーザー側の面)
2B 放熱面(反対側の面)
2h 実装高さ
3 LSIパッケージ(半導体構造品)
3A 実装面(インターポーザー側の面)
3B 放熱面(反対側の面)
3h 実装高さ
4 インターポーザー
4A 表面(一方の主面)
4B 裏面(他方の主面)
5 外部接続端子
6 接続端子
7 接続端子
8 熱伝導性弾性体(熱伝導部材)
8A 表面
8t 厚さ
9 熱伝導性弾性体(熱伝導部材)
9A 表面
9t 厚さ
10 インターポーザーの表面から熱伝導弾性体の表面までの高さ
11 インターポーザーの表面から熱伝導弾性体の表面までの高さ
12 金属板
12A 表面
13 金属板
13A 表面
14 マザーボード(実装基板)
15 筐体
16 熱伝導性接着剤
17 熱伝導性接着剤
18 インターポーザーの表面から金属板の表面までの高さ
19 インターポーザーの表面から金属板の表面までの高さ
20 アンダーフィル
21 半導体素子
21A 主面
22 パッド(電極)
23 パッシベーション
24 再配線
25 第1絶縁層
26 第2絶縁層
27 低弾性体
28 絶縁テープ
29 リード
30 封止樹脂
31 ワイヤ
32 パッケージ基板
33 接着層
34 LSIパッケージ(半導体構造品)
35 荷重
36,37,38 システムインパッケージ(半導体装置)
1 System in package (semiconductor device)
2 LSI package (semiconductor structure)
2A Mounting surface (surface on the interposer side)
2B Heat dissipation surface (opposite surface)
2h Mounting
3A Mounting surface (surface on the interposer side)
3B Heat dissipation surface (opposite surface)
3h Mounting height 4
4B Back side (the other main side)
5
DESCRIPTION OF
23
35
Claims (5)
一方の主面とその反対側の他方の主面とを備え、前記一方の主面上に前記複数の半導体構造品が実装されたインターポーザーと、
前記インターポーザーの前記他方の主面に設けられた複数の外部接続端子と、
前記複数の半導体構造品それぞれのインターポーザー側の面と反対側の面に設けられ、熱伝導性弾性体を含む熱伝導部材とを有し、
前記複数の半導体構造品のうち、実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率を、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率より大きくしたことを特徴とする半導体装置。 A semiconductor device having a plurality of semiconductor structures each having a semiconductor element and having different mounting heights,
An interposer comprising one main surface and the other main surface on the opposite side, wherein the plurality of semiconductor structures are mounted on the one main surface;
A plurality of external connection terminals provided on the other main surface of the interposer;
A heat conductive member including a heat conductive elastic body provided on a surface opposite to the interposer side surface of each of the plurality of semiconductor structures;
Among the plurality of semiconductor structures, the elastic modulus of the thermally conductive elastic body provided on the semiconductor structure having a low mounting height is the elasticity of the thermally conductive elastic body provided on the semiconductor structure having a high mounting height. A semiconductor device characterized by being larger than the rate.
一方の主面とその反対側の他方の主面とを備え、前記一方の主面上に前記複数の半導体構造品が実装されたインターポーザーと、
前記インターポーザーの前記他方の主面に設けられた複数の外部接続端子と、
前記複数の半導体構造品それぞれのインターポーザー側の面と反対側の面に設けられ、熱伝導性弾性体を含む熱伝導部材とを有し、
前記複数の半導体構造品のうち、実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率を、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率より大きくし、かつ実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の厚さを、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の厚さより厚くしたことを特徴とする半導体装置。 A semiconductor device having a plurality of semiconductor structures each having a semiconductor element and having different mounting heights,
An interposer comprising one main surface and the other main surface on the opposite side, wherein the plurality of semiconductor structures are mounted on the one main surface;
A plurality of external connection terminals provided on the other main surface of the interposer;
A heat conductive member including a heat conductive elastic body provided on a surface opposite to the interposer side surface of each of the plurality of semiconductor structures;
Among the plurality of semiconductor structures, the elastic modulus of the thermally conductive elastic body provided on the semiconductor structure having a low mounting height is the elasticity of the thermally conductive elastic body provided on the semiconductor structure having a high mounting height. The thickness of the thermally conductive elastic body provided on the semiconductor structure having a higher mounting height and the mounting height being lower than that of the thermal conductive elastic body provided on the semiconductor structure having a higher mounting height. A semiconductor device.
(a)一方の主面上に前記複数の半導体構造品が実装されたインターポーザーと、前記インターポーザーの他方の主面に設けられた複数の外部接続端子と、前記複数の半導体構造品それぞれのインターポーザー側の面と反対側の面に設けられかつ熱伝導性弾性体を含む熱伝導部材とを有し、前記複数の半導体構造品のうち、実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率を、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率より大きくした半導体装置と、
(b)前記複数の外部接続端子を介して前記半導体装置が実装された実装基板と、
(c)前記複数の半導体構造品上に設けられた前記熱伝導部材を介して接合され、かつ前記半導体装置の外部に配置された外部機器の筐体とを含み、
前記筐体が前記熱伝導部材を介して前記複数の半導体構造品に直付けされていることを特徴とする半導体装置の実装構造。 A semiconductor device mounting structure comprising a plurality of semiconductor structures each having a semiconductor element and having different mounting heights,
(A) an interposer in which the plurality of semiconductor structure products are mounted on one main surface, a plurality of external connection terminals provided on the other main surface of the interposer, and each of the plurality of semiconductor structure products A heat conductive member provided on a surface opposite to the surface on the interposer side and including a heat conductive elastic body, and provided in the semiconductor structure product having a low mounting height among the plurality of semiconductor structure products. A semiconductor device in which the elastic modulus of the thermally conductive elastic body is larger than the elastic modulus of the thermally conductive elastic body provided in the semiconductor structure having a high mounting height;
(B) a mounting substrate on which the semiconductor device is mounted via the plurality of external connection terminals;
(C) including a housing of an external device joined via the heat conducting member provided on the plurality of semiconductor structures, and disposed outside the semiconductor device;
A mounting structure of a semiconductor device, wherein the casing is directly attached to the plurality of semiconductor structures through the heat conducting member.
(a)一方の主面上に前記複数の半導体構造品が実装されたインターポーザーと、前記インターポーザーの他方の主面に設けられた複数の外部接続端子と、前記複数の半導体構造品それぞれのインターポーザー側の面と反対側の面に設けられかつ熱伝導性弾性体を含む熱伝導部材とを有し、前記複数の半導体構造品のうち、実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率を、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率より大きくした半導体装置と、
(b)前記複数の外部接続端子を介して前記半導体装置が実装された実装基板と、
(c)前記複数の半導体構造品上に設けられた前記熱伝導部材を介して接合され、かつ前記半導体装置の外部に配置された外部機器の筐体とを含み、
前記筐体の接合時及び接合後において、前記筐体を介して前記複数の半導体構造品に荷重が付与されていることを特徴とする半導体装置の実装構造。 A semiconductor device mounting structure comprising a plurality of semiconductor structures each having a semiconductor element and having different mounting heights,
(A) an interposer in which the plurality of semiconductor structure products are mounted on one main surface, a plurality of external connection terminals provided on the other main surface of the interposer, and each of the plurality of semiconductor structure products A heat conductive member provided on a surface opposite to the surface on the interposer side and including a heat conductive elastic body, and provided in the semiconductor structure product having a low mounting height among the plurality of semiconductor structure products. A semiconductor device in which the elastic modulus of the thermally conductive elastic body is larger than the elastic modulus of the thermally conductive elastic body provided in the semiconductor structure having a high mounting height;
(B) a mounting substrate on which the semiconductor device is mounted via the plurality of external connection terminals;
(C) including a housing of an external device joined via the heat conducting member provided on the plurality of semiconductor structures, and disposed outside the semiconductor device;
A mounting structure of a semiconductor device, wherein a load is applied to the plurality of semiconductor structure products through the casing during and after the casing is bonded.
(a)一方の主面上に前記複数の半導体構造品が実装されたインターポーザーと、前記インターポーザーの他方の主面に設けられた複数の外部接続端子と、前記複数の半導体構造品それぞれのインターポーザー側の面と反対側の面に設けられかつ熱伝導性弾性体を含む熱伝導部材とを有し、前記複数の半導体構造品のうち、実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率を、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の弾性率より大きくし、さらに実装高さが低い前記半導体構造品に設ける前記熱伝導性弾性体の厚さを、実装高さが高い前記半導体構造品に設ける前記熱伝導性弾性体の厚さより厚くした半導体装置と、
(b)前記複数の外部接続端子を介して前記半導体装置が実装された実装基板と、
(c)前記複数の半導体構造品上に設けられた前記熱伝導部材を介して接合され、かつ前記半導体装置の外部に配置された外部機器の筐体とを含み、
前記筐体の接合時及び接合後において、前記筐体を介して前記複数の半導体構造品に荷重が付与されていることを特徴とする半導体装置の実装構造。 A semiconductor device mounting structure comprising a plurality of semiconductor structures each having a semiconductor element and having different mounting heights,
(A) an interposer in which the plurality of semiconductor structure products are mounted on one main surface, a plurality of external connection terminals provided on the other main surface of the interposer, and each of the plurality of semiconductor structure products A heat conductive member provided on a surface opposite to the surface on the interposer side and including a heat conductive elastic body, and provided in the semiconductor structure product having a low mounting height among the plurality of semiconductor structure products. The thermal conductivity of the thermally conductive elastic body is larger than that of the thermally conductive elastic body provided in the semiconductor structure product having a high mounting height, and further provided in the semiconductor structure product having a low mounting height. A semiconductor device in which the thickness of the elastic body is thicker than the thickness of the thermally conductive elastic body provided in the semiconductor structure having a high mounting height;
(B) a mounting substrate on which the semiconductor device is mounted via the plurality of external connection terminals;
(C) including a housing of an external device joined via the heat conducting member provided on the plurality of semiconductor structures, and disposed outside the semiconductor device;
A mounting structure of a semiconductor device, wherein a load is applied to the plurality of semiconductor structure products through the casing during and after the casing is bonded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007149169A JP2008305838A (en) | 2007-06-05 | 2007-06-05 | Semiconductor device and mounting structure thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007149169A JP2008305838A (en) | 2007-06-05 | 2007-06-05 | Semiconductor device and mounting structure thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008305838A true JP2008305838A (en) | 2008-12-18 |
Family
ID=40234326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007149169A Pending JP2008305838A (en) | 2007-06-05 | 2007-06-05 | Semiconductor device and mounting structure thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008305838A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014013849A (en) * | 2012-07-05 | 2014-01-23 | Fujikura Ltd | Heat dissipation structure for electronic apparatus |
JP2014127535A (en) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | Semiconductor module and method for manufacturing the same |
JP2014127536A (en) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | Semiconductor device including plurality of semiconductor elements |
JP2015511070A (en) * | 2012-03-30 | 2015-04-13 | レイセオン カンパニー | Conductive cooling of multi-channel flip chip based panel array circuits |
US9852995B1 (en) | 2016-09-21 | 2017-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2020057722A (en) * | 2018-10-03 | 2020-04-09 | 川崎重工業株式会社 | Heat sink and robot controller including the same |
US10991638B2 (en) | 2018-05-14 | 2021-04-27 | Samsung Electronics Co., Ltd. | Semiconductor package system |
US11056414B2 (en) | 2018-10-22 | 2021-07-06 | Samsung Electronics Co., Ltd. | Semiconductor package |
JP2021119630A (en) * | 2020-06-19 | 2021-08-12 | ベイジン バイドゥ ネットコム サイエンス アンド テクノロジー カンパニー リミテッド | Chip package structure and electronic device |
US11244885B2 (en) | 2018-09-18 | 2022-02-08 | Samsung Electronics Co., Ltd. | Semiconductor package system |
US11600607B2 (en) | 2019-01-17 | 2023-03-07 | Samsung Electronics Co., Ltd. | Semiconductor module including multiple power management semiconductor packages |
US11735494B2 (en) | 2018-07-11 | 2023-08-22 | Samsung Electronics Co., Ltd. | Semiconductor package |
-
2007
- 2007-06-05 JP JP2007149169A patent/JP2008305838A/en active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015511070A (en) * | 2012-03-30 | 2015-04-13 | レイセオン カンパニー | Conductive cooling of multi-channel flip chip based panel array circuits |
JP2014013849A (en) * | 2012-07-05 | 2014-01-23 | Fujikura Ltd | Heat dissipation structure for electronic apparatus |
JP2014127535A (en) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | Semiconductor module and method for manufacturing the same |
JP2014127536A (en) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | Semiconductor device including plurality of semiconductor elements |
US9852995B1 (en) | 2016-09-21 | 2017-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
US10424542B2 (en) | 2016-09-21 | 2019-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
US11658090B2 (en) | 2018-05-14 | 2023-05-23 | Samsung Electronics Co., Ltd. | Semiconductor package system |
US10991638B2 (en) | 2018-05-14 | 2021-04-27 | Samsung Electronics Co., Ltd. | Semiconductor package system |
US11735494B2 (en) | 2018-07-11 | 2023-08-22 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11244885B2 (en) | 2018-09-18 | 2022-02-08 | Samsung Electronics Co., Ltd. | Semiconductor package system |
JP2020057722A (en) * | 2018-10-03 | 2020-04-09 | 川崎重工業株式会社 | Heat sink and robot controller including the same |
JP7421264B2 (en) | 2018-10-03 | 2024-01-24 | 川崎重工業株式会社 | Heat sink and robot control device equipped with the same |
US11056414B2 (en) | 2018-10-22 | 2021-07-06 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11664292B2 (en) | 2018-10-22 | 2023-05-30 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11955399B2 (en) | 2018-10-22 | 2024-04-09 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11600607B2 (en) | 2019-01-17 | 2023-03-07 | Samsung Electronics Co., Ltd. | Semiconductor module including multiple power management semiconductor packages |
US11594465B2 (en) | 2020-06-19 | 2023-02-28 | Beijing Baidu Netcom Science And Technology Co., Ltd. | Chip package and electronic device |
JP2021119630A (en) * | 2020-06-19 | 2021-08-12 | ベイジン バイドゥ ネットコム サイエンス アンド テクノロジー カンパニー リミテッド | Chip package structure and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008305838A (en) | Semiconductor device and mounting structure thereof | |
EP3373331B1 (en) | Semiconductor package with stiffener ring | |
US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
US6650006B2 (en) | Semiconductor package with stacked chips | |
JP2974552B2 (en) | Semiconductor device | |
US7829995B2 (en) | Semiconductor device and method of fabrication | |
JP4846019B2 (en) | Printed circuit board unit and semiconductor package | |
WO2012091044A1 (en) | Semiconductor device/electronic component mounting structure | |
JP2008166440A (en) | Semiconductor device | |
WO2011121779A1 (en) | Multichip module, printed wiring board unit, method for manufacturing multichip module, and method for manufacturing printed wiring board unit | |
US20070284715A1 (en) | System-in-package device | |
US20050133897A1 (en) | Stack package with improved heat radiation and module having the stack package mounted thereon | |
WO2004112129A1 (en) | Electronic device | |
JP5169800B2 (en) | Electronic equipment | |
US6643136B2 (en) | Multi-chip package with embedded cooling element | |
JP2007142097A (en) | Semiconductor device | |
JP4686318B2 (en) | Semiconductor device | |
JP2002222903A (en) | Semiconductor package and semiconductor device | |
JP2007281201A (en) | Semiconductor device | |
JP2007281374A (en) | Semiconductor chip mounting substrate, semiconductor package equipped with the same substrate, electronic equipment and method for manufacturing semiconductor package | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
JP2000252419A (en) | Three-dimensional module structure | |
US7601561B2 (en) | Heat-radiating tape carrier package and method for manufacturing the same | |
JP2008300390A (en) | Semiconductor device | |
JP2023037303A (en) | Semiconductor mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |