JP2008301691A - 画像形成装置及びその電源装置 - Google Patents
画像形成装置及びその電源装置 Download PDFInfo
- Publication number
- JP2008301691A JP2008301691A JP2007148624A JP2007148624A JP2008301691A JP 2008301691 A JP2008301691 A JP 2008301691A JP 2007148624 A JP2007148624 A JP 2007148624A JP 2007148624 A JP2007148624 A JP 2007148624A JP 2008301691 A JP2008301691 A JP 2008301691A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- control
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Color Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】 高電圧を制御するレンジ幅を広く設定すると、高電圧出力の最小変動量が大きくなってしまい、微妙な色合いを再現するのが困難になる。
【解決手段】 高電圧を発生する圧電トランスと、この圧電トランスから発生される出力電圧を、基準電圧VrefBに基づいて分圧した電圧値と第1の制御電圧VcontAとに応じて定電圧制御するオペアンプ109及びVCO110と、第2の制御電圧VcontBに応じて基準電圧VrefBを発生する基準電圧発生回路とを有する。
【選択図】 図1
【解決手段】 高電圧を発生する圧電トランスと、この圧電トランスから発生される出力電圧を、基準電圧VrefBに基づいて分圧した電圧値と第1の制御電圧VcontAとに応じて定電圧制御するオペアンプ109及びVCO110と、第2の制御電圧VcontBに応じて基準電圧VrefBを発生する基準電圧発生回路とを有する。
【選択図】 図1
Description
本発明は、電子写真プロセスにより画像を形成する画像形成装置に好適な電源装置と、その電源装置を含む画像形成装置に関するものである。
電子写真方式を採用する画像形成装置は、画像形成プロセスには欠かせない複数の高電圧出力回路(高電圧電源回路)を有している。この高電圧電源回路から供給される高電圧は、例えば、帯電用電圧、現像用電圧、転写用電圧、定着用電圧として使用される。これらの高電圧のそれぞれは、画像形成装置の構成に応じて、それぞれ異なる仕様で生成される。例えば、直流電源に交流電源を重畳した高電圧や、直流マイナス電源電圧に直流プラス電源電圧を重畳したもの等がある。また高電圧電源回路の出力電圧の制御として、規定電圧或は規定電流による定電流制御方式や定電圧制御方式、或は単一の電圧値出力や多段階の電圧値の出力制御等、様々なものがある。
この中でも、様々な条件下で一定電圧や一定電流を出力できる定電圧制御回路や定電流制御回路が、このような電源回路で必要不可欠となっている。通常、定電圧制御回路には電圧検出回路が、また定電流制御回路には電流検出回路が設けられている。
以下、図2を参照して、従来の圧電トランスを用いた高電圧出力回路における定電圧制御回路について説明する。
図2は、一般的な高電圧電源回路の構成を示すブロック図である。
図において、501は高圧電源を発生するための圧電トランス(圧電セラミックストランス)である。この圧電トランス501の出力は、ダイオード502,503及び高圧コンデンサ504によって正電圧に整流平滑され、出力端子517に繋がる負荷(帯電ローラ、現像ローラ、転写ローラ等)に出力電圧Voutが供給される。この出力電圧Voutは、抵抗505,506,507によって分圧され、その分圧された電圧は、コンデンサ515及び、保護抵抗508を介してオペアンプ509の非反転入力端子(+端子)に入力される。他方、このオペアンプ509の反転入力端子(−端子)には、接続端子518、直列抵抗514を介して、コントローラ(不図示)から供給されるアナログ信号である高電圧電源の出力制御電圧(Vcont)が入力される。このオペアンプ509の出力は、電圧制御発振器(VCO)510に接続され、この電圧制御発振器510の出力は電界効果トランジスタ511のゲートに接続される。電界効果トランジスタ511のドレインは、インダクタ512を介して電源(+24V:Vcc)に接続され、また圧電トランス501の一次側電極の一方に接続される。この圧電トランス501の一次側電極の他方と、電界効果トランジスタ511のソースも接地されている。
図3は、この圧電トランス501の周波数特性を説明する図である。
図3に示すように、共振周波数f0において出力電圧が最大となるため、この周波数を変化させることにより出力電圧を制御できることが判る。また、電圧制御発振器(VCO)510は、入力電圧が上昇すると出力周波数を上げ、入力電圧が低下すると出力周波数を下げるような動作をする。
この条件において出力電圧Voutが上昇すると、オペアンプ509の非反転入力端子(+端子)に入力される電圧Vsnsが上がり、オペアンプ509出力端子から電圧制御発振器(VCO)510へ入力される電圧も上昇する。これにより電圧制御発振器510から出力される信号の周波数も上昇して圧電トランス501の駆動周波数が上昇する。これにより図3に示す特性から、圧電トランス501の出力電圧が低下する方向に制御が行われる。
逆に、出力電圧Voutが低下すると、オペアンプ509の非反転端子(+端子)に入力される電圧Vsnsが低下し、オペアンプ509の出力端子の電圧が低下する。これにより電圧制御発振器510から出力される信号の周波数が低下して圧電トランス501の駆動周波数も低下する。これにより圧電トランス501の出力電圧Voutが上昇する。こうして出力電圧Voutが低下すると出力電圧Voutを上昇させ、出力電圧Voutが上昇すると出力電圧Voutを低下させるように動作して、負帰還制御回路による定電圧回路が構成されている。
また、近年のカラー複写機やカラープリンタでは、より微妙な色見を再現するために、高電圧出力の目標値を広いレンジ幅で、かつ微細に変化させる制御を行っている。そのため制御電圧Vcontには一般的に高い分解能が求められている。
特開2006−309154号公報
特開2006−311787号公報
上記従来例のような高電圧出力回路を用いた場合、高電圧出力を広いレンジ幅で、かつ微細に変化させるために、高い分解能を有する制御電圧が必要となる。特に高電圧出力回路が複数存在する場合、高い分解能を有する制御電圧が複数必要となるため、そのような制御電圧を生成するコントローラの部品コストが高くなるという問題があった。また制御するレンジ幅を広く設定すると、高電圧出力の最小変動量が大きくなってしまい、微妙な色合いを再現するのが困難になるという問題があった。
本発明は上記従来例の問題点を解決することを目的とする。
本願発明の特徴は、画像形成装置の像形成プロセスで必要な高電圧を、より広いレンジで、またより細かく制御できる技術を提供することにある。
上記目的を達成するために本発明の一態様に係る電源装置は以下のような構成を備える。即ち、
画像形成装置の電源装置であって、
高電圧発生回路と、
前記高電圧発生回路から発生される出力電圧を、基準電圧に基づいて分圧した電圧値と第1の制御電圧とに応じて定電圧制御する定電圧制御回路と、
第2の制御電圧に応じて前記基準電圧を発生する基準電圧発生回路と、
を有することを特徴とする。
画像形成装置の電源装置であって、
高電圧発生回路と、
前記高電圧発生回路から発生される出力電圧を、基準電圧に基づいて分圧した電圧値と第1の制御電圧とに応じて定電圧制御する定電圧制御回路と、
第2の制御電圧に応じて前記基準電圧を発生する基準電圧発生回路と、
を有することを特徴とする。
上記目的を達成するために本発明の一態様に係る画像形成装置は以下のような構成を備える。即ち、
像担持体に静電潜像を形成する静電潜像形成手段と、
前記静電潜像をトナーにより現像する現像手段と、
前記現像手段で現像された画像を記録シートに転写する転写手段と、
前記転写手段で画像が転写された記録シートに画像を定着する定着手段と、
前記静電潜像形成手段、前記現像手段、前記転写手段及び前記定着手段の少なくともいずれかに電圧を供給する、請求項1乃至6のいずれか1項に記載の電源装置と、
を有することを特徴とする。
像担持体に静電潜像を形成する静電潜像形成手段と、
前記静電潜像をトナーにより現像する現像手段と、
前記現像手段で現像された画像を記録シートに転写する転写手段と、
前記転写手段で画像が転写された記録シートに画像を定着する定着手段と、
前記静電潜像形成手段、前記現像手段、前記転写手段及び前記定着手段の少なくともいずれかに電圧を供給する、請求項1乃至6のいずれか1項に記載の電源装置と、
を有することを特徴とする。
本発明によれば、画像形成装置の像形成プロセスで必要な高電圧を、より広いレンジで、またより細かく制御できる。
以下、添付図面を参照して本発明の好適な実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
図4は、本発明の実施の形態に係るカラーレーザプリンタ(カラー画像形成装置)の構成を示すブロック図である。
レーザプリンタ401は、複数枚の記録紙(記録シート)32を収納するデッキ402を有している。403は、デッキ402内の記録紙32の有無を検知するデッキ紙有無センサである。404は、デッキ402から記録紙32を繰り出すピックアップローラである。405は、ピックアップローラ404によって繰り出された記録紙32を搬送するデッキ給紙ローラである。そして406は、デッキ給紙ローラ405と対をなし、記録紙32の重送を防止するためのリタードローラである。そして、デッキ給紙ローラ405の下流には、記録紙32を同期搬送するレジストローラ対407、レジストローラ対407への記録紙32の搬送状態を検知するレジ前センサ408が配設されている。
レジストローラ対407の下流には、静電吸着搬送転写ベルト(以下、ETB)409が配設されている。このETB409の移動経路には、後述する4色(イエローY、マゼンタM、シアンC、ブラックB)分のプロセスカートリッジ410Y,410M,410C,410Bが配設されている。各プロセスカートリッジは、対応するスキャナユニット420Y,420M,420C,420Bからのレーザ光で形成された画像に従って像形成し、各ドラム(305)上に各色のトナー像が形成される。こうして形成されたトナー像は、転写ローラ430Y,430M,430C,430Bによって順次、ETB409により搬送される記録紙32上に転写される。
これらプロセスカートリッジの下流には、記録紙32上に転写されたトナー像を熱定着するための定着器が設けられている。この定着器は、内部に加熱用のヒータ432を備えた定着ローラ433と、加圧ローラ434、及び定着ローラ433からの記録紙32を搬送するための定着排紙ローラ対435が設けられている。436は、定着器から排出された記録紙32の有無を検知する定着排紙センサである。
次に、静電潜像形成部として機能している各スキャナ部420(Y,M,C,B)について説明する。尚、ここで、各色に対応するスキャナ部は同じ構成であるため、Y,M,C,B用の構成を示す文字Y,M,C,Bを除く参照符号を用いて説明する。421は、ビデオコントローラ440から送出される各画像信号に基づいて変調されたレーザ光を発光するレーザユニットである。422は、各レーザユニット421からのレーザ光を各感光ドラム305上に走査するためのポリゴンミラーである。423は、このポリゴンミラー422を回転駆動するスキャナモータである。そして424は、レーザ光を感光ドラム305上に結像して静電潜像を形成させるための結像レンズ群である。
次に、各プロセスカートリッジ410について説明する。ここでも各色に対応するスキャナ部は同じ構成であるため、Y,M,C,B用の構成を示す文字Y,M,C,Bを除く参照符号を用いて説明する。305は、公知の電子写真プロセスに必要な感光ドラム(像担持体)である。303は帯電ローラ、そして302は現像ローラである。更に411は、各対応する色のトナーを収容しているトナー格納容器である。これらプロセスカートリッジ410はそれぞれ、レーザプリンタ401に対して着脱可能に構成されている。
ビデオコントローラ440は、パーソナルコンピュータ等の外部装置(ホストコンピュータ)441から送出される画像データを受信すると、その画像データをビットマップデータに展開して画像形成用の画像信号を生成する。コントローラ201は、このレーザプリンタ401の制御部であり、RAM207a,ROM207b、タイマ207c、デジタル入出力ポート207d、D/Aポート207eを具備したMPU207、及び各種入出力制御回路(不図示)等を具備している。ROM207bは、このMPU207で実行されるプログラムを記憶しており、RAM207aはMPU207による制御処理時に各種データを一時的に保存するワークエリアとしても使用される。
高電圧電源部202は、各プロセスカートリッジに対応した帯電ローラ303に供給する帯電用高電圧電源、現像ローラ302に供給する現像用電圧電源と、転写ローラ430に供給する転写用高電圧を出力可能である。この高電圧電源部202は、圧電トランスもしくは巻き線トランスを使用した電源回路を有している。
次に本実施の形態に係る高電圧電源回路の構成を図1を参照して説明する。尚、本実施の形態に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また高電圧電源回路としては、圧電トランス、巻き線トランスのいずれの場合でも有効である。ここでは代表例として、正電圧を必要とする転写用の高電圧電源の場合で説明する。また、転写用の高電圧電源回路は、各転写ローラ430Y,430M,430C,430Bに対応して4回路設けられている。但し、Y,M,C,B用の電源回路の基本構成は同様であるので、ここではY用の電源回路を例にして説明する。
図1は、本実施の形態に係る転写用の高電圧電源回路の構成を示す回路図である。
101は、この高電圧電源回路の圧電トランス(圧電セラミックストランス)で、高電圧を発生する高電圧発生回路を構成している。この圧電トランス101の出力は、ダイオード102,103及び高電圧コンデンサ104によって正電圧に整流平滑され、出力端子117から負荷である転写ローラ430Yに出力電圧Voutとして供給される。この出力電圧Voutは、抵抗105,106,107を含む分圧回路で分圧され、保護用抵抗108を介してオペアンプ109の非反転入力端子(+端子)に入力される。コンデンサ115は、この分圧された電圧とグランドとの間に接続され、分圧された電圧によりチャージされる。またオペアンプ109の反転入力端子(−端子)には、接続端子118、直列抵抗114を介して、コントローラ201からアナログ信号である高電圧電源の出力制御電圧VcontA(第1の制御電圧)が入力される。オペアンプ109はこれら2つの入力電圧同士を比較し、その結果に基づいて電圧を出力する。この出力電圧は電圧制御発振器(VCO)110に供給され、この電圧制御発振器110の出力は電界効果トランジスタ111(スイッチング素子)のゲートに供給される。またオペアンプ109の出力はコンデンサ113を介してオペアンプ109の反転入力端子(−端子)に接続されている。電界効果トランジスタ111のドレインは、インダクタ112を介して電源(+24V:Vcc)と圧電トランス101の一次側の電極の一方に接続される。圧電トランス101の一次側の電極の他方は接地される。また電界効果トランジスタ111のソースは接地されている。
コントローラ201から出力されるアナログ信号である高電圧電源の制御電圧VcontB(第2の制御電圧)は、接続端子122を介して電界効果トランジスタ121のゲートに供給される。電界効果トランジスタ121のソースは接地され、電界効果トランジスタ121のドレインは抵抗126を介して基準電圧Vrefに接続されている。電界効果トランジスタ121のドレインはまた、抵抗119を介してオペアンプ123の非反転入力端子(+端子)に接続されている。この非反転入力端子はコンデンサ120を介して接地されている。他方、オペアンプ123の反転入力端子(−端子)は、オペアンプ123の出力端子に接続されている。
これにより、オペアンプ123の出力電圧は、オペアンプ123の非反転入力端子(+端子)に入力される基準電圧VrefBと同じになる。このオペアンプ123の出力電圧は、抵抗106を介して抵抗105,107に接続されているため、この電圧VrefBは、出力電圧Voutを抵抗105,106,107によって分圧する際の基準電圧となる。よって、これらオペアンプ123、電界効果トランジスタ121等を含む回路は、基準電圧発生回路として機能している。
図3は、本実施の形態に係る圧電トランス101の周波数特性を説明する図である。
図3に示すように、圧電トランス101の出力は、共振周波数f0において出力電圧が最大となり、周波数によって出力電圧の制御が可能である。図において、任意の出力電圧Edc出力時の駆動周波数をfxとする。電圧制御発振器(VCO)110は、入力電圧が上昇すると出力周波数を上昇し,入力電圧が低下すると出力周波数が低下するような動作を行うものとする。この条件において、出力電圧Edcが上昇するとオペアンプ109の非反転入力端子(+端子)の入力電圧Vsnsが上昇し、オペアンプ109の出力電圧が上昇する。電圧制御発振器110は、入力電圧が上昇すると圧電トランス101の駆動周波数を上げる。こうして圧電トランス101の駆動周波数がfxより高くなると、その出力電圧が低下する。従って、出力電圧が目標電圧より高くなると出力電圧を下げるように定電圧制御される。
また逆に、出力電圧Edcが低下するとオペアンプ109の非反転入力端子(+端子)の入力電圧Vsnsが下がり、オペアンプ109の出力電圧も下がる。電圧制御発振器110は、入力電圧が低下すると出力周波数をfxより下げるように動作をする。圧電トランス101の駆動周波数がfxよりも低くなると、その出力電圧が上昇する。従って、出力電圧が目標電圧よりも低下すると、その出力電圧を上げるように定電圧制御が行われる。
上述の回路動作は、Y,M,C,Bの各現像用の高電圧電源回路においても同様である。
次に本実施の形態に係る電圧制御方式について詳しく説明する。
抵抗105の抵抗値をR3、抵抗106の抵抗値をR1、抵抗107の抵抗値をR2とした場合、出力電圧Voutと、制御電圧VcontAの電圧と、オペアンプ123の出力電圧VrefBの関係は以下の式(1)で表される。
Vout={(R1R2+R2R3+R3R1)VcontA−R2R3VrefB}/R1R2
={(R1R2+R2R3+R3R1)VcontA}/R1R2−R3VrefB/R1
…式(1)
また、コントローラ201から電界効果トランジスタ121のゲートに入力される制御電圧VcnotBの設定によってきまるVrefBの電圧は、式(2)で表される。
={(R1R2+R2R3+R3R1)VcontA}/R1R2−R3VrefB/R1
…式(1)
また、コントローラ201から電界効果トランジスタ121のゲートに入力される制御電圧VcnotBの設定によってきまるVrefBの電圧は、式(2)で表される。
VrefB=(一周期の中で制御電圧VcnotBがロウレベルに設定される時間)×Vref/(制御電圧VcnotBの一周期の時間) …式(2)
即ち、出力電圧Voutは、コントローラ201からの出力制御電圧VcontAと、コントローラ201からの制御電圧VcontBの設定により決定される。
即ち、出力電圧Voutは、コントローラ201からの出力制御電圧VcontAと、コントローラ201からの制御電圧VcontBの設定により決定される。
制御電圧VcontAの電圧変動と、電圧VrefBの電圧変動と出力電圧Voutの電圧変動の関係をより詳細に説明するために
式(1)を変形すると式(3)のようになる。
式(1)を変形すると式(3)のようになる。
Vout={(R1/R32+1+R1/R2)R3VcontA−1・R3VrefB}/R1
≒{(1+R1/R2)VcontA−1・VrefB}R3/R1 …式(3)
この式(3)において、高電圧を低圧に分圧する抵抗105の抵抗値R3は、通常、抵抗106の抵抗値R1に対して充分に大きい。このため近似的に、(R1/R32)は無視できる。これにより、出力電圧Voutは、(VcontA×K1+VrefB×K2)で表現される。
≒{(1+R1/R2)VcontA−1・VrefB}R3/R1 …式(3)
この式(3)において、高電圧を低圧に分圧する抵抗105の抵抗値R3は、通常、抵抗106の抵抗値R1に対して充分に大きい。このため近似的に、(R1/R32)は無視できる。これにより、出力電圧Voutは、(VcontA×K1+VrefB×K2)で表現される。
ここでVcontAとVrefBはともに、基準電圧Vrefを基準とした8ビットの分解能をもつ信号である、このため制御電圧VcontAと、基準電圧VrefBの最小変動電圧値は、同じく電圧Vref/256となる。
そのため、制御電圧VcontAによって制御可能な出力電圧Voutの最小変動電圧値は、(Vref/256)×K1となる。
VrefBによって制御可能なVoutの最小変動電圧値は、(電圧Vref/256)×K2となる。ここで係数K1とK2をみると、係数K2は、K1の1/(1+R1/R2)である。そのため、制御電圧VcontBは、制御電圧VcontAの1/(1+R1/R2)倍の最小変動電圧値で出力電圧Voutを制御することが可能であるといえる。
以上説明したように本実施の形態1によれば、制御電圧VcontBで基準電圧Vrefを可変制御とすることで、第一の制御電圧VcontAのみで出力を制御する従来方式の制御に比べ、より高分解能に高電圧電源回路の出力電圧を制御することが可能となる。
[実施の形態2]
図5は、本発明の実施の形態2に係る高電圧電源回路の構成を示す回路図である。尚、本実施の形態2に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また、高電圧を発生する回路に圧電トランス、巻き線トランスのいずれを使用しても良い。ここでは代表的に巻線トランスにより負バイアスを必要とする現像用の高電圧電源回路を例にして説明する。
図5は、本発明の実施の形態2に係る高電圧電源回路の構成を示す回路図である。尚、本実施の形態2に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また、高電圧を発生する回路に圧電トランス、巻き線トランスのいずれを使用しても良い。ここでは代表的に巻線トランスにより負バイアスを必要とする現像用の高電圧電源回路を例にして説明する。
現像用の高電圧電源回路は、各現像ローラ302Y,302M,302C,302Bに対応して4回路設けられている。ここでY,M,C,Bの各回路の基本構成は同様であるので、ここではYについて代表して説明する。
601は高電圧を発生するための巻線トランスである。この巻線トランス601の出力は、ダイオード602,603及び高電圧コンデンサ604によって正電圧に整流平滑され、出力端子617から負荷である転写ローラ430Yに供給される。この出力電圧Voutは、抵抗605,606,607によって分圧され、保護用抵抗608を介してオペアンプ609の非反転入力端子(+端子)に入力される。コンデンサ615は、この分圧された電圧でチャージされる。
他方、このオペアンプ609の反転入力端子(−端子)には、接続端子618、直列抵抗614を介してコントローラ201からアナログ信号である高電圧電源の制御電圧VcontAが入力される。オペアンプ609の出力は、抵抗610を介してトランジスタ611のベースに接続されている。コンデンサ613は、このオペアンプ609の帰還コンデンサである。トランジスタ611のコレクタは、抵抗612を介して電源(+24V:Vcc)に接続されている。
コントローラ201からの出力されるアナログ信号である高電圧電源の制御電圧VcontBは、端子622から供給されて電界効果トランジスタ621のゲートに入力される。この電界効果トランジスタ621のソースは接地され、そのドレインはツェナーダイオード627と抵抗626とを介して基準電圧Vrefに接続されている。また、ツェナーダイオード627と抵抗119とを介してオペアンプ623の非反転入力端子(+端子)に接続されている。コンデンサ620は、この非反転入力端子とグランドとの間に接続されたコンデンサである。ここで、オペアンプ623の出力は反転入力端子(−端子)に接続されるため、オペアンプ623の出力電圧は、オペアンプ623の非反転入力端子(+端子)に入力される電圧VrefBと同じになる。こうして抵抗606に接続されるVrefBは、出力電圧Voutを抵抗605,606,607で分圧する際の基準電圧となる。
またこの回路では、オペアンプ609の反転入力端子(−端子)にコントローラ201から入力されるの制御電圧(VcontA)と、出力電圧Voutから分圧されてオペアンプ609の非反転入力端子(+端子)に入力される電圧とが等しくなるように制御される。
トランス601の電流駆動回路を構成しているトランジスタ611のベースに流れ込む電流量により、電解コンデンサ624へトランジスタ611を介して電源(+24V)から供給される電荷量が決定される。この電解コンデンサ624に供給される電荷量が多いほど出力電圧Vout(負バイアス)の絶対値が大きくなり、小さいほど出力電圧Vout(負バイアス)の絶対値が小さくなる。そのため、オペアンプ609の出力電圧が上昇すると出力電圧Voutが下がり、オペアンプ609の出力電圧が低下すると出力電圧Voutが上がる。
実際の制御では、出力電圧Voutが上昇するとオペアンプ609の非反転入力端子(+端子)の入力電圧Vsnsも上昇し、オペアンプ609の出力電圧が上昇するので出力電圧Voutを下げるように制御する。逆に出力電圧Voutが低下するとオペアンプ609の非反転入力端子(+端子)の入力電圧Vsnsが下がり、オペアンプ609の出力電圧も低下する。これにより、出力電圧Voutが上昇するように制御される。
このようにして、出力電圧Voutが目標電圧よりも下がると、その出力電圧Voutを上げるように制御され、また出力電圧Voutが目標電圧よりも上昇すると、その出力電圧Voutを下げるように制御される。上述の回路動作は、M,C,Bの各現像用に高電圧電源回路においても同様である。
次に本実施の形態2に係る電源回路における電圧制御方式について詳しく説明する。
抵抗605の抵抗値をR3、抵抗606の抵抗値をR1、抵抗607の抵抗値をR2とした場合、出力電圧Voutと、制御電圧Vcontと、オペアンプ623の出力電圧VrefBとの関係は、上述した式(1)で表される。
また、電圧VrefBは、コントローラ201から電界効果トランジスタ621のゲートに入力される制御電圧VcnotBの設定によってきまる。本実施の形態2では、制御電圧VcontBは、コントローラ201により決まる電圧(通常は5V)を基準とした8ビットの分解能をもつPWM信号である。オペアンプ623の出力である電圧VrefBと制御電圧VcontBとの関係式は、式(2')で表される
VrefB=(一周期の中で制御電圧VcnotBがロウレベルに設定される時間)×(Vref−Vz)/(制御電圧VcnotBの一周期の時間)+Vz …式(2’)
次に制御電圧VcontAの電圧変動と、電圧VrefBの電圧変動と、出力電圧Voutとの電圧変動の関係をより詳細に説明するために、上述の式(1)を変形すると、前述の式(3)のようになる。この式(3)において、通常、高電圧を低圧に分圧する抵抗605の抵抗値R3は、抵抗606の抵抗値R1に対して充分に大きい値であるため、近似的に(R1/R32)は無視できる。これにより、出力電圧Voutは、(VcontA×K1+VrefB×K2)で表現される。ここで、制御電圧VcontAは、基準電圧Vrefを基準とした8ビットの分解能をもつ信号であるため、制御電圧VcontAの最小変動電圧値は、Vref/256となる。一方、電圧VrefBは、(Vref−Vz)とVzの間の電位を8ビットの分解能で出力する制御電圧に対応しているため、制御電圧VcontBの最小変動電圧値は(Vref−Vz)/256となる。
VrefB=(一周期の中で制御電圧VcnotBがロウレベルに設定される時間)×(Vref−Vz)/(制御電圧VcnotBの一周期の時間)+Vz …式(2’)
次に制御電圧VcontAの電圧変動と、電圧VrefBの電圧変動と、出力電圧Voutとの電圧変動の関係をより詳細に説明するために、上述の式(1)を変形すると、前述の式(3)のようになる。この式(3)において、通常、高電圧を低圧に分圧する抵抗605の抵抗値R3は、抵抗606の抵抗値R1に対して充分に大きい値であるため、近似的に(R1/R32)は無視できる。これにより、出力電圧Voutは、(VcontA×K1+VrefB×K2)で表現される。ここで、制御電圧VcontAは、基準電圧Vrefを基準とした8ビットの分解能をもつ信号であるため、制御電圧VcontAの最小変動電圧値は、Vref/256となる。一方、電圧VrefBは、(Vref−Vz)とVzの間の電位を8ビットの分解能で出力する制御電圧に対応しているため、制御電圧VcontBの最小変動電圧値は(Vref−Vz)/256となる。
例として、本実施の形態2では、VzをVrefの半分の値とすると、(Vref−Vz)=Vref/2より、制御電圧VcontBの最小変動電圧値は、(Vref/2)/256となる。そのため、制御電圧VcontAによる出力電圧Voutの最小変動電圧値は、(Vref/256)×K1となる。また電圧VrefBによる出力電圧Voutの最小変動電圧値は、(Vref/512)×K2となる。更に、係数K1とK2との関係、K2/K1=1/(1+R1/R2)より、制御電圧VcontBは、制御電圧VcontAの1/(2+2R1/2R2)倍の最小変動電圧値で出力電圧Voutを制御可能であるといえる。
以上説明したように本実施の形態2によれば、制御電圧VcontBで基準電圧Vrefを所定の範囲内で可変制御する。これにより、従来のように制御電圧VcontAのみで出力電圧を制御する従来方式に比べて、より高分解能に高電圧電源回路の出力電圧を制御することが可能となる。
[実施の形態3]
次に本実施の形態3を図6を参照して説明する。尚、実施の形態1と同様の回路構成に関して説明は省略する。尚、本実施の形態に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また、高電圧電源回路としては、圧電トランス、巻き線トランスのいずれにも有効である。ここでは代表的にピエゾ高電圧を用いて、正電圧を必要とする転写用の高電圧電源回路の場合で説明する。尚、この転写用の高電圧電源回路は、各転写ローラ430Y,430M,430C,430Bに対応して4回路設けられている。
次に本実施の形態3を図6を参照して説明する。尚、実施の形態1と同様の回路構成に関して説明は省略する。尚、本実施の形態に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また、高電圧電源回路としては、圧電トランス、巻き線トランスのいずれにも有効である。ここでは代表的にピエゾ高電圧を用いて、正電圧を必要とする転写用の高電圧電源回路の場合で説明する。尚、この転写用の高電圧電源回路は、各転写ローラ430Y,430M,430C,430Bに対応して4回路設けられている。
図6は、本実施の形態3に係る転写用の高電圧を発生する高電圧電源回路の構成を示す回路図である。ここでは転写ローラ430Y,430M,430C,430Bに対応して高電圧(Vout_Y,Vout_M,Vout_C,Vout_B)を発生する4つの回路が示されている。尚、図6において、Y,M,C,Bの符号が付された参照番号701〜715,717,723〜726のそれぞれは、図1の101〜115,117,123〜126に対応しており、図1と同様に動作するため、それらの説明を省略する。
本実施の形態3では、図6のように、制御電圧VcontBを、複数の高電圧電源回路で共通にすることを特徴とする。即ち、本実施の形態3では、Y,M,C,Bの転写バイアスの制御電圧VcontBを共通で使用する。尚、共通で使用するのは、転写用のバイアス電圧に限らず、例えば現像用のバイアス電圧、帯電用のバイアス電圧でも良い。
また本実施の形態3では、アナログ信号である制御電圧VcontBを、基準電圧Vrefを基準とした10ビット分解能の制御電圧とする。Y,M,C,B用の各回路の基本構成はそれぞれ同様であるので、ここではY用の転写電圧の場合を代表に説明する。
抵抗705Yの抵抗値をR3、抵抗706Yの抵抗値をR1、抵抗707Yの抵抗値をR2とした場合、出力電圧Voutと、制御電圧VcontAと、オペアンプ723の出力電圧VrefBの関係は、上述の式(1)で表される。また、電圧VrefBは、上述の式(2)で表される。
次に制御電圧VcontAの電圧変動と、電圧VrefBの電圧変動と出力電圧Voutの電圧変動の関係をより詳細に説明するために、式(1)を変形すると前述の式(3)のようになる。
本実施の形態3では、制御電圧VcontAを、基準電圧Vrefを基準とした8ビットの分解能の制御信号とし、制御電圧VcontBを、コントローラ201により決まる電圧(通常は5V)を基準とした10ビットの高分解能をもつPWM信号であるとする。尚、上述の式(3)において、通常、高電圧を低電圧に分圧する抵抗705の抵抗値R3は、抵抗706の抵抗値R1に対して充分に大きいため、近似的に(R1/R32)は無視できる。これにより、出力電圧Voutは、(VcontA×K1+VrefB×K2)で表現される。
ここで制御電圧VcontAは、基準電圧Vrefを基準とした8ビットの分解能をもつ信号である。電圧VrefBは、基準電圧Vrefを基準とした10ビットの分解能を持つ信号となる。このため制御電圧VcontAと、基準電圧VrefBの最小変動電圧値は、それぞれVref/256、Vref/1024となる。このため、制御電圧VcontAによって制御出来る出力電圧Voutの最小変動電圧値は、(Vref/256)×K1となる。また電圧VrefBによって制御可能な出力電圧Voutの最小変動電圧値は、(Vref/1024)×K2となる。ここで係数K1とK2をみると、係数K2は係数K1の1/(1+R1/R2)である。そのため、制御電圧VcontBは、制御電圧VcontAの1/(4+4R1/R2)倍の最小変動電圧値で出力電圧Voutを制御することが可能になる。
以上説明したように本実施の形態3によれば、複数の高電圧電源回路に対して共通で使用できる高分解能の制御電圧を一つ追加している。これにより、従来のように制御電圧VcontAのみで出力電圧を制御する方式に比べて、複数の高電圧回路の全てで高分解能な高電圧出力制御が可能となる。
また実際の制御例として、普段は、制御電圧VcontBを固定とし、各バイアスに設けられたVcontA信号により各バイアス電圧を制御する。そして環境などの変化により、連続印刷中などに印刷条件を微妙に変化させたい場合には、制御電圧VcontBを変更して各バイアス電圧Voutを同時に、かつ微小量変化させる。このような制御を行うことにより、連続印刷中等において、印刷条件が微妙に変化した場合でも常に最適な画像を形成することが可能となる。
図7は、上述した本実施の形態1〜3に係るレーザプリンタのコントローラ201による高電圧制御を説明するフローチャートである。この処理を実行するプログラムはROM207bに記憶されており、MPU207の制御の下に実行される。
先ずステップS1で、レーザプリンタ401の状態や、このレーザプリンタ401が置かれた環境条件などを考慮して、制御電圧VcontBの電圧値を決定し,その電圧を端子122に出力する。次にステップS2に進み、制御電圧VcontAを決定して、この制御電圧VcontAによる電圧制御を行う。このステップS2の制御は、図2に示すような従来の電源回路で実行されていた制御と同じである。次にステップS3に進み、レーザプリンタ401の状態や、このレーザプリンタ401が置かれた環境条件などにより、制御電圧VcontBを変更する必要があるかどうかを判断し、変更する必要がなければステップS2に戻り、前述の処理を実行する。ステップS3で変更する必要があると判断するとステップS4に進み、レーザプリンタ401の状態や、このレーザプリンタ401が置かれた環境条件などを考慮して、制御電圧VcontBの電圧値を再度決定する。そしてステップS5で、その決定された制御電圧VcontBを端子122に出力する。そしてステップS2に戻り、前述した処理を実行する。
このようにして、従来のようにステップS2で制御電圧VcontAを決定して、この制御電圧VcontAによる電圧制御を行う場合と比べて、各電源電圧を、より微小量で制御することができる。
尚、上述した各実施の形態では、転写用のバイアス電圧、現像用のバイアス電圧を例にして説明したが、転写用、現像用、定着用或は帯電用のいずれのバイアス電圧の制御にも適用できる。
101,701…圧電トランス
110‥‥電圧制御発振器(VCO)
109,123,609,623,709,723…オペアンプ
111,121,621,711,721…電界効果トランジスタ
201…コントローラ
202…高電圧電源部
601…巻線トランス
627…ツェナーダイオード
611…トランジスタ
110‥‥電圧制御発振器(VCO)
109,123,609,623,709,723…オペアンプ
111,121,621,711,721…電界効果トランジスタ
201…コントローラ
202…高電圧電源部
601…巻線トランス
627…ツェナーダイオード
611…トランジスタ
Claims (7)
- 画像形成装置の電源装置であって、
高電圧発生回路と、
前記高電圧発生回路から発生される出力電圧を、基準電圧に基づいて分圧した電圧値と第1の制御電圧とに応じて定電圧制御する定電圧制御回路と、
第2の制御電圧に応じて前記基準電圧を発生する基準電圧発生回路と、
を有することを特徴とする電源装置。 - 前記高電圧発生回路は、圧電トランスを含むことを特徴とする請求項1に記載の電源装置。
- 前記定電圧制御回路は、
前記出力電圧を前記基準電圧に応じた電圧に分圧する分圧回路と、
前記分圧回路で分圧された電圧値と前記第1の制御電圧とを比較して、その比較に応じた電圧を発生する電圧発生回路と、
前記電圧発生回路で発生した電圧値に応じた周波数の信号を発生する電圧制御発振器と、
前記電圧制御発振器から出力される信号によりスイッチングされて前記圧電トランスを駆動するスイッチング素子とを有することを特徴とする請求項2に記載の電源装置。 - 前記高電圧発生回路は、巻線トランスを含むことを特徴とする請求項1に記載の電源装置。
- 前記定電圧制御回路は、
前記出力電圧を前記基準電圧に応じた電圧に分圧する分圧回路と、
前記分圧回路で分圧された電圧値と前記第1の制御電圧とを比較して、その比較に応じた電圧を発生する電圧発生回路と、
前記電圧発生回路で発生した電圧値に応じて前記巻線トランスの一次側の電流を制御する電流駆動回路とを有することを特徴とする請求項4に記載の電源装置。 - 前記画像形成装置は電子写真プロセスで画像を形成するカラー画像形成装置であり、
前記高電圧発生回路と前記定電圧制御回路は、各色に対応する像形成手段に対応してそれぞれ設けられ、
前記基準電圧発生回路は、前記各色に対応する像形成手段に共通に設けられていることを特徴とする請求項1に記載の電源装置。 - 像担持体に静電潜像を形成する静電潜像形成手段と、
前記静電潜像をトナーにより現像する現像手段と、
前記現像手段で現像された画像を記録シートに転写する転写手段と、
前記転写手段で画像が転写された記録シートに画像を定着する定着手段と、
前記静電潜像形成手段、前記現像手段、前記転写手段及び前記定着手段の少なくともいずれかに電圧を供給する、請求項1乃至6のいずれか1項に記載の電源装置と、
を有することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007148624A JP2008301691A (ja) | 2007-06-04 | 2007-06-04 | 画像形成装置及びその電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007148624A JP2008301691A (ja) | 2007-06-04 | 2007-06-04 | 画像形成装置及びその電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008301691A true JP2008301691A (ja) | 2008-12-11 |
Family
ID=40174654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007148624A Withdrawn JP2008301691A (ja) | 2007-06-04 | 2007-06-04 | 画像形成装置及びその電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008301691A (ja) |
-
2007
- 2007-06-04 JP JP2007148624A patent/JP2008301691A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5247908B2 (ja) | 電源、制御回路、画像形成装置の電源 | |
EP1750179B1 (en) | Image forming apparatus and power supply | |
JP4420458B2 (ja) | 高圧電源装置、画像形成装置 | |
JP4721431B2 (ja) | 電源、画像形成装置およびic | |
US7196475B2 (en) | Image forming apparatus utilizing a piezoelectric-transformer high-voltage power supply and method for controlling the same | |
JP5241207B2 (ja) | 電源装置及び画像形成装置 | |
US7579749B2 (en) | Power supply device and image forming apparatus using the power supply device | |
US20110188878A1 (en) | Power supply apparatus and image forming apparatus | |
JP4763990B2 (ja) | 画像形成装置及び画像形成装置に用いられる高圧電源装置 | |
JP2008224861A (ja) | 画像形成装置及び圧電トランス式高圧電源装置 | |
JP2006204016A (ja) | 高圧電源装置および画像形成装置 | |
US8680827B2 (en) | High-voltage power supply apparatus and image forming apparatus employing same | |
JP4838581B2 (ja) | 画像形成装置 | |
US11435684B2 (en) | Power supply apparatus and image forming apparatus | |
JP2007011087A (ja) | 電源装置、画像形成装置 | |
JP4981323B2 (ja) | 画像形成装置の電源 | |
JP2008099372A (ja) | 画像形成装置及び圧電トランス式高圧電源装置 | |
JP5188022B2 (ja) | 画像形成装置 | |
JP2008301691A (ja) | 画像形成装置及びその電源装置 | |
JP2004077692A (ja) | 画像形成装置 | |
JP2006201351A (ja) | 画像形成装置 | |
JP2007101948A (ja) | 画像形成装置 | |
JP4366343B2 (ja) | 圧電トランスを用いた高圧電源装置、及びそれを使用する画像形成装置 | |
JP2007295722A (ja) | 高圧電源装置 | |
US11835910B2 (en) | Power source apparatus and image forming apparatus having a control unit configured to switch a target voltage of an output voltage output from a secondary side of a transformer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |