JP2008300716A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 半導体装置の製造方法に関し、界面活性剤を含んだ洗浄液による洗浄後の低誘電率膜のｋ値の変動を回復する。
【解決手段】 基板上にｋ値が３．０以下の低誘電率膜１を成膜したのち、低誘電率膜１に凹部を形成し、次いで、凹部及び低誘電率膜１上に導電体膜を堆積したのち、低誘電率膜１が露出するまで導電体膜を研磨し、次いで、低誘電率膜１の表面を界面活性剤３を含む洗浄剤で洗浄したのち、低誘電率膜１の表面に残存する界面活性剤３を、界面活性剤３が表面に残存した状態における低誘電率膜１の比誘電率の増大分を６０％以下に低減できる界面活性剤除去方法で除去する。
【選択図】 図１

Description

本発明は半導体装置の製造方法に関するものであり、特に、層間絶縁膜として低誘電率膜（Ｌｏｗ−ｋ膜）を用いて埋込配線構造を形成する場合のｋ値回復のための構成に特徴のある半導体装置の製造方法に関するものである。

近年、半導体装置の微細化に伴うエレクトロマイグレーション耐性の向上のために、配線材料としてＣｕを用いることが試みられている。
Ｃｕを配線材料に用いる場合には、層間絶縁膜にビア用凹部或いは配線用トレンチを形成し、この凹部及びトレンチを覆うようにＣｕで完全に埋め込んだのち、ＣＭＰ（化学機械研磨）法によって研磨することによってＣｕ埋込配線或いはＣｕビアを形成している。

また、ＣＭＰ法に研磨の後には、界面活性剤を含んだ洗浄液を洗浄して、残存する研磨剤や研磨による派生パーティクル等の研磨残渣を除去したのち、純水でさらに洗浄して界面活性剤を除去している（例えば、特許文献１参照）。

また、半導体装置の高速化の要請に応えるために、寄生容量による信号遅延を低減するために、層間絶縁膜としてｋ値が３．０以下の低誘電率膜が用いられるようになっている。
この場合、低誘電率膜は多孔質膜である場合が多いため、低誘電率膜上にプラズマＳｉＯ₂ 膜或いはプラズマＳｉＣ膜等のキャップ層を設けている（例えば、同じく特許文献１参照）。

また、最近の半導体装置の高速化のさらなる要請に応えるために、低誘電率膜に比べて非誘電率の高いキャップ層を除去することが試みられている。

しかし、このようにキャップ層を除去した場合、ＣＭＰ研磨工程後の洗浄工程において、低誘電率膜においてｋ値が増加するという現象が見られ、本発明者等による研究の結果、このｋ値の増加現象は洗浄液のＨ．Ｌ．Ｂ（Ｈｙｄｒｏｐｈｉｌｅ−Ｌｉｐｏｐｈｉｌｅ Ｂａｌａｎｃｅ）に大きく依存することを発見した（例えば、非特許文献１参照）ので、図１０及び図１１を参照して説明する。

図１０参照
図１０は、洗浄後の残存パーティクル数のＨ．Ｌ．Ｂ値依存性の説明図であり、Ｈ．Ｌ．Ｂ値が１０以下の場合に優れた洗浄効果が得られた。
ここでは、ＣＭＰ工程を１．５ｐｓｉ（重量ポンド平方インチ）の条件で５秒間行ったのち、研磨布を用いて１．５ｐｓｉ（重量ポンド平方インチ）の条件で６０秒間の洗浄を行った場合の結果を示している。
なお、小さいＨ．Ｌ．Ｂ値は疎水性であることを意味し、大きいＨ．Ｌ．Ｂ値は親水性であることを意味する。

図１１参照
図１１は、ｋ値の増大のＨ．Ｌ．Ｂ値依存性の説明図であり、Ｈ．Ｌ．Ｂ値が１０以下の場合に２５％近いｋ値の増加が見られた。
なお、Ｈ．Ｌ．Ｂ値が１０以上の場合には、ｋ値の増加は数％以下であり、あまり問題になるものではない。

このように、ＣＭＰ法による研磨後の洗浄効果と洗浄後のｋ値の変動は、洗浄工程に用いる洗浄剤のＨ．Ｌ．Ｂ値に大きく依存することが分かった。
具体的には、Ｈ．Ｌ．Ｂ値が１０以下の場合には、洗浄効果は優れているもののｋ値の変動が大きく、Ｈ．Ｌ．Ｂ値が１０以上の場合には、洗浄効果は顕著ではないもののｋ値の変動が小さい。
特開２００６−２０３０２７号公報 第５４回応用物理学関係連合講演会 ２００７春季 予行集２５Ａ−Ｐ５−／ＩＩ

上述のように、洗浄効果とｋ値の変動とはトレードオフの関係にあるので、研磨残渣を良好に除去するためには、Ｈ．Ｌ．Ｂ値の小さな洗浄液を用いる必要があるが、そうすると、洗浄後に低誘電率膜のｋ値が増大し、せっかく層間絶縁膜として低誘電率膜を設けた意味が失われてしまうという問題がある。

したがって、本発明は、界面活性剤を含んだ洗浄液による洗浄後の低誘電率膜のｋ値の変動を回復することを目的とする。

ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、半導体装置の製造方法において、基板上にｋ値が３．０以下の低誘電率膜１を成膜したのち、低誘電率膜１に凹部を形成する工程、凹部及び低誘電率膜１上に導電体膜を堆積する工程、低誘電率膜１が露出するまで導電体膜を研磨する工程、低誘電率膜１の表面を界面活性剤３を含む洗浄剤で洗浄する工程、低誘電率膜１の表面に残存する界面活性剤３を、界面活性剤３が表面に残存した状態における低誘電率膜１の比誘電率の増大分を６０％以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする。

本発明者による鋭意研究の結果、洗浄後のｋ値の変動は、低誘電率膜１の表面に近傍に残存する界面活性剤３に影響によるとの認識に至り、この残存する界面活性剤３を除去することによって、ｋ値が回復することを発見したものである。

因に、ｋ値が３．０を超える誘電膜や、研磨後にも低誘電率膜１上にキャップ層が存在する場合には、洗浄後のｋ値の変動は顕著ではない。
また、研磨後に低誘電率膜１が露出する場合には、界面活性剤３を含んだ洗浄液で洗浄した後に純水で水洗しても、ｋ値の変動が大きいので、水洗によっては界面活性剤３が充分除去されないと推測される。

したがって、界面活性剤除去方法としては、水洗以外の方法であり、且つ、界面活性剤３が表面に残存した状態における低誘電率膜１の比誘電率の増大分を６０％、より望ましくは、２０％以下に低減できる方法である必要がある。

この場合、低誘電率膜１に凹部を形成する工程において、低誘電率膜１の表面に低誘電率膜１の特性の変動を防ぐためにキャップ層を設けることが望ましく、また、装置全体を低誘電率化するためには、低誘電率膜１が露出するまで研磨して埋込導体２を形成してキャップ層を完全に除去することが望ましい。

この様な界面活性剤除去方法としては、窒素雰囲気中において２００℃〜５００℃に加熱する窒素アニール方法を用いても良いし、或いは、アンモニアプラズマ処理方法を用いても良い。

また、界面活性剤除去方法として、アルコール類を２５モル％以上、より好適には５０モル％以上含む洗浄剤を用いたアルコール洗浄方法を用いても良い。
この場合のアルコール類としては、イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコールの少なくとも一つを含んでいることが好適であり、また、具体的洗浄工程において、アルコール類を含む洗浄剤を、回転させた基板上に滴下すれば良い。

或いは、界面活性剤除去方法として、水素とヘリウムの混合ガスを用いたアッシング方法を用いても良いものである。

本発明によれば、水洗以外の界面活性剤除去方法を施すことにより界面活性剤を効果的に除去することが可能になり、それによって、低誘電率膜のｋ値の変動を効果的に回復することができ、延いては、高集積度半導体装置の性能向上に寄与するところが大きい。

ここで、図２及び図３を参照して、本発明の実施の形態を説明する。
本発明は、基板上にｋ値が３．０以下の低誘電率膜を成膜したのち、前記低誘電率膜に凹部を形成し、次いで、凹部に導電体膜で埋め込んだのち、低誘電率膜が露出するまで研磨して埋込導体を形成し、次いで、基板を界面活性剤を含む洗浄剤で洗浄したのち、
Ａ．イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコール等のアルコール類を２５モル％以上、より好適には５０モル％以上含む洗浄剤を用いたアルコール洗浄方法、或いは、 Ｂ．窒素雰囲気中において２００℃〜５００℃に加熱する窒素アニール方法、或いは、
Ｃ．アンモニアプラズマ処理方法、或いは、
Ｄ．水素とヘリウムの混合ガスを用いたアッシング方法
のいずれかの方法を用いて界面活性剤を除去するものである。

まず、イソプロピルアルコールを用いたアルコール洗浄においては、例えば、 ａ₁ ：低誘電率膜としてＡｕｒｏｒａ ＵＬＫ（ＡＳＭ社製Ｌｏｗ−ｋ膜）を用い、１． ５ｐｓｉの圧力を掛けて５秒間ＣＭＰ研磨し、
ｂ₁ ：界面活性剤Ｍ０５−２０３（関東化学社製商品型番）を含んだクエン酸を主成分と する洗浄液を用いて０．２５ｐｓｉの圧力を掛けた３０秒間のブラシスクラバーに よるパーティクル除去、或いは、
ｂ₂ ：界面活性剤Ｍ０５−２０３（関東化学社製商品型番）を含んだクエン酸を主成分と する洗浄液を用いて１．５ｐｓｉの圧力を掛けた６０秒間のバッフィング（Ｂｕｆ ｆｉｎｇ）によるパーティクル除去を行ったのちに、
ｃ₁ ：ＩＰＡ中にウェーハを洗浄装置を用いて６０秒間の洗浄処理を行う。

図２参照
図２は、ＩＰＡ洗浄によるｋ値回復効果の説明図であり、ｋ値の増加率の界面活性剤依存性を示している。
なお、ここでは、界面活性剤の残存量を界面活性剤の成分に起因する−ＣＨ₂ による吸収ピークの面積で評価している。

まず、ブラシスクラバーによるパーティクル除去の場合には、ＩＰＡ処理前に比べて、−ＣＨ₂ による吸収ピークの面積が１／１０以下に小さくなっており、それに伴ってｋ値の増加率も〜２２％から〜２％へと大幅に低下しており、ｋ値回復効果が大である。

また、バッフィングによるパーティクル除去の場合にも、ＩＰＡ処理前に比べて、−ＣＨ₂ による吸収ピークの面積が１／５以下に小さくなっており、それに伴ってｋ値の増加率も〜７％から〜２％へと大幅に低下しており、ｋ値回復効果が大である。

次に、他のアルコール類を用いたアルコール洗浄の場合には、例えば、ａ₁ 及びｂ₂ 同じ条件の研磨−洗浄の後、
ｃ₂ ：アルキレングリコール：水＝８０：２０の容量比でｐＨを７．０（中性）に調製し たエチレングリコール系洗浄剤を用い、２００ｒｐｍの速度で回転させたウェーハ 上に滴下して洗浄処理を行う。或いは、
ｃ₃ ：アルキレングリコール：水＝８０：２０の容量比でｐＨを７．０（中性）に調製し たエチレングリコール系洗浄剤を用い、洗浄剤中に１分乃至２０分程度浸漬する。
このアルコール洗浄の結果、ｋ値の増加率も〜２２％から〜２％へと大幅に低下した。

また、窒素アニールの場合には、例えば、ａ₁ 及びｂ₂ 同じ条件の研磨−洗浄の後、
ｃ₄ ：常圧の窒素雰囲気中で、２００〜５００℃、例えば、３５０℃において、０．５〜 ２時間、例えば、０．５時間の熱処理を行う。
この窒素アニールの結果、ｋ値の増加率も〜２２％から〜４％へと大幅に低下した。

また、Ｈ₂ ／Ｈｅアッシングの場合には、例えば、ａ₁ 及びｂ₂ 同じ条件の研磨−洗浄の後、
ｃ₅ ：Ｈ₂ ガスを６５００ｓｃｃｍ、Ｈｅを５００ｓｃｃｍ流し、圧力を８００Ｐａとし 、２．４ＧＨｚ，１ｋＷのマイクロ波を印加してプラズマ化し、例えば、３５０℃ の基板温度において１１０秒間のアッシング処理を行う。
このＨ₂ ／Ｈｅアッシングの結果、ｋ値の増加率も〜２２％から〜１％へと大幅に低下した。

また、ＮＨ₃ プラズマ処理の場合には、例えば、ａ₁ 及びｂ₂ 同じ条件の研磨−洗浄の後、
ｃ₆ ：ＮＨ₃ ガスを１０００ｓｃｃｍ流し、圧力を４００Ｐａとし、１３．５６ＭＨｚの 高周波電力を１５０〜３００Ｗ印加してプラズマ化し、例えば、３９０℃の基板温 度において１０秒間のプラズマ処理を行う。
このＮＨ₃ プラズマ処理の結果、ｋ値の増加率も〜２２％から〜１４％へと低下し、ｋ値回復効果が見られた。

図３参照
図３は、以上の結果を纏めてグラフ化した、ｋ値回復効果の説明図であり、ここではＩＰＡ処理に関しては、界面活性剤を含んだ洗浄液による洗浄工程を上記のｂ₂ により行った場合を示しており、また、アルコール洗浄に関してはｃ₃ の浸漬により行った場合の結果を示している。

以上を前提として、次に、図４及び図６を参照して本発明の実施例１の半導体装置の製造工程を説明する。
図４参照
まず、ｐ型シリコン基板１１に素子分離絶縁膜１２を形成したのち、ゲート絶縁膜１３を介してゲート電極１４を設け、このゲート電極１４をマスクとしてｎ型不純物を導入することによってｎ型エクステンション領域１５を形成し、次いで、サイドウォール１６を形成したのち、再び、ｎ型不純物を導入することによって、ｎ型ソース・ドレイン領域１７を形成する。

次いで、全面にＣｏを堆積させたのち、熱処理することによってＣｏシリサイド電極１８，１９を形成し、次いで、未反応のＣｏを除去したのち全面にＳｉＯ₂ 膜２０及びＢＰＳＧ膜２１を堆積させ、次いで、表面平坦化を行いエッチングストッパーとなるＳｉＣＮ膜２２を形成する。

次いで、ｎ型ソース・ドレイン領域１７に達するビアホールを形成したのち、ＴｉＮからなるバリア膜２３を介してＷを埋め込み、ＣＭＰ法によって不要部を除去することによってＷプラグ２４を形成する。

次いで、プラズマＣＶＤ法を用いて厚さが、例えば、２５０ｎｍのＬｏｗ−ｋ膜であるＳｉＯＣからなる第１配線用絶縁膜２５、及び、厚さが、例えば、５０ｎｍのＳｉＣＮ膜２６を順次堆積させる。

次いで、フロロカーボン系のエッチングガスを用いたプラズマエッチングによって、第１配線用絶縁膜２５に幅が例えば、０．１２μｍの配線用溝２７を形成する。

図５参照
次いで、配線用溝２７をＴａＮからなるバリア膜２８を介してＣｕで埋め込み、ＣＭＰ法によってＳｉＯＣからなる第１配線用絶縁膜２５が露出するまで研磨することによって第１Ｃｕ埋込配線２９を形成する。

次いで、界面活性剤Ｍ０５−２０３（関東化学社製商品型番）を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた１．５ｐｓｉの圧力を掛けた６０秒間のバッフィング（Ｂｕｆｆｉｎｇ）によりＣＭＰ研磨に伴う研磨残渣のパーティクル除去を行う。

次いで、ウェーハを１００％のＩＰＡ液３１を用いて洗浄装置によって例えば６０秒間の洗浄処理を行うことによって、ウェーハの表面に残存する界面活性剤３０を除去する。

以降は、必要とする多層配線層数に応じてビア形成用絶縁膜及び層間絶縁膜の堆積工程、配線用溝及びビアホールの形成工程、ビア及び埋込配線の形成工程、界面活性剤を含んだ洗浄液による洗浄工程、及び、ＩＰＡ洗浄工程を繰り返すことによって半導体装置が完成する。

このように、本発明の実施例１においては、界面活性剤を含んだ洗浄液による洗浄ののちに、ＩＰＡ処理を行っているので、ウェーハの表面に付着した界面活性剤を効果的に除去することができ、それによって、図２及び図３に示すように良好なｋ値回復効果が得られ、半導体集積回路装置の高速化が可能になる。

次に、図６を参照して、本発明の実施例２の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例１と全く同様であるので、界面活性剤の除去工程のみを説明する。
図６参照
まず、上記の実施例１と同様に、配線用溝２７をＴａＮからなるバリア膜２８を介してＣｕで埋め込み、ＣＭＰ法によってＳｉＯＣからなる第１配線用絶縁膜２５が露出するまで研磨することによって第１Ｃｕ埋込配線２９を形成する。

次いで、界面活性剤Ｍ０５−２０３（関東化学社製商品型番）を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた１．５ｐｓｉの圧力を掛けた６０秒間のバッフィング（Ｂｕｆｆｉｎｇ）によりＣＭＰ研磨に伴う研磨残渣のパーティクル除去を行う。

次いで、アルキレングリコール：水＝８０：２０の容量比でｐＨを７．０（中性）に調製したエチレングリコール系洗浄液３２を用い、２００ｒｐｍの速度で回転させたウェーハ上に滴下して洗浄処理を行って界面活性剤３０を除去する。

この実施例２のアルコール洗浄の場合も上述のように、ｋ値の増加率も〜２２％から〜２％へと大幅に低下し、優れたｋ値回復効果が得られる。

次に、図７を参照して、本発明の実施例３の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例１と全く同様であるので、界面活性剤の除去工程のみを説明する。
図７参照
まず、上記の実施例１と同様に、配線用溝２７をＴａＮからなるバリア膜２８を介してＣｕで埋め込み、ＣＭＰ法によってＳｉＯＣからなる第１配線用絶縁膜２５が露出するまで研磨することによって第１Ｃｕ埋込配線２９を形成する。

次いで、界面活性剤Ｍ０５−２０３（関東化学社製商品型番）を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた１．５ｐｓｉの圧力を掛けた６０秒間のバッフィング（Ｂｕｆｆｉｎｇ）によりＣＭＰ研磨に伴う研磨残渣のパーティクル除去を行う。

次いで、常圧の窒素雰囲気３３中で、例えば、３５０℃において、３０分間の熱処理を行って界面活性剤３０を除去する。

この実施例３の窒素アニールの場合も上述のように、ｋ値の増加率も〜２２％から〜４％へと大幅に低下し、優れたｋ値回復効果が得られる。

次に、図８を参照して、本発明の実施例４の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例１と全く同様であるので、界面活性剤の除去工程のみを説明する。
図８参照
まず、上記の実施例１と同様に、配線用溝２７をＴａＮからなるバリア膜２８を介してＣｕで埋め込み、ＣＭＰ法によってＳｉＯＣからなる第１配線用絶縁膜２５が露出するまで研磨することによって第１Ｃｕ埋込配線２９を形成する。

次いで、界面活性剤Ｍ０５−２０３（関東化学社製商品型番）を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた１．５ｐｓｉの圧力を掛けた６０秒間のバッフィング（Ｂｕｆｆｉｎｇ）によりＣＭＰ研磨に伴う研磨残渣のパーティクル除去を行う。

次いで、例えば、
Ｈ₂ ガス：６５００ｓｃｃｍ
Ｈｅ：５００ｓｃｃｍ
圧力：８００Ｐａ
電力：１ｋＷ（２．４ＧＨｚ）
基板温度：３５０℃
処理時間：１１０秒
の条件でＨ₂ ／Ｈｅプラズマ３４によるアッシング処理を行って界面活性剤３０を除去する。

この実施例４のＨ₂ ／Ｈｅアッシングの結果、上述のようにｋ値の増加率も〜２２％から〜１％へと大幅に低下し、優れたｋ値回復効果が得られる。

次に、図９を参照して、本発明の実施例５の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例１と全く同様であるので、界面活性剤の除去工程のみを説明する。
図９参照
まず、上記の実施例１と同様に、配線用溝２７をＴａＮからなるバリア膜２８を介してＣｕで埋め込み、ＣＭＰ法によってＳｉＯＣからなる第１配線用絶縁膜２５が露出するまで研磨することによって第１Ｃｕ埋込配線２９を形成する。

次いで、界面活性剤Ｍ０５−２０３（関東化学社製商品型番）を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた１．５ｐｓｉの圧力を掛けた６０秒間のバッフィング（Ｂｕｆｆｉｎｇ）によりＣＭＰ研磨に伴う研磨残渣のパーティクル除去を行う。

次いで、
ＮＨ₃ ガス：１０００ｓｃｃｍ
圧力：４００Ｐａ
上部電力：３００Ｗ（１３．５６ＭＨｚ）
下部電力：１５０Ｗ（１３．５６ＭＨｚ）
基板温度：３９０℃
処理時間：１０秒
の条件でＮＨ₃ プラズマ３５による処理を行って界面活性剤３０を除去する。

この実施例５のＮＨ₃ プラズマ処理の結果、上述のようにｋ値の増加率も〜２２％から〜１４％へと低下し、ｋ値回復効果が得られる。

以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記各実施の形態或いは実施例においては低誘電率膜としてｋ値が２．６５のＳｉＯＣを用いているが、ＳｉＯＣに限られるものではなく、ｋ値が３．０以下の低誘電率膜に適用されるものである。

例えば、ｋ値が３．０以下の低誘電率材料としては、触媒化成工業株式会社製のポーラスシリカ原料（ＩＰＳ）やポリアエーテル等の低誘電率の有機絶縁材料（例えば、ダウケミカル社登録商標ＳｉＬＫ^TM）等が挙げられる。

また、上記の各実施例においては、シングルダマシン工程として説明しているが、シングルダマシン工程に限られるものではなく、ビアと埋込配線を同時に形成するデュアルダマシン法にも適用されることは言うまでもない。

また、上記の各実施例においては、埋込配線構造を形成する際に、低誘電率膜上にキャップ層を設けているが、キャップ層は必須ではなく、低誘電率膜に直接ビアホール或いはトレンチを形成しても良いものである。

また、上記の実施例２においては、エチレングリコール系洗浄液を用いたアルコール洗浄においては、ウェーハを回転させながらその上にエチレングリコール系洗浄液を滴下しているが、単に、ウェーハをエチレングリコール系洗浄液中に浸漬しても良いものである。

ここで、再び、図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） 基板上にｋ値が３．０以下の低誘電率膜１を成膜したのち、前記低誘電率膜１に凹部を形成する工程、前記凹部及び前記低誘電率膜１上に導電体膜を堆積する工程、前記低誘電率膜１が露出するまで前記導電体膜を研磨する工程、前記低誘電率膜１の表面を界面活性剤３を含む洗浄剤で洗浄する工程、前記低誘電率膜１の表面に残存する前記界面活性剤３を、前記界面活性剤３が表面に残存した状態における前記低誘電率膜１の比誘電率の増大分を６０％以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする半導体装置の製造方法。
（付記２） 上記低誘電率膜１を成膜後、前記低誘電率膜１上にキャップ層を形成し、上記凹部を形成する工程において、前記低誘電率膜１及び前記キャップ層に前記凹部を形成し、上記導電体膜を研磨する工程において、前記低誘電率膜１上の前記導電体膜及び前記キャップ層を除去することを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 上記界面活性剤除去方法が、窒素雰囲気中において２００℃〜５００℃ に加熱する窒素アニール方法であることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４） 上記界面活性剤除去方法が、アンモニアプラズマ処理であることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記５） 上記界面活性剤除去方法が、アルコール類を２５モル％以上含む洗浄剤を用いたアルコール洗浄方法であることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記６） 上記洗浄剤におけるアルコール類の含有比率が、５０モル％以上であることを特徴とする付記５記載の半導体装置の製造方法。
（付記７） 上記アルコール類が、イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコールの少なくとも一つを含んでいることを特徴とする付記５または６に記載の半導体装置の製造方法。
（付記８） 上記アルコール類を含む洗浄剤を、上記基板を回転させた状態で滴下することを特徴とする付記５乃至７のいずれか１に記載の半導体装置の製造方法。
（付記９） 上記界面活性剤除去方法が、水素とヘリウムの混合ガスを用いたアッシング方法であることを特徴とする付記１または２に記載の半導体装置の製造方法。

本発明の活用例としては、半導体集積回路装置の埋込配線の形成工程が典型的なものであるが、半導体集積回路装置の埋込配線の形成工程に限られるものではなく、超伝導デバイス、強誘電体光機能素子等の各種の電子デバイスの埋込配線の形成工程にも適用されるものである。

本発明の原理的構成の説明図である。 ＩＰＡ洗浄によるｋ値回復の効果の説明図である。 各界面活性剤除去処理によるｋ値回復効果の説明図である。 本発明の実施例１の半導体装置の途中までの製造工程の説明図である。 本発明の実施例１の半導体装置の図４以降の製造工程の説明図である。 本発明の実施例２における界面活性剤除去工程の説明図である。 本発明の実施例３における界面活性剤除去工程の説明図である。 本発明の実施例４における界面活性剤除去工程の説明図である。 本発明の実施例５における界面活性剤除去工程の説明図である。 洗浄後の残存パーティクル数のＨ．Ｌ．Ｂ値依存性の説明図である。 ｋ値の増大のＨ．Ｌ．Ｂ値依存性の説明図である。

符号の説明

１ 低誘電率膜
２ 埋込導体
３ 界面活性剤
１１ ｐ型シリコン基板
１２ 素子分離絶縁膜
１３ ゲート絶縁膜
１４ ゲート電極
１５ ｎ型エクステンション領域
１６ サイドウォール
１７ ｎ型ソース・ドレイン領域
１８，１９ Ｃｏシリサイド電極
２０ ＳｉＯ₂ 膜
２１ ＢＰＳＧ膜
２２ ＳｉＣＮ膜
２３ バリア膜
２４ Ｗプラグ
２５ 第１配線用絶縁膜
２６ ＳｉＣＮ膜
２７ 配線用溝
２８ バリア膜
２９ 第１Ｃｕ埋込配線
３０ 界面活性剤
３１ ＩＰＡ液
３２ エチレングリコール系洗浄液
３３ 窒素雰囲気
３４ Ｈ₂ ／Ｈｅプラズマ
３５ ＮＨ₃ プラズマ

Claims (5)

1. 基板上にｋ値が３．０以下の低誘電率膜を成膜したのち、前記低誘電率膜に凹部を形成する工程、前記凹部及び前記低誘電率膜上に導電体膜を堆積する工程、前記低誘電率膜が露出するまで前記導電体膜を研磨する工程、前記低誘電率膜の表面を界面活性剤を含む洗浄剤で洗浄する工程、前記低誘電率膜の表面に残存する界面活性剤を、界面活性剤が表面に残存した状態における前記低誘電率膜の比誘電率の増大分を６０％以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする半導体装置の製造方法。
2. 上記界面活性剤除去方法が、窒素雰囲気中において２００℃〜５００℃ に加熱する窒素アニール方法であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 上記界面活性剤除去方法が、アンモニアプラズマ処理であることを特徴とする請求項１記載の半導体装置の製造方法。
4. 上記界面活性剤除去方法が、アルコール類を２５モル％以上含む洗浄剤を用いたアルコール洗浄方法であることを特徴とする請求項１記載の半導体装置の製造方法。
5. 上記界面活性剤除去方法が、水素とヘリウムの混合ガスを用いたアッシング方法であることを特徴とする請求項１記載の半導体装置の製造方法。

Images