JP2008300530A - Switching module - Google Patents

Switching module Download PDF

Info

Publication number
JP2008300530A
JP2008300530A JP2007143554A JP2007143554A JP2008300530A JP 2008300530 A JP2008300530 A JP 2008300530A JP 2007143554 A JP2007143554 A JP 2007143554A JP 2007143554 A JP2007143554 A JP 2007143554A JP 2008300530 A JP2008300530 A JP 2008300530A
Authority
JP
Japan
Prior art keywords
semiconductor chip
switching
switching elements
switching element
copper pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007143554A
Other languages
Japanese (ja)
Inventor
Michio Tamate
道雄 玉手
Tamiko Sasaki
達見子 佐々木
Hiroshi Takubo
拡 田久保
Pasan Fernando
パサン フェルナンド
Kenji Okamoto
健次 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2007143554A priority Critical patent/JP2008300530A/en
Publication of JP2008300530A publication Critical patent/JP2008300530A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching module which can increase a breakdown voltage while suppressing deterioration of a heat radiation efficiency even when either one of upper and lower surfaces of a semiconductor chip having a switching element formed therein is used as a mounting surface. <P>SOLUTION: A breakdown voltage structure 47 is formed around an emitter electrode 46e of a semiconductor chip 46, conductive spacer 14 is disposed between the semiconductor chip 46 and a copper pattern 12, and the emitter electrode 46e of the semiconductor chip 46 is connected to the copper pattern 12 sequentially via a solder 15, the conductive spacer 14 and a solder 13. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はスイッチングモジュールに関し、特に、スイッチング素子とこれに逆並列に接続されたダーオードとを１アームとして構成された上下２アーム直列回路の実装方法に適用して好適なものである。   The present invention relates to a switching module, and is particularly suitable for application to a mounting method of an upper and lower two-arm series circuit configured with a switching element and a diode connected in reverse parallel thereto as one arm.

商用交流電源などから得られた入力電力を半導体スイッチング素子にて所定の周波数の電力に変換して出力するために、インバータなどの電力変換装置が用いられている。
図９は、インバータを用いた電力変換装置の一例を示す図である。
図９において、三相交流電源１４１は、整流器１４２および平滑コンデンサＣ４を介してインバータ１４３に接続され、インバータ１４３はモータ１４４に接続されている。そして、三相交流電源１４１の各相は、コモンモードノイズを低減するために、接地コンデンサＣ１〜Ｃ３をそれぞれ介して接地されている。ここで、整流器１４２には、整流ダイオードＤ１〜Ｄ６が設けられるとともに、インバータ１４３には、スイッチング素子Ｍ１１〜Ｍ１６およびスイッチング素子Ｍ１１〜Ｍ１６にそれぞれ逆並列接続された帰還ダイオードＤ１１〜Ｄ１６が設けられている。 In order to convert input power obtained from a commercial AC power source into power of a predetermined frequency by a semiconductor switching element and output the power, a power conversion device such as an inverter is used.
FIG. 9 is a diagram illustrating an example of a power converter using an inverter.
In FIG. 9, a three-phase AC power source 141 is connected to an inverter 143 via a rectifier 142 and a smoothing capacitor C4, and the inverter 143 is connected to a motor 144. Each phase of the three-phase AC power supply 141 is grounded via grounding capacitors C1 to C3 in order to reduce common mode noise. Here, the rectifier 142 is provided with rectifier diodes D1 to D6, and the inverter 143 is provided with switching elements M11 to M16 and feedback diodes D11 to D16 connected in reverse parallel to the switching elements M11 to M16, respectively. Yes.

なお、スイッチング素子Ｍ１１〜Ｍ１６としては、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）やパワーＭＯＳＦＥＴを用いることができる。
そして、三相交流電源１４１にて生成された交流電圧は整流器１４２および平滑コンデンサＣ４にて直流電圧に変換され、その直流電圧はインバータ１４３にて交流電圧に変換されてモータ１４４に供給される。 As the switching elements M11 to M16, for example, an IGBT (Insulated Gate Bipolar Transistor) or a power MOSFET can be used.
The AC voltage generated by the three-phase AC power supply 141 is converted to a DC voltage by the rectifier 142 and the smoothing capacitor C4, and the DC voltage is converted to an AC voltage by the inverter 143 and supplied to the motor 144.

ここで、各スイッチング素子Ｍ１１〜Ｍ１６と各帰還ダイオードＤ１１〜Ｄ１６の組で基本回路（アーム）が構成され、インバータ１４３は、このアームを６個用いることで構成することができる。そして、各スイッチング素子Ｍ１１〜Ｍ１６とこれに逆並列に接続された各帰還ダイオードＤ１１〜Ｄ１６とを１アームとすると、スイッチング素子Ｍ１１、Ｍ１４にて上下２アーム直列回路を構成し、スイッチング素子Ｍ１２、Ｍ１５にて上下２アーム直列回路を構成し、スイッチング素子Ｍ１３、Ｍ１６にて上下２アーム直列回路を構成することができる。そして、これら３組の上下２アーム直列回路を３並列接続することでインバータ１４３を構成することができる。   Here, a basic circuit (arm) is configured by a set of the switching elements M11 to M16 and the feedback diodes D11 to D16, and the inverter 143 can be configured by using six arms. Then, assuming that each switching element M11 to M16 and each feedback diode D11 to D16 connected in antiparallel to one arm are one arm, the switching elements M11 and M14 constitute an upper and lower two-arm series circuit, and the switching element M12, The upper and lower two-arm series circuit can be configured by M15, and the upper and lower two-arm series circuit can be configured by the switching elements M13 and M16. The inverter 143 can be configured by connecting these three sets of upper and lower two-arm series circuits in parallel.

なお、インバータモジュールは、上下２アーム分を１組（２ｉｎ１タイプ）とするか、あるいは６アーム分を１組（６ｉｎ１タイプ）として構成することができ、３相インバータでは、２アームの組を３並列接続するか、６アームの組をそのまま用いることができる。
また、インバータモジュールは、冷却のためにヒートシンク１４５上に設置され、このヒートシンク１４５は、安全性を確保するためアース電位に接続される。 Note that the inverter module can be configured as one pair (2 in 1 type) for the upper and lower two arms, or one group (6 in 1 type) for six arms. It can be connected in parallel or a 6-arm set can be used as it is.
The inverter module is installed on a heat sink 145 for cooling, and the heat sink 145 is connected to a ground potential in order to ensure safety.

図１０は、上下２アーム直列回路が搭載されたスイッチングモジュールの外観構成を示す斜視図である。
図１０において、冷却用の銅ベース１０１上には封止樹脂１０２が設けられ、負荷側に接続される出力電極１０３、直流の負側出力電極１０４、直流の正側出力電極１０５、上アーム側および下アーム側のＩＧＢＴのゲート／エミッタ端子１０６が封止樹脂１０２から取り出されている。ここで、銅ベース１０１は、図４のヒートシンク４５と接するように配置され、ヒートシンク４５と同電位になる。 FIG. 10 is a perspective view showing an external configuration of a switching module on which upper and lower two-arm series circuits are mounted.
10, a sealing resin 102 is provided on a cooling copper base 101, and an output electrode 103 connected to the load side, a DC negative output electrode 104, a DC positive output electrode 105, an upper arm side The gate / emitter terminal 106 of the IGBT on the lower arm side is taken out from the sealing resin 102. Here, the copper base 101 is disposed so as to be in contact with the heat sink 45 of FIG.

図１１は、図１０のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す平面図、図１２は、図１０のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す断面図である。
図１１および図１２において、銅ベース１０１上には絶縁性基板１１１が搭載され、絶縁性基板１１１上には、互いに分離された銅パターン１１２、１１３が形成されている。そして、上アーム側の半導体チップ１１４は、ＩＧＢＴのエミッタが上側、コレクタが下側を向くようにして銅パターン１１２上に半田付けにて実装され、下アーム側の半導体チップ１１５は、ＩＧＢＴのエミッタが上側、コレクタが下側を向くようにして銅パターン１１３上に半田付けにて実装されている。そして、半導体チップ１１４の上側の端子と銅パターン１１３とをボンディングワイヤ１１６にて接続することで、半導体チップ１１４に搭載されたＩＧＢＴのエミッタと半導体チップ１１５に搭載されたＩＧＢＴのコレクタとを接続し、上下２アーム直列回路を形成することができる。 FIG. 11 is a plan view showing the mounting state of the IGBT mounted on the switching module of FIG. 10, and FIG. 12 is a cross-sectional view showing the mounting state of the IGBT mounted on the switching module of FIG.
11 and 12, an insulating substrate 111 is mounted on a copper base 101, and copper patterns 112 and 113 separated from each other are formed on the insulating substrate 111. The upper arm side semiconductor chip 114 is mounted on the copper pattern 112 by soldering so that the IGBT emitter is on the upper side and the collector is on the lower side, and the lower arm side semiconductor chip 115 is the IGBT emitter. Are mounted on the copper pattern 113 by soldering so that the collector faces the upper side. Then, the upper terminal of the semiconductor chip 114 and the copper pattern 113 are connected by the bonding wire 116, thereby connecting the emitter of the IGBT mounted on the semiconductor chip 114 and the collector of the IGBT mounted on the semiconductor chip 115. An upper and lower two-arm series circuit can be formed.

ここで、銅パターン１１２、１１３は絶縁性基板１１１を介して銅ベース１０１と向き合うため、銅パターン１１２、１１３と銅ベース１０１との間には浮遊容量が形成される。すなわち、上アーム側のＩＧＢＴのコレクタと銅ベース１０１との間および下アーム側のＩＧＢＴのコレクタと銅ベース１０１との間に浮遊容量が形成される。   Here, since the copper patterns 112 and 113 face the copper base 101 through the insulating substrate 111, stray capacitance is formed between the copper patterns 112 and 113 and the copper base 101. That is, stray capacitances are formed between the collector of the IGBT on the upper arm side and the copper base 101 and between the collector of the IGBT on the lower arm side and the copper base 101.

図１３は、図９の２素子構成のインバータを用いた場合におけるコモンモード電流経路を示す図である。
図１３において、インバータモジュールは、アース電位と同電位のヒートシンク１４５上に実装され、上アーム側のＩＧＢＴのコレクタと銅ベース１０１との間および下アーム側のＩＧＢＴのコレクタと銅ベース１０１との間に形成される浮遊容量Ｃ５、Ｃ６もアース電位に接続される。そして、コモンモード電流は、浮遊容量C５、Ｃ６を通るコモンモード電流経路ＲＣを介して主に流れる。 FIG. 13 is a diagram showing a common mode current path when the inverter having the two-element configuration of FIG. 9 is used.
In FIG. 13, the inverter module is mounted on a heat sink 145 having the same potential as the ground potential, and is between the collector of the IGBT on the upper arm side and the copper base 101 and between the collector of the IGBT on the lower arm side and the copper base 101. The stray capacitances C5 and C6 formed in the circuit are also connected to the ground potential. The common mode current mainly flows through the common mode current path RC passing through the stray capacitances C5 and C6.

ただし、ＩＧＢＴが実際にスイッチング動作した場合、浮遊容量Ｃ５では理想的には電位変動がないため充放電電流が流れることはなく、主として浮遊容量Ｃ６に流れる充放電電流がコモンモード電流となる。そして、このコモンモード電流に起因して生じる電位変動が伝導ノイズとして他の装置に伝わると、誤動作の原因となる。また、このコモンモード電流は通常は高周波電流であるため、このコモンモード電流が流れると、コモンモード電流経路ＲＣがループアンテナとなって不要な電磁波が放射ノイズとして放射され、他の装置の誤動作の原因となる。   However, when the IGBT actually performs a switching operation, there is no potential fluctuation in the stray capacitance C5, and therefore no charge / discharge current flows, and the charge / discharge current that flows mainly in the stray capacitance C6 becomes the common mode current. If the potential fluctuation caused by the common mode current is transmitted to other devices as conduction noise, it causes a malfunction. In addition, since this common mode current is usually a high frequency current, when this common mode current flows, the common mode current path RC becomes a loop antenna and unnecessary electromagnetic waves are radiated as radiated noise, causing malfunction of other devices. Cause.

ここで、伝導ノイズや放射ノイズはコモンモード電流の大きさに依存し、コモンモード電流の大きさはＩＧＢＴの浮遊容量に比例することから、ＩＧＢＴの浮遊容量が大きくなるに従って、伝導ノイズや放射ノイズも大きくなる。
このようなコモンモード電流に起因する伝導ノイズや放射ノイズの対策として、インバータモジュール外の部分について、配線とアース電極とのラミネート化や、接地コンデンサＣ１〜Ｃ３を設けるなどの方法がとられる。また、コモンモード電流を小さくすることで、放射ノイズを低減する方法も提案されている（特許文献１）。
さらに、本出願人による先願（特願２００５−３７８７４３）には、上アームの低電位側端子と下アームの高電位側端子とを接続する実装パターンの面積を小さくすることで、コモンモード電流量を低減し、伝導ノイズや放射ノイズを低減する方法が提案されている。 Here, conduction noise and radiation noise depend on the magnitude of the common mode current, and the magnitude of the common mode current is proportional to the stray capacitance of the IGBT. Therefore, as the stray capacitance of the IGBT increases, the conduction noise and radiation noise are increased. Also grows.
As countermeasures against such conduction noise and radiation noise caused by the common mode current, methods such as laminating wiring and ground electrodes and providing grounding capacitors C1 to C3 are taken for the part outside the inverter module. A method of reducing radiation noise by reducing the common mode current has also been proposed (Patent Document 1).
Further, in the prior application (Japanese Patent Application No. 2005-378743) by the present applicant, the common mode current is reduced by reducing the area of the mounting pattern connecting the low potential side terminal of the upper arm and the high potential side terminal of the lower arm. A method for reducing the amount of conduction noise and radiation noise has been proposed.

図１４は、先願のスイッチングモジュールの概略構成を示す断面図、図１５は、図１４のスイッチングモジュールの概略構成を示す平面図である。
図１４および図１５において、銅ベース１３０上には絶縁性基板１３１が搭載され、絶縁性基板１３１上には、互いに分離された銅パターン１３２、１３３、１３８が形成されている。また、半導体チップ１３４、１３５には、ＩＢＧＴとこれに逆並列に接続された帰還ダイオードとがそれぞれ形成されている。 14 is a cross-sectional view showing a schematic configuration of the switching module of the prior application, and FIG. 15 is a plan view showing a schematic configuration of the switching module of FIG.
14 and 15, an insulating substrate 131 is mounted on a copper base 130, and copper patterns 132, 133, and 138 that are separated from each other are formed on the insulating substrate 131. The semiconductor chips 134 and 135 are each formed with an IBGT and a feedback diode connected in antiparallel thereto.

そして、上アーム側の半導体チップ１３４は、ＩＧＢＴのエミッタが上側、コレクタが下側を向くようにして銅パターン１３２上に半田付けにて実装され、下アーム側の半導体チップ１３５は、ＩＧＢＴのコレクタが上側、エミッタが下側を向くようにして銅パターン１３３上に半田付けにて実装されている。そして、半導体チップ１３４の上側の端子と銅パターン１３８とをボンディングワイヤ１３６にて接続するとともに、半導体チップ１３５の上側の端子と銅パターン１３８とをボンディングワイヤ１３７にて接続することで、半導体チップ１３４に搭載されたＩＧＢＴのエミッタと半導体チップ１３５に搭載されたＩＧＢＴのコレクタとを接続し、上下２アーム直列回路を形成することができる。   The semiconductor chip 134 on the upper arm side is mounted on the copper pattern 132 by soldering so that the emitter of the IGBT faces the upper side and the collector faces the lower side, and the semiconductor chip 135 on the lower arm side is the collector of the IGBT. Is mounted on the copper pattern 133 by soldering so that the emitter faces upward and the emitter faces downward. Then, the upper terminal of the semiconductor chip 134 and the copper pattern 138 are connected by the bonding wire 136, and the upper terminal of the semiconductor chip 135 and the copper pattern 138 are connected by the bonding wire 137, whereby the semiconductor chip 134 is connected. The IGBT emitter mounted on the semiconductor chip and the collector of the IGBT mounted on the semiconductor chip 135 are connected to form an upper and lower two-arm series circuit.

ここで、銅パターン１３８は、ボンディングワイヤ１３６、１３７を接続するための最小限の面積に設定することで、図１３の浮遊容量Ｃ６を小さくすることができ、コモンモード電流量を低減することができる。
ここで、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用される半導体チップは、所望の耐圧を確保するための耐圧構造が採用されている（特許文献２）。なお、以下の説明では、スイッチング素子Ｍ１１〜Ｍ１６がＩＧＢＴの場合を例にとって説明する。 Here, by setting the copper pattern 138 to the minimum area for connecting the bonding wires 136 and 137, the stray capacitance C6 in FIG. 13 can be reduced, and the amount of common mode current can be reduced. it can.
Here, the semiconductor chip applied to the switching elements M11 to M16 and the like in FIG. 9 employs a breakdown voltage structure for ensuring a desired breakdown voltage (Patent Document 2). In the following description, a case where the switching elements M11 to M16 are IGBTs will be described as an example.

図１６（ａ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図１６（ｂ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
図１６において、半導体チップ４６には、スイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ４６の一方の面にはコレクタ電極４６ｃ、半導体チップ４６の他方の面には、エミッタ電極４６ｅおよびゲート電極４６ｇが形成されている。そして、エミッタ電極４６ｅの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造４７が形成されている。 FIG. 16A is a back view showing a schematic configuration of a semiconductor chip on which a switching element applied to a conventional switching module is formed, and FIG. 16B shows a switching element applied to a conventional switching module. It is a top view which shows schematic structure of the semiconductor chip formed.
In FIG. 16, an IGBT applied to the switching elements M11 to M16 and the like is formed on the semiconductor chip 46. The collector electrode 46c is formed on one surface of the semiconductor chip 46, and the emitter electrode is formed on the other surface of the semiconductor chip 46. 46e and a gate electrode 46g are formed. A breakdown voltage structure 47 such as a guard ring is formed around the emitter electrode 46e in order to ensure a desired breakdown voltage.

図１７は、図１６のスイッチング素子の実装方法を示す断面図である。
図１７において、銅ベース１０上には絶縁性基板１１が搭載され、絶縁性基板１１上には、銅パターン１２が形成されている。そして、銅パターン１２上には、ＩＧＢＴのコレクタ面が銅パターン１２に対向するようにして半導体チップ４６が配置され、半導体チップ４６のコレクタ電極４６ｃはハンダ１３を介して銅パターン１２に接続されている。
そして、エミッタ電極４６ｅの周囲に耐圧構造４７を形成することにより、エミッタ電極４６ｅとハンダ１３との間の絶縁距離Ｌ５を確保することができ、所望の耐圧を確保することができる。
ここで、半導体チップ４６が実装される銅パターンには、ＩＧＢＴ以外にも、ダイオードチップ、ボンディングワイヤ、出力端子に接続される銅バーなどが実装されることから、ＩＧＢＴが形成された半導体チップ４６よりも広い面積が必要である。 FIG. 17 is a cross-sectional view showing a mounting method of the switching element of FIG.
In FIG. 17, an insulating substrate 11 is mounted on a copper base 10, and a copper pattern 12 is formed on the insulating substrate 11. A semiconductor chip 46 is disposed on the copper pattern 12 so that the collector surface of the IGBT faces the copper pattern 12, and the collector electrode 46 c of the semiconductor chip 46 is connected to the copper pattern 12 via the solder 13. Yes.
By forming the breakdown voltage structure 47 around the emitter electrode 46e, the insulation distance L5 between the emitter electrode 46e and the solder 13 can be secured, and a desired breakdown voltage can be secured.
Here, since the copper pattern on which the semiconductor chip 46 is mounted includes not only the IGBT but also a diode chip, a bonding wire, a copper bar connected to the output terminal, etc., the semiconductor chip 46 on which the IGBT is formed. A larger area is required.

図１８は、図１６のスイッチング素子の実装状態の一例を示す平面図である。
図１８において、半導体チップ４６が実装される銅パターン３２として、Ｌ字状のパターンを用いることができる。そして、半導体チップ４６は、その３辺が銅パターン３２の３辺に沿うように配置することができる。
そして、図１４および図１５のスイッチングモジュールを実現するには、ＩＧＢＴのコレクタ面が銅パターン３２に対向するようにして半導体チップ４６を銅パターン３２上に配置する必要がある。 FIG. 18 is a plan view showing an example of a mounting state of the switching element of FIG.
In FIG. 18, an L-shaped pattern can be used as the copper pattern 32 on which the semiconductor chip 46 is mounted. The semiconductor chip 46 can be arranged such that its three sides are along the three sides of the copper pattern 32.
14 and 15, the semiconductor chip 46 needs to be arranged on the copper pattern 32 so that the collector surface of the IGBT faces the copper pattern 32.

図１９は、図１６のスイッチング素子のエミッタ面を図１８の銅パターンに対向配置した時の実装方法を示す断面図である。
図１９において、銅ベース３０上には絶縁性基板３１が搭載され、絶縁性基板３１上には、銅パターン３２が形成されている。そして、銅パターン３２上には、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ４６が配置され、半導体チップ４６のエミッタ電極４６ｅはハンダ１３を介して銅パターン３２に接続されている。 FIG. 19 is a cross-sectional view showing a mounting method when the emitter surface of the switching element of FIG. 16 is disposed opposite to the copper pattern of FIG.
In FIG. 19, an insulating substrate 31 is mounted on a copper base 30, and a copper pattern 32 is formed on the insulating substrate 31. A semiconductor chip 46 is arranged on the copper pattern 32 so that the emitter surface of the IGBT faces the copper pattern 32, and the emitter electrode 46 e of the semiconductor chip 46 is connected to the copper pattern 32 via the solder 13. Yes.

ここで、半導体チップ４６の耐圧構造４７は、絶縁膜やポリイミドなどの保護膜で覆われていることから、ハンダ１３の濡れ性がよくない。このため、半導体チップ４６の外側に広がる銅パターン３２上には、保護膜を避けるようにしてハンダ１３が広がりながら、半導体チップ４６が銅パターン３２上に固定される。
特開２００４−７８８８号公報 特開２００７−２７３０８号公報 Here, since the breakdown voltage structure 47 of the semiconductor chip 46 is covered with a protective film such as an insulating film or polyimide, the wettability of the solder 13 is not good. For this reason, the semiconductor chip 46 is fixed on the copper pattern 32 while the solder 13 spreads on the copper pattern 32 spreading outside the semiconductor chip 46 so as to avoid the protective film.
JP 2004-7888 A JP 2007-27308 A

しかしながら、半導体チップ４６の外側に広がる銅パターン３２上にハンダ１３が広がると、半導体チップ４６の端部にハンダ１３が到達し、コレクタ電極４６ｃとハンダ１３との間の絶縁距離Ｌ６が短くなることから、所望の耐圧を確保することが困難となり、図１４および図１５のスイッチングモジュールの耐圧が劣化するという問題あった。
また、半導体チップ４６の放熱性は、銅パターン３２との接触面積が大きいほど優れる。このため、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ４６を銅パターン３２上に配置すると、耐圧構造４７およびゲート電極４６ｇの面積の分だけ銅パターン３２との接触面積が小さくなることから、半導体チップ４６の放熱性が劣化するという問題あった。 However, when the solder 13 spreads on the copper pattern 32 spreading outside the semiconductor chip 46, the solder 13 reaches the end of the semiconductor chip 46, and the insulation distance L6 between the collector electrode 46c and the solder 13 is shortened. Therefore, it becomes difficult to secure a desired withstand voltage, and the withstand voltage of the switching modules of FIGS. 14 and 15 deteriorates.
Further, the heat dissipation of the semiconductor chip 46 is more excellent as the contact area with the copper pattern 32 is larger. For this reason, when the semiconductor chip 46 is disposed on the copper pattern 32 so that the IGBT emitter surface faces the copper pattern 32, the contact area with the copper pattern 32 is reduced by the area of the breakdown voltage structure 47 and the gate electrode 46g. As a result, the heat dissipation of the semiconductor chip 46 is deteriorated.

さらに、図１４および図１５のスイッチングモジュールを実現するには、上アーム側の半導体チップ４６をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ４６をＩＧＢＴのエミッタが下側を向くように配置させる必要があることから、同一のスイッチングモジュール内で半導体チップ４６の放熱性が不均一となるという問題あった。
そこで、本発明の目的は、スイッチング素子が形成された半導体チップの上面または下面のいずれの面を実装面として使用した場合においても、放熱性の劣化を抑制しつつ、耐圧を向上させることが可能なスイッチングモジュールを提供することである。 Further, in order to realize the switching module shown in FIGS. 14 and 15, the upper arm side semiconductor chip 46 is arranged so that the IGBT emitter faces upward, and the lower arm side semiconductor chip 46 is placed on the lower side of the IGBT emitter. Since it is necessary to arrange so that it may face the side, there existed a problem that the heat dissipation of the semiconductor chip 46 became non-uniform within the same switching module.
Accordingly, an object of the present invention is to improve the breakdown voltage while suppressing deterioration of heat dissipation even when the upper or lower surface of a semiconductor chip on which a switching element is formed is used as a mounting surface. Is to provide a simple switching module.

上述した課題を解決するために、請求項１記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンと、前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とする。   In order to solve the above-described problem, according to the switching module of the first aspect, the switching element constituting the upper and lower arms for at least one phase and the high potential side terminal of the switching element constituting the upper arm face each other. A first mounting pattern in which the switching elements are arranged, a second mounting pattern in which the switching elements are arranged so that the low potential side terminals of the switching elements constituting the lower arm face each other, and the lower arm A conductive spacer disposed between a low potential side terminal of the switching element to be configured and the second mounting pattern is provided.

また、請求項２記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、前記下アームを構成するスイッチング素子の高電位側端子に耐圧構造が形成されていることを特徴とする。   According to the switching module of claim 2, the switching element is arranged so that the switching element constituting the upper and lower arms for at least one phase and the high potential side terminal of the switching element constituting the upper arm face each other. A first mounting pattern and a second mounting pattern in which the switching elements are arranged so that the low potential side terminals of the switching elements constituting the lower arm face each other, and the switching elements constituting the lower arm A high-voltage terminal is formed with a breakdown voltage structure.

また、請求項３記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、前記下アームを構成するスイッチング素子の低電位側端子および高電位側端子の双方に耐圧構造が形成されていることを特徴とする。   According to the switching module of claim 3, the switching element is arranged so that the switching element constituting the upper and lower arms for at least one phase and the high potential side terminal of the switching element constituting the upper arm face each other. A first mounting pattern and a second mounting pattern in which the switching elements are arranged so that the low potential side terminals of the switching elements constituting the lower arm face each other, and the switching elements constituting the lower arm A breakdown voltage structure is formed on both the low potential side terminal and the high potential side terminal.

また、請求項４記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、前記下アームを構成するスイッチング素子においては、前記高電位側端子に耐圧構造が形成され、前記上アームを構成するスイッチング素子においては、前記低電位側端子に耐圧構造が形成されていることを特徴とする。   According to the switching module of claim 4, the switching element is arranged so that the switching element constituting the upper and lower arms for at least one phase and the high potential side terminal of the switching element constituting the upper arm face each other. A first mounting pattern and a second mounting pattern in which the switching element is arranged so that a low potential side terminal of the switching element constituting the lower arm is opposed to the switching element constituting the lower arm. Is characterized in that a breakdown voltage structure is formed at the high potential side terminal, and a breakdown voltage structure is formed at the low potential side terminal in the switching element constituting the upper arm.

また、請求項５記載のスイッチングモジュールによれば、前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とする。
また、請求項６記載のスイッチングモジュールによれば、前記スイッチング素子の端部と前記第２の実装パターンとが重なる箇所の耐圧構造の幅が、前記スイッチング素子の端部と前記第２の実装パターンとが重ならない箇所の耐圧構造の幅よりも大きいことを特徴とする。 The switching module according to claim 5, further comprising a conductive spacer disposed between a low potential side terminal of the switching element constituting the lower arm and the second mounting pattern. To do.
According to the switching module of claim 6, the width of the withstand voltage structure where the end of the switching element and the second mounting pattern overlap with each other is such that the end of the switching element and the second mounting pattern are It is characterized in that it is larger than the width of the pressure-resistant structure in a place where the and do not overlap.

以上説明したように、本発明によれば、下アームを構成するスイッチング素子の高電位側端子と、第２の実装パターンとの間の絶縁距離を大きくすることができ、下アームを構成するスイッチング素子の低電位側端子が対向するように第２の実装パターンに実装した場合においても、必要な絶縁距離を確保することができる。このため、スイッチング素子が形成された半導体チップの上面または下面のいずれの面を実装面として使用した場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することができ、コモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。   As described above, according to the present invention, the insulation distance between the high potential side terminal of the switching element constituting the lower arm and the second mounting pattern can be increased, and the switching constituting the lower arm can be achieved. Even when the device is mounted on the second mounting pattern so that the low-potential side terminals of the element face each other, a necessary insulation distance can be secured. For this reason, even when using either the upper or lower surface of the semiconductor chip on which the switching element is formed as the mounting surface, it is possible to ensure the necessary withstand voltage while suppressing the deterioration of heat dissipation, and the common mode The amount of current can be reduced, conduction noise and radiation noise generated from the switching module can be reduced, and the switching module can be stably operated.

以下、本発明の実施形態に係るスイッチングモジュールについて図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。
図１において、半導体チップ４６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ４６の一方の面にはコレクタ電極４６ｃ、半導体チップ４６の他方の面には、図１６のエミッタ電極４６ｅおよびゲート電極４６ｇが形成されている。そして、エミッタ電極４６ｅの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造４７が形成されている。 Hereinafter, switching modules according to embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view illustrating a semiconductor chip mounting method in which a switching element applied to a switching module according to a first embodiment of the present invention is formed.
In FIG. 1, an IGBT applied to the switching elements M <b> 11 to M <b> 16 and the like of FIG. 9 is formed on the semiconductor chip 46. The collector electrode 46 c is formed on one surface of the semiconductor chip 46, and the other surface of the semiconductor chip 46 is formed. The emitter electrode 46e and the gate electrode 46g of FIG. 16 are formed. A breakdown voltage structure 47 such as a guard ring is formed around the emitter electrode 46e in order to ensure a desired breakdown voltage.

一方、銅ベース１０上には絶縁性基板１１が搭載され、絶縁性基板１１上には、実装パターンとして銅パターン１２が形成されている。そして、銅パターン１２上には、ＩＧＢＴのエミッタ面が銅パターン１２に対向するようにして半導体チップ４６が配置されている。ここで、半導体チップ４６と銅パターン１２との間には、導電性スペーサ１４が介挿され、半導体チップ４６のエミッタ電極４６ｅは、ハンダ１５、導電性スペーサ１４およびハンダ１３を順次介して銅パターン１２に接続されている。なお、導電性スペーサ１４の材質は、導電性を示すものであれば種類を問わないものの、銅やアルミニウムなどのように、導通抵抗が小さく、熱伝導性の優れるものが好ましい。   On the other hand, an insulating substrate 11 is mounted on the copper base 10, and a copper pattern 12 is formed on the insulating substrate 11 as a mounting pattern. A semiconductor chip 46 is disposed on the copper pattern 12 so that the emitter surface of the IGBT faces the copper pattern 12. Here, the conductive spacer 14 is interposed between the semiconductor chip 46 and the copper pattern 12, and the emitter electrode 46 e of the semiconductor chip 46 is connected to the copper pattern via the solder 15, the conductive spacer 14, and the solder 13 in this order. 12 is connected. The material of the conductive spacer 14 is not particularly limited as long as it exhibits conductivity, but a material having a small conduction resistance and excellent thermal conductivity, such as copper and aluminum, is preferable.

これにより、半導体チップ４６と銅パターン１２との間の距離を導電性スペーサ１４にて増大させることが可能となり、耐圧構造４７がエミッタ面側に形成されている半導体チップ４６をエミッタ面が銅パターン１２に対向するように実装した場合においても、半導体チップ４６のコレクタ電極４６ｃとの間の絶縁距離Ｌ１を増大させることができる。このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。   As a result, the distance between the semiconductor chip 46 and the copper pattern 12 can be increased by the conductive spacer 14, and the semiconductor chip 46 in which the breakdown voltage structure 47 is formed on the emitter surface side has the copper pattern on the emitter surface. Even when mounted so as to face 12, the insulation distance L <b> 1 between the semiconductor chip 46 and the collector electrode 46 c can be increased. For this reason, as shown in FIGS. 14 and 15, the semiconductor chip 134 on the upper arm side is arranged so that the IGBT emitter faces upward, and the semiconductor chip 135 on the lower arm side faces the lower side. 9 can reduce the common mode current amount of the switching module shown in FIG. 9 and reduce conduction noise and radiation noise generated from the switching module. And the switching module can be stably operated.

なお、図１４および図１５のスイッチングモジュールを構成する場合、ＩＧＢＴのエミッタが下側を向くように配置させた半導体チップ１３４については、所望の耐圧を確保するために、導電性スペーサ１４を設ける必要があるが、ＩＧＢＴのエミッタが上側を向くように配置させた半導体チップ１３５については、導電性スペーサ１４を設けるようにしてもよいし、導電性スペーサ１４を設けないようにしてもよい。   When the switching module shown in FIGS. 14 and 15 is configured, it is necessary to provide the conductive spacer 14 in order to secure a desired breakdown voltage for the semiconductor chip 134 arranged so that the emitter of the IGBT faces downward. However, for the semiconductor chip 135 arranged so that the emitter of the IGBT faces upward, the conductive spacer 14 may be provided, or the conductive spacer 14 may not be provided.

図２は、本発明の第２実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す表裏図である。
図２において、半導体チップ１６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ１６の一方の面にはコレクタ電極１６ｃ、半導体チップ１６の他方の面には、エミッタ電極１６ｅおよびゲート電極１６ｇが形成されている。そして、コレクタ電極１６ｃの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造１７が形成されている。 FIG. 2 is a front and back view showing a schematic configuration of a semiconductor chip on which a switching element applied to a switching module according to a second embodiment of the present invention is formed.
In FIG. 2, the semiconductor chip 16 is formed with an IGBT applied to the switching elements M11 to M16 of FIG. 9, and the like. The collector electrode 16c is formed on one surface of the semiconductor chip 16, and the other surface of the semiconductor chip 16 is formed on the other surface. An emitter electrode 16e and a gate electrode 16g are formed. A breakdown voltage structure 17 such as a guard ring is formed around the collector electrode 16c in order to ensure a desired breakdown voltage.

なお、コレクタ−エミッタ間電圧は数１００Ｖ〜数ｋＶ程度あるのに対して、エミッタ電極１６ｅとゲート電極１６ｇとの間の電位差は一般的に２０〜３０Ｖ程度であるため、エミッタ電極１６ｅの周囲の耐圧構造を除去した場合においても、必要な耐圧を確保することができる。
そして、図２の半導体チップ１６を実装する場合、図１７に示すように、ＩＧＢＴのエミッタ面が銅パターン１２に対向するように半導体チップ１６を銅パターン１２上に配置し、半導体チップ１６のエミッタ電極１６ｅを、ハンダ１３を介して銅パターン１２に接続することができる。 The collector-emitter voltage is about several hundreds V to several kV, whereas the potential difference between the emitter electrode 16e and the gate electrode 16g is generally about 20 to 30V. Even when the breakdown voltage structure is removed, a necessary breakdown voltage can be ensured.
When the semiconductor chip 16 of FIG. 2 is mounted, the semiconductor chip 16 is arranged on the copper pattern 12 so that the emitter surface of the IGBT faces the copper pattern 12 as shown in FIG. The electrode 16 e can be connected to the copper pattern 12 via the solder 13.

これにより、耐圧構造１７をコレクタ面側に設けることができ、半導体チップ１６をエミッタ面が銅パターン１２に対向するように実装した場合においても、耐圧構造１７の部分によって放熱が妨げられるのを防止しつつ、半導体チップ１６のコレクタ電極１６ｃとの間の絶縁距離を増大させることができる。このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。   As a result, the breakdown voltage structure 17 can be provided on the collector surface side, and even when the semiconductor chip 16 is mounted so that the emitter surface faces the copper pattern 12, the heat dissipation is prevented from being hindered by the breakdown voltage structure 17 portion. However, the insulation distance between the semiconductor chip 16 and the collector electrode 16c can be increased. For this reason, as shown in FIGS. 14 and 15, the semiconductor chip 134 on the upper arm side is arranged so that the IGBT emitter faces upward, and the semiconductor chip 135 on the lower arm side faces the lower side. 9 can reduce the common mode current of the switching module shown in FIG. 9 and can be generated from the switching module because the required withstand voltage can be secured while suppressing deterioration of heat dissipation. In addition to reducing conduction noise and radiation noise, the switching module can be stably operated.

また、図２の半導体チップ１６を用いて図１４および図１５のスイッチングモジュールを構成した場合、ＩＧＢＴのエミッタが上側を向くように配置された半導体チップ１３４については、図１６の半導体チップ４６を用いた場合に比べて、ハンダ１３との接触面積が小さくなるのに対して、ＩＧＢＴのエミッタが下側を向くように配置された半導体チップ１３５については、図１６の半導体チップ４６を用いた場合に比べて、ハンダ１３との接触面積が大きくなることから、上下アーム間での冷却能力のバラツキを低減することができる。   When the switching module of FIGS. 14 and 15 is configured using the semiconductor chip 16 of FIG. 2, the semiconductor chip 46 of FIG. 16 is used for the semiconductor chip 134 arranged so that the emitter of the IGBT faces upward. As compared with the case where the semiconductor chip 135 is used, the contact area with the solder 13 is reduced, whereas the semiconductor chip 135 arranged so that the emitter of the IGBT faces downward is obtained when the semiconductor chip 46 of FIG. 16 is used. In comparison, since the contact area with the solder 13 is increased, variation in cooling capacity between the upper and lower arms can be reduced.

また、図２の半導体チップ１６を用いて図１４および図１５のスイッチングモジュールを構成する場合、ＩＧＢＴのエミッタが上側を向くように配置された半導体チップ１３４については、図１の導電性スペーサ１４を設けることで、効果的に耐圧を向上させることができる。また、ＩＧＢＴのエミッタが下側を向くように配置された半導体チップ１３５については、図１の導電性スペーサ１４を設けるようにしてもよいし、図１の導電性スペーサ１４を設けないようにしてもよい。
また、図１４および図１５のスイッチングモジュールを構成する場合、ＩＧＢＴのエミッタが上側を向くように配置された半導体チップ１３４については、図１６の半導体チップ４６を使用し、ＩＧＢＴのエミッタが下側を向くように配置された半導体チップ１３５については、図２の半導体チップ１６を使用してもよい。 When the semiconductor module 16 shown in FIG. 2 is used to form the switching module shown in FIGS. 14 and 15, the conductive spacer 14 shown in FIG. 1 is used for the semiconductor chip 134 arranged so that the emitter of the IGBT faces upward. By providing, the withstand voltage can be effectively improved. Further, for the semiconductor chip 135 arranged so that the IGBT emitter faces downward, the conductive spacer 14 of FIG. 1 may be provided, or the conductive spacer 14 of FIG. 1 may not be provided. Also good.
14 and 15, when the semiconductor chip 134 is arranged so that the emitter of the IGBT faces upward, the semiconductor chip 46 of FIG. 16 is used, and the emitter of the IGBT is on the lower side. For the semiconductor chip 135 arranged to face, the semiconductor chip 16 of FIG. 2 may be used.

図３（ａ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図３（ｂ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
図３において、半導体チップ２６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ２６の一方の面にはコレクタ電極２６ｃ、半導体チップ２６の他方の面には、エミッタ電極２６ｅおよびゲート電極２６ｇが形成されている。そして、コレクタ電極２６ｃおよびエミッタ電極２６ｅの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造２７ａ、２７ｂがそれぞれ形成されている。 FIG. 3A is a back view showing a schematic configuration of a semiconductor chip on which a switching element applied to the switching module according to the third embodiment of the present invention is formed, and FIG. 3B is a third view of the present invention. It is a top view which shows schematic structure of the semiconductor chip in which the switching element applied to the switching module which concerns on embodiment is formed.
In FIG. 3, the semiconductor chip 26 is formed with an IGBT applied to the switching elements M <b> 11 to M <b> 16 of FIG. 9, the collector electrode 26 c on one surface of the semiconductor chip 26, and the other surface of the semiconductor chip 26. An emitter electrode 26e and a gate electrode 26g are formed. In order to ensure a desired breakdown voltage, breakdown voltage structures 27a and 27b such as guard rings are formed around the collector electrode 26c and the emitter electrode 26e, respectively.

図４（ａ）は、図３のスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図４（ｂ）は、図３のスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。
図４（ａ）において、図３の半導体チップ２６をエミッタが上側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６を銅パターン１２上に配置し、半導体チップ２６のコレクタ電極２６ｃを、ハンダ１３を介して銅パターン１２に接続することができる。 4A is a cross-sectional view showing a mounting method when the collector surface of the switching element of FIG. 3 is disposed opposite to the copper pattern, and FIG. 4B is a copper pattern of the emitter surface of the switching element of FIG. It is sectional drawing which shows the mounting method when arrange | positioning facing.
4A, when the semiconductor chip 26 of FIG. 3 is mounted so that the emitter faces upward, the semiconductor chip 26 is disposed on the copper pattern 12 so that the collector surface of the IGBT faces the copper pattern 12. The collector electrode 26 c of the semiconductor chip 26 can be connected to the copper pattern 12 via the solder 13.

また、図４（ｂ）において、図３の半導体チップ２６をエミッタが下側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６を銅パターン１２上に配置し、半導体チップ２６のエミッタ電極２６ｅを、ハンダ１３を介して銅パターン１２に接続することができる。
これにより、耐圧構造２７ａ、２７ｂをコレクタ面およびエミッタ面の双方に設けることができ、半導体チップ２６をエミッタ面が銅パターン１２に対向するように実装した場合においても、半導体チップ２６のコレクタ電極２６ｃとの間の絶縁距離Ｌ２を増大させることが可能となるとともに、半導体チップ２６をコレクタ面が銅パターン１２に対向するように実装した場合においても、半導体チップ２６のエミッタ電極２６ｅとの間の絶縁距離Ｌ２を増大させることが可能となる。 4B, when the semiconductor chip 26 of FIG. 3 is mounted so that the emitter faces downward, the semiconductor chip 26 is placed on the copper pattern 12 so that the collector surface of the IGBT faces the copper pattern 12. The emitter electrode 26e of the semiconductor chip 26 can be disposed and connected to the copper pattern 12 via the solder 13.
Thereby, the breakdown voltage structures 27a and 27b can be provided on both the collector surface and the emitter surface. Even when the semiconductor chip 26 is mounted so that the emitter surface faces the copper pattern 12, the collector electrode 26c of the semiconductor chip 26 is provided. The insulation distance L2 between the semiconductor chip 26 and the emitter electrode 26e of the semiconductor chip 26 can be increased even when the semiconductor chip 26 is mounted so that the collector surface faces the copper pattern 12. The distance L2 can be increased.

このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。   For this reason, as shown in FIGS. 14 and 15, the semiconductor chip 134 on the upper arm side is arranged so that the IGBT emitter faces upward, and the semiconductor chip 135 on the lower arm side faces the lower side. 9 can reduce the common mode current amount of the switching module shown in FIG. 9 and reduce conduction noise and radiation noise generated from the switching module. And the switching module can be stably operated.

図５（ａ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図５（ｂ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。
図５（ａ）において、図３の半導体チップ２６をエミッタが上側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６が銅パターン１２上に配置される。ここで、半導体チップ２６と銅パターン１２との間には、導電性スペーサ１４が介挿され、半導体チップ２６のコレクタ電極２６ｃは、ハンダ１５、導電性スペーサ１４およびハンダ１３を順次介して銅パターン１２に接続される。 FIG. 5A is a cross-sectional view showing a mounting method when the collector surface of the switching element applied to the switching module according to the fourth embodiment of the present invention is disposed opposite to the copper pattern, and FIG. It is sectional drawing which shows the mounting method when the emitter surface of the switching element applied to the switching module which concerns on 4th Embodiment of this invention is arrange | positioned facing a copper pattern.
5A, when the semiconductor chip 26 of FIG. 3 is mounted such that the emitter faces upward, the semiconductor chip 26 is disposed on the copper pattern 12 so that the collector surface of the IGBT faces the copper pattern 12. . Here, the conductive spacer 14 is inserted between the semiconductor chip 26 and the copper pattern 12, and the collector electrode 26 c of the semiconductor chip 26 is connected to the copper pattern via the solder 15, the conductive spacer 14, and the solder 13 in this order. 12 is connected.

また、図５（ｂ）において、図３の半導体チップ２６をエミッタが下側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６が銅パターン１２上に配置される。ここで、半導体チップ２６と銅パターン１２との間には、導電性スペーサ１４が介挿され、半導体チップ２６のエミッタ電極２６ｅは、ハンダ１５、導電性スペーサ１４およびハンダ１３を順次介して銅パターン１２に接続される。   5B, when the semiconductor chip 26 of FIG. 3 is mounted so that the emitter faces downward, the semiconductor chip 26 is placed on the copper pattern 12 so that the collector surface of the IGBT faces the copper pattern 12. Be placed. Here, the conductive spacer 14 is inserted between the semiconductor chip 26 and the copper pattern 12, and the emitter electrode 26 e of the semiconductor chip 26 is connected to the copper pattern via the solder 15, the conductive spacer 14, and the solder 13 in this order. 12 is connected.

これにより、耐圧構造２７ａ、２７ｂをコレクタ面およびエミッタ面の双方に設けた上で、半導体チップ２６と銅パターン１２との間の距離を導電性スペーサ１４にて増大させることが可能となる。このため、半導体チップ２６のコレクタ面またはエミッタ面のいずれを上に向けて配置した場合においても、半導体チップ２６の上面との間の絶縁距離を銅パターン１２との間の絶縁距離Ｌ３または導電性スペーサ１４との間の絶縁距離Ｌ３´のいずれか短い方で決定することが可能となり、必要な耐圧を確保しつつ、耐圧構造２７ａ、２７ｂの幅を短くすることができる。   As a result, it is possible to increase the distance between the semiconductor chip 26 and the copper pattern 12 by the conductive spacer 14 after providing the pressure-resistant structures 27a and 27b on both the collector surface and the emitter surface. For this reason, even when the collector surface or the emitter surface of the semiconductor chip 26 is arranged facing upward, the insulation distance between the upper surface of the semiconductor chip 26 and the insulation distance L3 between the copper pattern 12 or the conductivity is reduced. It becomes possible to determine the shorter one of the insulation distances L3 ′ between the spacers 14, and the widths of the pressure-resistant structures 27a and 27b can be shortened while ensuring a necessary breakdown voltage.

この結果、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。   As a result, as shown in FIGS. 14 and 15, the semiconductor chip 134 on the upper arm side is disposed so that the IGBT emitter faces upward, and the semiconductor chip 135 on the lower arm side faces the lower side. 9 can reduce the common mode current of the switching module shown in FIG. 9 and can be generated from the switching module because the required withstand voltage can be secured while suppressing deterioration of heat dissipation. In addition to reducing conduction noise and radiation noise, the switching module can be stably operated.

図６は、本発明の第５実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。
図６において、銅ベース３０上には絶縁性基板３１が搭載され、絶縁性基板３１上には、銅パターン３２が形成されている。そして、銅パターン３２上には、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ２６が配置され、半導体チップ２６のエミッタ電極２６ｅはハンダ１３を介して銅パターン３２に接続されている。 FIG. 6 is a cross-sectional view illustrating a semiconductor chip mounting method in which a switching element applied to a switching module according to a fifth embodiment of the present invention is formed.
In FIG. 6, an insulating substrate 31 is mounted on a copper base 30, and a copper pattern 32 is formed on the insulating substrate 31. On the copper pattern 32, the semiconductor chip 26 is disposed so that the emitter surface of the IGBT faces the copper pattern 32. The emitter electrode 26e of the semiconductor chip 26 is connected to the copper pattern 32 via the solder 13. Yes.

ここで、図１８に示すようなＬ字状の銅パターン３２を用いた場合、ａ方向にはハンダ１３が広がることから、コレクタ電極２６ｃとの間の絶縁距離がＬ２となるのに対して、ａ´方向にはハンダ１３の広がりがないことから、コレクタ電極２６ｃとの間の絶縁距離がＬ３となり、半導体チップ２６の位置によって絶縁距離Ｌ２、Ｌ３が異なるようになる。このため、半導体チップ２６が実装される実装パターンの形状や半導体チップ２６の実装位置に応じて、半導体チップ２６の耐圧構造２７ａ、２７ｂの幅を変化させることにより、放熱性の劣化を抑制しつつ、必要な耐圧を確保することができる。   Here, when an L-shaped copper pattern 32 as shown in FIG. 18 is used, since the solder 13 spreads in the a direction, the insulation distance from the collector electrode 26c is L2, whereas Since the solder 13 does not spread in the a ′ direction, the insulation distance from the collector electrode 26 c is L 3, and the insulation distances L 2 and L 3 differ depending on the position of the semiconductor chip 26. For this reason, while changing the width of the pressure-resistant structures 27a and 27b of the semiconductor chip 26 according to the shape of the mounting pattern on which the semiconductor chip 26 is mounted and the mounting position of the semiconductor chip 26, the deterioration of heat dissipation is suppressed. The required breakdown voltage can be ensured.

図７（ａ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図７（ｂ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
図７において、半導体チップ３６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ３６の一方の面にはコレクタ電極３６ｃ、半導体チップ３６の他方の面には、エミッタ電極３６ｅおよびゲート電極３６ｇが形成されている。そして、コレクタ電極３６ｃおよびエミッタ電極３６ｅの周囲には、所望の耐圧を確保するために、各辺と実装パターンとの位置関係に応じて幅の異なる耐圧構造３７ａ、３７ｂがそれぞれ形成されている。ここで、耐圧構造３７ａ、３７ｂの幅は、半導体チップ３６の端部と実装パターンとが重なる箇所については広くし、半導体チップ３６の端部と実装パターンとが重ならない箇所については狭くすることができる。 FIG. 7A is a back view showing a schematic configuration of a semiconductor chip on which a switching element applied to a switching module according to a sixth embodiment of the present invention is formed, and FIG. 7B is a sixth diagram of the present invention. It is a top view which shows schematic structure of the semiconductor chip in which the switching element applied to the switching module which concerns on embodiment is formed.
In FIG. 7, an IGBT applied to the switching elements M <b> 11 to M <b> 16 and the like of FIG. 9 is formed on the semiconductor chip 36. A collector electrode 36 c is formed on one surface of the semiconductor chip 36, and An emitter electrode 36e and a gate electrode 36g are formed. In order to ensure a desired breakdown voltage, breakdown voltage structures 37a and 37b having different widths are formed around the collector electrode 36c and the emitter electrode 36e in accordance with the positional relationship between each side and the mounting pattern. Here, the width of the withstand voltage structures 37a and 37b may be widened at a portion where the end portion of the semiconductor chip 36 and the mounting pattern overlap, and narrowed at a portion where the end portion of the semiconductor chip 36 and the mounting pattern do not overlap. it can.

図８は、図７のスイッチング素子の実装方法を示す断面図である。
図８において、銅ベース３０上には絶縁性基板３１が搭載され、絶縁性基板３１上には、銅パターン３２が形成されている。そして、銅パターン３２上には、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ３６が配置され、半導体チップ３６のエミッタ電極３６ｅはハンダ１３を介して銅パターン３２に接続されている。 FIG. 8 is a cross-sectional view illustrating a method of mounting the switching element of FIG.
In FIG. 8, an insulating substrate 31 is mounted on a copper base 30, and a copper pattern 32 is formed on the insulating substrate 31. A semiconductor chip 36 is disposed on the copper pattern 32 so that the IGBT emitter surface faces the copper pattern 32, and the emitter electrode 36 e of the semiconductor chip 36 is connected to the copper pattern 32 via the solder 13. Yes.

これにより、耐圧構造３７ａ、３７ｂをコレクタ面およびエミッタ面の双方に設けた上で、半導体チップ３６の各辺ごとに必要な耐圧が確保できるように耐圧構造３７ａ、３７ｂの幅を変化させることができ、半導体チップ３６をエミッタ面が銅パターン３２に対向するように実装した場合においても、ハンダ１３の広がりに応じてコレクタ電極３６ｃとの間の絶縁距離Ｌ４を増大させることが可能となる。   Thereby, after providing the breakdown voltage structures 37a and 37b on both the collector surface and the emitter surface, the width of the breakdown voltage structures 37a and 37b can be changed so that a required breakdown voltage can be secured for each side of the semiconductor chip 36. Even when the semiconductor chip 36 is mounted so that the emitter surface faces the copper pattern 32, the insulation distance L4 from the collector electrode 36c can be increased according to the spread of the solder 13.

このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。
なお、上述した第６実施形態では、４辺に形成された耐圧構造３７ａ、３７ｂの１辺の幅のみを広くする方法について説明したが、半導体チップ３６が実装される実装パターンの形状や半導体チップ３６の実装位置に応じて、耐圧構造３７ａ、３７ｂの複数の辺の幅を広くするようにしてもよい。 For this reason, as shown in FIGS. 14 and 15, the semiconductor chip 134 on the upper arm side is arranged so that the IGBT emitter faces upward, and the semiconductor chip 135 on the lower arm side faces the lower side. 9 can reduce the common mode current of the switching module shown in FIG. 9 and can be generated from the switching module because the required withstand voltage can be secured while suppressing deterioration of heat dissipation. In addition to reducing conduction noise and radiation noise, the switching module can be stably operated.
In the sixth embodiment described above, the method of increasing only the width of one side of the pressure-resistant structures 37a and 37b formed on the four sides has been described. However, the shape of the mounting pattern on which the semiconductor chip 36 is mounted and the semiconductor chip Depending on the mounting position of 36, the widths of the plurality of sides of the pressure-resistant structures 37a and 37b may be increased.

本発明の第１実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。It is sectional drawing which shows the mounting method of the semiconductor chip in which the switching element applied to the switching module which concerns on 1st Embodiment of this invention is formed. 本発明の第２実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す表裏図である。It is a front and back view which shows schematic structure of the semiconductor chip in which the switching element applied to the switching module which concerns on 2nd Embodiment of this invention is formed. 図３（ａ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図３（ｂ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。FIG. 3A is a back view showing a schematic configuration of a semiconductor chip on which a switching element applied to the switching module according to the third embodiment of the present invention is formed, and FIG. 3B is a third view of the present invention. It is a top view which shows schematic structure of the semiconductor chip in which the switching element applied to the switching module which concerns on embodiment is formed. 図４（ａ）は、図３のスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図４（ｂ）は、図３のスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。4A is a cross-sectional view showing a mounting method when the collector surface of the switching element of FIG. 3 is disposed opposite to the copper pattern, and FIG. 4B is a copper pattern of the emitter surface of the switching element of FIG. It is sectional drawing which shows the mounting method when arrange | positioning facing. 図５（ａ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図５（ｂ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。FIG. 5A is a cross-sectional view showing a mounting method when the collector surface of the switching element applied to the switching module according to the fourth embodiment of the present invention is disposed opposite to the copper pattern, and FIG. It is sectional drawing which shows the mounting method when the emitter surface of the switching element applied to the switching module which concerns on 4th Embodiment of this invention is arrange | positioned facing a copper pattern. 本発明の第５実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。It is sectional drawing which shows the mounting method of the semiconductor chip in which the switching element applied to the switching module which concerns on 5th Embodiment of this invention is formed. 図７（ａ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図７（ｂ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。FIG. 7A is a back view showing a schematic configuration of a semiconductor chip on which a switching element applied to a switching module according to a sixth embodiment of the present invention is formed, and FIG. 7B is a sixth diagram of the present invention. It is a top view which shows schematic structure of the semiconductor chip in which the switching element applied to the switching module which concerns on embodiment is formed. 図７のスイッチング素子の実装方法を示す断面図である。It is sectional drawing which shows the mounting method of the switching element of FIG. 上下２アーム直列回路が搭載されたインバータを用いた電力変換装置の一例を示す図である。It is a figure which shows an example of the power converter device using the inverter carrying an upper and lower 2 arm series circuit. スイッチングモジュールの外観構成を示す斜視図である。It is a perspective view which shows the external appearance structure of a switching module. 図５のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す平面図である。It is a top view which shows the mounting state of IGBT mounted in the switching module of FIG. 図５のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す断面図である。It is sectional drawing which shows the mounting state of IGBT mounted in the switching module of FIG. 図９の２素子構成のインバータを用いた場合におけるコモンモード電流経路を示す図である。FIG. 10 is a diagram illustrating a common mode current path when the inverter having the two-element configuration of FIG. 先願のスイッチングモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the switching module of a prior application. 図１４のスイッチングモジュールの概略構成を示す平面図である。It is a top view which shows schematic structure of the switching module of FIG. 図１６（ａ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図１６（ｂ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。FIG. 16A is a back view showing a schematic configuration of a semiconductor chip on which a switching element applied to a conventional switching module is formed, and FIG. 16B shows a switching element applied to a conventional switching module. It is a top view which shows schematic structure of the semiconductor chip formed. 図１６のスイッチング素子の実装方法を示す断面図である。It is sectional drawing which shows the mounting method of the switching element of FIG. 図１６のスイッチング素子の実装状態の一例を示す平面図である。It is a top view which shows an example of the mounting state of the switching element of FIG. 図１６のスイッチング素子のエミッタ面を図１８の銅パターンに対向配置した時の実装方法を示す断面図である。FIG. 19 is a cross-sectional view illustrating a mounting method when the emitter surface of the switching element of FIG. 16 is disposed to face the copper pattern of FIG. 18.

符号の説明Explanation of symbols

１０、３０ 銅ベース
１１、３１ 絶縁性基板
１２、３２ 銅パターン
１３、１５ ハンダ
１４ 導電性スペーサ
１６、２６、３６、４６ 半導体チップ
１６ｃ、２６ｃ、３６ｃ、４６ｃ コレクタ電極
１６ｅ、２６ｅ、３６ｅ、４６ｅ エミッタ電極
１６ｇ、２６ｇ、３６ｇ、４６ｇ ゲート電極
１７、２７ａ、２７ｂ、３７ａ、３７ｂ、４６ 耐圧構造 10, 30 Copper base 11, 31 Insulating substrate 12, 32 Copper pattern 13, 15 Solder 14 Conductive spacer 16, 26, 36, 46 Semiconductor chip 16c, 26c, 36c, 46c Collector electrode 16e, 26e, 36e, 46e Emitter Electrode 16g, 26g, 36g, 46g Gate electrode 17, 27a, 27b, 37a, 37b, 46 Withstand voltage structure

Claims (6)

少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンと、
前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とするスイッチングモジュール。 Switching elements constituting upper and lower arms for at least one phase;
A first mounting pattern in which the switching elements are arranged so that the high potential side terminals of the switching elements constituting the upper arm face each other;
A second mounting pattern in which the switching elements are arranged so that the low potential side terminals of the switching elements constituting the lower arm face each other;
A switching module, comprising: a conductive spacer disposed between a low potential side terminal of the switching element constituting the lower arm and the second mounting pattern. 少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、
前記下アームを構成するスイッチング素子の高電位側端子に耐圧構造が形成されていることを特徴とするスイッチングモジュール。 Switching elements constituting upper and lower arms for at least one phase;
A first mounting pattern in which the switching elements are arranged so that the high potential side terminals of the switching elements constituting the upper arm face each other;
A second mounting pattern in which the switching elements are arranged so that the low potential side terminals of the switching elements constituting the lower arm face each other,
A switching module, wherein a withstand voltage structure is formed at a high potential side terminal of a switching element constituting the lower arm. 少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、
前記下アームを構成するスイッチング素子の低電位側端子および高電位側端子の双方に耐圧構造が形成されていることを特徴とするスイッチングモジュール。 Switching elements constituting upper and lower arms for at least one phase;
A first mounting pattern in which the switching elements are arranged so that the high potential side terminals of the switching elements constituting the upper arm face each other;
A second mounting pattern in which the switching elements are arranged so that the low potential side terminals of the switching elements constituting the lower arm face each other,
A switching module, wherein a withstand voltage structure is formed on both a low potential side terminal and a high potential side terminal of a switching element constituting the lower arm. 少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、
前記下アームを構成するスイッチング素子においては、前記高電位側端子に耐圧構造が形成され、前記上アームを構成するスイッチング素子においては、前記低電位側端子に耐圧構造が形成されていることを特徴とするスイッチングモジュール。 Switching elements constituting upper and lower arms for at least one phase;
A first mounting pattern in which the switching elements are arranged so that the high potential side terminals of the switching elements constituting the upper arm face each other;
A second mounting pattern in which the switching elements are arranged so that the low potential side terminals of the switching elements constituting the lower arm face each other,
In the switching element constituting the lower arm, a breakdown voltage structure is formed on the high potential side terminal, and in the switching element constituting the upper arm, a breakdown voltage structure is formed on the low potential side terminal. Switching module. 前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とする請求項２から４のいずれか１項記載のスイッチングモジュール。   5. The conductive spacer according to claim 2, further comprising: a conductive spacer disposed between a low potential side terminal of the switching element constituting the lower arm and the second mounting pattern. Switching module. 前記スイッチング素子の端部と前記第２の実装パターンとが重なる箇所の耐圧構造の幅が、前記スイッチング素子の端部と前記第２の実装パターンとが重ならない箇所の耐圧構造の幅よりも大きいことを特徴とする請求項２から５のいずれか１項記載のスイッチングモジュール。   The width of the withstand voltage structure where the end portion of the switching element and the second mounting pattern overlap is larger than the width of the withstand voltage structure where the end portion of the switching element and the second mounting pattern do not overlap. The switching module according to any one of claims 2 to 5, wherein:
JP2007143554A 2007-05-30 2007-05-30 Switching module Pending JP2008300530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007143554A JP2008300530A (en) 2007-05-30 2007-05-30 Switching module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143554A JP2008300530A (en) 2007-05-30 2007-05-30 Switching module

Publications (1)

Publication Number Publication Date
JP2008300530A true JP2008300530A (en) 2008-12-11

Family

ID=40173775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143554A Pending JP2008300530A (en) 2007-05-30 2007-05-30 Switching module

Country Status (1)

Country Link
JP (1) JP2008300530A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172344U (en) * 1984-04-23 1985-11-15 日産自動車株式会社 Mounting structure of vertical MOSFET
JPH09298211A (en) * 1996-05-08 1997-11-18 Mitsubishi Electric Corp Pressure-joined semiconductor device and manufacture thereof
JPH1056131A (en) * 1996-08-12 1998-02-24 Denso Corp Semiconductor device
JP2001156225A (en) * 1999-11-24 2001-06-08 Denso Corp Semiconductor device
JP2001358151A (en) * 2000-06-15 2001-12-26 Sansha Electric Mfg Co Ltd Semiconductor element
JP2005150596A (en) * 2003-11-19 2005-06-09 Nissan Motor Co Ltd Semiconductor device and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172344U (en) * 1984-04-23 1985-11-15 日産自動車株式会社 Mounting structure of vertical MOSFET
JPH09298211A (en) * 1996-05-08 1997-11-18 Mitsubishi Electric Corp Pressure-joined semiconductor device and manufacture thereof
JPH1056131A (en) * 1996-08-12 1998-02-24 Denso Corp Semiconductor device
JP2001156225A (en) * 1999-11-24 2001-06-08 Denso Corp Semiconductor device
JP2001358151A (en) * 2000-06-15 2001-12-26 Sansha Electric Mfg Co Ltd Semiconductor element
JP2005150596A (en) * 2003-11-19 2005-06-09 Nissan Motor Co Ltd Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
JP6245365B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP5798412B2 (en) Semiconductor module
JP6288301B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP5915350B2 (en) Power semiconductor module
EP2264894B1 (en) Power module with additional transient current path and power module system
JP5407198B2 (en) Power module for power converter
US10811958B2 (en) Water-cooling power supply module
JP6603676B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP6096614B2 (en) Power semiconductor module and power converter using the same
US20180190636A1 (en) Power semiconductor module
KR102039013B1 (en) Power converter
JP2022062235A (en) Package structure for power devices
KR20180073474A (en) Semiconductor apparatus and inverter system
JP4872345B2 (en) Inverter module of power converter
JP5487290B2 (en) Semiconductor device
JP6331543B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
JP2005251839A (en) Insulating substrate of power semiconductor module
JP5119741B2 (en) Switching module
JP2006060986A (en) Conductor structure of power converter
JP2006196721A (en) Power semiconductor device
JP2008300530A (en) Switching module
JP2012050176A (en) Power module for power conversion device
CN112910287A (en) Power semiconductor device
JP5488244B2 (en) Power semiconductor module
JP5851666B1 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403