JP4872345B2 - Inverter module of power converter - Google Patents

Inverter module of power converter Download PDF

Info

Publication number
JP4872345B2
JP4872345B2 JP2005378743A JP2005378743A JP4872345B2 JP 4872345 B2 JP4872345 B2 JP 4872345B2 JP 2005378743 A JP2005378743 A JP 2005378743A JP 2005378743 A JP2005378743 A JP 2005378743A JP 4872345 B2 JP4872345 B2 JP 4872345B2
Authority
JP
Japan
Prior art keywords
inverter module
side terminal
arm
potential side
stray capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005378743A
Other languages
Japanese (ja)
Other versions
JP2007181351A (en
JP2007181351A5 (en
Inventor
達見子 佐々木
道雄 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005378743A priority Critical patent/JP4872345B2/en
Publication of JP2007181351A publication Critical patent/JP2007181351A/en
Publication of JP2007181351A5 publication Critical patent/JP2007181351A5/ja
Application granted granted Critical
Publication of JP4872345B2 publication Critical patent/JP4872345B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

本発明は、電力用半導体モジュールであるインバータモジュールの構造を改良した電力変換装置のインバータモジュールに関する。   The present invention relates to an inverter module of a power conversion device having an improved structure of an inverter module that is a power semiconductor module.

図９に従来のインバータの主回路図を示す。同図において、２０は商用の交流電源、２１はコモンモードノイズ低減用接地コンデンサであり、一方がアース電位に接続されている。２２は交流を直流に変換するダイオード６個からなる整流器モジュール、２３は大容量のコンデンサ、２４はモータ（Ｍ）などの負荷、２５は電力用半導体素子からなり直流を交流に変換するインバータモジュールである。このインバータモジュール２５は、スイッチング素子２６とこれに逆並列接続されたダイオード２７とからなる基本回路（アーム）が、６つ設けられて構成されている。なお、以降はスイッチング素子をＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）とした場合について説明する。 FIG. 9 shows a main circuit diagram of a conventional inverter. In the figure, 20 is a commercial AC power source, 21 is a common mode noise reducing grounding capacitor, one of which is connected to the ground potential. 22 is a rectifier module composed of six diodes that convert alternating current into direct current, 23 is a large-capacitance capacitor, 24 is a load such as a motor (M), and 25 is an inverter module that is composed of power semiconductor elements and converts direct current into alternating current. is there. The inverter module 25 includes six basic circuits (arms) each including a switching element 26 and a diode 27 connected in reverse parallel thereto. Hereinafter, a case where the switching element is an IGBT (insulated gate bipolar transistor) will be described.

インバータモジュール２５は通常、上下アーム２素子分を１組とするか、又は６素子分を１組としており、３相インバータを構成する場合は２素子の組を３並列接続するか、又は６素子構成のものをそのまま適用する。また、インバータモジュール２５は通常、冷却するためにヒートシンク２８の上に設置されるが、このヒートシンク２８は安全のためアース電位に接続されている。   Inverter module 25 usually has two elements for upper and lower arms as one set, or six elements as one set, and when configuring a three-phase inverter, three sets of two elements are connected in parallel, or six elements The configuration is applied as it is. The inverter module 25 is usually installed on the heat sink 28 for cooling. The heat sink 28 is connected to the ground potential for safety.

図１０に２素子構成のインバータモジュール２５の外観構成を示す。符号１７は直流の正側出力電極（Ｃ１）、１８は負側出力電極（Ｅ２）、１９は負荷側に接続される出力電極（Ｃ２Ｅ１）、２９，３０，３１，３２は上アーム側及び下アーム側ＩＧＢＴ素子のゲート端子及びエミッタ端子である。また、ヒートシンク２８と接するモジュール下部は、銅の基板（銅ベース１）で構成されている。このため、ヒートシンク２８と銅ベース１は同電位（アース電位）となっている。 Figure 1 0 shows an external configuration of the inverter module 25 of the two-element configuration. Reference numeral 17 is a DC positive output electrode (C1), 18 is a negative output electrode (E2), 19 is an output electrode (C2E1) connected to the load side, 29, 30, 31, 32 are upper arm side and lower It is the gate terminal and emitter terminal of an arm side IGBT element. The lower part of the module in contact with the heat sink 28 is formed of a copper substrate (copper base 1). For this reason, the heat sink 28 and the copper base 1 are at the same potential (ground potential).

図１１に、図１０に示したインバータモジュール２５の概略断面図を示す。上述の銅ベース１の上に設けられる２は絶縁用のセラミック基板、３３、３４は配線及び半導体チップ実装用の銅パターン、５は上アームの半導体チップ、６は下アームの半導体チップ、７は半導体チップと銅パターン接続用ワイヤである。銅パターンは銅バー又は電線によって出力電極１７，１８，１９や端子２９〜３２と配線されている。 Figure 1 1 shows a schematic cross-sectional view of the inverter module 25 shown in FIG. 1 0. 2 is a ceramic substrate for insulation provided on the copper base 1, 33 and 34 are copper patterns for wiring and semiconductor chip mounting, 5 is a semiconductor chip for the upper arm, 6 is a semiconductor chip for the lower arm, and 7 is a semiconductor chip for the lower arm. A semiconductor chip and a copper pattern connection wire. The copper pattern is wired to the output electrodes 17, 18, 19 and the terminals 29 to 32 by copper bars or electric wires.

図１２に、図１１を上面から見た概略図を示す。上アーム側半導体チップ５は、エミッタＥ１を上側、コレクタＣ１を下側にして銅パターン３３と半田づけして実装する。従って銅パターン３３は上アーム側半導体チップ５のコレクタＣ１と同電位となる。同様に下アーム側半導体チップ６は、エミッタＥ２を上、コレクタＣ２を下にして銅パターン３４に実装される。また銅パターン３４は上アーム側エミッタＥ１とワイヤ７で配線されるため、上アーム側エミッタＥ１と下アーム側コレクタＣ２と同電位となる。ここで半導体チップを実装する銅パターン３３，３４は絶縁用のセラミック基板２を挟んで銅ベース１と対向するためコンデンサ（浮遊容量）を構成する。即ち、この構成の場合、上アーム側コレクタＣ１と銅ベース１間、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１と銅ベース１間に浮遊容量が形成される（特許文献１参照）。 1 2 shows a schematic view of the FIG. 1 1 from the top. The upper arm side semiconductor chip 5 is mounted by soldering with the copper pattern 33 with the emitter E1 on the upper side and the collector C1 on the lower side. Therefore, the copper pattern 33 has the same potential as the collector C1 of the upper arm side semiconductor chip 5. Similarly, the lower arm side semiconductor chip 6 is mounted on the copper pattern 34 with the emitter E2 facing up and the collector C2 facing down. Further, since the copper pattern 34 is wired by the upper arm side emitter E1 and the wire 7, the upper arm side emitter E1 and the lower arm side collector C2 have the same potential. Here, since the copper patterns 33 and 34 for mounting the semiconductor chip are opposed to the copper base 1 with the insulating ceramic substrate 2 interposed therebetween, a capacitor (floating capacitance) is formed. That is, in this configuration, stray capacitance is formed between the upper arm side collector C1 and the copper base 1, and between the connection point C2E1 of the upper arm side emitter and the lower arm side collector and the copper base 1 (see Patent Document 1).

また、上記のインバータモジュール２５を用いた電力変換装置の例として、図１３にインバータ主回路を示す。インバータモジュール２５は、アース電位と同電位のヒートシンクに実装され、浮遊容量３５，３６もアース電位に接続された構成となっている。この図１３の構成で浮遊容量は２つ（３５と３６）存在する。 Further, as an example of the power conversion device using the inverter module 25, showing an inverter main circuit in FIG 3. The inverter module 25 is mounted on a heat sink having the same potential as the ground potential, and the stray capacitances 35 and 36 are also connected to the ground potential. Composed stray capacitance of Figures 1 to 3 two (35 and 36) are present.

しかし、従来の電力変換装置のインバータモジュールにおいては、図１３の回路構成のように、浮遊容量が２つ（３５と３６）存在するが、ＩＧＢＴ素子が実際にスイッチングした場合、上アーム側の浮遊容量３６は理想的には電位変動がないため充放電電流は流れず、主に図１２に示した上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１とアース（銅ベース１）間の浮遊容量３５の充放電電流が、コモンモード電流として図中の径路３７で流れる。この電流に起因して生じる電圧変動が伝導ノイズとして、図示せぬ電源を介して他の装置に伝わり誤作動させるという問題がある。特に、上アーム側エミッタと下アーム側コレクタの内部接続点Ｃ２Ｅ１は、スイッチングによる電圧変動が大きいため、コモンモード電流の増大の原因になっている。 However, in the inverter module of the conventional power conversion apparatus, as in the circuit arrangement of FIG. 1 3, the stray capacitance are two (35 and 36) are present, if the IGBT element is actually switched, the upper arm stray capacitance 36 is charged and discharged current does not flow because there is no potential change ideally, mainly arm side emitter and the lower arm collector connection point C2E1 and ground upward shown in FIG. 1 2 (copper base 1) between The charge / discharge current of the stray capacitance 35 flows as a common mode current through a path 37 in the figure. There is a problem that voltage fluctuations caused by this current are transmitted as conduction noise to other devices via a power supply (not shown), causing malfunction. In particular, the internal connection point C2E1 between the upper arm side emitter and the lower arm side collector causes a large common mode current because of a large voltage fluctuation due to switching.

また、そのコモンモード電流は通常高周波であるため、この電流が流れることによって径路３７がループアンテナとなり、不要電磁波（放射ノイズ）として放射され、他の装置を誤動作させるという問題もある。
伝導及び放射ノイズの大きさは、コモンモード電流の大きさに依存し、コモンモード電流の大きさはＩＧＢＴの浮遊容量に比例するため、ＩＧＢＴ素子の浮遊容量が大きいほど伝導及び放射ノイズも大きくなる。 Further, since the common mode current is usually a high frequency, when this current flows, the path 37 becomes a loop antenna, which is radiated as an unnecessary electromagnetic wave (radiation noise), causing another device to malfunction.
The magnitude of the conduction and radiation noise depends on the magnitude of the common mode current, and the magnitude of the common mode current is proportional to the stray capacitance of the IGBT. Therefore, the conduction and radiation noise increases as the stray capacitance of the IGBT element increases. .

これらの問題に対応するため、モジュール外の部分については配線とアース電極とのラミネート化や、図１３に示す接地コンデンサ２１の設置などが一般化している。またインバータモジュール２５の内部については、コモンモード電流の経路３７を小さくすることによって放射ノイズを低減する方法が提案されているが、コモンモード電流量を低減する対策は全くとられていないのが現状である。このため伝導ノイズは低減されない。
本発明は、このような課題に鑑みてなされたものであり、コモンモード電流を抑制することによって伝導及び放射ノイズを小さくすることができる電力変換装置のインバータモジュールを提供することを目的としている。 To address these problems, for the portion of the outer module and laminated between the wiring and the ground electrode, and the establishment of the grounding capacitor 21 shown in FIG. 1 3 is generalized. For the interior of the inverter module 25, a method for reducing radiation noise by reducing the path 37 of the common mode current has been proposed, but no measures for reducing the amount of common mode current have been taken. It is. For this reason, conduction noise is not reduced.
This invention is made | formed in view of such a subject, and it aims at providing the inverter module of the power converter device which can make conduction and radiation noise small by suppressing a common mode electric current.

上記目的を達成するために、本発明の請求項１による電力変換装置のインバータモジュールは、スイッチング素子とこれに逆並列に接続されたダイオードとを１アームとして上下に２アームを直列に接続した１相分又は多相分のスイッチングアーム直列回路が１つのパッケージに含まれ、このパッケージの外側に冷却用のベースが配置されてなる電力変換装置のインバータモジュールにおいて、前記スイッチングアーム直列回路の下アームの高電位側端子と接触している第１の実装用パターンの面積を、上アームの高電位側端子と接触している第２の実装用パターンの面積より小さくし、前記第１の実装パターンと前記ベースとの間の第１の浮遊容量を、前記第２の実装パターンと前記ベースとの間の第２の浮遊容量より大きくして前記第２の浮遊容量の充電時に前記第１の浮遊容量で充電することを特徴とする。 In order to achieve the above object, an inverter module of a power conversion device according to claim 1 of the present invention includes a switching element and a diode connected in reverse parallel thereto as one arm and two arms vertically connected in series. In an inverter module of a power conversion device in which a switching arm series circuit for a phase or multiphase is included in one package and a cooling base is disposed outside the package, the lower arm of the switching arm series circuit The area of the first mounting pattern in contact with the high potential side terminal is made smaller than the area of the second mounting pattern in contact with the high potential side terminal of the upper arm, and the first mounting pattern The second stray capacitance between the second mounting pattern and the base is set larger than the second stray capacitance between the base and the second mounting pattern. It is charged with the first stray capacitance when charging of stray capacitance and said.

この構成によれば、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１の面積に比べて、上アームの高電位側端子（Ｃ１）の面積が大きくなることから、電力変換装置に本インバータモジュールを用いた場合、上アームの高電位側端子（Ｃ１）の浮遊容量３６の静電容量が、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１とベース（アース）間の浮遊容量３５の静電容量よりも大きくなる。この場合、浮遊容量３５が充電される際に、大きな浮遊容量３６の電荷によって充電されることになり、コモンモード電流が流れる経路３７の長さが短縮されるので、放射ノイズの小さな電力変換装置を実現することができる。   According to this configuration, the area of the high potential side terminal (C1) of the upper arm is larger than the area of the connection point C2E1 between the upper arm side emitter and the lower arm side collector. Is used, the electrostatic capacitance of the stray capacitance 36 of the high potential side terminal (C1) of the upper arm is equal to the static capacitance of the stray capacitance 35 between the connection point C2E1 of the upper arm side emitter and the lower arm side collector and the base (earth). It becomes larger than the electric capacity. In this case, when the stray capacitance 35 is charged, the stray capacitance 35 is charged by the charge of the large stray capacitance 36, and the length of the path 37 through which the common mode current flows is shortened. Can be realized.

また、本発明の請求項２による電力変換装置のインバータモジュールは、スイッチング素子とこれに逆並列に接続されたダイオードとを１アームとして上下に２アームを直列に接続した１相分又は多相分のスイッチングアーム直列回路が１つのパッケージに含まれ、このパッケージの外側に冷却用のベースが配置されてなる電力変換装置のインバータモジュールにおいて、前記スイッチングアーム直列回路の上アームを高電位側端子と第１の実装用パターンとが接触するように実装し、下アームを低電位側端子と第２の実装用パターンとが接触するように実装し、前記第１の実装用パターンと前記第２の実装用パターンとの間に配置された当該第１の実装用パターン及び当該第２の実装用パターンの面積より小さい面積の第３の実装用パターンに上アームの低電位側端子と下アームの高電位側端子とを配線接続したことを特徴とする。 The inverter module of the power conversion apparatus according to claim 2 of the present invention, switching element and one phase or multiphase connecting the second arm in series in the vertical and antiparallel connected diodes as one arm to The switching arm series circuit is included in one package, and in the inverter module of the power conversion device in which the cooling base is disposed outside the package, the upper arm of the switching arm series circuit is connected to the high potential side terminal. Mounting is performed so that the first mounting pattern is in contact, and the lower arm is mounted so that the low-potential side terminal is in contact with the second mounting pattern, and the first mounting pattern and the second mounting pattern are mounted. third mounting pattern of smaller area than that placed the first mounting pattern and the second mounting pattern between the mounting pattern Characterized in that the low potential side terminal of the upper arm and the high potential side terminal of the lower arm and the wiring connected to.

この構成によれば、上アームのコレクタＣ１が銅パターン８に実装され、下アームのエミッタＥ２が銅パターン９に実装され、また、上アームのエミッタＥ１と下アームのコレクタＣ２とが配線１１及び１２によって、銅パターン１０に接続される。特に、この発明におけるインバータモジュールでは、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１の面積を、上下アームのチップ面積よりも小さい面積に収める要求も満たす。   According to this configuration, the upper arm collector C1 is mounted on the copper pattern 8, the lower arm emitter E2 is mounted on the copper pattern 9, and the upper arm emitter E1 and the lower arm collector C2 are connected to the wiring 11 and 12 is connected to the copper pattern 10. In particular, the inverter module according to the present invention also satisfies the requirement that the area of the connection point C2E1 between the upper arm side emitter and the lower arm side collector be smaller than the chip area of the upper and lower arms.

銅パターン１０が上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１となり、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１の面積が小さくなることによって浮遊容量３５が小さくなる。このとき、下アームのエミッタＥ２とベース１間に新たに浮遊容量が形成されるが、これはスイッチングによる電位変動がないため、コモンモード電流は流れない。従って、コモンモード電流を低減することができ、これによって伝導及び放射ノイズの小さな電力変換装置を実現することができる。例えば銅パターン１０は配線可能に最小面積とするとコモンモード電流をさらに低減する事ができ、ノイズ低減効果が大きくなる。   The copper pattern 10 becomes the connection point C2E1 between the upper arm-side emitter and the lower arm-side collector, and the stray capacitance 35 becomes smaller as the area of the connection point C2E1 between the upper-arm emitter and the lower arm-side collector becomes smaller. At this time, a stray capacitance is newly formed between the emitter E2 and the base 1 of the lower arm, but since there is no potential fluctuation due to switching, no common mode current flows. Therefore, the common mode current can be reduced, and thereby a power conversion device with small conduction and radiation noise can be realized. For example, if the copper pattern 10 has a minimum area that can be wired, the common mode current can be further reduced, and the noise reduction effect is increased.

また、本発明の請求項３による電力変換装置のインバータモジュールは、請求項２において、前記スイッチング素子がＩＧＢＴ素子で構成され、前記上アームの高電位側端子がコレクタであり、低電位側端子がエミッタであり、前記下アームの高電位側端子がコレクタであり、低電位側端子がエミッタであり、前記上アームと前記下アームとでエミッタとコレクタとが反転して実装されていることを特徴とする。 The inverter module of the power conversion device according to claim 3 of the present invention is the inverter module according to claim 2, wherein the switching element is an IGBT element, the high potential side terminal of the upper arm is a collector, and the low potential side terminal is It is an emitter, the high-potential side terminal of the lower arm is a collector, the low-potential side terminal is an emitter, and the emitter and collector are inverted and mounted between the upper arm and the lower arm. And

この構成によれば、下アーム側のスイッチング素子６は高電位側端子Ｅ２を上面としているので、従来のようにゲート端子とエミッタ端子とを絶縁する必要はなくなる。また、上アームは高電位側端子Ｅ１，Ａ１と実装用パターン３３が接触するように実装し、下アーム側のスイッチング素子６は高電位側端子Ｅ２が実装用パターン４７と接触するように実装すると共にダイオード４４は低電位側端子ｋ２が実装用パターン４８と接触するように実装したので、下アーム側ＩＧＢＴ６を実装している銅パターン４７がＣ２Ｅ１端子となり、その面積を従来例よりも小さくすることができる。コンデンサの静電容量は電極面積に比例して大きくなるので、Ｃ２Ｅ１端子の面積が小さくなることによって浮遊容量が小さくなる。ここで、Ｃ２Ｅ１端子となる実装用パターン４７の面積は、配線が可能な程度に最小となるように決定すると浮遊容量をさらに小さくすることができる。このとき、下アーム側ダイオード４４の低電位側端子ｋ２と金属基板間に新たに浮遊容量が形成されるが、スイッチングによる電位変動がないため、コモンモード電流は流れない。   According to this configuration, since the switching element 6 on the lower arm side has the high potential side terminal E2 as the upper surface, it is not necessary to insulate the gate terminal and the emitter terminal as in the conventional case. Further, the upper arm is mounted so that the high potential side terminals E1, A1 and the mounting pattern 33 are in contact with each other, and the switching element 6 on the lower arm side is mounted so that the high potential side terminal E2 is in contact with the mounting pattern 47. Since the diode 44 is mounted so that the low potential side terminal k2 is in contact with the mounting pattern 48, the copper pattern 47 on which the lower arm side IGBT 6 is mounted becomes the C2E1 terminal, and its area is made smaller than in the conventional example. Can do. Since the capacitance of the capacitor increases in proportion to the electrode area, the stray capacitance decreases as the area of the C2E1 terminal decreases. Here, if the area of the mounting pattern 47 serving as the C2E1 terminal is determined to be as small as possible, the stray capacitance can be further reduced. At this time, a stray capacitance is newly formed between the low potential side terminal k2 of the lower arm side diode 44 and the metal substrate. However, since there is no potential fluctuation due to switching, no common mode current flows.

以上説明したように本発明によれば、コモンモード電流を抑制することによって伝導及び放射ノイズを小さくすることができるという効果がある。   As described above, according to the present invention, there is an effect that conduction and radiation noise can be reduced by suppressing the common mode current.

以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。図２は、図１に示すインバータモジュールの上面図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, parts corresponding to each other in all the drawings in this specification are denoted by the same reference numerals, and description of the overlapping parts will be omitted as appropriate.
(First embodiment)
FIG. 1 is a cross-sectional view showing the configuration of the inverter module of the power conversion device according to the first embodiment of the present invention. FIG. 2 is a top view of the inverter module shown in FIG.

これらの図に示すインバータモジュール２５ａの特徴は、上下アーム側半導体チップ５，６が実装される方向及び配線を図１１及び図１２に示した従来例構成と同様とし、下アーム側半導体チップ６が実装される銅パターン４の面積を、上アーム側半導体チップ５が実装される銅パターン３の面積より小さくした点にある。
但し、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１となる銅パターン４の面積を、チップの設置、配線、放熱に必要な最小の面積とする。 Features of the inverter module 25a shown in these figures, the direction and the wiring vertical arm side semiconductor chip 5 and 6 are mounted to the same as the conventional example configuration shown in FIG. 1 1 and 1 2, the lower arm side semiconductor chip The area of the copper pattern 4 on which 6 is mounted is smaller than the area of the copper pattern 3 on which the upper arm side semiconductor chip 5 is mounted.
However, the area of the copper pattern 4 serving as the connection point C2E1 between the upper arm side emitter and the lower arm side collector is the minimum area necessary for chip installation, wiring, and heat dissipation.

このように構成することによって、コンデンサの静電容量が電極面積に比例し、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１の面積に比べて、上アーム側コレクタＣ１の面積が大きいことから、図１３に示す電力変換装置の一例であるインバータ主回路に、従来のインバータモジュール２５に代えて本インバータモジュール２５ａを用いた場合、浮遊容量３６の静電容量が、浮遊容量３５の静電容量よりも大きくなる。 With this configuration, the capacitance of the capacitor is proportional to the electrode area, and the area of the upper arm side collector C1 is larger than the area of the connection point C2E1 between the upper arm side emitter and the lower arm side collector. , the inverter main circuit, which is an example of a power converter shown in FIG. 1 3, the case of using the present inverter module 25a in place of the conventional inverter module 25, the capacitance of the stray capacitance 36, the electrostatic stray capacitance 35 It becomes larger than the capacity.

このとき、浮遊容量３５が充電される際に、大きな浮遊容量３６の電荷によって充電されることになり、コモンモード電流が流れる経路３７の長さが短縮される。
このように第１の実施の形態の電力変換装置のインバータモジュール２５ａによれば、放射ノイズ源となるコモンモード電流経路３７を短縮することができるので、放射ノイズの小さな電力変換装置を実現することができる。 At this time, when the stray capacitance 35 is charged, it is charged by the charge of the large stray capacitance 36, and the length of the path 37 through which the common mode current flows is shortened.
As described above, according to the inverter module 25a of the power conversion device of the first embodiment, the common mode current path 37 serving as a radiation noise source can be shortened, thereby realizing a power conversion device with small radiation noise. Can do.

（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。図４は、図３に示すインバータモジュールの上面図である。
これらの図に示すインバータモジュール２５ｂの特徴は、下アーム側半導体チップ６を図１１に示した従来例と反転した関係、即ちエミッタＥ２を下側にして銅パターン９に実装し、また、上アーム側半導体チップ５のエミッタＥ１と下アーム側半導体チップ６のコレクタＣ２とからそれぞれワイヤ１１及び１２によって銅パターン１０に配線した点にある。 (Second Embodiment)
FIG. 3 is a cross-sectional view showing the configuration of the inverter module of the power conversion device according to the second embodiment of the present invention. 4 is a top view of the inverter module shown in FIG.
Features of the inverter module 25b shown in these figures, mounted on the copper pattern 9 are inverted relationship with the conventional example shown the lower arm semiconductor chip 6 in FIG. 1 1, i.e. the emitter E2 downward, The upper The copper pattern 10 is wired by the wires 11 and 12 from the emitter E1 of the arm side semiconductor chip 5 and the collector C2 of the lower arm side semiconductor chip 6, respectively.

この構成によって、銅パターン１０が上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１となり、例えばその面積を半導体チップ５，６よりも小さくすることも可能となる。
このように、コンデンサの静電容量が電極面積に比例して大きくなるので、上アーム側エミッタと下アーム側コレクタの接続点Ｃ２Ｅ１の面積が小さくなることによって浮遊容量３５が小さくなる。ここで、銅パターン１０の面積は配線が可能な程度で最小になるようすれば浮遊容量３５をさらに小さくすることができることは勿論である。このとき、下アーム側エミッタＥ２と銅ベース１間に新たに浮遊容量が形成されるが、図１３の浮遊容量３６と同様にスイッチングによる電位変動がないため、コモンモード電流は流れない。
従って、第２の実施の形態の電力変換装置のインバータモジュール２５ｂによれば、コモンモード電流を低減することができ、これによって伝導及び放射ノイズの小さな電力変換装置を実現することができる。 With this configuration, the copper pattern 10 becomes the connection point C2E1 between the upper arm side emitter and the lower arm side collector, and for example, the area can be made smaller than that of the semiconductor chips 5 and 6.
Thus, since the capacitance of the capacitor increases in proportion to the electrode area, the area of the connection point C2E1 between the upper arm-side emitter and the lower arm-side collector decreases, and the stray capacitance 35 decreases. Here, it goes without saying that the stray capacitance 35 can be further reduced if the area of the copper pattern 10 is minimized to the extent that wiring is possible. At this time, the new floating capacitance between the lower arm side emitter E2 and copper base 1 is formed, because there is no potential change caused by switching in the same manner as the stray capacitance 36 in FIG. 1 3, the common mode current does not flow.
Therefore, according to the inverter module 25b of the power conversion device of the second embodiment, the common mode current can be reduced, and thereby a power conversion device with small conduction and radiation noise can be realized.

（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。図６は、図５に示すインバータモジュールの上面図である。
これらの図に示すインバータモジュール２５ｃの特徴は、上記第２の実施の形態と同様に、上アーム側半導体チップ５をエミッタＥ１を上面に、下アーム側半導体チップ６をコレクタＣ２を上面にして銅パターン１３，１４に実装し、また、上アーム側エミッタＥ１と下アーム側コレクタＣ２をワイヤ１５で配線し、下アーム側コレクタＣ２と出力電極１９（Ｃ２Ｅ１）間をそれぞれバスバー又は電線１６で配線した点を特徴とする。 (Third embodiment)
FIG. 5: is sectional drawing which shows the structure of the inverter module of the power converter device which concerns on the 3rd Embodiment of this invention. FIG. 6 is a top view of the inverter module shown in FIG.
The features of the inverter module 25c shown in these figures are the same as in the second embodiment, in that the upper arm side semiconductor chip 5 is the emitter E1 on the upper surface and the lower arm side semiconductor chip 6 is the collector C2 on the upper surface. Mounted on patterns 13 and 14, upper arm side emitter E1 and lower arm side collector C2 are wired by wire 15, and lower arm side collector C2 and output electrode 19 (C2E1) are wired by bus bar or electric wire 16, respectively. Features a point.

もしくは、上アーム側エミッタＥ１と、正側出力電極１７（Ｃ１）及び負側出力電極１８（Ｅ２）との間をそれぞれバスバー又は電線で配線してもよい。
このように構成した第３の実施の形態の電力変換装置のインバータモジュール２５ｃによれば、銅パターンＣ２Ｅ１を削除することができるため、浮遊容量３５がさらに小さくなり、コモンモード電流を低減することができ、より伝導及び放射ノイズの小さな電力変換装置を実現することができる。 Or you may wire between the upper arm side emitter E1, the positive side output electrode 17 (C1), and the negative side output electrode 18 (E2) with a bus bar or an electric wire, respectively.
According to the inverter module 25c of the power conversion device of the third embodiment configured as described above, since the copper pattern C2E1 can be deleted, the stray capacitance 35 can be further reduced and the common mode current can be reduced. Thus, a power conversion device with smaller conduction and radiation noise can be realized.

（第４の実施の形態）
図７は、本発明の第４の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。図８は、図７に示すインバータモジュールの上面図である。
これらの図に示す第４の実施の形態のインバータモジュール２５ｄが、上記第３の実施の形態と異なる点は、下アーム側半導体チップ６のコレクタＣ２の上面に銅基板４１を半田付けによって設置し、この銅基板４１と出力電極１９（Ｃ２Ｅ１）間をそれぞれバスバー又は電線１６で配線した点を特徴とする。
もしくは、上アーム側エミッタＥ１の上面に銅基板４１を同様に設置し、この銅基板４１と、正側出力電極１７（Ｃ１）及び負側出力電極１８（Ｅ２）との間をそれぞれバスバー又は電線で配線してもよい。 (Fourth embodiment)
FIG. 7: is sectional drawing which shows the structure of the inverter module of the power converter device which concerns on the 4th Embodiment of this invention. FIG. 8 is a top view of the inverter module shown in FIG.
The inverter module 25d of the fourth embodiment shown in these drawings differs from the third embodiment in that a copper substrate 41 is installed on the upper surface of the collector C2 of the lower arm side semiconductor chip 6 by soldering. The copper substrate 41 and the output electrode 19 (C2E1) are respectively wired with a bus bar or an electric wire 16.
Alternatively, a copper substrate 41 is similarly installed on the upper surface of the upper arm side emitter E1, and a bus bar or an electric wire is connected between the copper substrate 41 and the positive output electrode 17 (C1) and the negative output electrode 18 (E2). You may wire with.

このように構成した第４の実施の形態の電力変換装置のインバータモジュール２５ｄによれば、半導体チップ５又は６の上面に銅基板４１を設置したので、半導体チップ５又は６と、電極１９又は１７，２８との間を、バスバー又は電線１６で半田付け等によって配線接続することが容易となる。
即ち、半導体チップ５又は６を上記第３の実施の形態のように、バスバー又は電線１６で（特にバスバーで）直接配線接続することは容易でないが、上記のように銅基板４１を配置することによってそれが容易となる。 According to the inverter module 25d of the power conversion device of the fourth embodiment configured as described above, since the copper substrate 41 is installed on the upper surface of the semiconductor chip 5 or 6, the semiconductor chip 5 or 6 and the electrode 19 or 17 are disposed. , 28 can be easily connected by soldering or the like with a bus bar or electric wire 16.
That is, it is not easy to connect the semiconductor chip 5 or 6 directly with the bus bar or the electric wire 16 (particularly with the bus bar) as in the third embodiment, but the copper substrate 41 is arranged as described above. Makes it easier.

この他、銅基板４１と銅ベース１間の距離が長くなる。静電容量は電極間距離に半比例するため、銅基板４１と銅ベース１間に構成される浮遊容量が小さくなる。このように構成することによって、激しい電位変動のある部分に接続された浮遊容量を小さくすることでコモンモード電流を低減することができるので、ノイズの小さな電力変換装置を実現できる。   In addition, the distance between the copper substrate 41 and the copper base 1 is increased. Since the electrostatic capacitance is half proportional to the distance between the electrodes, the stray capacitance formed between the copper substrate 41 and the copper base 1 is reduced. With this configuration, it is possible to reduce the common mode current by reducing the stray capacitance connected to the portion where there is a significant potential fluctuation, and thus it is possible to realize a power converter with low noise.

以上、第１〜第４の実施の形態において、２ｉｎ１構造のＩＧＢＴインバータモジュール２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅを例に説明したが、これら実施の形態の構成は、インバータアーム数、半導体の種類を問わずに適用することができる。
従って、スイッチングアーム直列回路の内部接続点と冷却用銅ベース間に形成される浮遊容量を小さくすることで充放電電流が小さくなるようにしたので、コモンモード電流によって発生する伝導及び放射ノイズを小さくすることができ、外部装置への影響が低減されるだけでなく、伝導及び放射ノイズの規格を容易にクリアできる利点がもたらされる。 As described above, in the first to fourth embodiments, the 2-in-1 IGBT inverter modules 25a, 25b, 25c, 25d, and 25e have been described as examples. However, the configuration of these embodiments includes the number of inverter arms and the types of semiconductors. It can be applied regardless.
Therefore, the charge and discharge current is reduced by reducing the stray capacitance formed between the internal connection point of the switching arm series circuit and the cooling copper base, so that the conduction and radiation noise generated by the common mode current is reduced. This not only reduces the impact on external devices, but also provides the advantage of easily clearing conducted and radiated noise standards.

本発明の第１の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the inverter module of the power converter device which concerns on the 1st Embodiment of this invention. 図１に示すインバータモジュールの上面図である。It is a top view of the inverter module shown in FIG. 本発明の第２の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the inverter module of the power converter device which concerns on the 2nd Embodiment of this invention. 図３に示すインバータモジュールの上面図である。FIG. 4 is a top view of the inverter module shown in FIG. 3. 本発明の第３の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the inverter module of the power converter device which concerns on the 3rd Embodiment of this invention. 図５に示すインバータモジュールの上面図である。FIG. 6 is a top view of the inverter module shown in FIG. 5. 本発明の第４の実施の形態に係る電力変換装置のインバータモジュールの構成を示す断面図である。It is sectional drawing which shows the structure of the inverter module of the power converter device which concerns on the 4th Embodiment of this invention. 図７に示すインバータモジュールの上面図である。FIG. 8 is a top view of the inverter module shown in FIG. 7. 従来のインバータの主回路図である。It is a main circuit diagram of a conventional inverter. 従来のインバータ主回路に用いられる２素子構成のインバータモジュールの外観構成である。It is an external appearance structure of the inverter module of the 2 element structure used for the conventional inverter main circuit. 図１０に示したインバータモジュールの断面図である。Figure 1 is a cross-sectional view of an inverter module shown in 0. 図１１に示したインバータモジュールの上面図である。Is a top view of the inverter module shown in FIG. 1 1. 従来のインバータモジュールを用いたインバータ主回路の図である。It is a figure of the inverter main circuit using the conventional inverter module.

符号の説明Explanation of symbols

１ 銅ベース
２ セラミック基板
３，４，８，９，１０，１３，１４，３３，３４，４７，４８ 銅パターン
５ 上アーム側半導体チップ
６ 下アーム側半導体チップ
７，１１，１２，１５，４５，５０，５１ ワイヤ
１６ バスバー又は電線
１７ 正側出力電極（Ｃ１）
１８ 負側出力電極（Ｅ２）
１９ 出力電極（Ｃ２Ｅ１）
２０ 交流電源
２１ 接地コンデンサ
２２ 整流器モジュール
２３ 大容量コンデンサ
２４ 負荷（モータ）
２５，２５ａ，２５ｂ，２５ｃ インバータモジュール
２６ ＩＧＢＴ
２７ ダイオード
２８ ヒートシンク
２９〜３２ 上アーム側及び下アーム側ＩＧＢＴ素子のゲート端子及びエミッタ端子
３５，３６ 浮遊容量
３７ コモンモード電流経路
４３，４４ ダイオード DESCRIPTION OF SYMBOLS 1 Copper base 2 Ceramic substrate 3, 4, 8, 9, 10, 13, 14, 33, 34, 47, 48 Copper pattern 5 Upper arm side semiconductor chip 6 Lower arm side semiconductor chip 7, 11, 12, 15, 45 , 50, 51 Wire 16 Bus bar or wire 17 Positive output electrode (C1)
18 Negative output electrode (E2)
19 Output electrode (C2E1)
20 AC power supply 21 Grounding capacitor 22 Rectifier module 23 Large-capacitance capacitor 24 Load (motor)
25, 25a, 25b, 25c Inverter module 26 IGBT
27 Diode 28 Heat sink 29-32 Gate terminal and emitter terminal of upper arm side and lower arm side IGBT elements 35, 36 Floating capacitance 37 Common mode current path 43, 44 Diode

Claims (3)

スイッチング素子とこれに逆並列に接続されたダイオードとを１アームとして上下に２アームを直列に接続した１相分又は多相分のスイッチングアーム直列回路が１つのパッケージに含まれ、このパッケージの外側に冷却用のベースが配置されてなる電力変換装置のインバータモジュールにおいて、
前記スイッチングアーム直列回路の下アームの高電位側端子と接触している第１の実装用パターンの面積を、上アームの高電位側端子と接触している第２の実装用パターンの面積より小さくし、前記第１の実装パターンと前記ベースとの間の第１の浮遊容量を、前記第２の実装パターンと前記ベースとの間の第２の浮遊容量より大きくして前記第２の浮遊容量の充電時に前記第１の浮遊容量で充電することを特徴とする電力変換装置のインバータモジュール。 A single-phase or multi-phase switching arm series circuit in which a switching element and a diode connected in reverse parallel to this as one arm and two arms vertically connected in series are included in one package. In the inverter module of the power conversion device in which the cooling base is arranged in
The area of the first mounting pattern in contact with the high potential side terminal of the lower arm of the switching arm series circuit is smaller than the area of the second mounting pattern in contact with the high potential side terminal of the upper arm. The first stray capacitance between the first mounting pattern and the base is set larger than the second stray capacitance between the second mounting pattern and the base, and the second stray capacitance is set. An inverter module for a power converter , wherein the first stray capacitance is used for charging . スイッチング素子とこれに逆並列に接続されたダイオードとを１アームとして上下に２アームを直列に接続した１相分又は多相分のスイッチングアーム直列回路が１つのパッケージに含まれ、このパッケージの外側に冷却用のベースが配置されてなる電力変換装置のインバータモジュールにおいて、
前記スイッチングアーム直列回路の上アームを高電位側端子と第１の実装用パターンとが接触するように実装し、下アームを低電位側端子と第２の実装用パターンとが接触するように実装し、前記第１の実装用パターンと前記第２の実装用パターンとの間に配置された当該第１の実装用パターン及び当該第２の実装用パターンの面積より小さい面積の第３の実装用パターンに上アームの低電位側端子と下アームの高電位側端子とを配線接続したことを特徴とする電力変換装置のインバータモジュール。 A single-phase or multi-phase switching arm series circuit in which a switching element and a diode connected in reverse parallel to this as one arm and two arms vertically connected in series are included in one package. In the inverter module of the power conversion device in which the cooling base is arranged in
The upper arm of the switching arm series circuit is mounted so that the high potential side terminal and the first mounting pattern are in contact, and the lower arm is mounted so that the low potential side terminal and the second mounting pattern are in contact with each other. And a third mounting area having an area smaller than the area of the first mounting pattern and the second mounting pattern disposed between the first mounting pattern and the second mounting pattern . An inverter module for a power converter, wherein a low potential side terminal of an upper arm and a high potential side terminal of a lower arm are connected to a pattern by wiring. 前記スイッチング素子がＩＧＢＴ素子で構成され、前記上アームの高電位側端子がコレクタであり、低電位側端子がエミッタであり、前記下アームの高電位側端子がコレクタであり、低電位側端子がエミッタであり、前記上アームと前記下アームとでエミッタとコレクタとが反転して実装されていることを特徴とする請求項２に記載の電力変換装置のインバータモジュール。 The switching element is an IGBT element, the high-potential side terminal of the upper arm is a collector, the low-potential side terminal is an emitter, the high-potential side terminal of the lower arm is a collector, and the low-potential side terminal is The inverter module of the power conversion device according to claim 2, wherein the inverter module is an emitter, and an emitter and a collector are reversed and mounted between the upper arm and the lower arm .
JP2005378743A 2005-12-28 2005-12-28 Inverter module of power converter Active JP4872345B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005378743A JP4872345B2 (en) 2005-12-28 2005-12-28 Inverter module of power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005378743A JP4872345B2 (en) 2005-12-28 2005-12-28 Inverter module of power converter

Publications (3)

Publication Number Publication Date
JP2007181351A JP2007181351A (en) 2007-07-12
JP2007181351A5 JP2007181351A5 (en) 2007-08-23
JP4872345B2 true JP4872345B2 (en) 2012-02-08

Family

ID=38305925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005378743A Active JP4872345B2 (en) 2005-12-28 2005-12-28 Inverter module of power converter

Country Status (1)

Country Link
JP (1) JP4872345B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119741B2 (en) * 2007-05-24 2013-01-16 富士電機株式会社 Switching module
JP5352113B2 (en) * 2008-04-22 2013-11-27 トヨタ自動車株式会社 Inverter module
TWI524839B (en) * 2008-07-18 2016-03-01 強生控制科技公司 Grounding system, power semiconductor apparatus and variable speed drive
JP5323895B2 (en) 2011-06-23 2013-10-23 本田技研工業株式会社 Semiconductor device
JP6805768B2 (en) * 2016-12-02 2020-12-23 アイシン精機株式会社 Semiconductor device
JP6717223B2 (en) * 2017-02-14 2020-07-01 株式会社デンソー Power converter
JP7297147B2 (en) 2020-03-27 2023-06-23 三菱電機株式会社 Semiconductor power module and power converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208411A (en) * 2002-12-25 2004-07-22 Denso Corp Semiconductor module for half bridge circuit
JP2005197554A (en) * 2004-01-09 2005-07-21 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JP2007181351A (en) 2007-07-12

Similar Documents

Publication Publication Date Title
US8094475B2 (en) Inverter with asymmetric clocking and thermally isolated modules
JP5637944B2 (en) Power semiconductor module
US9685879B2 (en) Power semiconductor module and power conversion device
JP4277169B2 (en) Power semiconductor module
JP5798412B2 (en) Semiconductor module
JP5188653B2 (en) Inverter
JP5533068B2 (en) Semiconductor device
US10134718B2 (en) Power semiconductor module
JP4872345B2 (en) Inverter module of power converter
JP2008193779A (en) Semiconductor module
JP2010016947A (en) Power module of power conversion apparatus
KR102039013B1 (en) Power converter
JP6962945B2 (en) Power semiconductor module and power converter using it
US8675379B2 (en) Power converting apparatus having improved electro-thermal characteristics
JP4687414B2 (en) Power semiconductor module
JP2005251839A (en) Insulating substrate of power semiconductor module
JP3896940B2 (en) Semiconductor device
JP2006196721A (en) Power semiconductor device
JP5119741B2 (en) Switching module
JP4009901B2 (en) Power conversion circuit
JP5488244B2 (en) Power semiconductor module
JP2005354864A (en) Semiconductor device
JP5899947B2 (en) Power semiconductor module and power conversion device
JP2019062739A (en) Electric power conversion system
WO2023222220A1 (en) Power converter package with shielding against common mode conducted emissions

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4872345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250