JP2008300474A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2008300474A JP2008300474A JP2007142875A JP2007142875A JP2008300474A JP 2008300474 A JP2008300474 A JP 2008300474A JP 2007142875 A JP2007142875 A JP 2007142875A JP 2007142875 A JP2007142875 A JP 2007142875A JP 2008300474 A JP2008300474 A JP 2008300474A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor substrate
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
従来の半導体装置は、横型半導体装置と縦型半導体装置に分類される。横型半導体装置は、一対の主電極の双方が半導体基板の表面に設けられていることを特徴としている。縦型半導体装置は、一対の主電極のうちの一方が半導体基板の表面に設けられ、他方が半導体基板の裏面に設けられていることを特徴としている。横型半導体装置の一例が特許文献1に開示されており、縦型半導体装置の一例が特許文献2に開示されている。 Conventional semiconductor devices are classified into horizontal semiconductor devices and vertical semiconductor devices. The horizontal semiconductor device is characterized in that both of the pair of main electrodes are provided on the surface of the semiconductor substrate. The vertical semiconductor device is characterized in that one of the pair of main electrodes is provided on the surface of the semiconductor substrate, and the other is provided on the back surface of the semiconductor substrate. An example of a horizontal semiconductor device is disclosed in Patent Document 1, and an example of a vertical semiconductor device is disclosed in Patent Document 2.
横型半導体装置では、電流が半導体基板の表面に集中して流れるので、電流集中による半導体装置の破壊が問題となる。縦型半導体装置では、耐圧が半導体基板の厚みによって制限されるので、例えば、異なる耐圧の縦型半導体装置を1つの半導体基板に混載することができないという問題がある。 In the horizontal semiconductor device, current flows in a concentrated manner on the surface of the semiconductor substrate, so that destruction of the semiconductor device due to current concentration becomes a problem. In the vertical semiconductor device, since the breakdown voltage is limited by the thickness of the semiconductor substrate, for example, there is a problem that the vertical semiconductor devices having different breakdown voltages cannot be mixedly mounted on one semiconductor substrate.
従来の横型半導体装置と縦型半導体装置の各々が有する上記問題は、それらの形態的な特徴から生じるものである。このため、横型半導体装置と縦型半導体装置に従来の形態を採用する限り、上記問題を解決することは難しい。
本発明は、従来とは全く異なる新規で斬新な形態を有する半導体装置を提供することを目的としている。
The above problems of each of the conventional horizontal semiconductor device and vertical semiconductor device arise from their morphological characteristics. For this reason, it is difficult to solve the above problem as long as the conventional configuration is adopted for the horizontal semiconductor device and the vertical semiconductor device.
An object of the present invention is to provide a semiconductor device having a novel and novel form that is completely different from the conventional one.
本明細書で開示される半導体装置は、従来の横型半導体装置と縦型半導体装置の分類から評価すれば、斜型半導体装置と呼称することができるであろう。本明細書で開示される半導体装置では、一対の主電極の位置関係が、半導体基板の表面の垂直方向に対して傾斜した方向に配置されている。このため、半導体基板内の電界方向が斜め方向に形成される。本明細書で開示される半導体装置では、電流が半導体基板内を斜め方向に流れるとともに、加わる電圧を半導体基板の斜め方向で保持することができる。この結果、本明細書で開示される半導体装置によると、電流集中の緩和と高耐圧化の両立を図ることができる。 The semiconductor device disclosed in this specification can be referred to as an oblique semiconductor device if it is evaluated from the classification of a conventional horizontal semiconductor device and a vertical semiconductor device. In the semiconductor device disclosed in this specification, the positional relationship between the pair of main electrodes is arranged in a direction inclined with respect to the vertical direction of the surface of the semiconductor substrate. For this reason, the electric field direction in the semiconductor substrate is formed in an oblique direction. In the semiconductor device disclosed in this specification, current flows in an oblique direction in the semiconductor substrate, and an applied voltage can be held in the oblique direction of the semiconductor substrate. As a result, according to the semiconductor device disclosed in this specification, both relaxation of current concentration and high breakdown voltage can be achieved.
本明細書で開示される半導体装置は、電圧電源の一方の極性に電気的に接続されている第1電極と、電圧電源の他方の極性に電気的に接続されている第2電極と、半導体基板内に設けられているとともに第1電極に直接的に接している第1半導体領域と、半導体基板内に設けられているとともに第2電極に直接的に接している第2半導体領域とを備えている。本明細書で開示される半導体装置では、第1半導体領域と第2半導体領域を結ぶ方向が、半導体基板の表面の垂直方向に対して傾斜している。ここで、「傾斜する」とは、直交及び平行でない場合をいう。従来の横型半導体装置は、第1半導体領域と第2半導体領域に相当する領域間を結ぶ方向が、半導体基板の表面の垂直方向に直交である。従来の縦型半導体装置は、第1半導体領域と第2半導体領域に相当する領域間を結ぶ方向が、半導体基板の表面の垂直方向に平行である。したがって、本明細書で開示される半導体装置は、従来の形態とは全く異なる新規で斬新な形態を有している。
この形態の半導体装置では、半導体基板内に形成される電界方向が、第1半導体領域と第2半導体領域を結ぶ方向に一致するので、半導体基板内の電界方向が斜め方向に形成される。このため、電流が半導体基板内を斜め方向に流れるとともに、加わる電圧を半導体基板の斜め方向で保持することができる。電流が半導体基板内を斜め方向に流れるので、横型半導体装置のように半導体基板の表面を集中して流れることがない。また、加わる電圧を半導体基板の斜め方向で保持することができるので、半導体基板の厚みによって制限されることなく耐圧を向上させることができる。上記半導体装置によると、電流集中の緩和と高耐圧化の両立を図ることができる。
A semiconductor device disclosed in this specification includes a first electrode electrically connected to one polarity of a voltage power source, a second electrode electrically connected to the other polarity of the voltage power source, and a semiconductor A first semiconductor region provided in the substrate and in direct contact with the first electrode; and a second semiconductor region provided in the semiconductor substrate and in direct contact with the second electrode. ing. In the semiconductor device disclosed in this specification, the direction connecting the first semiconductor region and the second semiconductor region is inclined with respect to the vertical direction of the surface of the semiconductor substrate. Here, “inclined” means a case where they are not orthogonal or parallel. In the conventional horizontal semiconductor device, the direction connecting the regions corresponding to the first semiconductor region and the second semiconductor region is orthogonal to the vertical direction of the surface of the semiconductor substrate. In the conventional vertical semiconductor device, the direction connecting the regions corresponding to the first semiconductor region and the second semiconductor region is parallel to the vertical direction of the surface of the semiconductor substrate. Therefore, the semiconductor device disclosed in this specification has a novel and novel form that is completely different from the conventional form.
In the semiconductor device of this embodiment, the electric field direction formed in the semiconductor substrate coincides with the direction connecting the first semiconductor region and the second semiconductor region, so the electric field direction in the semiconductor substrate is formed obliquely. For this reason, the current flows in the oblique direction in the semiconductor substrate, and the applied voltage can be held in the oblique direction of the semiconductor substrate. Since the current flows in an oblique direction in the semiconductor substrate, the current does not concentrate on the surface of the semiconductor substrate as in the horizontal semiconductor device. Further, since the applied voltage can be held in the oblique direction of the semiconductor substrate, the breakdown voltage can be improved without being limited by the thickness of the semiconductor substrate. According to the semiconductor device, both relaxation of current concentration and high breakdown voltage can be achieved.
本明細書で開示される半導体装置は、半導体基板が、電流の導通状態と非導通状態を切替えるゲート構造体が設けられている中心領域と、その中心領域の周囲に設けられている終端領域とに少なくとも区画されているのが好ましい。さらに、第1半導体領域が中心領域内に配置されており、第2半導体領域が終端領域内に配置されていることが好ましい。ここで、「ゲート構造体」とは、ゲート電極を有する構造体を意味し、ゲート電極に印加される電圧に基づいて電流の導通状態と非導通状態を切替えることができる構造体のことをいう。
従来の横型半導体装置と縦型半導体装置はいずれも、第1半導体領域と第2半導体領域に相当する領域の双方が中心領域内に配置されている。本明細書で開示される半導体装置は、従来の形態とは全く異なる新規で斬新な形態を有している。
In the semiconductor device disclosed in this specification, a semiconductor substrate includes a central region provided with a gate structure that switches between a conductive state and a non-conductive state, and a termination region provided around the central region. It is preferable to be at least partitioned. Furthermore, it is preferable that the first semiconductor region is disposed in the central region and the second semiconductor region is disposed in the termination region. Here, the “gate structure” means a structure having a gate electrode, and means a structure that can switch between a conductive state and a non-conductive state based on a voltage applied to the gate electrode. .
In both the conventional horizontal semiconductor device and vertical semiconductor device, both the first semiconductor region and the region corresponding to the second semiconductor region are arranged in the central region. The semiconductor device disclosed in this specification has a novel and novel form which is completely different from the conventional form.
本明細書で開示される半導体装置は、第1半導体領域が半導体基板の表面部に設けられており、第2半導体領域が半導体基板の表面から離反して設けられていてもよい。ここで、「表面部」とは、半導体基板の表面を含む立体的な範囲をいう。
この形態の半導体装置によると、第1半導体領域は半導体基板の表面部に設けられており、第2半導体領域は半導体基板の表面部に設けられていない。即ち、第1半導体領域と第2半導体領域は、半導体基板内において斜め方向に沿って配置されている。本明細書で開示される半導体装置は、従来の形態とは全く異なる新規で斬新な形態を有している。
In the semiconductor device disclosed in this specification, the first semiconductor region may be provided on the surface portion of the semiconductor substrate, and the second semiconductor region may be provided away from the surface of the semiconductor substrate. Here, the “surface portion” refers to a three-dimensional range including the surface of the semiconductor substrate.
According to the semiconductor device of this embodiment, the first semiconductor region is provided on the surface portion of the semiconductor substrate, and the second semiconductor region is not provided on the surface portion of the semiconductor substrate. That is, the first semiconductor region and the second semiconductor region are disposed along the oblique direction in the semiconductor substrate. The semiconductor device disclosed in this specification has a novel and novel form which is completely different from the conventional form.
第2半導体領域が半導体基板の表面から離反して設けられている場合、第2半導体領域は、半導体基板の裏面からも離反して設けられていてもよい。
この形態の半導体装置では、第2半導体領域が半導体基板の内部に設けられており、従来の形態とは全く異なる新規で斬新な形態を有している。
When the second semiconductor region is provided away from the front surface of the semiconductor substrate, the second semiconductor region may be provided away from the back surface of the semiconductor substrate.
In the semiconductor device of this form, the second semiconductor region is provided inside the semiconductor substrate, and has a novel and novel form completely different from the conventional form.
第2半導体領域が半導体基板の内部に設けられている場合、第2電極は、半導体基板の側面で第2半導体領域に直接的に接していてもよい。
第2半導体領域が内部に設けられていたとしても、第2半導体領域と第2電極の電気的な接続を半導体基板の側面において実現することができる。
When the second semiconductor region is provided inside the semiconductor substrate, the second electrode may be in direct contact with the second semiconductor region on the side surface of the semiconductor substrate.
Even if the second semiconductor region is provided inside, the electrical connection between the second semiconductor region and the second electrode can be realized on the side surface of the semiconductor substrate.
第2電極と第2半導体領域が半導体基板の側面で接する場合、半導体基板の側面に絶縁膜が設けられているのが好ましい。この場合、第2電極は、その絶縁膜を貫通して第2半導体領域に向けて伸びている貫通電極を有しているのが好ましい。その貫通電極は、半導体基板の側面で第2半導体領域に直接的に接していることを特徴としている。
この形態の半導体装置によると、第2電極は、貫通電極を利用して第2半導体領域と直接的に接することができる。一方、第2電極は、第2半導体領域以外の半導体基板の側面から絶縁膜によって絶縁分離されている。第2電極は、半導体基板の側面において、貫通電極を利用して第2半導体領域のみに選択的に接することができる。
When the second electrode and the second semiconductor region are in contact with the side surface of the semiconductor substrate, it is preferable that an insulating film is provided on the side surface of the semiconductor substrate. In this case, it is preferable that the second electrode has a through electrode extending through the insulating film toward the second semiconductor region. The through electrode is in direct contact with the second semiconductor region on the side surface of the semiconductor substrate.
According to the semiconductor device of this aspect, the second electrode can be in direct contact with the second semiconductor region using the through electrode. On the other hand, the second electrode is insulated and separated from the side surface of the semiconductor substrate other than the second semiconductor region by an insulating film. The second electrode can selectively contact only the second semiconductor region on the side surface of the semiconductor substrate using the through electrode.
第2半導体領域が半導体基板の内部に設けられている場合、第2電極は、半導体基板の表面から第2半導体領域に向けて伸びているトレンチ電極を有していてもよい。この場合、そのトレンチ電極は、第2半導体領域に直接的に接していることを特徴としている。さらに、トレンチ電極は、第2半導体領域に接する部分以外において、半導体基板から絶縁膜によって絶縁分離されていることを特徴としている。
上記形態によると、第2電極は、半導体基板の内部において、トレンチ電極を利用して第2半導体領域のみに選択的に接することができる。
When the second semiconductor region is provided inside the semiconductor substrate, the second electrode may have a trench electrode extending from the surface of the semiconductor substrate toward the second semiconductor region. In this case, the trench electrode is in direct contact with the second semiconductor region. Further, the trench electrode is characterized in that it is insulated and separated from the semiconductor substrate by an insulating film except for a portion in contact with the second semiconductor region.
According to the above aspect, the second electrode can selectively contact only the second semiconductor region using the trench electrode inside the semiconductor substrate.
本明細書で開示される半導体装置は、半導体基板内に設けられており、第1電極に直接的に接している第3半導体領域をさらに備えているのが好ましい。この場合、第3半導体領域と第2半導体領域を結ぶ方向は、半導体基板の表面の垂直方向に対して傾斜している。さらに、第3半導体領域は、半導体基板の裏面部に設けられている。ここで、「裏面部」とは、半導体基板の裏面を含む立体的な範囲をいう。
上記形態の半導体装置によると、電流の導通経路を半導体基板内に広く確保することができる。オン抵抗(又はオン電圧)の低い半導体装置を得ることができる。
The semiconductor device disclosed in this specification is preferably provided in a semiconductor substrate, and further includes a third semiconductor region that is in direct contact with the first electrode. In this case, the direction connecting the third semiconductor region and the second semiconductor region is inclined with respect to the vertical direction of the surface of the semiconductor substrate. Further, the third semiconductor region is provided on the back surface portion of the semiconductor substrate. Here, the “back surface portion” refers to a three-dimensional range including the back surface of the semiconductor substrate.
According to the semiconductor device of the above aspect, a wide current conduction path can be secured in the semiconductor substrate. A semiconductor device with low on-resistance (or on-voltage) can be obtained.
本明細書で開示される半導体装置では、半導体基板内の電界方向が斜め方向に形成される。このため、電流が半導体基板内を斜め方向に流れるとともに、加わる電圧を半導体基板の斜め方向で保持することができる。この結果、本明細書で開示される半導体装置によると、電流集中の緩和と高耐圧化の両立を図ることができる。 In the semiconductor device disclosed in this specification, the electric field direction in the semiconductor substrate is formed in an oblique direction. For this reason, the current flows in the oblique direction in the semiconductor substrate, and the applied voltage can be held in the oblique direction of the semiconductor substrate. As a result, according to the semiconductor device disclosed in this specification, both relaxation of current concentration and high breakdown voltage can be achieved.
本明細書で開示される技術の好ましい特徴を列記する。
(第1特徴)
半導体装置には、ダイオード、MOSFET、IGBT、UMOS、DMOS、トレンチIGBTなどが含まれる。
(第2特徴)
終端耐圧構造体には、ガードリング、リサーフ層などが含まれる。
Preferred features of the technology disclosed in this specification are listed.
(First feature)
The semiconductor device includes a diode, MOSFET, IGBT, UMOS, DMOS, trench IGBT, and the like.
(Second feature)
The termination pressure resistant structure includes a guard ring, a RESURF layer, and the like.
以下、図面を参照して各実施例を説明する。以下の各実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。 Embodiments will be described below with reference to the drawings. In each of the following embodiments, an example in which silicon is used as a semiconductor material will be described. However, a semiconductor material such as silicon carbide, gallium arsenide, or gallium nitride may be used instead.
(第1実施例)
図1に、半導体装置10の要部断面図を模式的に示す。半導体装置10は、ゲート構造体が設けられている中心領域と、その中心領域の周囲に設けられている終端領域とに区画されている。図1は、中心領域と終端領域の境界近傍を示しており、中心領域は終端領域側の一部のみが図示されている。中心領域に作り込まれているゲート構造体は、電流の導通状態と非導通状態を経時的に切替えるための構造である。中心領域は、半導体基板20の中心側に区画されている。終端領域は、中心領域を一巡して半導体基板20の周囲に区画されている。終端領域は、ゲート構造体がオフしたときに、半導体基板に加わる電圧を横方向で負担している。
(First embodiment)
FIG. 1 schematically shows a cross-sectional view of the main part of the
半導体装置10は、直流電源電圧の負側極性に電気的に接続されているエミッタ電極76(第1電極の一例)と、直流電源電圧の正側極性に電気的に接続されているコレクタ電極80(第2電極の一例)とを備えている。エミッタ電極76は、典型的には接地して用いられる。コレクタ電極31には、数百ボルトの正電圧が印加されている。エミッタ電極76の材料には、アルミシリコン(Al−Si)が用いられている。コレクタ電極31の材料には、チタンとニッケルと金の積層電極(Ti−Ni−Au)が用いられている。
The
半導体装置10は、半導体基板20の裏面部に設けられているp+型のコレクタ領域32(第2半導体領域の一例)と、コレクタ領域32の表面に接して設けられているn+型のバッファ領域34とを備えている。コレクタ領域32は、コレクタ電極80に直接的に接している。コレクタ領域32とバッファ領域34は、終端領域内に配置されており、中心領域内には配置されていない。コレクタ領域32とバッファ領域34は、イオン注入技術を利用して形成することができる。コレクタ領域32にはリンが導入されており、バッファ領域34にはボロンが導入されている。
The
半導体装置10はさらに、n型のドリフト領域36を備えている。ドリフト領域36は、半導体基板20の全体に亘って設けられており、中心領域から終端領域まで連続している。ドリフト領域36は、イオン注入技術を利用して前述のコレクタ領域32とバッファ領域34、さらに後述する各種の半導体領域を半導体基板20内に形成したときの残部である。ドリフト領域36にはリンが導入されている。図1に示すように、ドリフト領域36は、コレクタ電極80に直接的に接していない。半導体基板20の裏面のうちドリフト領域36の範囲には絶縁膜が被覆され、ドリフト領域36とコレクタ電極80は、絶縁膜によって絶縁分離されている。
The
半導体装置10は、中心領域の半導体基板20の表面部に設けられているゲート構造体を備えている。ゲート構造体は、p型のボディ領域62と、そのボディ領域62内に選択的に設けられているn+型のエミッタ領域64(第1半導体領域の一例)及びp+型のコンタクト領域66と、ボディ領域62を貫通してドリフト領域36まで達するとともにゲート絶縁膜72で被覆されているトレンチゲート電極74とを備えている。エミッタ領域64とコンタクト領域66は、エミッタ電極76に直接的に接している。トレンチゲート電極74とエミッタ電極76は、絶縁膜によって絶縁分離されている。ボディ領域62とコンタクト領域66にはボロンが導入されており、エミッタ領域62にはリンが導入されている。トレンチゲート電極74の材料には、ポリシリコンが用いられている。ゲート絶縁膜72の材料には、酸化シリコンが用いられている。
The
半導体装置10は、終端領域の半導体基板20の表面部に終端耐圧構造体を備えている。終端耐圧構造体は、複数のp型のガードリング50(50a,50b,50c)と、n+型のチャネルストッパ領域42を備えている。なお、半導体装置10では、ガードリング50の個数が3つの場合を例示しているが、ガードリング50の個数はこの例に限定されるものではない。
ガードリング50は、終端領域のドリフト領域36の表面部に分散して設けられている。ガードリング50は、半導体基板20の表面から深部に向けて伸びている。複数のガードリング50は、所定の間隔を隔てて、中心領域側から終端領域の周縁側に向けて並んでいる。ガードリング50は、平面視したときに、終端領域に沿って中心領域の周囲を一巡して形成されている。ガードリング50は、図示しないガードリング電極に電気的に接続されている。ガードリング電極は、フローティング状態である。ガードリング50は、中心領域のゲート構造体がオフしたときに、中心領域から終端領域の周縁に向けて空乏層を伸展させる。
The
The guard rings 50 are provided in a distributed manner on the surface portion of the
チャネルストッパ領域42は、終端領域の周縁のドリフト領域36の表面部に形成されている。チャネルストッパ領域42は、平面視したときに、終端領域の周縁に沿って中心領域を一巡して形成されている。チャネルストッパ領域42は、図示しないチャネルストッパ電極に電気的に接続されている。チャネルストッパ電極は、コレクタ電極と同電位に固定されている。チャネルストッパ領域42は、終端領域のドリフト領域36の電位を安定させている。
The
次に、半導体装置10の特徴を説明する。
コレクタ電極80に数百ボルトの正電圧が印加され、エミッタ電極76が接地され、トレンチゲート電極74に数ボルトの正電圧が印加されると、トレンチゲート電極74に対向するボディ領域62内に反転層が形成され、半導体装置10がオン状態になる。半導体装置10がオンすると、エミッタ領域64から供給された電子は、ボディ領域62内の反転層、ドリフト領域36、バッファ領域34を経由してコレクタ領域32に向けて流れる。一方、コレクタ領域32から供給された正孔は、バッファ領域34、ドリフト領域36、ボディ領域62を経由してコンタクト領域66に向けて流れる。ドリフト領域36には多量の電子と正孔が高密度に存在する伝導度変調が発生し、半導体装置10は低いオン電圧で動作する。
Next, features of the
When a positive voltage of several hundred volts is applied to the
半導体装置10では、エミッタ領域64とコレクタ領域32の位置関係が、半導体基板20の表面の垂直方向に対して傾斜した方向に配置されている。半導体基板20内に形成される電界方向は、エミッタ領域64とコレクタ領域32を結ぶ方向に一致するので、半導体基板20内の電界方向は、半導体基板20の表面の垂直方向に対して傾斜している。即ち、半導体基板20内の電界方向が斜め方向に形成される。このため、電流は、エミッタ領域64からコレクタ領域32まで半導体基板20内を斜め方向に流れる。電流が半導体基板20内を斜め方向に流れるので、従来の横型半導体装置のように半導体基板20の表面を集中して流れることがない。
In the
さらに、半導体装置10がオフすると、エミッタ領域64とコレクタ領域32の間に加わる電圧が半導体基板20の斜め方向で保持される。加わる電圧を半導体基板20の斜め方向で保持することができるので、半導体基板20の厚みによって制限されることなく耐圧を向上させることができる。半導体装置10によると、電流集中の緩和と高耐圧化の両立を図ることができる。
また、半導体装置10では、エミッタ領域64とコレクタ領域32を最短距離で結ぶ方向が半導体基板20の表面の垂直方向に対して傾斜しているので、上記作用効果を良好に得ることができる。
Further, when the
In the
(第2実施例)
図2に、半導体装置100の要部断面図を模式的に示す。なお、図1の半導体装置10と共通の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置100は、コレクタ領域132及びバッファ領域134が半導体基板20の裏面から離反していることを特徴としている。半導体装置100では、コレクタ領域132及びバッファ領域134が半導体基板20の内部に設けられている。バッファ領域134は、コレクタ領域132を被覆し、コレクタ領域132とドリフト領域36を隔てている。絶縁膜188の材料には酸化シリコンが用いられており、コレクタ電極180の材料にはアルミニウムが用いられている。
(Second embodiment)
FIG. 2 schematically shows a cross-sectional view of the main part of the
The
半導体装置100は、半導体基板20の側面に設けられている絶縁膜188を備えている。コレクタ電極180も、半導体基板10の側面に設けられている。コレクタ電極180は、絶縁膜188を介して半導体基板20の側面を被覆しているコレクタ側面電極184と、絶縁膜188を貫通してコレクタ領域132に向けて伸びている貫通電極182とを備えている。貫通電極182は、半導体基板20の側面でコレクタ領域132に直接的に接している。コレクタ電極180は、コレクタ領域132以外の半導体基板20の側面から絶縁膜188によって絶縁分離されている。コレクタ電極180は、半導体基板20の側面において、貫通電極182を利用してコレクタ領域132のみに選択的に接している。
The
半導体装置100の場合も、エミッタ領域64とコレクタ領域132の位置関係が、半導体基板20の表面の垂直方向に対して傾斜した方向に配置されており、半導体基板20内に形成される電界方向は、半導体基板20の表面の垂直方向に対して傾斜している。このため、電流は、エミッタ領域64からコレクタ領域132まで半導体基板20内を斜め方向に流れる。さらに、半導体装置100がオフすると、エミッタ領域64とコレクタ領域132の間に加わる電圧が半導体基板20の斜め方向で保持されるので、半導体基板20の厚みによって制限されることなく耐圧を向上させることができる。半導体装置100の場合も、電流集中の緩和と高耐圧化の両立を図ることができる。
Also in the case of the
図3を参照して、半導体装置100の形態を採用したときの有利な効果を説明する。図3は、半導体装置100と実質的に同質の形態を備えた半導体装置100a,100bが1つの半導体基板20に混載されている例である。半導体装置100a,100bは、絶縁分離層190によって区画された半導体基板20内の島状領域にそれぞれ設けられている。絶縁分離層190には、酸化シリコン、p型の拡散領域などが用いられる。なお、図の明瞭化のために、ガードリングの個数や一部の領域を省略して図示している。
半導体装置100aと半導体装置100bの差異は、半導体装置100aのコレクタ領域132aの半導体基板20内の深さと半導体装置100bのコレクタ領域132bの半導体基板20内の深さが異なっている点である。このため、半導体装置100aのエミッタ領域とコレクタ領域間の距離と半導体装置100bのエミッタ領域とコレクタ領域間の距離は異なっている。したがって、半導体装置100aの耐圧と半導体装置100bの耐圧は異なっている。
With reference to FIG. 3, an advantageous effect when the form of the
The difference between the
図3に示すように、半導体装置100の形態を採用すると、1つの半導体基板20内に異なる耐圧の半導体装置100a,100bを混載することができる。従来の縦型半導体装置では、耐圧が半導体基板の厚みによって制限されるので、異なる耐圧の縦型半導体装置を1つの半導体基板に混載することができなかった。一方、半導体装置100の形態を採用すると、1つの半導体基板に異なる耐圧の半導体装置を混載することができる。この結果、多様な機能を実現する半導体装置を作製することが可能になる。
As shown in FIG. 3, when the
(第3実施例)
図4に、半導体装置200の要部断面図を模式的に示す。半導体装置200は、図2の半導体装置100の変形例である。図2の半導体装置100と共通の構成要素に関しては同一符号を付し、その説明を省略する。
(Third embodiment)
FIG. 4 schematically shows a cross-sectional view of the main part of the
半導体装置200のコレクタ電極280は、半導体基板20の表面からコレクタ領域132に向けて伸びているトレンチ電極282と、半導体基板20の表面に設けられているコレクタ表面電極284とを備えていることを特徴としている。トレンチ電極282は、コレクタ領域132に直接的に接している。さらに、トレンチ電極282は、コレクタ領域132に接する部分以外において、半導体基板20から絶縁膜288によって絶縁分離されている。コレクタ電極280は、トレンチ電極282を利用してコレクタ領域132のみに選択的に接している。トレンチ電極282の材料にはポリシリコンが用いられており、絶縁膜288の材料には酸化シリコンが用いられている。
The
半導体装置200の場合も、エミッタ領域64とコレクタ領域132の位置関係が、半導体基板20の表面の垂直方向に対して傾斜した方向に配置されており、半導体基板20内に形成される電界方向は、半導体基板20の表面の垂直方向に対して傾斜している。このため、電流は、エミッタ領域64からコレクタ領域132まで半導体基板20内を斜め方向に流れる。さらに、半導体装置200がオフすると、エミッタ領域64とコレクタ領域132の間に加わる電圧が半導体基板20の斜め方向で保持されるので、半導体基板20の厚みによって制限されることなく耐圧を向上させることができる。半導体装置200の場合も、電流集中の緩和と高耐圧化の両立を図ることができる。
Also in the case of the
(第4実施例)
図5に、半導体装置300の要部断面図を模式的に示す。半導体装置300は、図2の半導体装置100の変形例である。図2の半導体装置100と共通の構成要素に関しては同一符号を付し、その説明を省略する。
(Fourth embodiment)
FIG. 5 schematically shows a cross-sectional view of the main part of the
半導体装置300は、半導体基板20の裏面部に第2のゲート構造体及び終端耐圧構造体が設けられていることを特徴としている。第2のゲート構造体及び終端耐圧構造体は、表面部のゲート構造体及び終端耐圧構造体が上下反転した形状を備えている。
裏面部に設けられているゲート構造体においても、エミッタ領域364とコレクタ領域132の位置関係が、半導体基板20の表面の垂直方向に対して傾斜した方向に配置されている。このため、半導体基板20内に形成される電界方向が半導体基板20の表面の垂直方向に対して傾斜しており、電流は、エミッタ領域364からコレクタ領域132まで半導体基板20内を斜め方向に流れる。さらに、半導体装置200がオフすると、エミッタ領域364とコレクタ領域132の間に加わる電圧が半導体基板20の斜め方向で保持されるので、半導体基板20の厚みによって制限されることなく耐圧を向上させることができる。半導体装置300の場合も、電流集中の緩和と高耐圧化の両立を図ることができる。
The
Also in the gate structure provided on the back surface, the positional relationship between the
さらに、半導体装置300の場合は、電流の導通経路を半導体基板20内に広く確保することができる。半導体基板20の裏面部に第2のゲート構造体及び終端耐圧構造体が設けられていると、オン電圧の低い半導体装置300を得ることができる。
Further, in the case of the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
20:半導体基板
32、132:コレクタ領域
34、134:バッファ領域
36:ドリフト領域
42:チャネルストッパ領域
50、350:ガードリング
62、362:ボディ領域
64、364:エミッタ領域
66、366:コンタクト領域
72、372:ゲート絶縁膜
74、374:トレンチゲート電極
76、376:エミッタ電極
80、180:コレクタ電極
182:貫通電極
282:トレンチ電極
20:
Claims (8)
電圧電源の一方の極性に電気的に接続されている第1電極と、
電圧電源の他方の極性に電気的に接続されている第2電極と、
半導体基板内に設けられているとともに第1電極に直接的に接している第1半導体領域と、
半導体基板内に設けられているとともに第2電極に直接的に接している第2半導体領域と、を備えており、
第1半導体領域と第2半導体領域を結ぶ方向は、半導体基板の表面の垂直方向に対して傾斜している半導体装置。 A semiconductor device,
A first electrode electrically connected to one polarity of the voltage source;
A second electrode electrically connected to the other polarity of the voltage source;
A first semiconductor region provided in the semiconductor substrate and in direct contact with the first electrode;
A second semiconductor region provided in the semiconductor substrate and in direct contact with the second electrode,
A semiconductor device in which a direction connecting the first semiconductor region and the second semiconductor region is inclined with respect to a direction perpendicular to the surface of the semiconductor substrate.
第1半導体領域は、中心領域内に配置されており、
第2半導体領域は、終端領域内に配置されていることを特徴とする請求項1の半導体装置。 The semiconductor substrate is at least partitioned into a central region provided with a gate structure that switches between a conductive state and a non-conductive state, and a termination region provided around the central region,
The first semiconductor region is disposed in the central region,
The semiconductor device according to claim 1, wherein the second semiconductor region is disposed in the termination region.
第2半導体領域は、半導体基板の表面から離反して設けられていることを特徴とする請求項1又は2の半導体装置。 The first semiconductor region is provided on the surface portion of the semiconductor substrate,
The semiconductor device according to claim 1, wherein the second semiconductor region is provided away from the surface of the semiconductor substrate.
第2電極は、その絶縁膜を貫通して第2半導体領域に向けて伸びている貫通電極を有し、
その貫通電極は、半導体基板の側面で第2半導体領域に直接的に接していることを特徴とする請求項5の半導体装置。 It further comprises an insulating film provided on the side surface of the semiconductor substrate,
The second electrode has a through electrode extending through the insulating film toward the second semiconductor region,
6. The semiconductor device according to claim 5, wherein the through electrode is in direct contact with the second semiconductor region on a side surface of the semiconductor substrate.
そのトレンチ電極は、第2半導体領域に直接的に接しており、
トレンチ電極は、第2半導体領域に接する部分以外において、半導体基板から絶縁膜によって絶縁分離されていることを特徴とする請求項4の半導体装置。 The second electrode has a trench electrode extending from the surface of the semiconductor substrate toward the second semiconductor region,
The trench electrode is in direct contact with the second semiconductor region,
5. The semiconductor device according to claim 4, wherein the trench electrode is insulated and separated from the semiconductor substrate by an insulating film except for a portion in contact with the second semiconductor region.
第3半導体領域と第2半導体領域を結ぶ方向は、半導体基板の表面の垂直方向に対して傾斜しており、
第3半導体領域は、半導体基板の裏面部に設けられていることを特徴とする請求項4の半導体装置。
A third semiconductor region provided in the semiconductor substrate and in direct contact with the first electrode;
The direction connecting the third semiconductor region and the second semiconductor region is inclined with respect to the vertical direction of the surface of the semiconductor substrate,
The semiconductor device according to claim 4, wherein the third semiconductor region is provided on a back surface portion of the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007142875A JP2008300474A (en) | 2007-05-30 | 2007-05-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007142875A JP2008300474A (en) | 2007-05-30 | 2007-05-30 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008300474A true JP2008300474A (en) | 2008-12-11 |
Family
ID=40173733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007142875A Pending JP2008300474A (en) | 2007-05-30 | 2007-05-30 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008300474A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101422953B1 (en) * | 2012-12-14 | 2014-08-13 | 삼성전기주식회사 | Power semiconductor device and method for manufacturing the same |
WO2015045563A1 (en) * | 2013-09-25 | 2015-04-02 | 株式会社日立製作所 | Semiconductor device and power conversion device using same |
US10319844B2 (en) | 2016-09-16 | 2019-06-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2007
- 2007-05-30 JP JP2007142875A patent/JP2008300474A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101422953B1 (en) * | 2012-12-14 | 2014-08-13 | 삼성전기주식회사 | Power semiconductor device and method for manufacturing the same |
WO2015045563A1 (en) * | 2013-09-25 | 2015-04-02 | 株式会社日立製作所 | Semiconductor device and power conversion device using same |
US10319844B2 (en) | 2016-09-16 | 2019-06-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI633665B (en) | Semiconductor device | |
WO2017099096A1 (en) | Semiconductor apparatus | |
JP6135636B2 (en) | Semiconductor device | |
JP4265684B1 (en) | Semiconductor device | |
WO2013018760A1 (en) | Semiconductor device, and manufacturing method for same | |
JP6659516B2 (en) | Semiconductor device | |
JP7055056B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP5991020B2 (en) | Semiconductor device mainly composed of silicon carbide single crystal | |
JP2008227236A (en) | Semiconductor device | |
CN106463542B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP5720582B2 (en) | Switching element | |
JP2014135367A (en) | Semiconductor device | |
JP2010135646A (en) | Semiconductor device | |
JP2013080796A (en) | Semiconductor device | |
JP2018064107A (en) | Semiconductor device and manufacturing method of the same | |
JP2018056297A (en) | Semiconductor device and manufacturing method of the same | |
JP2018060984A (en) | Semiconductor device | |
JP5605230B2 (en) | Semiconductor device | |
JP2013182905A (en) | Semiconductor device | |
JP2008300474A (en) | Semiconductor device | |
JP2016039215A (en) | Semiconductor device and method of manufacturing the same | |
JP6918736B2 (en) | Semiconductor device | |
JP6179468B2 (en) | Semiconductor device | |
JP7363429B2 (en) | Driving method of semiconductor device | |
JP6992781B2 (en) | Semiconductor device |