JP2008300468A - Evaluating and manufacturing method of silicon wafer - Google Patents
Evaluating and manufacturing method of silicon wafer Download PDFInfo
- Publication number
- JP2008300468A JP2008300468A JP2007142812A JP2007142812A JP2008300468A JP 2008300468 A JP2008300468 A JP 2008300468A JP 2007142812 A JP2007142812 A JP 2007142812A JP 2007142812 A JP2007142812 A JP 2007142812A JP 2008300468 A JP2008300468 A JP 2008300468A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- mercury
- wafer
- humidity
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、水銀プローブ法によりシリコンウェーハの評価する方法に関し、より詳しくは、水銀プローブ法によりシリコンウェーハの電気的特性を効率的に評価する方法に関する。
更に本発明は、前記方法を用いるシリコンウェーハの製造方法に関する。
The present invention relates to a method for evaluating a silicon wafer by a mercury probe method, and more particularly, to a method for efficiently evaluating the electrical characteristics of a silicon wafer by a mercury probe method.
The present invention further relates to a method for producing a silicon wafer using the method.
近年、MIS(Metal-Insulator-Semiconductor)構造を有するLSIの高集積化に伴い、シリコンやシリコン絶縁膜に要求される信頼性は高くなっている。シリコンや絶縁膜の電気的な特性評価法として、その簡便さから、水銀を電極として電気特性を評価する水銀プローブ法が広く用いられている。特に、SOI(Silicon-On-Insulator)構造を有するシリコンウェーハにおいては、SOI層の品質評価のため、Psuedo-FET(Field-Effect-Transistor)による特性評価が行われている。SOI層における電子、正孔の移動度を評価することはSOI層の品質評価をするために不可欠である（特許文献１および非特許文献１、２参照）。
水銀プローブ法では、ウェーハ表面に水銀を接触させる前に、弗酸処理を行う必要がある。この弗酸処理には、ウェーハ表面の酸化膜を除去し、水銀−シリコン間のコンタクト抵抗を下げる作用と、ウェーハ表面のダングリングボンドを水素イオンにより終端させる作用がある。例えば、Ｐ型基板でPsuedo-FET評価を行う際、ソース電極を０Vとし、ドレイン電極に正電圧を印加し、ゲート電極に正電圧を印加すると表面に蓄積層が形成される。フッ酸処理直後は、電子に対するポテンシャル障壁が低くなり、電子に起因する電流は増加する。ゲート電圧に負電圧を印加すると、TOP Si表面には反転層が形成されＮ型となる。フッ酸処理直後は、正孔に対するポテンシャル障壁が高くなるため、正孔に起因する電流は減少する。フッ酸処理から時間を経ると、ダングリングボンドを終端していた水素イオンが脱離する。ゲート電圧に正電位を印加した場合は、電子に対するポテンシャル障壁がフッ酸処理直後より高くなるために電子に起因する電流は減少する。一方、ゲート電圧に負電位を印加する場合は、正孔に対するポテンシャル障壁はフッ酸処理直後より低くなるため、正孔に起因する電流は増加する。電子、正孔それぞれの移動度がSOI層（TOP Si層）の品質を知る上のパラメーターとなる。両移動度を求めるためには、SOI層表面の水素イオンが散逸するまでの時間（正孔に起因する電流（正孔電流）増加が飽和または電子に起因する電流（電子電流）減少が定常化するまでの時間）が必要である。しかし、従来の方法では、弗酸処理後、水素イオンが散逸するまでには４時間以上の長時間を要していた。そのため、評価時間の短縮化が課題であった。 In the mercury probe method, it is necessary to perform hydrofluoric acid treatment before bringing mercury into contact with the wafer surface. This hydrofluoric acid treatment has the effect of removing the oxide film on the wafer surface to lower the contact resistance between mercury and silicon and the effect of terminating dangling bonds on the wafer surface with hydrogen ions. For example, when Psuedo-FET evaluation is performed on a P-type substrate, a storage layer is formed on the surface when the source electrode is set to 0 V, a positive voltage is applied to the drain electrode, and a positive voltage is applied to the gate electrode. Immediately after the hydrofluoric acid treatment, the potential barrier against electrons becomes low, and the current resulting from the electrons increases. When a negative voltage is applied to the gate voltage, an inversion layer is formed on the TOP Si surface and becomes N-type. Immediately after the hydrofluoric acid treatment, the potential barrier against holes becomes high, so that the current due to holes decreases. After a lapse of time from the hydrofluoric acid treatment, hydrogen ions that have terminated the dangling bonds are released. When a positive potential is applied to the gate voltage, the potential barrier for electrons becomes higher than that immediately after the hydrofluoric acid treatment, so that the current caused by electrons decreases. On the other hand, when a negative potential is applied to the gate voltage, the potential barrier for holes is lower than that immediately after hydrofluoric acid treatment, so that the current due to holes increases. The mobility of each electron and hole is a parameter for knowing the quality of the SOI layer (TOP Si layer). In order to obtain both mobilities, the time until hydrogen ions on the surface of the SOI layer dissipate (the increase in current due to holes (hole current) is saturated or the decrease in current due to electrons (electron current) is steady) Time). However, in the conventional method, after the hydrofluoric acid treatment, it takes a long time of 4 hours or more for hydrogen ions to dissipate. Therefore, shortening the evaluation time has been a problem.
そこで、本発明の目的は、シリコンウェーハを水銀プローブ法により短時間で評価するための手段を提供することにある。 Therefore, an object of the present invention is to provide a means for evaluating a silicon wafer in a short time by a mercury probe method.
本発明者は、上記目的を達成するために鋭意検討を重ねた結果、比較的湿度の高い環境下ではシリコン表面の水素イオンの散逸が早く起こるとの新たな知見を得、その知見に基づき本発明を完成するに至った。
即ち、上記目的を達成する手段は、以下の通りである。
[１]弗酸処理を施したシリコンウェーハ表面と水銀を接触させ、シリコンウェーハと水銀との間に電圧を印加して電気的特性を測定することによりシリコンウェーハを評価する方法であって、
前記測定中、少なくとも、シリコンウェーハの水銀と接触する表面近傍の湿度を５０％以上に制御することを特徴とするシリコンウェーハの評価方法。
[２]前記測定を、湿度５０％以上のチャンバー内で行う[１]に記載のシリコンウェーハの評価方法。
[３]前記測定を、シリコンウェーハに向かって、湿度５０％以上の気体を吹き付けながら行う[１]に記載のシリコンウェーハの評価方法。
[４]前記シリコンウェーハは、シリコン基板上に酸化膜層と活性層とをこの順に有するＳＯＩウェーハであり、水銀と接触する表面は、活性層表面である[１]〜[３]のいずれかに記載のシリコンウェーハの評価方法。
[５]シリコンウェーハを評価し、目標以上の品質を有するシリコンウェーハを選択し、選択されたシリコンウェーハを製品ウェーハとして出荷することを含むシリコンウェーハの製造方法であって、
前記評価を、[１]〜[４]のいずれかに記載の方法によって行うことを特徴とするシリコンウェーハの製造方法。
As a result of intensive studies in order to achieve the above object, the present inventor obtained new knowledge that hydrogen ions dissipate quickly on the silicon surface in a relatively high humidity environment. The invention has been completed.
That is, the means for achieving the above object is as follows.
[1] A method of evaluating a silicon wafer by contacting a surface of a silicon wafer subjected to hydrofluoric acid treatment with mercury, applying a voltage between the silicon wafer and mercury, and measuring an electrical property,
During the measurement, at least the humidity in the vicinity of the surface in contact with mercury of the silicon wafer is controlled to 50% or more.
[2] The silicon wafer evaluation method according to [1], wherein the measurement is performed in a chamber having a humidity of 50% or more.
[3] The silicon wafer evaluation method according to [1], wherein the measurement is performed while blowing a gas having a humidity of 50% or more toward the silicon wafer.
[4] The silicon wafer is an SOI wafer having an oxide film layer and an active layer in this order on a silicon substrate, and the surface in contact with mercury is any one of [1] to [3] Evaluation method of silicon wafer as described in 2.
[5] A method for producing a silicon wafer, comprising evaluating a silicon wafer, selecting a silicon wafer having a quality exceeding a target, and shipping the selected silicon wafer as a product wafer,
The evaluation is performed by the method according to any one of [1] to [4].
本発明によれば、水銀プローブ法により測定される電気的特性からシリコンウェーハの品質を評価する際の評価時間を短縮化することができる。これにより効率的な評価を行うことが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, the evaluation time at the time of evaluating the quality of a silicon wafer from the electrical property measured by a mercury probe method can be shortened. This makes it possible to perform an efficient evaluation.
本発明は、弗酸処理を施したシリコンウェーハ表面と水銀を接触させ、シリコンウェーハと水銀との間に電圧を印加して電気的特性を測定することによりシリコンウェーハを評価する方法に関する。本発明の評価方法では、上記電気的特性の測定中、少なくとも、シリコンウェーハの水銀と接触する表面近傍の湿度を５０％以上に制御する。これにより、弗酸処理により水素終端表面となったシリコンウェーハ表面からの水素イオンの散逸を早め、測定時間を短縮化することができる。なお、「表面近傍」とは、シリコンウェーハ表面から周辺３ｃｍ程度までの空間領域をいうものとする。
以下に、本発明の評価方法について、更に詳細に説明する。
The present invention relates to a method for evaluating a silicon wafer by bringing mercury into contact with a hydrofluoric acid-treated silicon wafer surface and applying a voltage between the silicon wafer and mercury to measure electrical characteristics. In the evaluation method of the present invention, during the measurement of the electrical characteristics, at least the humidity in the vicinity of the surface in contact with mercury of the silicon wafer is controlled to 50% or more. As a result, the dissipation of hydrogen ions from the surface of the silicon wafer that has become a hydrogen-terminated surface by hydrofluoric acid treatment can be accelerated, and the measurement time can be shortened. Note that “near the surface” means a spatial region from the surface of the silicon wafer to about 3 cm in the periphery.
Below, the evaluation method of this invention is demonstrated in detail.
評価対象となるシリコンウェーハは特に限定されないが、例えば、基板上にエピタキシャル層を有するエピタキシャルウェーハ、基板上に酸化膜層と活性層をこの順に有するSOI（Silicon-On-Insulator）ウェーハであることができる。前記SOIウェーハは、二枚のポリッシュドウェーハを酸化膜を介して貼りあわせた貼り合わせウェーハ、ポリッシュドウェーハに酸素イオンを注入してウェーハ内部に酸化膜層を形成したＳＩＭＯＸ(Separation by Implanted Oxygen)ウェーハのいずれでもよい。 The silicon wafer to be evaluated is not particularly limited. For example, it may be an epitaxial wafer having an epitaxial layer on a substrate, or an SOI (Silicon-On-Insulator) wafer having an oxide layer and an active layer in this order on the substrate. it can. The SOI wafer is a bonded wafer in which two polished wafers are bonded together via an oxide film, and SIMOX (Separation by Implanted Oxygen) in which oxygen ions are implanted into the polished wafer to form an oxide film layer inside the wafer. Any of wafers may be used.
シリコンウェーハは、水銀プローブ法による測定前に弗酸処理が施される。この弗酸処理は、ウェーハ表面の酸化膜を除去し、ウェーハ表面のダングリングボンドを水素イオンにより終端させることができれば特に限定されない。弗酸処理は、例えば、ウェーハを弗酸水溶液（例えば濃度０．５〜５０質量％）に浸漬した後に純水によるリンスおよびＮ2ブローによる乾燥を施すことにより行うことができる。 The silicon wafer is subjected to hydrofluoric acid treatment before measurement by the mercury probe method. This hydrofluoric acid treatment is not particularly limited as long as the oxide film on the wafer surface can be removed and dangling bonds on the wafer surface can be terminated with hydrogen ions. The hydrofluoric acid treatment can be performed, for example, by immersing the wafer in a hydrofluoric acid aqueous solution (for example, a concentration of 0.5 to 50% by mass), followed by rinsing with pure water and drying by N 2 blow.
弗酸処理を施したシリコンウェーハは、水銀プローブ法によって電気的特性が測定される。弗酸処理後のシリコンウェーハは、弗酸処理後のウェーハ表面に自然酸化膜が形成されることによる測定パラメーターへの影響を考慮し、特に、電子移動度等の電子電流に起因するパラメーターを算出する場合は、直ちに上記測定に付すことが好ましい。 The electrical characteristics of a silicon wafer subjected to hydrofluoric acid treatment are measured by a mercury probe method. For silicon wafers after hydrofluoric acid treatment, in consideration of the influence on the measurement parameters due to the formation of a natural oxide film on the wafer surface after hydrofluoric acid treatment, especially parameters due to electron current such as electron mobility are calculated. In that case, it is preferable to immediately apply the above measurement.
図１に、水銀プローブ法による電気的特性測定の概略図を示す。
水銀プローブ法による測定は、例えば、以下のように行うことができる。図１に示すように弗酸処理直後のウェーハ表面と水銀を接触させ、ソース側の水銀電極をGNDに、ドレイン側の水銀電極には、ｎ型ウェーハの場合は負に、ｐ型ウェーハの場合は正にして一定電圧を印加する。例えばｐ型ウェーハの場合、弗酸処理直後は、シリコン表面のダングリングボンドが終端され、電子に対してシリコン−水銀間のエネルギーギャップが小さくなるために、シリコンと水銀により形成される接合は電子に対してオーミック接合となる。一方、正孔に対してはエネルギーギャップが大きくなり、シリコンと水銀により形成される接合は正孔に対してショットキー接合となる。従って測定開始直後は電子に起因する特性の評価が可能となる。そこで、正のゲート電圧を印加していくと、シリコン表面に反転層が形成されソース電極―ドレイン電極間に電流が流れる。このときに測定される電気的特性、即ち電流と電圧との関係を示すＩｄｓ−Ｖｇｓ特性からウェーハの品質を評価することができる。また、一定の時間が経過した後は、表面の水素イオンは散逸するため、シリコン表面のダングリングボンドが終端されなくなる。そのために、電子に対してシリコン−水銀間のエネルギーギャップが大きくなるために、シリコンと水銀により形成される接合は電子に対してショットキー接合となる。一方、正孔に対してはエネルギーギャップが小さくなり、シリコンと水銀により形成される接合は正孔に対してオーミック接合となる。従って、シリコン表面から水素が散逸した後は正孔に起因する特性の評価が可能となる。そして、例えば、ウェーハ中の不純物濃度、ＳＯＩウェーハにおける埋め込み酸化膜層の膜中電荷または界面準位密度等のウェーハの品質評価が可能となる。
FIG. 1 shows a schematic diagram of electrical characteristic measurement by the mercury probe method.
The measurement by the mercury probe method can be performed as follows, for example. As shown in FIG. 1, mercury is brought into contact with the wafer surface immediately after hydrofluoric acid treatment, the mercury electrode on the source side is set to GND, the mercury electrode on the drain side is negative in the case of an n-type wafer, and in the case of a p-type wafer. Applies a constant voltage with positive. For example, in the case of a p-type wafer, dangling bonds on the silicon surface are terminated immediately after hydrofluoric acid treatment, and the energy gap between silicon and mercury is reduced with respect to electrons, so that the junction formed by silicon and mercury is an electron. Is an ohmic junction. On the other hand, the energy gap for holes is increased, and the junction formed by silicon and mercury is a Schottky junction for holes. Therefore, it is possible to evaluate the characteristics due to electrons immediately after the start of measurement. Therefore, when a positive gate voltage is applied, an inversion layer is formed on the silicon surface, and a current flows between the source electrode and the drain electrode. The quality of the wafer can be evaluated from the electrical characteristics measured at this time, that is, the Ids-Vgs characteristics indicating the relationship between current and voltage. In addition, after a certain period of time has elapsed, hydrogen ions on the surface are dissipated, and dangling bonds on the silicon surface are not terminated. For this reason, since the energy gap between silicon and mercury increases with respect to electrons, the junction formed by silicon and mercury becomes a Schottky junction with respect to electrons. On the other hand, the energy gap for holes is reduced, and the junction formed by silicon and mercury is an ohmic junction for holes. Therefore, after hydrogen is dissipated from the silicon surface, it is possible to evaluate the characteristics due to holes. For example, the wafer quality can be evaluated such as the impurity concentration in the wafer, the charge in the buried oxide film layer in the SOI wafer, or the interface state density.
本発明では、上記測定中、少なくとも、シリコンウェーハの水銀と接触する表面近傍の湿度を５０％以上に制御する。上記湿度を５０％以上に制御することにより、水素終端表面からの水素イオンの散逸を早めることができ、正孔に起因する電流増加が飽和するまでの時間および電子に起因する電流減少が定常化するまでの時間を短縮化することができる。先に説明したように、正孔および電子の移動度を測定するためには、水素終端表面から水素イオンが散逸するまでの時間を要するため、この時間を短縮することにより効率的な評価が可能となる。これに対し、上記湿度が５０％未満では、測定に長時間を要し作業効率が低下する。上記湿度は、６０％以上であることが好ましく、７０％以上であることが更に好ましく、８０％以上であることがより一層好ましい。シリコンウェーハの水銀と接触する表面近傍の湿度が高いほど、水素イオンの散逸を早めることができる。但し、上記湿度は、装置に使用される電子部品の耐湿性を考慮して決定することが好ましい。一般的に水銀プローブ法では、サイフォン管で水銀を吸い上げサンプルに接触させる構造をとるため、電気的接触を取るためにサイフォン管にリード線を接続しコネクターを介して計測器に電気的に接続する構造をとっている。しかしコネクター等の電子部品を介しているため、これらの電子部品が耐え得る範囲内に湿度を設定すべきである。例えば、一般的にコネクターの耐湿性規格の上限は湿度９０％（MIL-STD-202F 103B条件B）である。従って、加湿時の上限値は、実用上、９０％程度となる。なお、測定時の温度は、例えば２０〜２５℃程度とすることができる。測定時に温度制御を行ってもよいが、制御しなくても良好な測定を行うことが可能である。 In the present invention, during the measurement, at least the humidity in the vicinity of the surface in contact with mercury of the silicon wafer is controlled to 50% or more. By controlling the humidity above 50%, the dissipation of hydrogen ions from the hydrogen termination surface can be accelerated, and the time until the current increase due to holes saturates and the current decrease due to electrons become steady. The time until it can be shortened. As explained earlier, measuring the mobility of holes and electrons requires time for hydrogen ions to dissipate from the hydrogen-terminated surface, so efficient evaluation is possible by shortening this time. It becomes. On the other hand, if the humidity is less than 50%, the measurement takes a long time and the working efficiency is lowered. The humidity is preferably 60% or more, more preferably 70% or more, and even more preferably 80% or more. The higher the humidity near the surface of the silicon wafer in contact with mercury, the faster the dissipation of hydrogen ions. However, the humidity is preferably determined in consideration of the moisture resistance of the electronic component used in the apparatus. In general, the mercury probe method has a structure in which mercury is sucked up by a siphon tube and brought into contact with a sample. Therefore, in order to make electrical contact, a lead wire is connected to the siphon tube and electrically connected to a measuring instrument through a connector. It has a structure. However, since the electronic parts such as connectors are interposed, the humidity should be set within a range that these electronic parts can withstand. For example, in general, the upper limit of the moisture resistance standard of a connector is 90% humidity (MIL-STD-202F 103B Condition B). Therefore, the upper limit during humidification is practically about 90%. In addition, the temperature at the time of a measurement can be about 20-25 degreeC, for example. Although temperature control may be performed during measurement, good measurement can be performed without control.
湿度制御方法は、水銀と接触するシリコンウェーハ表面近傍の湿度を５０％以上とすることができる方法であればいずれの方法でもよい。具体的方法としては、（１）湿度制御したチャンバー内で測定を行う方法（以下、「方法１」という）、（２）シリコンウェーハに向かって加湿した気体を噴きつけながら測定を行う方法（以下、「方法２」という）、を挙げることができる。 The humidity control method may be any method as long as the humidity near the surface of the silicon wafer in contact with mercury can be 50% or more. As specific methods, (1) a method of performing measurement in a humidity-controlled chamber (hereinafter referred to as “method 1”), and (2) a method of performing measurement while blowing a humidified gas toward the silicon wafer (hereinafter referred to as “method 1”). , “Method 2”).
方法１は、具体的には、市販の恒湿槽を使用して行うことができる。方法１を実施するための装置の一例を、図２に示す。図２に示す態様のようにチャンバー（恒湿槽）内で測定を行う場合、チャンバー内の湿度を５０％以上（例えば９０％以下）の所望の湿度に制御することにより、水銀と接触する表面近傍を含む測定系全体を所望の湿度に制御することができる。なお、後述するように、水銀はウェーハ下方から接触させることが好ましい（図２では説明のために上下を逆向きに示した）。 Specifically, Method 1 can be performed using a commercially available humidity chamber. An example of an apparatus for carrying out method 1 is shown in FIG. When measuring in a chamber (constant humidity chamber) as shown in FIG. 2, the surface in contact with mercury is controlled by controlling the humidity in the chamber to a desired humidity of 50% or more (for example, 90% or less). The entire measurement system including the vicinity can be controlled to a desired humidity. As will be described later, it is preferable to contact mercury from below the wafer (in FIG. 2, the upper and lower sides are shown upside down for explanation).
方法２では、水蒸気を混合し加湿した気体（空気、窒素等）をシリコンウェーハに向かって吹き付ければよい。前記気体は、シリコンウェーハの水銀と接触する表面に向かって吹き付けることが好ましい。前記気体の湿度は、５０％以上（例えば９０％以下）に制御することが好ましい。方法２を実施するための装置の一例を、図３に示す。 In Method 2, a gas (air, nitrogen, etc.) mixed with water vapor and humidified may be sprayed toward the silicon wafer. The gas is preferably blown toward the surface of the silicon wafer in contact with mercury. It is preferable to control the humidity of the gas to 50% or more (for example, 90% or less). An example of an apparatus for carrying out method 2 is shown in FIG.
本発明において、上記電気的特性の測定に用いる装置およびシリコンウェーハ表面近傍の湿度以外の条件は特に限定されず、公知の装置および条件を用いることができる。但し、水銀をウェーハ上方から接触させる場合には、圧力のかけ方によって接触面積が変わり、また、圧力が大きすぎると水銀がプローブ先端から溢れ出るおそれもあるため、本発明では、水銀をウェーハ下方から接触させることが好ましい。これにより、接触面積を一定にすることが可能になり精度よく測定を行うことができる。
図４に、水銀プローバーの概略図を示す。図４に示す態様では、チャックに評価用サンプルを置き、サイフォン管より水銀を吸い上げウェーハ表面に水銀を接触させる。サイフォン管からリード線を引き、コネクターを介して計測器に電気的に接続する。コネクター、リード線を介しているため、水銀プローバーを測定用チャンバー内に配置する場合、コネクター、リード線の耐湿性がチャンバー内の加湿の上限となる。一般的な電子部品では、耐湿性は湿度９０％である。測定時の湿度の上限については先に説明したが、上記の点からも加湿時の上限値は９０％程度とすることが好ましい。
In the present invention, conditions other than the apparatus used for measuring the electrical characteristics and the humidity near the surface of the silicon wafer are not particularly limited, and known apparatuses and conditions can be used. However, when contacting mercury from above the wafer, the contact area changes depending on how the pressure is applied, and if the pressure is too high, mercury may overflow from the probe tip. It is preferable to make it contact from. Thereby, it becomes possible to make a contact area constant and to measure accurately.
FIG. 4 shows a schematic diagram of a mercury prober. In the embodiment shown in FIG. 4, an evaluation sample is placed on the chuck, and mercury is sucked up from a siphon tube and brought into contact with the wafer surface. A lead wire is drawn from the siphon tube and electrically connected to the measuring instrument through the connector. Since the mercury probe is placed in the measurement chamber because the connector and the lead wire are interposed, the humidity resistance of the connector and the lead wire becomes the upper limit of humidification in the chamber. In a general electronic component, the humidity resistance is 90% humidity. Although the upper limit of the humidity at the time of measurement has been described above, the upper limit value at the time of humidification is preferably about 90% also from the above point.
更に本発明は、シリコンウェーハを評価し、目標以上の品質を有するシリコンウェーハを選択し、選択されたシリコンウェーハを製品ウェーハとして出荷することを含むシリコンウェーハの製造方法に関する。上記評価は、本発明の評価方法によって行われる。 Furthermore, the present invention relates to a method for manufacturing a silicon wafer, which includes evaluating a silicon wafer, selecting a silicon wafer having a quality exceeding a target, and shipping the selected silicon wafer as a product wafer. The above evaluation is performed by the evaluation method of the present invention.
製品出荷前にウェーハの評価を行い、良品と判定されたウェーハを製品として出荷することにより、高品質なウェーハを高い信頼性をもって提供することが可能となる。しかし、出荷前の評価に長時間を要することは生産性低下につながる。これに対し、前述のように、本発明の評価方法によれば、水銀プローブ法によりウェーハの品質を短時間で効率的に評価することができる。よって、かかる方法を用いることにより、製品ウェーハの選択を短時間で行うことができ、生産性と信頼性を両立することが可能となる。なお、目標の品質は、ウェーハの用途等に応じてウェーハに求められる物性を考慮して設定することができる。また、評価されるシリコンウェーハについては、先に説明した通りであり、それらは公知の方法により製造することができる。 It is possible to provide a high-quality wafer with high reliability by evaluating the wafer before shipping the product and shipping the wafer determined to be non-defective as a product. However, taking a long time for evaluation before shipment leads to a decrease in productivity. On the other hand, as described above, according to the evaluation method of the present invention, the quality of the wafer can be efficiently evaluated in a short time by the mercury probe method. Therefore, by using such a method, the product wafer can be selected in a short time, and both productivity and reliability can be achieved. The target quality can be set in consideration of physical properties required for the wafer according to the use of the wafer. Further, the silicon wafer to be evaluated is as described above, and they can be manufactured by a known method.
以下、本発明を実施例に基づき更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。 Hereinafter, the present invention will be further described based on examples. However, this invention is not limited to the aspect shown in the Example.
直径２００ｍｍのｐ型（ボロンドープ）のＳＯＩウェーハに対し、弗酸でシリコン表面の自然酸化膜を除去し、純水リンスを行なった後にＮ2ブローで乾燥させた。図１に示すようにウェーハ表面に水銀を２箇所接触させＭＯＳＦＥＴのソース・ドレイン電極を形成した。また、ウェーハ裏面をゲート電極とし、ソース、ドレイン、ゲートにそれぞれ電圧を印加した。弗酸処理直後を基準とした大気中（湿度３８％）でのＩｄｓ−Ｖｇｓカーブの時間変化を図５に示す。図５から、Ids-Vgs特性は時間と共に変化することが分かる。図５に示すように、弗酸処理後のウェーハを大気中に長時間放置すれば、電気的特性の測定に要する時間は短縮化することができる。ただし、放置時間を含めた評価に要する時間は長時間となり、また大気中に長時間放置することにより、弗酸処理後のウェーハ表面に自然酸化膜が形成され測定結果に影響を及ぼすという問題が生じるおそれがある。 A p-type (boron-doped) SOI wafer having a diameter of 200 mm was subjected to removal of the natural oxide film on the silicon surface with hydrofluoric acid, rinsed with pure water, and then dried with N 2 blow. As shown in FIG. 1, mercury was brought into contact with the wafer surface at two locations to form MOSFET source / drain electrodes. The back surface of the wafer was used as a gate electrode, and voltages were applied to the source, drain, and gate, respectively. FIG. 5 shows the time change of the Ids-Vgs curve in the atmosphere (humidity 38%) based on immediately after the hydrofluoric acid treatment. FIG. 5 shows that the Ids-Vgs characteristic changes with time. As shown in FIG. 5, if the wafer after hydrofluoric acid treatment is left in the atmosphere for a long time, the time required for measuring the electrical characteristics can be shortened. However, the time required for evaluation including the standing time is long, and if left in the atmosphere for a long time, a natural oxide film is formed on the wafer surface after hydrofluoric acid treatment, which affects the measurement result. May occur.
次に、同様の測定を、図２に示すように恒湿槽内で行った。先に説明したように図２では上下を逆向きに示したが実際の測定はウェーハ下方から水銀を接触させて行った。恒湿槽内の湿度を３８％から６３％までの間で変化させて複数回測定を行った。恒湿槽内の湿度を３８％に制御し測定を行った場合の電子、正孔電流の経時変化を図６に示し、恒湿槽内の湿度を６３％に制御し測定を行った場合の電子、正孔電流の経時変化を図７に示す。また、図８に、正孔電流の飽和時間と湿度との関係をプロットしたグラフを示す。図８に示すように、湿度が５０％以上になると正孔電流の飽和時間が急速に早くなることがわかる。測定中の恒湿槽内の湿度が６３％であれば２時間程度で正孔による電流の増加は飽和したのに対し、湿度４０％以下では飽和まで約８時間かかった。 Next, the same measurement was performed in a humidity chamber as shown in FIG. As described above, FIG. 2 shows the upside down direction, but the actual measurement was performed by contacting mercury from below the wafer. The humidity in the humidity chamber was changed between 38% and 63%, and the measurement was performed several times. FIG. 6 shows the time-dependent changes in electron and hole current when the humidity in the humidity chamber is controlled to 38%, and the humidity in the humidity chamber is controlled to 63%. FIG. 7 shows changes with time of the electron and hole currents. FIG. 8 is a graph plotting the relationship between the saturation time of the hole current and the humidity. As shown in FIG. 8, it can be seen that when the humidity is 50% or more, the saturation time of the hole current rapidly increases. When the humidity in the humidity chamber during measurement was 63%, the increase in current due to holes was saturated in about 2 hours, whereas when the humidity was 40% or less, it took about 8 hours to reach saturation.
恒湿槽内の湿度を３８％に制御して測定を行った結果から作成したＩｄｓ−Ｖｇｓカーブおよび恒湿槽内の湿度を６３％に制御し測定を行った測定結果から作成したＩｄｓ−Ｖｇｓカーブから正孔移動度および電子移動度を求めた。電子移動度は、Ｉｄｓ−ＶｇｓカーブからＩｄｓ／√（ΔＩｄｓ／ΔＶｇｓ）を求め、それのＶｇｓに対する傾きから算出される。また正孔移動度も同様の方法で算出される。結果を表１に示す。 Ids-Vgs curve created from the measurement results obtained by controlling the humidity in the humidity chamber to 38% and Ids-Vgs created from the measurement results obtained by controlling the humidity in the humidity chamber to 63%. The hole mobility and electron mobility were determined from the curve. The electron mobility is calculated from an inclination of Vds with respect to Ids / √ (ΔIds / ΔVgs) obtained from an Ids-Vgs curve. The hole mobility is also calculated by the same method. The results are shown in Table 1.
表１に示すように、湿度６３%での電子移動度および正孔移動度の値は、湿度３８％での値とほぼ同じであり湿度の違いによる測定結果への影響は見られなかった。
以上の結果から、評価時の湿度を高くすることにより、測定結果へ影響を及ぼすことなく、短時間で評価を行うことができることが示された。
As shown in Table 1, the values of electron mobility and hole mobility at a humidity of 63% were almost the same as the values at a humidity of 38%, and no influence on the measurement result due to the difference in humidity was observed.
From the above results, it was shown that the evaluation can be performed in a short time without affecting the measurement result by increasing the humidity during the evaluation.
本発明によれば、水銀プローブ法によりシリコンウェーハの品質を短時間で効率的に評価することができる。 According to the present invention, the quality of a silicon wafer can be efficiently evaluated in a short time by the mercury probe method.
Claims (5)
前記測定中、少なくとも、シリコンウェーハの水銀と接触する表面近傍の湿度を５０％以上に制御することを特徴とするシリコンウェーハの評価方法。 A method for evaluating a silicon wafer by contacting a surface of a silicon wafer subjected to hydrofluoric acid treatment with mercury and applying a voltage between the silicon wafer and mercury to measure electrical characteristics,
During the measurement, at least the humidity in the vicinity of the surface in contact with mercury of the silicon wafer is controlled to 50% or more.
前記評価を、請求項１〜４のいずれか１項に記載の方法によって行うことを特徴とするシリコンウェーハの製造方法。 A method for producing a silicon wafer, comprising evaluating a silicon wafer, selecting a silicon wafer having a quality higher than a target, and shipping the selected silicon wafer as a product wafer,
The said evaluation is performed by the method of any one of Claims 1-4, The manufacturing method of the silicon wafer characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007142812A JP5003288B2 (en) | 2007-05-30 | 2007-05-30 | Silicon wafer evaluation method and silicon wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007142812A JP5003288B2 (en) | 2007-05-30 | 2007-05-30 | Silicon wafer evaluation method and silicon wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008300468A true JP2008300468A (en) | 2008-12-11 |
| JP5003288B2 JP5003288B2 (en) | 2012-08-15 |
Family
ID=40173727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007142812A Active JP5003288B2 (en) | 2007-05-30 | 2007-05-30 | Silicon wafer evaluation method and silicon wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5003288B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016066760A (en) * | 2014-09-26 | 2016-04-28 | 信越半導体株式会社 | Evaluation method of soi substrate |
| JP2016096186A (en) * | 2014-11-12 | 2016-05-26 | 株式会社Sumco | Method for manufacturing silicon wafer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006016596A (en) * | 2004-05-31 | 2006-01-19 | Fuji Photo Film Co Ltd | Silicon-containing compound, composition containing the compound and insulating material |
| WO2006030723A1 (en) * | 2004-09-13 | 2006-03-23 | Shin-Etsu Handotai Co., Ltd. | Semiconductor wafer evaluating method and semiconductor wafer evaluating apparatus |
| JP2007042942A (en) * | 2005-08-04 | 2007-02-15 | Sumco Corp | Quality evaluation method and manufacturing method of silicon wafer |
-
2007
- 2007-05-30 JP JP2007142812A patent/JP5003288B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006016596A (en) * | 2004-05-31 | 2006-01-19 | Fuji Photo Film Co Ltd | Silicon-containing compound, composition containing the compound and insulating material |
| WO2006030723A1 (en) * | 2004-09-13 | 2006-03-23 | Shin-Etsu Handotai Co., Ltd. | Semiconductor wafer evaluating method and semiconductor wafer evaluating apparatus |
| JP2007042942A (en) * | 2005-08-04 | 2007-02-15 | Sumco Corp | Quality evaluation method and manufacturing method of silicon wafer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016066760A (en) * | 2014-09-26 | 2016-04-28 | 信越半導体株式会社 | Evaluation method of soi substrate |
| JP2016096186A (en) * | 2014-11-12 | 2016-05-26 | 株式会社Sumco | Method for manufacturing silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5003288B2 (en) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107180769B (en) | Fluorine injection technology stability test method based on capacitance structure | |
| JP5003288B2 (en) | Silicon wafer evaluation method and silicon wafer manufacturing method | |
| US7633305B2 (en) | Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer | |
| JP2010205882A (en) | Method and device for testing reliability of semiconductor device | |
| US20080054920A1 (en) | Method For Evaluating Soi Wafer | |
| JP2007042942A (en) | Quality evaluation method and manufacturing method of silicon wafer | |
| JP2001267384A (en) | Measurement method of pseudo-mosfet | |
| JP2005183933A (en) | Method of electrical characterization of silicon on insulator (soi) wafer | |
| JP5003322B2 (en) | SOI wafer evaluation method | |
| JP2007142443A (en) | Elastic metal gate mos transistor for surface mobility measurement in semiconductor materials | |
| JP4640204B2 (en) | Evaluation method of SOI wafer | |
| JP4419712B2 (en) | Evaluation method of SOI wafer | |
| JP2007311564A (en) | Evaluation method of semiconductor substrate | |
| JP4379597B2 (en) | Evaluation method of SOI wafer | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| JP2006013508A (en) | Method and device of determining lifetime of product semiconductor wafer | |
| JP6172102B2 (en) | Method for evaluating SOI substrate | |
| JP4419710B2 (en) | Evaluation method of SOI wafer | |
| JP6020359B2 (en) | Semiconductor substrate evaluation method | |
| JP4930229B2 (en) | SOI wafer evaluation method | |
| JP2000277716A (en) | Evaluation method of semiconductor layer, and evaluation equipment of semiconductor layer and storage device | |
| JP2006093597A (en) | Method of evaluating semiconductor wafer | |
| US6352939B1 (en) | Method for improving the electrical properties of a gate oxide | |
| Kailath et al. | Optimisation of ac anodisation parameters for the improvement of electrical properties of thermally grown ultrathin gate oxide | |
| JP2006013101A (en) | Method for evaluating soi wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5003288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |