JP2008294337A - Ceramic substrate - Google Patents

Ceramic substrate Download PDF

Info

Publication number
JP2008294337A
JP2008294337A JP2007140237A JP2007140237A JP2008294337A JP 2008294337 A JP2008294337 A JP 2008294337A JP 2007140237 A JP2007140237 A JP 2007140237A JP 2007140237 A JP2007140237 A JP 2007140237A JP 2008294337 A JP2008294337 A JP 2008294337A
Authority
JP
Japan
Prior art keywords
hole
ceramic substrate
layers
electrode pads
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007140237A
Other languages
Japanese (ja)
Inventor
Kazumichi Machida
一道 町田
Chikaomi Mori
親臣 森
Masatoshi Hanesaka
雅敏 羽坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2007140237A priority Critical patent/JP2008294337A/en
Publication of JP2008294337A publication Critical patent/JP2008294337A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ceramic substrate capable of arranging electrode pads thereon with high density and of effectively preventing bad connection from being formed. <P>SOLUTION: A through hole 9A of an outer layer 3 on which electrode pads 6, 7 are formed is formed with its area smaller than a through hole 9B in an adjacent inner layer 4, and the whole of the through hole 9A is opposed to the electrode pads 6, 7. It is hereby possible to prevent a conductive material 10 in the through hole 9A from protruding from the electrode pads 6, 7 so that even when the electrode pads 6, 7 are arranged at high density, bad connection can be effectively prevented. Further, by forming the through hole 9B in the adjacent inner layer 4 with its large area than the through hole 9A of the outer layer 3, even if positions of the through holes 9B in the adjacent inner layers 4 are displaced, no contact of the conductive materials 10 filled in each through hole 9B in the adjacent inner layers 4 can be suppressed, enabling bad contact to be effectively prevented. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、セラミック基板に係り、さらに詳しくは、複数のセラミック層が積層されることにより形成され、各層に形成された貫通穴内に互いに導通する導電材料が充填されたセラミック基板に関するものである。   The present invention relates to a ceramic substrate, and more particularly to a ceramic substrate formed by laminating a plurality of ceramic layers and filled with conductive materials that are electrically connected to each other in through holes formed in the respective layers.

プローブカードなどの各種電子部品を構成する基板として、複数のセラミック層が積層されることにより形成されたセラミック基板が知られている。セラミック基板は、積層された複数のグリーンシートを焼成することにより形成され、焼成によって各グリーンシートがセラミック層となる。焼成によって形成されたセラミック基板には、通常、1対の外層及びこれらの1対の外層間に挟まれた2以上の内層が、それぞれセラミック層として備えられている。   As a substrate constituting various electronic components such as a probe card, a ceramic substrate formed by laminating a plurality of ceramic layers is known. The ceramic substrate is formed by firing a plurality of stacked green sheets, and each green sheet becomes a ceramic layer by firing. A ceramic substrate formed by firing usually includes a pair of outer layers and two or more inner layers sandwiched between the pair of outer layers as ceramic layers.

このようなセラミック基板の1対の外層間を電気的に接続する方法として、各セラミック層に貫通穴を形成し、それらの貫通穴内に互いに導通する導電材料を充填することにより、セラミック基板を厚さ方向に貫通する貫通配線を形成する方法が知られている(例えば、特許文献1)。   As a method of electrically connecting a pair of outer layers of such a ceramic substrate, through holes are formed in each ceramic layer, and the through holes are filled with conductive materials that are electrically connected to each other, thereby thickening the ceramic substrate. A method of forming a through wiring penetrating in the vertical direction is known (for example, Patent Document 1).

図3は、従来のセラミック基板201の一例を示した断面図であり、焼成後の状態を示している。図3に示すように、焼成後のセラミック基板201は、1対の外層203及びこれらの1対の外層203間に挟まれた複数の内層204を備え、これらの各セラミック層203,204に形成された貫通穴209内に導電材料210が充填されている。   FIG. 3 is a cross-sectional view showing an example of a conventional ceramic substrate 201, and shows a state after firing. As shown in FIG. 3, the fired ceramic substrate 201 includes a pair of outer layers 203 and a plurality of inner layers 204 sandwiched between the pair of outer layers 203, and is formed on each of these ceramic layers 203 and 204. A conductive material 210 is filled in the formed through hole 209.

この例では、焼成したセラミック基板201でプローブカードを構成する場合が示されており、焼成後のセラミック基板201の1対の外層203には、それぞれ電極パッド206,207が形成されるとともに、一方の外層203に形成された電極パッド206上には、半導体ウエハの電極に接触させるためのコンタクトプローブ205が取り付けられる。
特開2006−269692号公報
In this example, a case is shown in which a probe card is constituted by a fired ceramic substrate 201, and electrode pads 206 and 207 are formed on a pair of outer layers 203 of the fired ceramic substrate 201, respectively. On the electrode pad 206 formed on the outer layer 203, a contact probe 205 for contacting the electrode of the semiconductor wafer is attached.
JP 2006-269692 A

セラミック基板201の各セラミック層203,204に形成されている貫通穴209の面積が大きい場合には、外層203の貫通穴209に充填されている導電材料210の表面の一部が電極パッド206,207からはみ出した状態となり、導電材料210の腐食の原因となるおそれがある。また、近年の半導体ウエハにおける電極の高密度化に伴い、コンタクトプローブ205を高密度で設けた場合には、コンタクトプローブ205が取り付けられる電極パッド206間の距離が短くなるため、電極パッド206からはみ出した導電材料210が隣接する電極パッド206に接触し、接続不良が生じるおそれがある。   When the area of the through hole 209 formed in each ceramic layer 203, 204 of the ceramic substrate 201 is large, a part of the surface of the conductive material 210 filled in the through hole 209 of the outer layer 203 becomes the electrode pad 206, There is a possibility that the conductive material 210 may be corroded because it protrudes from 207. In addition, with the recent increase in the density of electrodes on a semiconductor wafer, when the contact probes 205 are provided at a high density, the distance between the electrode pads 206 to which the contact probes 205 are attached becomes shorter, so that they protrude from the electrode pads 206. The conductive material 210 may come into contact with the adjacent electrode pad 206, resulting in poor connection.

しかしながら、上記のような問題を解決するために、セラミック基板201の各セラミック層203,204に形成されている貫通穴209の面積を小さくした場合には、図3に示すように、貫通穴209の位置がずれたときに、隣接するセラミック層203,204の各貫通穴209に充填されている導電材料210同士が接触せず、接続不良が生じるおそれがある。   However, when the area of the through hole 209 formed in each ceramic layer 203, 204 of the ceramic substrate 201 is reduced in order to solve the above problem, as shown in FIG. When the position of is shifted, the conductive materials 210 filled in the through holes 209 of the adjacent ceramic layers 203 and 204 are not in contact with each other, which may cause a connection failure.

本発明は、上記の事情に鑑みてなされたものであり、電極パッドを高密度で配置することができるとともに、接続不良が生じるのを効果的に防止できるセラミック基板を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a ceramic substrate in which electrode pads can be arranged at a high density and connection defects can be effectively prevented. .

第1の本発明によるセラミック基板は、複数のセラミック層が積層されることにより、1対の外層及びこれらの1対の外層間に挟まれた互いに隣接する2以上の内層を備え、各層に形成された貫通穴内に互いに導通する導電材料が充填されたセラミック基板であって、一方の上記外層の表面に電極パッドが形成され、上記一方の外層に形成されている上記貫通穴が、その面積が互いに隣接する上記内層にそれぞれ形成されている上記貫通穴の面積よりも小さく、その全体が上記電極パッドに対向して構成される。   The ceramic substrate according to the first aspect of the present invention includes a pair of outer layers and two or more inner layers adjacent to each other sandwiched between the pair of outer layers by laminating a plurality of ceramic layers, and is formed in each layer. A ceramic substrate filled with a conductive material that is electrically connected to each other in the formed through hole, an electrode pad is formed on the surface of one of the outer layers, and the area of the through hole formed in the one outer layer is It is smaller than the area of the through hole formed in each of the inner layers adjacent to each other, and the whole is configured to face the electrode pad.

このような構成によれば、電極パッドが形成されている外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく、その全体が電極パッドに対向しているので、貫通穴内の導電材料が電極パッドからはみ出すのを防止できる。これにより、電極パッドを高密度で配置した場合であっても、導電材料が電極パッドからはみ出して隣接する電極パッドに接触することがないので、接続不良が生じるのを効果的に防止できる。   According to such a configuration, the area of the through hole in the outer layer where the electrode pad is formed is smaller than the area of the through hole formed in the inner layer adjacent to each other, and the entire area faces the electrode pad. Therefore, it is possible to prevent the conductive material in the through hole from protruding from the electrode pad. Accordingly, even when the electrode pads are arranged at a high density, the conductive material does not protrude from the electrode pads and contact the adjacent electrode pads, so that it is possible to effectively prevent a connection failure from occurring.

また、1対の外層間に挟まれた互いに隣接する内層に形成されている貫通穴の面積は、電極パッドが形成されている外層の貫通穴の面積よりも大きいので、隣接する内層同士の貫通穴の位置がずれた場合であっても、これらの隣接する内層の各貫通穴に充填されている導電材料同士が接触しなくなるのを抑制できる。これにより、接続不良が生じるのをより効果的に防止できる。   In addition, since the area of the through hole formed in the inner layers adjacent to each other sandwiched between the pair of outer layers is larger than the area of the through hole in the outer layer in which the electrode pad is formed, the penetration between adjacent inner layers Even when the positions of the holes are shifted, it is possible to suppress contact between the conductive materials filled in the respective through holes of the adjacent inner layers. Thereby, it can prevent more effectively that a connection failure arises.

第2の本発明によるセラミック基板は、上記構成に加えて、上記セラミック基板は、コンタクトプローブを有するプローブカードに用いられ、上記電極パッドに上記コンタクトプローブが接続されるように構成される。   In addition to the above configuration, the ceramic substrate according to the second aspect of the present invention is used in a probe card having a contact probe, and is configured such that the contact probe is connected to the electrode pad.

このような構成によれば、コンタクトプローブが接続される電極パッドに対向する外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく形成される。コンタクトプローブが接続される電極パッドは、各コンタクトプローブに対応付けて高密度で形成される場合があり、そのような場合には、隣接する電極パッド間の距離を短くしなければならず、各電極パッドをあまり大きく形成することができないため、貫通穴内の導電材料が電極パッドからはみ出しやすくなる。   According to such a configuration, the area of the through hole in the outer layer facing the electrode pad to which the contact probe is connected is formed smaller than the area of the through hole formed in the inner layers adjacent to each other. The electrode pads to which the contact probes are connected may be formed with a high density corresponding to each contact probe. In such a case, the distance between adjacent electrode pads must be shortened, Since the electrode pad cannot be formed so large, the conductive material in the through hole easily protrudes from the electrode pad.

このような場合であっても、本発明の構成によれば、コンタクトプローブが接続される電極パッドに対向する外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく、その全体が電極パッドに対向しているので、貫通穴内の導電材料が電極パッドからはみ出すのを効果的に防止できる。   Even in such a case, according to the configuration of the present invention, the area of the through hole in the outer layer facing the electrode pad to which the contact probe is connected is larger than the area of the through hole formed in the adjacent inner layers. Since the whole is opposed to the electrode pad, it is possible to effectively prevent the conductive material in the through hole from protruding from the electrode pad.

本発明によれば、電極パッドが形成されている外層の貫通穴の面積が、互いに隣接する内層に形成されている貫通穴の面積よりも小さく、その全体が電極パッドに対向しているので、貫通穴内の導電材料が電極パッドからはみ出すのを防止でき、電極パッドを高密度で配置した場合であっても、接続不良が生じるのを効果的に防止できる。   According to the present invention, the area of the through hole in the outer layer in which the electrode pad is formed is smaller than the area of the through hole formed in the inner layer adjacent to each other, and the whole is opposed to the electrode pad. It is possible to prevent the conductive material in the through hole from protruding from the electrode pad, and even when the electrode pads are arranged at a high density, it is possible to effectively prevent poor connection.

実施の形態1.
図1は、本発明の実施の形態1によるセラミック基板1の一例を示した断面図である。このセラミック基板1は、複数のグリーンシートを積層して焼成することにより形成されており、焼成後の各グリーンシートがセラミック層2を形成している。焼成後のセラミック基板1には、セラミック層2として1対の外層3及びこれらの1対の外層3間に挟まれた2以上の内層4が備えられている。
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view showing an example of a ceramic substrate 1 according to Embodiment 1 of the present invention. The ceramic substrate 1 is formed by laminating and firing a plurality of green sheets, and each fired green sheet forms a ceramic layer 2. The fired ceramic substrate 1 is provided with a pair of outer layers 3 as ceramic layers 2 and two or more inner layers 4 sandwiched between the pair of outer layers 3.

本実施の形態では、焼成したセラミック基板1が、コンタクトプローブ5を有するプローブカードに用いられる。セラミック基板1の1対の外層3を構成している第1外層3A及び第2外層3Bには、それぞれ内層4とは反対側の面、すなわち表面3Cに複数の電極パッド6,7が形成される。第1外層3Aに形成される各電極パッド6には、検査対象物としての半導体ウエハの電極に接触させるためのコンタクトプローブ5が取り付けられる。   In the present embodiment, the fired ceramic substrate 1 is used for a probe card having a contact probe 5. In the first outer layer 3A and the second outer layer 3B constituting the pair of outer layers 3 of the ceramic substrate 1, a plurality of electrode pads 6 and 7 are formed on the surface opposite to the inner layer 4, that is, the surface 3C. The A contact probe 5 for contacting an electrode of a semiconductor wafer as an inspection object is attached to each electrode pad 6 formed on the first outer layer 3A.

コンタクトプローブ5が取り付けられる各電極パッド6は、セラミック基板1内に形成された貫通配線8を介して、それぞれ第2外層3Bに形成される電極パッド7に接続される。第2外層3Bに形成される各電極パッド7は、当該セラミック基板1を保持するメイン基板を介して、半導体ウエハに形成されている集積回路の電気的特性を検査するためのテスター装置(図示せず)に接続される。   Each electrode pad 6 to which the contact probe 5 is attached is connected to an electrode pad 7 formed on the second outer layer 3 </ b> B via a through wiring 8 formed in the ceramic substrate 1. Each electrode pad 7 formed on the second outer layer 3B is a tester device (not shown) for inspecting the electrical characteristics of the integrated circuit formed on the semiconductor wafer via the main substrate holding the ceramic substrate 1. Connected).

セラミック基板1内に形成された貫通配線8は、各セラミック層2に形成されたビアホールと呼ばれる貫通穴9内に充填されている導電材料10が、互いに導通されることにより形成されている。セラミック層2はグリーンシートのときと比べて脆いため、各貫通穴9は焼成前の各グリーンシートに形成され、これらの貫通穴9に導電材料10を充填して各グリーンシートを積層した後、焼成するといった態様でセラミック基板1が形成される。なお、上記導電材料10としては、例えば銀パラジウム合金が用いられる。   The through wiring 8 formed in the ceramic substrate 1 is formed by electrically connecting conductive materials 10 filled in through holes 9 called via holes formed in each ceramic layer 2. Since the ceramic layer 2 is more fragile than the green sheet, each through hole 9 is formed in each green sheet before firing, and after filling each through hole 9 with the conductive material 10 and laminating each green sheet, The ceramic substrate 1 is formed in such a manner that it is fired. For example, a silver palladium alloy is used as the conductive material 10.

各貫通穴9のうち外層3に形成されている貫通穴9Aは、その面積が対応する電極パッド6,7よりも小さく形成されており、当該貫通穴9A全体が対応する電極パッド6,7に対向している。一方、各貫通穴9のうち内層4に形成されている貫通穴9Bは、その面積が各外層3に形成されている貫通穴9Aよりも大きく、隣接する内層4に形成されている貫通穴9Bの少なくとも一部に対向している。また、外層3に隣接する内層4に形成されている貫通穴9Bには、当該外層3に形成されている貫通穴9Aの全体が対向している。   Of each through hole 9, the through hole 9A formed in the outer layer 3 is formed to have an area smaller than that of the corresponding electrode pad 6, 7, and the entire through hole 9A is formed on the corresponding electrode pad 6, 7. Opposite. On the other hand, the through-hole 9B formed in the inner layer 4 among the through-holes 9 is larger in area than the through-hole 9A formed in each outer layer 3, and the through-hole 9B formed in the adjacent inner layer 4 It faces at least a part of. Further, the entire through hole 9 </ b> A formed in the outer layer 3 is opposed to the through hole 9 </ b> B formed in the inner layer 4 adjacent to the outer layer 3.

この例では、各外層3の貫通穴9Aが互いに同一形状で形成されるとともに、各内層4の貫通穴9Bが互いに同一形状で形成されている。なお、各内層4に形成されている貫通穴9Bの面積は、電極パッド6,7の面積よりも小さくてもよいし、大きくてもよい。   In this example, the through holes 9A of the outer layers 3 are formed in the same shape, and the through holes 9B of the inner layers 4 are formed in the same shape. The area of the through hole 9B formed in each inner layer 4 may be smaller or larger than the area of the electrode pads 6 and 7.

本実施の形態では、電極パッド6,7が形成されている外層3の貫通穴9Aの面積が、互いに隣接する内層4に形成されている貫通穴9Bの面積よりも小さく、その全体が電極パッド6,7に対向しているので、貫通穴9A内の導電材料10が電極パッド6,7からはみ出すのを防止できる。これにより、電極パッド6,7を高密度で配置した場合であっても、導電材料10が電極パッド6,7からはみ出して隣接する電極パッド6,7に接触することがないので、接続不良が生じるのを効果的に防止できる。   In the present embodiment, the area of the through-hole 9A in the outer layer 3 where the electrode pads 6 and 7 are formed is smaller than the area of the through-hole 9B formed in the inner layer 4 adjacent to each other, and the entirety is the electrode pad. 6 and 7, the conductive material 10 in the through hole 9A can be prevented from protruding from the electrode pads 6 and 7. As a result, even when the electrode pads 6 and 7 are arranged at a high density, the conductive material 10 does not protrude from the electrode pads 6 and 7 and contact the adjacent electrode pads 6 and 7. It can be effectively prevented from occurring.

また、1対の外層3間に挟まれた互いに隣接する内層4に形成されている貫通穴9Bの面積は、電極パッド6,7が形成されている外層3の貫通穴9Aの面積よりも大きいので、隣接する内層4同士の貫通穴9Bの位置がずれた場合であっても、これらの隣接する内層4の各貫通穴9Bに充填されている導電材料10同士が接触しなくなるのを抑制できる。これにより、接続不良が生じるのをより効果的に防止できる。   The area of the through hole 9B formed in the adjacent inner layer 4 sandwiched between the pair of outer layers 3 is larger than the area of the through hole 9A in the outer layer 3 where the electrode pads 6 and 7 are formed. Therefore, even if the positions of the through holes 9B between the adjacent inner layers 4 are shifted, it is possible to prevent the conductive materials 10 filled in the respective through holes 9B of the adjacent inner layers 4 from coming into contact with each other. . Thereby, it can prevent more effectively that a connection failure arises.

特に、本実施の形態では、コンタクトプローブ5が接続される電極パッド6に対向する外層3の貫通穴9Aの面積が、互いに隣接する内層4に形成されている貫通穴9Bの面積よりも小さく形成されている。コンタクトプローブ5が接続される電極パッド6は、各コンタクトプローブ5に対応付けて高密度で形成される場合があり、そのような場合には、隣接する電極パッド6間の距離を短くしなければならず、各電極パッド6をあまり大きく形成することができないため、貫通穴9A内の導電材料10が電極パッド6からはみ出しやすくなる。   In particular, in the present embodiment, the area of the through hole 9A in the outer layer 3 facing the electrode pad 6 to which the contact probe 5 is connected is formed smaller than the area of the through hole 9B formed in the inner layer 4 adjacent to each other. Has been. The electrode pads 6 to which the contact probes 5 are connected may be formed with a high density corresponding to each contact probe 5. In such a case, the distance between the adjacent electrode pads 6 must be shortened. In addition, since each electrode pad 6 cannot be formed so large, the conductive material 10 in the through hole 9 </ b> A can easily protrude from the electrode pad 6.

このような場合であっても、本実施の形態では、コンタクトプローブ5が接続される電極パッド6に対向する外層3の貫通穴9Aの面積が、互いに隣接する内層4に形成されている貫通穴9Bの面積よりも小さく、その全体が電極パッド6に対向しているので、貫通穴9A内の導電材料10が電極パッド6からはみ出すのを効果的に防止できる。   Even in such a case, in the present embodiment, the area of the through hole 9A of the outer layer 3 facing the electrode pad 6 to which the contact probe 5 is connected is a through hole formed in the inner layer 4 adjacent to each other. Since the entire area is smaller than the area of 9B and faces the electrode pad 6, it is possible to effectively prevent the conductive material 10 in the through hole 9A from protruding from the electrode pad 6.

なお、外層3に対して各電極パッド6,7及び各コンタクトプローブ5を取り付ける位置は予め定められている。例えば、第1外層3Aに対する各電極パッド6及び各コンタクトプローブ5の取付位置は、半導体ウエハの電極の位置に応じて予め定められている。また、第2外層3Bに対する各電極パッド7の取付位置は、当該電極パッド7に接続されるメイン基板に形成された接続端子の位置に応じて予め定められている。   The positions where the electrode pads 6 and 7 and the contact probes 5 are attached to the outer layer 3 are determined in advance. For example, the attachment positions of the electrode pads 6 and the contact probes 5 with respect to the first outer layer 3A are predetermined according to the positions of the electrodes on the semiconductor wafer. The attachment positions of the electrode pads 7 with respect to the second outer layer 3B are determined in advance according to the positions of the connection terminals formed on the main substrate connected to the electrode pads 7.

しかし、焼成前の各グリーンシートに貫通穴9を形成した後、それらのグリーンシートを積層して焼成することによりセラミック基板1を形成した場合には、焼成時にグリーンシートが収縮し、焼成後のセラミック層2に形成されている貫通穴9の位置が、焼成前のグリーンシートに形成されている貫通穴9に対してずれてしまう。そのため、予め定められた取付位置に各電極パッド6,7及び各コンタクトプローブ5を取り付けた場合、外層3の貫通穴9Aに充填されている導電材料10が、当該外層3に形成された電極パッド6,7からはみ出してしまう可能性が高い。   However, after forming the through holes 9 in each green sheet before firing, when the ceramic substrate 1 is formed by laminating and firing the green sheets, the green sheets shrink during firing, The position of the through hole 9 formed in the ceramic layer 2 is shifted with respect to the through hole 9 formed in the green sheet before firing. Therefore, when each electrode pad 6, 7 and each contact probe 5 are attached at a predetermined attachment position, the conductive material 10 filled in the through hole 9 </ b> A of the outer layer 3 is formed on the electrode pad formed in the outer layer 3. There is a high possibility of protruding from 6 and 7.

本実施の形態では、電極パッド6,7が形成されている外層3の貫通穴9Aの面積が比較的小さいので、焼成時の収縮に伴って貫通穴9Aの位置が多少ずれた場合であっても、貫通穴9Aの一部が電極パッド6,7に対向しなくなるのを抑制でき、貫通穴9A内の導電材料10が電極パッド6,7からはみ出すのを効果的に防止できる。   In the present embodiment, since the area of the through hole 9A of the outer layer 3 on which the electrode pads 6 and 7 are formed is relatively small, the position of the through hole 9A is slightly shifted due to shrinkage during firing. However, it is possible to prevent a part of the through hole 9A from facing the electrode pads 6 and 7 and to effectively prevent the conductive material 10 in the through hole 9A from protruding from the electrode pads 6 and 7.

実施の形態2.
実施の形態1では、1対の外層3間に挟まれた全ての内層4の貫通穴9Bが、互いに同一形状で形成された構成について説明した。これに対して、実施の形態2では、一部の内層4の貫通穴9Bが、その内層4に隣接する他の内層4の貫通穴9Bとは異なる形状で形成されている。
Embodiment 2. FIG.
In the first embodiment, the configuration in which the through holes 9B of all the inner layers 4 sandwiched between the pair of outer layers 3 are formed in the same shape as each other has been described. On the other hand, in the second embodiment, the through holes 9B of some inner layers 4 are formed in a shape different from the through holes 9B of other inner layers 4 adjacent to the inner layer 4.

図2は、本発明の実施の形態2によるセラミック基板101の一例を示した断面図である。本実施の形態では、一部の内層4の貫通穴9Bの形状が異なる点を除けば、実施の形態1のセラミック基板1と同様の構成を有しているので、同様の構成については図に同一符号を付して説明を省略することとする。   FIG. 2 is a sectional view showing an example of the ceramic substrate 101 according to the second embodiment of the present invention. This embodiment has the same configuration as the ceramic substrate 1 of the first embodiment except that the shapes of the through holes 9B of some of the inner layers 4 are different. The same reference numerals are assigned and description thereof is omitted.

このセラミック基板101では、1対の外層3間に挟まれた内層4のうち一部の内層4Aの貫通穴9Bが、他の内層4Bの貫通穴9Bとは異なる形状で形成されている。この例では、一部の内層4Aの貫通穴9Bが外層3の貫通穴9Aと同一形状で形成されることにより、他の内層4Bの貫通穴9Bよりも小さい形状となっている。上記他の内層4Bの貫通穴9Bは互いに同一形状で形成されている。ただし、上記一部の内層4Aの貫通穴9Bは、外層3の貫通穴9Aと同一形状で形成されるような構成に限らず、外層3の貫通穴9Aよりも大きい形状であってもよいし、小さい形状であってもよい。   In this ceramic substrate 101, through holes 9B in some inner layers 4A among inner layers 4 sandwiched between a pair of outer layers 3 are formed in a shape different from through holes 9B in other inner layers 4B. In this example, the through holes 9B of some inner layers 4A are formed in the same shape as the through holes 9A of the outer layer 3, so that they are smaller than the through holes 9B of other inner layers 4B. The through holes 9B of the other inner layer 4B are formed in the same shape. However, the through holes 9B of the partial inner layer 4A are not limited to the configuration formed in the same shape as the through holes 9A of the outer layer 3, and may be larger than the through holes 9A of the outer layer 3. The shape may be small.

このように、1対の外層3間に挟まれた内層4のうち一部の内層4Aの貫通穴9Bの形状が、他の内層4Bの貫通穴9Bの形状とは異なる場合であっても、図2の例のように、上記他の内層4Bに含まれる互いに隣接する内層4Bにそれぞれ形成された貫通穴9Bの面積が、外層3の貫通穴9Aの面積よりも大きいような構成であれば、これらの隣接する内層4の各貫通穴9Bに充填されている導電材料10同士の接続不良を抑制できる。   Thus, even if the shape of the through holes 9B of some inner layers 4A among the inner layers 4 sandwiched between a pair of outer layers 3 is different from the shape of the through holes 9B of other inner layers 4B, As in the example of FIG. 2, if the area of the through hole 9B formed in each of the adjacent inner layers 4B included in the other inner layer 4B is larger than the area of the through hole 9A of the outer layer 3, In addition, poor connection between the conductive materials 10 filled in the through holes 9B of the adjacent inner layers 4 can be suppressed.

本実施の形態のように、一部の内層4Aの貫通穴9Bを他の内層4Bの貫通穴9Bよりも小さい面積で形成すれば、貫通穴9B内に充填する導電材料10の量を減少させることができるので、実施の形態1のように全ての内層4の貫通穴9Bを同一形状で形成するような構成と比べて、製造コストを低減できる。   If the through holes 9B of some inner layers 4A are formed with a smaller area than the through holes 9B of other inner layers 4B as in the present embodiment, the amount of the conductive material 10 filled in the through holes 9B is reduced. Therefore, as compared with the configuration in which the through holes 9B of all the inner layers 4 are formed in the same shape as in the first embodiment, the manufacturing cost can be reduced.

以上の実施の形態では、1対の外層3の各貫通穴9Aの面積が、内層4の貫通穴9Bの面積よりも小さい場合について説明したが、このような構成に限らず、第1外層3A又は第2外層3Bの一方に形成されている貫通穴9Aのみが、内層4の貫通穴9Bの面積よりも小さい面積で形成されるような構成であってもよい。   In the above embodiment, the case where the area of each through hole 9A of the pair of outer layers 3 is smaller than the area of the through hole 9B of the inner layer 4 is described. However, the present invention is not limited to this configuration, and the first outer layer 3A. Alternatively, the configuration may be such that only the through hole 9A formed in one of the second outer layers 3B is formed with an area smaller than the area of the through hole 9B of the inner layer 4.

また、以上の実施の形態では、セラミック基板1,101がプローブカードに用いられる場合について説明したが、本発明のセラミック基板は、プローブカード以外の各種電子部品に適用可能である。   Moreover, although the above embodiment demonstrated the case where the ceramic substrates 1 and 101 were used for a probe card, the ceramic substrate of this invention is applicable to various electronic components other than a probe card.

図1は、本発明の実施の形態1によるセラミック基板の一例を示した断面図である。FIG. 1 is a cross-sectional view showing an example of a ceramic substrate according to Embodiment 1 of the present invention. 本発明の実施の形態2によるセラミック基板の一例を示した断面図である。It is sectional drawing which showed an example of the ceramic substrate by Embodiment 2 of this invention. 従来のセラミック基板の一例を示した断面図であり、焼成後の状態を示している。It is sectional drawing which showed an example of the conventional ceramic substrate, and has shown the state after baking.

符号の説明Explanation of symbols

1,101 セラミック基板
2 セラミック層
3 外層
4 内層
5 コンタクトプローブ
6,7 電極パッド
9 貫通穴
10 導電材料
1,101 Ceramic substrate 2 Ceramic layer 3 Outer layer 4 Inner layer 5 Contact probe 6, 7 Electrode pad 9 Through hole 10 Conductive material

Claims (2)

複数のセラミック層が積層されることにより、1対の外層及びこれらの1対の外層間に挟まれた互いに隣接する2以上の内層を備え、各層に形成された貫通穴内に互いに導通する導電材料が充填されたセラミック基板であって、
一方の上記外層の表面に電極パッドが形成され、
上記一方の外層に形成されている上記貫通穴は、その面積が互いに隣接する上記内層にそれぞれ形成されている上記貫通穴の面積よりも小さく、その全体が上記電極パッドに対向していることを特徴とするセラミック基板。
A conductive material having a pair of outer layers and two or more adjacent inner layers sandwiched between the pair of outer layers by laminating a plurality of ceramic layers, and conducting to each other in a through hole formed in each layer Is a ceramic substrate filled with
An electrode pad is formed on the surface of one of the outer layers,
The through-hole formed in the one outer layer has an area smaller than the area of the through-hole formed in each of the inner layers adjacent to each other, and is entirely opposed to the electrode pad. Characteristic ceramic substrate.
上記セラミック基板は、コンタクトプローブを有するプローブカードに用いられ、
上記電極パッドに上記コンタクトプローブが接続されることを特徴とする請求項1に記載のセラミック基板。
The ceramic substrate is used for a probe card having a contact probe,
The ceramic substrate according to claim 1, wherein the contact probe is connected to the electrode pad.
JP2007140237A 2007-05-28 2007-05-28 Ceramic substrate Withdrawn JP2008294337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007140237A JP2008294337A (en) 2007-05-28 2007-05-28 Ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140237A JP2008294337A (en) 2007-05-28 2007-05-28 Ceramic substrate

Publications (1)

Publication Number Publication Date
JP2008294337A true JP2008294337A (en) 2008-12-04

Family

ID=40168727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140237A Withdrawn JP2008294337A (en) 2007-05-28 2007-05-28 Ceramic substrate

Country Status (1)

Country Link
JP (1) JP2008294337A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018097B1 (en) 2009-04-29 2011-02-25 삼성전기주식회사 Method for Manufacturing of Probe Board
WO2016129705A1 (en) * 2015-02-13 2016-08-18 パイクリスタル株式会社 Method for forming laminated circuit board, and laminated circuit board formed using same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018097B1 (en) 2009-04-29 2011-02-25 삼성전기주식회사 Method for Manufacturing of Probe Board
WO2016129705A1 (en) * 2015-02-13 2016-08-18 パイクリスタル株式会社 Method for forming laminated circuit board, and laminated circuit board formed using same
US11122693B2 (en) 2015-02-13 2021-09-14 Pi-Crystal Incorporation Method for forming laminated circuit board
US11985768B2 (en) 2015-02-13 2024-05-14 Pi-Crystal Incorporation Laminated circuit board

Similar Documents

Publication Publication Date Title
JP2006179873A (en) Multilayer chip capacitor and manufacturing method thereof
KR100997524B1 (en) printed circuit board having a electro device and manufacturing method thereof
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
TWI555985B (en) Board for probe card, method of manufacturing the same, and probe card
KR101420537B1 (en) Substrate embeding electronic element and menufacturing of substrate embeding electronic element
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
JP2010021209A (en) Discharge gap pattern and power source device
US9523709B2 (en) Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board
JP2008294337A (en) Ceramic substrate
JP5774332B2 (en) Ceramic substrate for probe card and manufacturing method thereof
US20120181065A1 (en) Multi-Layered Circuit Board Device
JP2013197455A (en) Methods for manufacturing and repairing printed circuit board
JP6323622B2 (en) Component mounting board
US20150173196A1 (en) Capacitor embedded substrate and manufacturing method thereof
JP2008103448A (en) Laminated electronic component and method for manufacturing the same
US20130335189A1 (en) Component with countermeasure against static electricity and method of manufacturing same
JP2014236134A (en) Multilayer wiring board and probe card including the same
WO2007023884A1 (en) Guide plate for probe card and method of processing the same
WO2009093414A1 (en) Multilayer packaging structure
WO2023127769A1 (en) Multilayer substrate and jig
JP4889401B2 (en) Electronic component storage package, multi-component electronic component storage package, and electronic device
JP4564423B2 (en) Manufacturing method of semiconductor device inspection substrate
JP2009231709A (en) Multilayer wiring substrate and electrically connecting device using the same
JP5164543B2 (en) Probe card manufacturing method
JP2013167646A (en) Laminated mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100423

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110414